JP2006196805A - 半導体レーザ - Google Patents

Abstract

【課題】 半導体レーザに関し、自己形成型量子ドットからなる活性層をもつ半導体レーザに改変を加える旨の簡単な手段を採ることで、共振器方向に電流を不均一に注入することを可能にし、従来のように、１つのレーザに対し、２つ以上の電極を形成したり、２つ以上の電源を用いるなどの複雑な構成を不要にしようとする。
【解決手段】 自己形成型量子ドット６Ａからなる活性層が形成され、一方の端面に高反射膜ＨＲが、また、他方の端面に低反射膜ＬＲが形成された半導体レーザであって、高反射膜ＨＲ側に於ける量子ドット６Ａの密度が低反射膜ＬＲ側に於ける量子ドット６Ａの密度に比較して大きいことを特徴とする。
【選択図】 図１

Description

本発明は、光ファイバ通信に用いられる半導体レーザ、特に光ファイバ増幅を励起するのに必要な高出力半導体レーザに関するものである。

光ファイバ通信において、ファイバ内を伝搬して減衰した光信号の増幅は、例えばエルビウムドープファイバを用いたファイバ増幅器を用いておこなわれている。ファイバ増幅器では、減衰した光信号を励起光によって増幅する方法が用いられている。この励起光の光源には高出力を発生する半導体レーザが必要とされている。

例えば、ファブリ・ペロー型半導体レーザにおいて、高出力を得るためには、光を取り出す側の端面に低反射膜を施し、もう一方の端面には高反射膜を施すのが一般的である。

このような、非対称な端面反射率をもつ構造では、レーザ共振器内において、低反射膜側に電界がより強く集中する。このため、低反射膜（出射）側のキャリア密度が高反射膜側に比較して減少してしまう空間的ホールバーニングと呼ばれる現象が発生する。

この現象により、レーザの低反射膜側からの光出射効率は、キャリア密度が共振器方向で一定の場合と比較して低下するという問題がある。

そこで、レーザ共振器方向に生じる空間的ホールバーニングを考慮に入れた上で、出射効率が最大となるよう両端面の反射率を最適化する手段が提案された（例えば、特許文献１を参照。）。

しかしながらこの従来例では、空間的ホールバーニングの影響下での最適化であることから、空間的ホールバーニングが抑制された場合と比較すると出射効率が低くなるという問題がある。

また、空間的ホールバーニングによる光出射効率の低下を抑制する目的で、共振器方向に電極を分割して、キャリアが多く消費される低反射膜側により多くの電流を流すことで解決する手段が提案された（例えば、特許文献２を参照。）。

しかしながらこの従来例では、電極を2 つ形成する工程を経なければならない上、1 つのレーザに対して2 つの電源装置が必要になり、制御装置が複雑になる旨の問題がある。
特開平６−８５３８２号公報 特開平６−２６８３１２号公報

本発明では、自己形成型量子ドットからなる活性層をもつ半導体レーザに改変を加える旨の簡単な手段を採ることで、共振器方向に電流を不均一に注入することを可能にし、従来のように、１つのレーザに対し、２つ以上の電極を形成したり、２つ以上の電源を用いるなどの複雑な構成を不要としようとする。

本発明に依る自己形成型量子ドットを用いた半導体レーザに於いては、自己形成型量子ドットからなる活性層が形成され、一方の端面に高反射膜が、また、他方の端面に低反射膜が形成された半導体レーザであって、高反射膜側に於ける量子ドットの密度が低反射膜側に於ける量子ドットの密度に比較して大きいことを特徴とする。

前記手段を採ることに依り、導波路の端面の反射率が非対称な半導体レーザに於いて、低反射膜側では密度が相対的に小さい量子ドットを形成することに依り、半導体レーザの光出射効率を高めることが可能となる。その結果、導波路の端面反射率が非対称である半導体レーザにおいて、レーザ発振時に生じる空間的ホールバーニングによる光出射効率の低下は抑制することができ、そして、そのような効果は一つの電極と電源装置によって容易に達成することが可能であり、高出力、且つ、高効率の半導体レーザが複雑な制御装置を用いることなく実現することができる。

本発明では、導波路端面の光反射率が非対称な構造の半導体レーザに於いて、活性層を構成する自己形成型量子ドットの密度を変化させる旨の改変を施すことで、低反射膜側での光出射効率を向上させるものである。

自己形成型量子ドットの密度を変化させる為には、自己形成型量子ドットを形成する下地半導体に於ける格子定数を選択的に相違させて利用するか、或いは、製造工程に改変を加えることで実現している。

図１は本発明に依る自己形成型量子ドットを用いた半導体レーザを表す要部切断側面図であり、図に於いて、１はｎ型ＧａＡｓ基板、２はｎ型ＧａＡｓバッファ層、３はｎ型Ａｌ_0.4 Ｇａ_0.6 Ａｓクラッド層、４はＧａＡｓ−ＳＣＨ（ｓｅｐａｒａｔｅ ｃｏｎｆｉｎｅｍｅｎｔ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）層、５ＡはＩｎ_0.15Ｇａ_0.85Ａｓ第１下地領域、５ＢはＧａＡｓ第２下地領域、６は活性層であるＩｎＡｓ量子ドット６Ａを覆うＩｎ_0.15Ｇａ_0.85Ａｓキャップ層、７はＧａＡｓ−ＳＣＨ層、８はｐ型Ａｌ_0.4 Ｇａ_0.6 Ａｓクラッド層、９はｐ型Ａｌ_0.2 Ｇａ_0.8 Ａｓ格子定数差緩和兼クラッド層、１０はｐ型ＧａＡｓコンタクト層、１１はｐ側電極、１２はｎ側電極、ＨＲは高反射膜、ＬＲは低反射膜をそれぞれ示している。

図１の半導体レーザに於いて、Ｉｎ_0.15Ｇａ_0.85Ａｓ第１下地領域５Ａ及びＧａＡｓ第２下地領域５Ｂを形成するには、第１下地領域５ＡとなるべきＩｎ_0.15Ｇａ_0.85Ａｓ層を全面に形成し、第２下地領域５Ｂの形成予定部分に開口をもつハードマスク膜を用い、ドライエッチング法によるＩｎ_0.15Ｇａ_0.85Ａｓ層のエッチング、エッチングされた部分へのＧａＡｓ第２下地領域５Ｂの成膜を実施して、第１下地領域５Ａ及び第２下地領域５Ｂを完成する。

その後、第１下地領域５Ａ及び第２下地領域５Ｂ上に量子ドットを形成すれば、形成された量子ドット６Ａの密度が第２下地領域５Ｂ上で３．０×１０¹⁰cm^-2であり、また、第１下地領域５Ａ上では４．０×１０¹⁰cm^-2となる。

その後、活性層上に各上部層を形成し、量子ドット６Ａの密度が小さい、即ち、下地がＧａＡｓ第２下地領域５Ｂである側には低反射膜ＬＲを、そして、量子ドットＡの密度が高い、即ち、下地が第１下地領域５Ａである側には高反射膜ＨＲをそれぞれ形成する。

レーザ発振時には、レーザ出射側で光子密度が高くなるため、この前端面でキャリア密度が不足することになるが、本発明に依る前記構造では、レーザ共振器前方向での光閉じ込め係数ならびに利得が小さいため、キャリア密度の減少を抑制することができ、レーザの光出射効率を高めることが可能となる。

図２乃至図４は図１について説明した半導体レーザ、即ち、活性層に量子ドットを用いたファブリ・ペロー型半導体レーザを製造する工程を説明する為の工程要所に於ける半導体レーザを表す要部切断側面図であり、以下、これ等の図並びに第１図を参照しつつ説明する。尚、図２乃至図４に於いては、図１に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。

ここで説明する半導体レーザは、前端面（出射端面）側の下地層を例えばＧａＡｓ、後端面側の下地層を例えばＩｎ_0.15Ｇａ_0.85Ａｓとし、前端面側のＩｎＡｓ量子ドットの密度を後端面側に比較して相対的に小さくした構造になっている。

図２参照
（１）
ｎ型ＧａＡｓ基板１上にｎ型ＧａＡｓバッファ層２、ｎ型ＡｌＧａＡｓクラッド層３、ノンドープＧａＡｓ−ＳＣＨ層４、ノンドープＩｎＧａＡｓ下地層５を成膜する。

ここで、各層の主要なデータを例示すると、
（ａ）ｎ型ＧａＡｓバッファ層２について
厚さ：５００ｎｍ
ドーピング濃度：１．０×１０¹⁸cm^-3
（ｂ）ｎ型ＡｌＧａＡｓクラッド層３について
Ａｌ組成：４０％
ドーピング濃度：６．０×１０¹⁷cm^-3
厚さ：１４００ｎｍ
（ｃ）ノンドープＧａＡｓ−ＳＣＨ層４について
厚さ：１５０ｎｍ
（ｄ）ノンドープＩｎＧａＡｓ下地層５について
Ｉｎ組成：０．１５
厚さ：４ｎｍ

図３参照
（２）
幅３００μｍ、長さが１５０μｍのレジストパターンをＥＢ露光もしくは干渉露光に依って形成し、次いで、スパッタ法を適用することに依り、全面にＳｉＯ₂ 膜を形成し、次いで、レジストパターンを剥離し、その上のＳｉＯ₂ 膜をリフトオフすることで、第１下地領域形成予定部分を覆うＳｉＯ₂ からなるマスクパターン１３を形成する。尚、Ｌ１及びＬ２は共に１５０μｍである。

図４参照
（３）
レジストを剥離後、ドライエッチング法、或いは、ウエットエッチング法を適用することに依り、マスクパターン１３で覆われていない箇所のＩｎＧａＡｓ下地層５をエッチングして第２下地領域形成予定部分となるべき段差領域を形成する。この工程を経ることで第１下地領域５Ａが形成される。次いで、前記段差部分を埋める厚さ４ｎｍのＧａＡｓからなる第２下地領域５Ｂを形成する。

図１参照
（４）
第１下地領域５Ａ及び第２下地領域５Ｂからなる下地層上にＩｎＡｓ量子ドット６Ａを形成する。次いで、厚さ４ｎｍでＩｎ組成が０．１５であるノンドープＩｎＧａＡｓキャップ層６を形成する。次いで、厚さ１５０ｎｍのノンドープＧａＡｓ−ＳＣＨ層７を形成する。次いで、Al組成が０．４でドーピング濃度が１．０×１０¹⁸cm^-3、厚さが１４００ｎｍのｐ型ＡｌＧａＡｓクラッド層８を形成する。次いで、Ａｌ組成が０．２、ドーピング濃度が２．０×１０¹⁹cm^-3、厚さが２０ｎｍのｐ型ＡｌＧａＡｓクラッド層９を形成する。更にその上部にドーピング濃度が２．０×１０¹⁹cm^-2、厚さが４００ｎｍのｐ型ＧａＡｓコンタクト層１０を形成する。

（５）
その後、ＥＢ露光法或いは干渉露光法を適用することに依り、幅が３．０μｍ、長さが３００μｍの溝をもつレジストパターンを形成し、次いで、スパッタリング法を適用することに依ってＳｉＯ₂ 膜を形成し、前記レジストパターンを溶解するリフトオフに依って前記ＳｉＯ₂ 膜のパターニングを行い、メサ形成予定部分を覆うＳｉＯ₂ 膜のみを残して他を除去し、残ったＳｉＯ₂ 膜をマスクとしてドライエッチング法を適用して高さ１５００ｎｍ、幅３μｍのリッジメサを形成してからＳｉＯ₂ 膜からなるマスクを除去する。最後にｐ型ＧａＡｓコンタクト層１０上にｐ側電極１１を、そして、ｎ型ＧａＡｓ基板１裏面にｎ側電極１２を形成し、更に、低反射膜ＬＲ及び高反射膜ＨＲを形成して完成する。

図５は活性層に量子ドットを用いた分布帰還（ｄｉｓｔｒｉｂｕｔｅｄ ｆｅｅｄｂａｃｋ：ＤＦＢ）型半導体レーザに本発明を実施した例を説明する為の要部切断側面図であり、図１乃至図５に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。

実施例２の半導体レーザが実施例１の半導体レーザと相違するところは、
（ａ） ｎ型ＡｌＧａＡｓクラッド層３表面に周期が２００ｎｍ、高さが２０ｎｍの凹凸 構造を形成し、それをノンドープＧａＡｓ−ＳＣＨ層４で埋め込み、回折格子１４ を形成してあること。尚、１４Ａはλ／４位相シフトを示している。
（ｂ） ノンドープＧａＡｓ−ＳＣＨ層４上に形成した下地層が前端面（出射端面）側及 び後端面側でノンドープＩｎＧａＡｓ第１下地領域５Ａになっていて、その間に在 る部分（λ／４位相シフト１４Ａ及びその近傍）がノンドープＧａＡｓ第２下地領 域５Ｂになっていること。
（ｃ） その結果、量子ドット６Ａは、前端面側及び後端面側で高い密度で形成され、中 央部分では低い密度で形成されていること。尚、前端面及び後端面には無反射膜Ａ Ｒが形成されている。
にある。

実施例２であるＤＦＢ型半導体レーザを製造する工程は、実施例１の半導体レーザを製造する工程の大部分を応用することができる為、上記（ａ）、（ｂ）、（ｃ）に係わる工程ついて説明する。

（ａ） ｎ型ＡｌＧａＡｓクラッド層３の表面に回折格子を作製する為の凹凸構造を形成 するには、周知の技術を適用して実現することができ、例えば、ＥＢ露光法とドラ イエッチング法とを適用することで実現できる。
（ｂ） ノンドープＩｎＧａＡｓ第１下地領域５Ａ及びノンドープＧａＡｓ第２下地領域 ５Ｂを形成するには、ノンドープＧａＡｓ−ＳＣＨ層４上にＩｎ組成が０．１５、 厚さ４ｎｍのノンドープＩｎＧａＡｓ層を形成し、次いで、ＥＢ露光法或いは干渉 露光法を適用し、第２下地領域形成予定部分に幅３００μｍ、長さ１００μｍのレ ジストパターンを形成し、その後、スパッタ法により全面にＳｉＯ₂ 膜を形成し、 次いで、レジストを剥離し、その上のＳｉＯ₂ 膜をリフトオフすることで、半導体 レーザの前端面側及び後端面側の第１下地領域形成予定部分を覆うＳｉＯ₂ からな るマスクパターンを形成し、ドライエッチング法もしくはウエットエッチング法を 適用することに依り、マスクパターンが施されていない箇所、即ち、中央部分に表 出されているノンドープＩｎＧａＡｓ層をエッチングして溝を形成し、続いて、前 記溝にＧａＡｓを選択成長して埋め込むことで第２下地領域５Ｂが形成され、その 両側には第１下地領域５Ａが形成された構造を作製する。
（ｃ） 前端面側及び後端面側の二箇所に在る第１下地領域５Ａ及び二箇所の第１下地領 域５Ａに挟まれた第２下地領域５Ｂからなる下地層上にＩｎＡｓ量子ドット６Ａを 形成すると、中央部分に於ける量子ドット６Ａの密度は低く、その両側に於ける量 子ドット６Ａの密度は高くなる。

上記説明した実施例２であるＤＦＢ型半導体レーザでは、上記（ａ）、（ｂ）、（ｃ）に記述したところを除き、例えば、半導体層の寸法、不純物濃度、加工技術など全て実施例１と同じである。

実施例３は、活性層に量子ドットを用いたファブリ・ペロー型半導体レーザであって、量子ドットは実施例１と同様に前端面（出射端面）側の密度が小さく、そして、後端面側の密度が大きくなっている。それにも拘わらず、それ等量子ドットの下地層は一様なＧａＡｓ層のみで構成されていることが特徴になっている。このような構成を実現するには、その製造工程に工夫が必要となる。

図６は実施例３であるファブリ・ペロー型半導体レーザを表す要部切断側面図であり、図１乃至図５に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。

実施例３の半導体レーザが特徴的であるところは、密度を異にする量子ドットの下地が組成一様なＧａＡｓ−ＳＣＨ層４になっていることである。

図７乃至図１０は実施例３のファブリ・ペロー型半導体レーザを製造する工程を説明する為の工程要所に於ける半導体レーザの要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、図１乃至図６に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。

図７参照
（１） ｎ型ＧａＡｓ基板１上にｎ型ＧａＡｓバッファ層２、ｎ型ＡｌＧａＡｓクラッド層３、ノンドープＧａＡｓ−ＳＣＨ層４を形成する。尚、各層の寸法、不純物濃度、組成などは実施例１と全く同じである。

（２） ノンドープＧａＡｓ−ＳＣＨ層４を下地層として、面密度が３．０×１０¹⁰cm^-2であるＩｎＡｓ量子ドット６Ａを形成する。勿論、この場合は、量子ドット６Ａの密度は一様になっている。

（３）
量子ドット６Ａを埋め込むノンドープＩｎＧａＡｓキャップ層６を形成する。

（４）
ノンドープＧａＡｓ−ＳＣＨ層７を形成してから、その上に長さＬ１が１５０μｍ、幅３００μｍのＳｉＯ₂ からなるマスクパターン１３を形成する。

図８参照
（５）
ドライエッチング法を適用することに依り、マスクパターン１３をマスクとしてノンドープＧａＡｓ−ＳＣＨ層７、ノンドープＩｎＧａＡｓキャップ層６、量子ドット６Ａのエッチングを行う。この工程に依り、マスクパターン１３で覆われていない部分には段差部分が生成される。

図９参照
（６）
段差部分に表出させたノンドープＧａＡｓ−ＳＣＨ層４を下地として面密度が１．５×１０¹⁰cm^-2であるＩｎＡｓ量子ドット６Ａを形成する。ここで、量子ドット６Ａの成長時に面密度を変えるには、前記工程（２）で適用した量子ドットの成長温度に比較して高い温度で成長するか、若しくは、ＩｎＡｓの供給量を少なくすることで実現できる。

（７）
段差部分にノンドープＩｎＧａＡｓキャップ層６、ノンドープＧａＡｓ−ＳＣＨ層７をを積層形成する。

図１０参照
（８）
マスクパターン１３を除去した後、ｐ型ＡｌＧａＡｓクラッド層８、ｐ型ＡｌＧａＡｓクラッド層９、ｐ型ＧａＡｓコンタクト層１０を形成する。

（９）
幅が３．０μｍ、長さが３００μｍのＳｉＯ₂ からなるマスクパターンを形成し、ドライエッチング法を適用することに依り、幅Ｗが３．０μｍ、高さＨが１５００ｎｍのリッジメサを形成する。

（１０）
リッジメサ上部にp 側電極１１を、そして、ｎ型ＧａＡｓ基板側にｎ側電極１２を形成する。

（１１）
最後に、量子ドットの密度が高い（３．０×１０¹⁰cm^-2）側の端面に反射率が９０％の高反射膜ＨＲを、そして、量子ドットの密度が低い（１．５×１０¹⁰cm^-2）側の端面に反射率が５％の低反射膜ＬＲを形成する。

前記説明した実施例３は、ファブリ・ペロー型半導体レーザへの適用例であるが、実施例２で説明したようなＤＦＢ型半導体レーザへの適用も可能であり、また、実施例１乃至３はＧａＡｓ／ＡｌＧａＡｓ系材料に於けるＩｎＡｓ量子ドットの形成に関して説明したが、これは他の系の材料、例えばＩｎＰ／ＩｎＧａＡｓＰ系、ＩｎＰ／ＡｌＩｎＧａＡｓ系などの材料であっても同様に実施することができ、更にまた、活性層である量子ドットの層は多層化されていても良く、その際、格子定数が異なる２種類以上の半導体からなる下地層も多層化されていて良い。

本発明に於いては、前記説明した実施例を含め、多くの形態で実施することができ、以下、それを付記として例示する。

（付記１）
自己形成型量子ドットからなる活性層が形成され、一方の端面に高反射膜が、また、他方の端面に低反射膜が形成された半導体レーザに於いて、
高反射膜側に於ける量子ドットの密度が低反射膜側に於ける量子ドットの密度に比較して大きいこと
を特徴とする半導体レーザ。

（付記２）
レーザ共振器軸方向に於ける高反射膜側と低反射膜側とで格子定数を異にする複数の下地領域からなる自己形成型量子ドットの下地層が形成されていること
を特徴とする（付記１）記載の半導体レーザ。

（付記３）
複数層の自己形成型量子ドットからなる活性層を備えてなること を特徴とする（付記１）或いは（付記２）記載の半導体レーザ。

（付記４）
レーザ共振器軸方向に於ける高反射膜側と低反射膜側とで格子定数を異にする複数の下地領域からなる自己形成型量子ドットの下地層及び該下地層上に生成された自己形成型量子ドットからなる活性層を一組の層として複数組の層が形成されていること
を特徴とする（付記２）記載の半導体レーザ。

（付記５）
共振器軸方向の任意の位置にλ／４の位相シフトが形成された回折格子を備え、且つ、自己形成型量子ドットからなる活性層を備え、両端面に無反射膜が形成された分布帰還型半導体レーザに於いて、
前記位相シフトが存在する位置の近傍に於ける自己型成型量子ドットの密度が前記位相シフトが存在する位置から両端面方向に延在する自己形成型量子ドットの密度に比較して小さいこと
を特徴とする分布帰還型半導体レーザ。

（付記６）
位相シフトが存在する位置の近傍の下地領域と前記位相シフトが存在する位置から両端面方向に延在する下地領域とで格子定数を異にする２種類の半導体で構成された下地層上に自己形成型量子ドットからなる活性層が形成されてなること
を特徴とする（付記５）記載の分布帰還型半導体レーザ。

（付記７）
複数層の自己形成型量子ドットからなる活性層を備えてなること
を特徴とする（付記５）或いは（付記６）記載の分布帰還型半導体レーザ。

（付記８）
位相シフトが存在する位置の近傍の下地領域と前記位相シフトが存在する位置から両端面方向に延在する下地領域とで格子定数を異にする２種類の半導体で構成された下地層及び該下地層上に生成された自己形成型量子ドットからなる活性層を一組の層として複数組の層が形成されてなること
を特徴とする（付記６）記載の分布帰還型半導体レーザ。

本発明に依る自己形成型量子ドットを用いた半導体レーザを表す要部切断側面図である。 図１について説明した半導体レーザを製造する工程を説明する為の工程要所に於ける半導体レーザを表す要部切断側面図である。 図１について説明した半導体レーザを製造する工程を説明する為の工程要所に於ける半導体レーザを表す要部切断側面図である。 図１について説明した半導体レーザを製造する工程を説明する為の工程要所に於ける半導体レーザを表す要部切断側面図である。 活性層に量子ドットを用いた分布帰還型半導体レーザに本発明を実施した例を説明する為の要部切断側面図である。 実施例３のファブリ・ペロー型半導体レーザを表す要部切断側面図である。 実施例３のファブリ・ペロー型半導体レーザを製造する工程を説明する為の工程要所に於ける半導体レーザの要部切断側面図である。 実施例３のファブリ・ペロー型半導体レーザを製造する工程を説明する為の工程要所に於ける半導体レーザの要部切断側面図である。 実施例３のファブリ・ペロー型半導体レーザを製造する工程を説明する為の工程要所に於ける半導体レーザの要部切断側面図である。 実施例３のファブリ・ペロー型半導体レーザを製造する工程を説明する為の工程要所に於ける半導体レーザの要部切断側面図である。

符号の説明

１ ｎ型ＧａＡｓ基板
２ ｎ型ＧａＡｓバッファ層
３ ｎ型Ａｌ_0.4 Ｇａ_0.6 Ａｓクラッド層
４ ＧａＡｓ−ＳＣＨ層
５Ａ Ｉｎ_0.15Ｇａ_0.85Ａｓ第１下地領域
５Ｂ ＧａＡｓ第２下地領域
６ Ｉｎ_0.15Ｇａ_0.85Ａｓキャップ層
７ ＧａＡｓ−ＳＣＨ層
８ ｐ型Ａｌ_0.4 Ｇａ_0.6 Ａｓクラッド層
９ ｐ型Ａｌ_0.2 Ｇａ_0.8 Ａｓ格子定数差緩和兼クラッド層
１０ ｐ型ＧａＡｓコンタクト層
１１ ｐ側電極
１２ ｎ側電極
ＨＲ 高反射膜
ＬＲ 低反射膜

Claims (4)

1. 自己形成型量子ドットからなる活性層が形成され、一方の端面に高反射膜が、また、他方の端面に低反射膜が形成された半導体レーザに於いて、
   高反射膜側に於ける量子ドットの密度が低反射膜側に於ける量子ドットの密度に比較して大きいこと
   を特徴とする半導体レーザ。
2. レーザ共振器軸方向に於ける高反射膜側と低反射膜側とで格子定数を異にする複数の下地領域からなる自己形成型量子ドットの下地層が形成されていること
   を特徴とする請求項１記載の半導体レーザ。
3. 共振器軸方向の任意の位置にλ／４の位相シフトが形成された回折格子を備え、且つ、自己形成型量子ドットからなる活性層を備え、両端面に無反射膜が形成された分布帰還型半導体レーザに於いて、
   前記位相シフトが存在する位置の近傍に於ける自己形成型量子ドットの密度が前記位相シフトが存在する位置から両端面方向に延在する自己形成型量子ドットの密度に比較して小さいこと
   を特徴とする分布帰還型半導体レーザ。
4. 位相シフトが存在する位置の近傍の下地領域と前記位相シフトが存在する位置から両端面方向に延在する下地領域とで格子定数を異にする２種類の半導体で構成された下地層上に自己形成型量子ドットからなる活性層が形成されてなること
   を特徴とする請求項３記載の分布帰還型半導体レーザ。

Images