JP2006195602A - システムクロック分配装置、システムクロック分配方法 - Google Patents
システムクロック分配装置、システムクロック分配方法 Download PDFInfo
- Publication number
- JP2006195602A JP2006195602A JP2005004662A JP2005004662A JP2006195602A JP 2006195602 A JP2006195602 A JP 2006195602A JP 2005004662 A JP2005004662 A JP 2005004662A JP 2005004662 A JP2005004662 A JP 2005004662A JP 2006195602 A JP2006195602 A JP 2006195602A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- system clock
- clock
- clock distribution
- internal clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Memory System (AREA)
Abstract
【課題】低コストでありながら、システムクロックと同期信号のスキュウを低減するシステムクロック分配装置、システムクロック分配方法を提供する。
【解決手段】同期信号を用いてデータのタイミングを合わせるシステムクロック分配装置であって、周期的な同期信号を生成する発振部1およびPLL2と、データを格納するメモリと、メモリに格納されたデータを用いる演算処理を行う少なくとも1つのCPUと、CPUからメモリへのアクセスを制御する少なくとも1つのメモリアクセスコントローラを有し、同期信号の整数倍の周波数を持つシステムクロックを生成し、システムクロックによる動作に基づいてCPUとメモリアクセスコントローラの制御を行う。
【選択図】図1
【解決手段】同期信号を用いてデータのタイミングを合わせるシステムクロック分配装置であって、周期的な同期信号を生成する発振部1およびPLL2と、データを格納するメモリと、メモリに格納されたデータを用いる演算処理を行う少なくとも1つのCPUと、CPUからメモリへのアクセスを制御する少なくとも1つのメモリアクセスコントローラを有し、同期信号の整数倍の周波数を持つシステムクロックを生成し、システムクロックによる動作に基づいてCPUとメモリアクセスコントローラの制御を行う。
【選択図】図1
Description
本発明は、マルチプロセッサシステムにおけるデータ伝送のためのクロック生成の制御を行うシステムクロック分配装置、システムクロック分配方法に関するものである。
近年のサーバは、マルチプロセッサ化が進み、今後はよりいっそう大規模化が進む傾向にある。このようなマルチプロセッサシステム内において、IO系を除くデータ伝送は、計算処理の高速化のために高スループットかつ低レイテンシが要求される。この要求を鑑みると、最近の高速IOにおいて一般的であるシリアル伝送を用いるのではなく、まとまった単位のデータを並列で伝送すること、かつ送信側チップと受信側チップがある範囲で同期して伝送することがキーとなる。
ここで、チップ間でデータ伝送を行うチップ間データ伝送装置について説明する。図4は、チップ間データ伝送装置の構成の一例を示すブロック図である。チップ間データ伝送装置は、送信側チップ130と受信側チップ140を備える。受信側チップ140は、データ書き込み部141、リングバッファ142、データ読み出し部143を備える。送信側チップ130と受信側チップ140へは、外部から同一のシステムクロックと同期信号が供給される。
送信側チップ130は、入力されたシステムクロックを書き込みクロックとして受信側チップ140へ送信するとともに、入力された同期信号と送信するデータをシステムクロックでラッチし受信側チップ140へ送信する。データ書き込み部141は、書き込みクロックのタイミングで、送信側チップ130からのデータをリングバッファ142へ書き込む。また、データ書き込み部141は、書き込みクロックでラッチされた送信側チップ130からの同期信号で、書き込む位置を指定する書き込みポインタをリセットし、リングバッファ142へ指示する。データ読み出し部143は、システムクロックのタイミングで、リングバッファ142のデータを読み出す。また、データ読み出し部143は、システムクロックでラッチされた外部からの同期信号で、読み出す位置を指定する読み出しポインタをリセットし、リングバッファ142へ指示する。
上述したチップ間データ伝送装置によれば、送信側チップ130から受信側チップ140へ書き込みクロックと同期信号とデータをあわせて送ることにより正確な書き込みを行うことができ、外部から送信側チップ130と受信側チップ140へシステムクロックと同期信号を送ることにより正確な読み出しを行うことができる。
次に、上述したチップ間データ伝送装置を、マルチプロセッサシステムに適用する場合において、特に各基板上の各チップへのシステムクロックと同期信号の分配について説明する。図5は、従来のマルチプロセッサシステムにおけるシステムクロック分配装置の構成の一例を示すブロック図である。この図は、クロックと同期信号に関する接続のみを表す。このシステムクロック分配装置は、発振部1、PLL(Phase Locked Loop)102、クロック分配部103、複数のシステムボード104、クロスバボード105、バックプレーン6を備える。発振部1が生成する信号を元に、PLL102によりシステムクロック(周期τ)と同期信号(周期nτ)が生成され、クロック分配部103からバックプレーン6を介してシステムボード104とクロスバボード105に分配される。
図6は、従来のシステムボードの構成の一例を示すブロック図である。この図は、クロックと同期信号に関する接続のみを表す。システムボード104は、クロック調整部111、NB(ノースブリッジ)112、複数のCPU(Central Processing Unit)113、複数のMAC(Memory Access Controller)114を備える。クロック調整部111は、クロック分配部103からシステムクロックと同期信号を受信し、同期信号を用いてシステムクロックの遅延時間を調整し、システムクロックと同期信号を複数のNB112と複数のMAC114へ分配する。NB112は、CPU113、MAC114、他のNBとの通信の制御を行うとともに、クロック調整部111から受信したシステムクロックと同期信号をCPU113へ分配する。CPU113は、各MAC114に接続されたメモリ(不図示)へのアクセスを行うとともに、演算処理を行う。MAC114は、CPU113からメモリへのアクセスの制御を行う。
図7は、従来のクロスバボードの構成の一例を示すブロック図である。この図は、クロックと同期信号に関する接続のみを表す。クロスバボード105は、クロック調整部121、複数のXB(Cross Bar:クロスバ)122を備える。クロック調整部121は、クロック分配部103からシステムクロックと同期信号を受信し、同期信号を用いてシステムクロックの遅延時間を調整し、システムクロックと同期信号を複数のXB122へ分配する。XB122は、NB112間の接続を行う。
上述したような、クロック分配部103からシステムクロックと同期信号を同時に送る方式では、システムクロックと同期信号における遅延時間のずれであるスキュウが大きくなると正常な動作を行うことができない。そこで、まず、クロック分配部103から各チップまでは、配線長の等長化が行われている。素子、基板等のばらつきが存在するため、等長化のみで高い周波数のクロックのスキュウを抑えることは困難である。システムクロックの周波数が低い場合、スキュウの低減は容易であるが、システムクロックはサーバの中枢クロックであり高い周波数が求められる。そこで、さらにスキュウを低減するために、各基板のクロック調整部111,121はシステムクロックと同期信号に対して、外部から経路毎に設定された遅延量を与えることにより遅延時間を調整する。
なお、本発明の関連ある従来技術として、例えば、下記に示す特許文献1が知られている。このクロック供給方式は、基板内のローカルクロックに代えて、外部から供給されるグローバルクロックを用いて基板内のLSIを動作させるものであり、事故によりグローバルクロックが遮断された場合や、基板単体の試験の場合にも、基板を動作させることが可能である。
特開平9−233060号公報 (第3−5頁、第1図)
しかしながら、クロック調整部111,121は、他のチップと同程度の速度が要求されるうえ、専用のチップとなるため、製造コストは非常に高くなる。さらに、経路毎の遅延時間を外部から設定しながら調整を行う必要があり、その工数は膨大となる。従って、ある程度スキュウを抑えることはできたとしても、コストデメリットは大きい。また、調整を実施しても調整可能な範囲に入らない場合もあり、直行率の低下が生じる。
本発明は上述した問題点を解決するためになされたものであり、低コストでありながら、システムクロックと同期信号のスキュウを低減するシステムクロック分配装置、システムクロック分配方法を提供することを目的とする。
上述した課題を解決するため、本発明は、同期信号を用いてデータのタイミングを合わせるシステムクロック分配装置であって、周期的な同期信号を生成する同期信号生成部と、データを格納するメモリと、前記メモリに格納されたデータを用いる演算処理を行う少なくとも1つの処理部と、前記処理部から前記メモリへのアクセスを制御する少なくとも1つのメモリアクセスコントローラと、前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作に基づいて前記処理部と前記メモリアクセスコントローラの制御を行う、少なくとも1つの制御部とを備えたものである。
また、本発明に係るシステムクロック分配装置において、前記制御部はさらに、前記同期信号を前記処理部へ出力し、前記処理部は、前記制御部からの同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作を行うことを特徴とするものである。
また、本発明に係るシステムクロック分配装置において、前記メモリアクセスコントローラは、前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作を行うことを特徴とするものである。
また、本発明に係るシステムクロック分配装置において、さらに、前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作に基づいて複数の前記制御部の間の通信の制御を行う、少なくとも1つのクロスバを備えることを特徴とするものである。
また、本発明は、外部クロックに基づいて前記外部クロックの整数倍の周波数を持つ内部クロックを生成する内部クロック生成部と、前記内部クロックによる動作に基づいて外部の処理部と外部のメモリアクセスコントローラの制御を行うマルチプロセッサシステム制御部とを備えてなるマルチプロセッサシステム制御装置である。
また、本発明は、外部クロックに基づいて前記外部クロックの整数倍の周波数を持つ内部クロックを生成する内部クロック生成部と、前記内部クロックによる動作に基づいて外部のメモリに格納されたデータを用いる演算処理を行う処理部とを備えてなる処理装置である。
また、本発明は、外部クロックに基づいて前記外部クロックの整数倍の周波数を持つ内部クロックを生成する内部クロック生成部と、前記内部クロックによる動作に基づいて外部のメモリへのアクセスの制御を行うメモリアクセス処理部とを備えてなるメモリアクセスコントローラである。
また、本発明は、外部クロックに基づいて前記外部クロックの整数倍の周波数を持つ内部クロックを生成する内部クロック生成部と、前記内部クロックによる動作に基づいて複数の前記マルチプロセッサシステム制御部の間の通信の制御を行うクロスバ処理部とを備えてなるクロスバである。
また、本発明は、同期信号を用いてデータのタイミングを合わせるシステムクロック分配方法であって、周期的な同期信号を生成する同期信号生成ステップと、データを格納する記憶ステップと、前記メモリに格納されたデータを用いる演算処理を行う少なくとも1つの処理ステップと、前記処理ステップから前記記憶ステップへのアクセスを制御する少なくとも1つのメモリアクセス制御ステップと、前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作に基づいて前記処理ステップと前記メモリアクセス制御ステップの制御を行う、複数の制御ステップとを備えたものである。
また、本発明に係るシステムクロック分配方法において、前記制御ステップはさらに、前記同期信号を前記処理ステップへ出力し、前記処理ステップは、前記制御ステップからの同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作を行うことを特徴とするものである。
また、本発明に係るシステムクロック分配方法において、前記メモリアクセス制御ステップは、前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作を行うことを特徴とするものである。
また、本発明に係るシステムクロック分配方法において、さらに、前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作に基づいて複数の前記マルチプロセッサシステム制御部の間の通信の制御を行う、少なくとも1つの通信制御ステップを備えることを特徴とするものである。
なお、処理部とは、実施の形態におけるCPUのことである。また、制御部及びマルチプロセッサシステム制御装置とは、実施の形態におけるNBのことである。また、内部クロック生成部とは、実施の形態におけるPLLのことである。また、外部クロックとは、実施の形態における同期信号のことである。また、内部クロックとは、実施の形態におけるシステムクロックのことである。
本発明によれば、高速動作かつ専用設計のチップであるクロック分配部とクロック調整部を用いる必要がないため、コストを低減できる。また、外部から経路毎に遅延量を設定する行程を省くことができるとともに、調整可能な範囲に入らないことによる直行率の低下を防ぐことができる。また、同期信号のみを分配するため、信号本数を低減することができる。また、高速なシステムクロックの分配を行わないことから、高速なシステムクロックの伝送特性に起因する伝送速度のボトルネックを払拭することができる。
以下、本発明の実施の形態について図面を参照しつつ説明する。
図4のようなチップ間データ伝送装置を、マルチプロセッサシステムに適用する場合において、特に各基板上の各チップへのシステムクロックと同期信号の分配について説明する。図1は、本発明に係るマルチプロセッサシステムにおけるシステムクロック分配装置の構成の一例を示すブロック図である。図1において、図5と同一符号は図5に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図1のシステムクロック分配装置は、図5と比較すると、PLL102の代わりにPLL2を備え、クロック分配部103の代わりにクロック分配部3を備え、システムボード104の代わりにシステムボード4を備え、クロスバボード105の代わりにクロスバボード5を備える。発振部1が生成する信号を元に、PLL2により同期信号(周期nτ)が生成され、クロック分配部3からバックプレーン6を介してシステムボード4とクロスバボード5に分配される。
図2は、本発明に係るシステムボードの構成の一例を示すブロック図である。システムボード4は、図6と比較すると、クロック調整部111の代わりにクロック分配部11を備え、NB112の代わりにNB12を備え、CPU113の代わりにCPU13を備え、MAC114の代わりにMAC14を備える。クロック分配部11は、クロック分配部3から入力された同期信号をNB12と複数のMAC14へ分配する。NB12はNB112と比較して、クロック分配部3から入力された同期信号を複数のCPU13へ分配する点が異なる。
図3は、本発明に係るクロスバボードの構成の一例を示すブロック図である。クロスバボード5は、図7と比較すると、クロック調整部121の代わりにクロック分配部21を備え、XB122の代わりにXB22を備える。クロック分配部21は、クロック分配部3から入力された同期信号を複数のXB22へ分配する。
ここで、NB12、CPU13、MAC14、XB22は、入力された信号をn倍に分周するPLLを備え、入力された周期nτの同期信号から周期τのシステムクロックを生成し、この同期信号とシステムクロックを用いて動作を行う。このPLLは、レファレンスクロックである同期信号の位相が、チップ間で合致していれば、出力されるシステムクロックの位相は保証できる特性を持つ。
上述したように、本発明に係るシステムクロック分配装置は、システムクロックを各チップへ分配せず、同期信号のみを各チップへ分配する。同期信号間のスキュウはクリティカルではなく、同期信号はシステムクロックと比べて低い周波数であり、伝送特性の問題は少ない。従って、個体間のばらつきが大きく長い伝送路を通してシステムクロックを伝送する従来のシステムクロック分配装置と比較すると、本発明に係るシステムクロック分配装置は容易にシステムクロックと同期信号の位相を合致させることができる。
(付記1) 同期信号を用いてデータのタイミングを合わせるシステムクロック分配装置であって、
周期的な同期信号を生成する同期信号生成部と、
データを格納するメモリと、
前記メモリに格納されたデータを用いる演算処理を行う少なくとも1つの処理部と、
前記処理部から前記メモリへのアクセスを制御する少なくとも1つのメモリアクセスコントローラと、
前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作に基づいて前記処理部と前記メモリアクセスコントローラの制御を行う、少なくとも1つの制御部と、
を備えてなるシステムクロック分配装置。
(付記2) 付記1に記載のシステムクロック分配装置において、
前記制御部はさらに、前記同期信号を前記処理部へ出力し、
前記処理部は、前記制御部からの同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作を行うことを特徴とするシステムクロック分配装置。
(付記3) 付記1または付記2に記載のシステムクロック分配装置において、
前記メモリアクセスコントローラは、前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作を行うことを特徴とするシステムクロック分配装置。
(付記4) 付記1乃至付記3のいずれかに記載のシステムクロック分配装置において、
さらに、前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作に基づいて複数の前記制御部の間の通信の制御を行う、少なくとも1つのクロスバを備えることを特徴とするシステムクロック分配装置。
(付記5) 外部クロックに基づいて前記外部クロックの整数倍の周波数を持つ内部クロックを生成する内部クロック生成部と、
前記内部クロックによる動作に基づいて外部の処理部と外部のメモリアクセスコントローラの制御を行うマルチプロセッサシステム制御部と、
を備えてなるマルチプロセッサシステム制御装置。
(付記6) 外部クロックに基づいて前記外部クロックの整数倍の周波数を持つ内部クロックを生成する内部クロック生成部と、
前記内部クロックによる動作に基づいて外部のメモリに格納されたデータを用いる演算処理を行う処理部と、
を備えてなるCPU。
(付記7) 外部クロックに基づいて前記外部クロックの整数倍の周波数を持つ内部クロックを生成する内部クロック生成部と、
前記内部クロックによる動作に基づいて外部のメモリへのアクセスの制御を行うメモリアクセス処理部と、
を備えてなるメモリアクセスコントローラ。
(付記8) 外部クロックに基づいて前記外部クロックの整数倍の周波数を持つ内部クロックを生成する内部クロック生成部と、
前記内部クロックによる動作に基づいて複数の前記マルチプロセッサシステム制御部の間の通信の制御を行うクロスバ処理部と、
を備えてなるクロスバ。
(付記9) 同期信号を用いてデータのタイミングを合わせるシステムクロック分配装置であって、
周期的な同期信号を生成する同期信号生成ステップと、
データを格納する記憶ステップと、
前記メモリに格納されたデータを用いる演算処理を行う少なくとも1つの処理ステップと、
前記処理ステップから前記記憶ステップへのアクセスを制御する少なくとも1つのメモリアクセス制御ステップと、
前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作に基づいて前記処理ステップと前記メモリアクセス制御ステップの制御を行う、複数の制御ステップと、
を備えてなるシステムクロック分配方法。
(付記10) 付記9に記載のシステムクロック分配装置において、
前記制御ステップはさらに、前記同期信号を前記処理ステップへ出力し、
前記処理ステップは、前記制御ステップからの同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作を行うことを特徴とするシステムクロック分配装置。
(付記11) 付記9または付記10に記載のシステムクロック分配方法において、
前記メモリアクセス制御ステップは、前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作を行うことを特徴とするシステムクロック分配方法。
(付記12) 付記9乃至付記11のいずれかに記載のシステムクロック分配方法において、
さらに、前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作に基づいて複数の前記マルチプロセッサシステム制御部の間の通信の制御を行う、少なくとも1つの通信制御ステップを備えることを特徴とするシステムクロック分配方法。
周期的な同期信号を生成する同期信号生成部と、
データを格納するメモリと、
前記メモリに格納されたデータを用いる演算処理を行う少なくとも1つの処理部と、
前記処理部から前記メモリへのアクセスを制御する少なくとも1つのメモリアクセスコントローラと、
前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作に基づいて前記処理部と前記メモリアクセスコントローラの制御を行う、少なくとも1つの制御部と、
を備えてなるシステムクロック分配装置。
(付記2) 付記1に記載のシステムクロック分配装置において、
前記制御部はさらに、前記同期信号を前記処理部へ出力し、
前記処理部は、前記制御部からの同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作を行うことを特徴とするシステムクロック分配装置。
(付記3) 付記1または付記2に記載のシステムクロック分配装置において、
前記メモリアクセスコントローラは、前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作を行うことを特徴とするシステムクロック分配装置。
(付記4) 付記1乃至付記3のいずれかに記載のシステムクロック分配装置において、
さらに、前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作に基づいて複数の前記制御部の間の通信の制御を行う、少なくとも1つのクロスバを備えることを特徴とするシステムクロック分配装置。
(付記5) 外部クロックに基づいて前記外部クロックの整数倍の周波数を持つ内部クロックを生成する内部クロック生成部と、
前記内部クロックによる動作に基づいて外部の処理部と外部のメモリアクセスコントローラの制御を行うマルチプロセッサシステム制御部と、
を備えてなるマルチプロセッサシステム制御装置。
(付記6) 外部クロックに基づいて前記外部クロックの整数倍の周波数を持つ内部クロックを生成する内部クロック生成部と、
前記内部クロックによる動作に基づいて外部のメモリに格納されたデータを用いる演算処理を行う処理部と、
を備えてなるCPU。
(付記7) 外部クロックに基づいて前記外部クロックの整数倍の周波数を持つ内部クロックを生成する内部クロック生成部と、
前記内部クロックによる動作に基づいて外部のメモリへのアクセスの制御を行うメモリアクセス処理部と、
を備えてなるメモリアクセスコントローラ。
(付記8) 外部クロックに基づいて前記外部クロックの整数倍の周波数を持つ内部クロックを生成する内部クロック生成部と、
前記内部クロックによる動作に基づいて複数の前記マルチプロセッサシステム制御部の間の通信の制御を行うクロスバ処理部と、
を備えてなるクロスバ。
(付記9) 同期信号を用いてデータのタイミングを合わせるシステムクロック分配装置であって、
周期的な同期信号を生成する同期信号生成ステップと、
データを格納する記憶ステップと、
前記メモリに格納されたデータを用いる演算処理を行う少なくとも1つの処理ステップと、
前記処理ステップから前記記憶ステップへのアクセスを制御する少なくとも1つのメモリアクセス制御ステップと、
前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作に基づいて前記処理ステップと前記メモリアクセス制御ステップの制御を行う、複数の制御ステップと、
を備えてなるシステムクロック分配方法。
(付記10) 付記9に記載のシステムクロック分配装置において、
前記制御ステップはさらに、前記同期信号を前記処理ステップへ出力し、
前記処理ステップは、前記制御ステップからの同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作を行うことを特徴とするシステムクロック分配装置。
(付記11) 付記9または付記10に記載のシステムクロック分配方法において、
前記メモリアクセス制御ステップは、前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作を行うことを特徴とするシステムクロック分配方法。
(付記12) 付記9乃至付記11のいずれかに記載のシステムクロック分配方法において、
さらに、前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作に基づいて複数の前記マルチプロセッサシステム制御部の間の通信の制御を行う、少なくとも1つの通信制御ステップを備えることを特徴とするシステムクロック分配方法。
1 発振部、2,102 PLL、3,11,21,103 クロック分配部、4,104 システムボード、5,105 クロスバボード、6 バックプレーン、12,112 NB、13,113 CPU、14,114 MAC、22,122 XB、111,121 クロック調整部、130 送信側チップ、140 受信側チップ、141 データ書き込み部、142 リングバッファ、143 データ読み出し部。
Claims (5)
- 同期信号を用いてデータのタイミングを合わせるシステムクロック分配装置であって、
周期的な同期信号を生成する同期信号生成部と、
データを格納するメモリと、
前記メモリに格納されたデータを用いる演算処理を行う少なくとも1つの処理部と、
前記処理部から前記メモリへのアクセスを制御する少なくとも1つのメモリアクセスコントローラと、
前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作に基づいて前記処理部と前記メモリアクセスコントローラの制御を行う、少なくとも1つの制御部と、
を備えてなるシステムクロック分配装置。 - 請求項1に記載のシステムクロック分配装置において、
前記制御部はさらに、前記同期信号を前記処理部へ出力し、
前記処理部は、前記制御部からの同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作を行うことを特徴とするシステムクロック分配装置。 - 請求項1または請求項2に記載のシステムクロック分配装置において、
前記メモリアクセスコントローラは、前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作を行うことを特徴とするシステムクロック分配装置。 - 請求項1乃至請求項3のいずれかに記載のシステムクロック分配装置において、
さらに、前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作に基づいて複数の前記マルチプロセッサシステム制御部の間の通信の制御を行う、少なくとも1つのクロスバを備えることを特徴とするシステムクロック分配装置。 - 同期信号を用いてデータのタイミングを合わせるシステムクロック分配方法であって、
周期的な同期信号を生成する同期信号生成ステップと、
データを格納する記憶ステップと、
前記メモリに格納されたデータを用いる演算処理を行う少なくとも1つの処理ステップと、
前記処理ステップから前記記憶ステップへのアクセスを制御する少なくとも1つのメモリアクセス制御ステップと、
前記同期信号に基づいて前記同期信号の整数倍の周波数を持つ内部クロックを生成し、該内部クロックによる動作に基づいて前記処理ステップと前記メモリアクセス制御ステップの制御を行う、複数の制御ステップと、
を備えてなるシステムクロック分配方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005004662A JP2006195602A (ja) | 2005-01-12 | 2005-01-12 | システムクロック分配装置、システムクロック分配方法 |
US11/116,392 US7486754B2 (en) | 2005-01-12 | 2005-04-28 | System clock distributing apparatus and system clock distributing method |
EP05252671A EP1681610A3 (en) | 2005-01-12 | 2005-04-28 | System clock distributing apparatus and system clock distributing method |
KR1020050038583A KR100681287B1 (ko) | 2005-01-12 | 2005-05-09 | 시스템 클럭 분배 장치, 시스템 클럭 분배 방법 |
CNA2005100721148A CN1804752A (zh) | 2005-01-12 | 2005-05-20 | ***时钟分配装置和***时钟分配方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005004662A JP2006195602A (ja) | 2005-01-12 | 2005-01-12 | システムクロック分配装置、システムクロック分配方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006195602A true JP2006195602A (ja) | 2006-07-27 |
Family
ID=35094322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005004662A Pending JP2006195602A (ja) | 2005-01-12 | 2005-01-12 | システムクロック分配装置、システムクロック分配方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7486754B2 (ja) |
EP (1) | EP1681610A3 (ja) |
JP (1) | JP2006195602A (ja) |
KR (1) | KR100681287B1 (ja) |
CN (1) | CN1804752A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010524103A (ja) * | 2007-04-12 | 2010-07-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プロセッサ・コアにおけるアナログ周波数クロッキングのための方法およびシステム |
JP2016508312A (ja) * | 2012-12-13 | 2016-03-17 | コーヒレント・ロジックス・インコーポレーテッド | 同期型デジタルシステムにおけるチップ間通信のための多重周波数クロックスキュー制御 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7778814B2 (en) * | 2004-03-30 | 2010-08-17 | Siemens Aktiengesellschaft | Method and device for simulating an automation system |
US7512201B2 (en) * | 2005-06-14 | 2009-03-31 | International Business Machines Corporation | Multi-channel synchronization architecture |
JP4555888B2 (ja) * | 2007-03-15 | 2010-10-06 | 富士通株式会社 | 電子装置およびクロック制御装置 |
US7945804B2 (en) * | 2007-10-17 | 2011-05-17 | International Business Machines Corporation | Methods and systems for digitally controlled multi-frequency clocking of multi-core processors |
KR101363798B1 (ko) * | 2013-02-01 | 2014-02-21 | 홍익대학교 산학협력단 | 제로 스큐 기능을 가지는 분수배 주파수 합성기 |
CN111726188B (zh) * | 2020-06-15 | 2022-11-04 | 合肥哈工轩辕智能科技有限公司 | Airt-ros实时***与非实时***时钟同步方法及装置 |
CN111726189B (zh) * | 2020-06-15 | 2022-11-11 | 合肥哈工轩辕智能科技有限公司 | 基于时间戳标记电路的双核***时钟同步方法及装置 |
CN111913522A (zh) * | 2020-08-07 | 2020-11-10 | 杭州长川科技股份有限公司 | 多时钟域的数字测试电路、数字集成电路测试*** |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04140812A (ja) * | 1990-10-01 | 1992-05-14 | Hitachi Ltd | 情報処理システム |
JPH07281785A (ja) * | 1994-04-05 | 1995-10-27 | Toshiba Corp | プロセッサシステム |
JP2001167068A (ja) * | 1999-12-13 | 2001-06-22 | Fujitsu Ltd | メモリアクセス方法及びマルチプロセッサシステム |
JP2002258979A (ja) * | 2001-03-06 | 2002-09-13 | Nec System Technologies Ltd | 高速信号回路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63293620A (ja) | 1987-05-27 | 1988-11-30 | Hitachi Ltd | ディジタル情報処理システム |
US5058132A (en) * | 1989-10-26 | 1991-10-15 | National Semiconductor Corporation | Clock distribution system and technique |
US5307381A (en) * | 1991-12-27 | 1994-04-26 | Intel Corporation | Skew-free clock signal distribution network in a microprocessor |
US5812832A (en) * | 1993-01-29 | 1998-09-22 | Advanced Micro Devices, Inc. | Digital clock waveform generator and method for generating a clock signal |
JPH09233060A (ja) | 1996-02-23 | 1997-09-05 | Toshiba Corp | クロック供給方式 |
US5862373A (en) * | 1996-09-06 | 1999-01-19 | Intel Corporation | Pad cells for a 2/N mode clocking scheme |
JPH10161769A (ja) | 1996-12-02 | 1998-06-19 | Hitachi Ltd | 半導体装置 |
KR200148682Y1 (ko) * | 1996-12-31 | 1999-06-15 | 이종수 | 에스컬레이터의 장력 조절 장치 |
JP2000244309A (ja) * | 1999-02-18 | 2000-09-08 | Mitsubishi Electric Corp | クロック生成回路および半導体装置 |
US6477657B1 (en) * | 1999-04-29 | 2002-11-05 | Intel Corporation | Circuit for I/O clock generation |
US6289067B1 (en) * | 1999-05-28 | 2001-09-11 | Dot Wireless, Inc. | Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock |
KR100331562B1 (ko) | 1999-11-29 | 2002-04-06 | 윤종용 | 지연 동기 루프 회로 및 내부 클럭 신호 발생 방법 |
KR20010048662A (ko) | 1999-11-29 | 2001-06-15 | 이계안 | 디젤 엔진의 저속 구간 출력 향상용 흡배기 장치 |
US6813721B1 (en) * | 2000-09-20 | 2004-11-02 | Stratus Computer Systems, S.A.R.L. | Methods and apparatus for generating high-frequency clocks deterministically from a low-frequency system reference clock |
US7003062B1 (en) * | 2001-02-14 | 2006-02-21 | Cisco Systems Canada Co. | Method and system for distribution of clock and frame synchronization information |
-
2005
- 2005-01-12 JP JP2005004662A patent/JP2006195602A/ja active Pending
- 2005-04-28 US US11/116,392 patent/US7486754B2/en not_active Expired - Fee Related
- 2005-04-28 EP EP05252671A patent/EP1681610A3/en not_active Withdrawn
- 2005-05-09 KR KR1020050038583A patent/KR100681287B1/ko not_active IP Right Cessation
- 2005-05-20 CN CNA2005100721148A patent/CN1804752A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04140812A (ja) * | 1990-10-01 | 1992-05-14 | Hitachi Ltd | 情報処理システム |
JPH07281785A (ja) * | 1994-04-05 | 1995-10-27 | Toshiba Corp | プロセッサシステム |
JP2001167068A (ja) * | 1999-12-13 | 2001-06-22 | Fujitsu Ltd | メモリアクセス方法及びマルチプロセッサシステム |
JP2002258979A (ja) * | 2001-03-06 | 2002-09-13 | Nec System Technologies Ltd | 高速信号回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010524103A (ja) * | 2007-04-12 | 2010-07-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プロセッサ・コアにおけるアナログ周波数クロッキングのための方法およびシステム |
JP2016508312A (ja) * | 2012-12-13 | 2016-03-17 | コーヒレント・ロジックス・インコーポレーテッド | 同期型デジタルシステムにおけるチップ間通信のための多重周波数クロックスキュー制御 |
Also Published As
Publication number | Publication date |
---|---|
US20060153325A1 (en) | 2006-07-13 |
CN1804752A (zh) | 2006-07-19 |
US7486754B2 (en) | 2009-02-03 |
EP1681610A2 (en) | 2006-07-19 |
KR20060082385A (ko) | 2006-07-18 |
KR100681287B1 (ko) | 2007-02-12 |
EP1681610A3 (en) | 2009-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006195602A (ja) | システムクロック分配装置、システムクロック分配方法 | |
JP4065234B2 (ja) | 同期式チップーチップシステムのデータリカバリ装置 | |
US7747888B2 (en) | Technique to create link determinism | |
JP2005071354A (ja) | ストローブ信号に対して整合されたクロックを使用するデータ信号受信ラッチ制御 | |
EP1686488B1 (en) | Synchronous data transfer circuit, computer system and memory system | |
JP2006189916A (ja) | タイミング調整方法及び装置 | |
JPH098796A (ja) | データ転送装置 | |
JP2000029828A (ja) | バスのスキュ―を補償するための方法および装置 | |
US8788780B2 (en) | Signal restoration circuit, latency adjustment circuit, memory controller, processor, computer, signal restoration method, and latency adjustment method | |
JP4930593B2 (ja) | データ転送装置およびデータ転送方法 | |
JPH02201567A (ja) | 別々にクロック動作されるデータ転送用のモノリシックスキユ減少計画 | |
US6519688B1 (en) | Read data valid loop-back for high speed synchronized DRAM controller | |
US7283601B2 (en) | Timing signal generating system and receiving circuit for transmitting signals at high speed with less circuitry | |
US6952789B1 (en) | System and method for synchronizing a selected master circuit with a slave circuit by receiving and forwarding a control signal between the circuits and operating the circuits based on their received control signal | |
JP4956713B2 (ja) | 互いに同期しない回路モジュールを備える回路 | |
US7620138B2 (en) | Apparatus for receiving parallel data and method thereof | |
US6810486B2 (en) | Method and apparatus for de-skewing a clock using a first and second phase locked loop and a clock tree | |
US6571346B1 (en) | Elastic interface for master-slave communication | |
JP2003167778A (ja) | 制御及びアドレスクロック非分配型メモリシステム | |
JP3976573B2 (ja) | タイミング信号発生回路、信号伝送システム、および、タイミング信号発生方法 | |
JP4952177B2 (ja) | 記憶装置 | |
JP3562416B2 (ja) | Lsi間データ転送システム及びそれに用いるソースシンクロナスデータ転送方式 | |
JP2007193658A (ja) | 半導体装置 | |
KR100546097B1 (ko) | 제어 및 어드레스 클럭 비분배형 메모리 시스템 | |
JP2005094597A (ja) | 遅延制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |