JP2006173900A - バイアス発生回路及び同回路を有するカスコード型差動増幅器及び同差動増幅器を備えたアナログ/ディジタル変換器 - Google Patents
バイアス発生回路及び同回路を有するカスコード型差動増幅器及び同差動増幅器を備えたアナログ/ディジタル変換器 Download PDFInfo
- Publication number
- JP2006173900A JP2006173900A JP2004361628A JP2004361628A JP2006173900A JP 2006173900 A JP2006173900 A JP 2006173900A JP 2004361628 A JP2004361628 A JP 2004361628A JP 2004361628 A JP2004361628 A JP 2004361628A JP 2006173900 A JP2006173900 A JP 2006173900A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- current source
- cascode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
カスコードトランジスタのゲートに最適なバイアスを印加できるバイアス発生回路及び差動増幅器及びアナログ/ディジタル変換を提供する。
【解決手段】
カスコードトランジスタのゲートにバイアスを印加するバイアス発生回路及び差動増幅器及びアナログ/ディジタル変換器において、電源に接続した第1の電流源と、この第1の電流源とグランドとの間にダイオード接続した第1のトランジスタと、電源に接続した第2のトランジスタと、この第2のトランジスタとグランドとの間に接続した第2の電流源と、電源に接続した第3の電流源と、この第3の電流源と第2の電流源との間にダイオード接続した第3のトランジスタとを設け、第1のトランジスタのドレインと第2のトランジスタのゲートとを接続し、第3のトランジスタのゲートと、カスコードトランジスタのゲートとを接続した。
【選択図】図1
Description
第1実施形態では、ソースをグランドに接続した接地トランジスタにカスコード接続したカスコードトランジスタのゲートに、最適なゲート電圧を印加して、この接地トランジスタを飽和領域で動作可能とするバイアス発生回路について説明する。
第2のトランジスタT2のゲート電圧であるノードdは、
ノードd=2Vgs1−Vthとなり、
第2のトランジスタT2のソース電圧であるノードaは、
ノードa=Vgs1−Vthとなり、
第3のトランジスタT3のゲート電圧であるノードbは、
ノードb=Vgs2+Vgs1−Vth、となる。
ノードc=Vgs2+Vgs1−Vth−Vgs2=Vgs1−Vthと表されることになり、接地トランジスタTbのソース・ドレイン間電圧がVgs1−Vthとなる。
(第2実施形態)
第2実施形態では、電流源負荷として機能する接地トランジスタ(以下、「電流源トランジスタ」という。)と、この電流源トランジスタにカスコード接続させたカスコードトランジスタとを有する負荷回路を備えたカスコード型差動増幅器を内蔵しているアナログ/ディジタル変換器に、本発明に係るバイアス発生回路を適用した場合を例に挙げて説明する。
Vout=Gr・Vos
となり、一方、比較時の出力電圧Voutは、
Vout=Gc・Vin
となることから、
Gr・Vos=Gc・Vin
となり、
Vin=Vos・Gr/Gc
となる。
A アナログ/ディジタル変換器
2 サンプルホールド回路
3 参照電圧生成回路
4 比較回路
5 論理処理回路
6 ホールド信号線
7,8 上位ビット側参照電圧信号線
9,10 下位ビット側参照電圧信号線
11 上位ビット側比較手段
12 下位ビット側比較手段
13 増幅手段
14 比較保持回路
15 前段の差動増幅器
16 後段の差動増幅器
17 2段増幅器
21 差動増幅回路
22 負荷回路
23 バイアス発生回路
Ta カスコードトランジスタ
Ta1 第1のカスコードトランジスタ
Ta2 第2のカスコードトランジスタ
Tb 接地トランジスタ
Tb1 第1の電流源トランジスタ
Tb2 第2の電流源トランジスタ
Tc1 第1のスイッチングトランジスタ
Tc2 第2のスイッチングトランジスタ
T1 第1のトランジスタ
T2 第2のトランジスタ
T3 第3のトランジスタ
T4 第4のトランジスタ
I1 第1の電流源
I2 第2の電流源
I3 第3の電流源
I4 第4の電流源
Claims (6)
- ソースをグランドに接続したトランジスタにカスコード接続したカスコードトランジスタのゲートに印加するバイアスを発生するバイアス発生回路において、
電源に接続した第1の電流源と、この第1の電流源とグランドとの間にダイオード接続した第1のトランジスタと、
前記電源に接続した第2のトランジスタと、この第2のトランジスタとグランドとの間に接続した第2の電流源と、
前記電源に接続した第3の電流源と、この第3の電流源と前記第2の電流源との間にダイオード接続した第3のトランジスタとを設け、
前記第1のトランジスタのドレインと前記第2のトランジスタのゲートとを接続し、
前記第3のトランジスタのゲートと、前記カスコードトランジスタのゲートとを接続したことを特徴とするバイアス発生回路。 - 前記第2のトランジスタと前記ソースをグランドに接続したトランジスタとに流れる電流の各電流密度をそれぞれ等しい第1電流密度とし、前記第3のトランジスタと前記カスコードトランジスタとに流れる電流の各電流密度をそれぞれ等しい第2電流密度とし、前記第1のトランジスタに流れる電流の電流密度を所定電流密度にすることによって、前記接地トランジスタが飽和領域で動作可能な電圧を前記接地トランジスタのドレイン・ソース間に発生させることを特徴とする請求項1に記載のバイアス発生回路。
- 前記所定電流密度は、前記第1電流密度の略4倍の電流密度としたことを特徴とする請求項2に記載のバイアス発生回路。
- 前記所定電流密度は、トランジスタのゲート幅寸法をゲート長寸法で除して得られるトランジスタサイズを前記第2のトランジスタと前記接地トランジスタとが、それぞれ等しい第1の値をとるように設定し、
前記第3のトランジスタと前記カスコードトランジスタとが、それぞれ等しい第2の値をとるように設定し、
前記第1のトランジスタが、前記第1の値の略1/4の値となるように設定し、
しかも、前記第1の電流源、前記第3の電流源は、それぞれ同量の電流を流すように設定し、
前記第2の電流源は、前記第1の電流源、第3の電流源のそれぞれが流す電流の2倍の電流を流すように設定することによって決定することを特徴とする請求項2又は3に記載のバイアス発生回路。 - 電流源負荷として機能する電流源トランジスタと、この電流源トランジスタにカスコード接続させたカスコードトランジスタとを有する負荷回路と、前記カスコードトランジスタのゲートに印加するバイアスを発生するバイアス発生回路とを有するカスコード型差動増幅器において、
前記バイアス発生回路は、電源に接続した第1の電流源と、この第1の電流源とグランドとの間にダイオード接続した第1のトランジスタと、
前記電源に接続した第2のトランジスタと、この第2のトランジスタとグランドとの間に接続した第2の電流源と、
前記電源に接続した第3の電流源と、この第3の電流源と前記第2の電流源との間にダイオード接続した第3のトランジスタとを設け、
前記第1のトランジスタのドレインと前記第2のトランジスタのゲートとを接続し、
前記第3のトランジスタのゲートと、前記カスコードトランジスタのゲートとを接続し、
さらに、前記第2のトランジスタと前記接地トランジスタとに流れる電流の各電流密度をそれぞれ等しい第1電流密度とし、前記第3のトランジスタと前記カスコードトランジスタとに流れる電流の各電流密度をそれぞれ等しい第2電流密度とし、前記第1のトランジスタに流れる電流の電流密度を前記第1電流密度の略4倍の電流密度としたことを特徴とするカスコード型作動増幅器。 - 電流源負荷として機能する電流源トランジスタと、この電流源トランジスタにカスコード接続させたカスコードトランジスタとを有する負荷回路と、前記カスコードトランジスタのゲートに印加するバイアスを発生するバイアス発生回路とを有するカスコード型差動増幅器を備えたアナログ/ディジタル変換器において、
前記バイアス発生回路は、電源に接続した第1の電流源と、この第1の電流源とグランドとの間にダイオード接続した第1のトランジスタと、
前記電源に接続した第2のトランジスタと、この第2のトランジスタとグランドとの間に接続した第2の電流源と、
前記電源に接続した第3の電流源と、この第3の電流源と前記第2の電流源との間にダイオード接続した第3のトランジスタとを設け、
前記第1のトランジスタのドレインと前記第2のトランジスタのゲートとを接続し、
前記第3のトランジスタのゲートと、前記カスコードトランジスタのゲートとを接続し、
さらに、前記第2のトランジスタと前記接地トランジスタとに流れる電流の各電流密度をそれぞれ等しい第1電流密度とし、前記第3のトランジスタと前記カスコードトランジスタとに流れる電流の各電流密度をそれぞれ等しい第2電流密度とし、前記第1のトランジスタに流れる電流の電流密度を前記第1電流密度の略4倍の電流密度としたことを特徴とするアナログ/ディジタル変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004361628A JP4569286B2 (ja) | 2004-12-14 | 2004-12-14 | バイアス発生回路及び同回路を有するカスコード型差動増幅器及び同差動増幅器を備えたアナログ/ディジタル変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004361628A JP4569286B2 (ja) | 2004-12-14 | 2004-12-14 | バイアス発生回路及び同回路を有するカスコード型差動増幅器及び同差動増幅器を備えたアナログ/ディジタル変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006173900A true JP2006173900A (ja) | 2006-06-29 |
JP4569286B2 JP4569286B2 (ja) | 2010-10-27 |
Family
ID=36674194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004361628A Expired - Fee Related JP4569286B2 (ja) | 2004-12-14 | 2004-12-14 | バイアス発生回路及び同回路を有するカスコード型差動増幅器及び同差動増幅器を備えたアナログ/ディジタル変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4569286B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244608A (ja) * | 2007-03-26 | 2008-10-09 | Yokogawa Electric Corp | カスコード増幅器 |
CN110006538A (zh) * | 2019-03-20 | 2019-07-12 | 北京安酷智芯科技有限公司 | 一种无tec非制冷红外焦平面阵列读出电路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60254807A (ja) * | 1984-05-16 | 1985-12-16 | アメリカン テレフォン アンド テレグラフ カムパニー | Mos電流ミラー |
JPS6159903A (ja) * | 1984-08-23 | 1986-03-27 | アメリカン テレフォン アンド テレグラフ カムパニー | Mos電流ミラー回路 |
JPS63107306A (ja) * | 1986-10-24 | 1988-05-12 | Nec Corp | カレントミラ−回路 |
JPH0661748A (ja) * | 1992-04-20 | 1994-03-04 | Hughes Aircraft Co | 全信号変調補償技術によるシングルエンドおよび差動トランジスタ増幅器回路 |
JPH10107562A (ja) * | 1996-10-01 | 1998-04-24 | Yokogawa Electric Corp | 可変利得増幅器 |
JP2004235730A (ja) * | 2003-01-28 | 2004-08-19 | Denso Corp | チョッパ型コンパレータおよびa/d変換器 |
-
2004
- 2004-12-14 JP JP2004361628A patent/JP4569286B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60254807A (ja) * | 1984-05-16 | 1985-12-16 | アメリカン テレフォン アンド テレグラフ カムパニー | Mos電流ミラー |
JPS6159903A (ja) * | 1984-08-23 | 1986-03-27 | アメリカン テレフォン アンド テレグラフ カムパニー | Mos電流ミラー回路 |
JPS63107306A (ja) * | 1986-10-24 | 1988-05-12 | Nec Corp | カレントミラ−回路 |
JPH0661748A (ja) * | 1992-04-20 | 1994-03-04 | Hughes Aircraft Co | 全信号変調補償技術によるシングルエンドおよび差動トランジスタ増幅器回路 |
JPH10107562A (ja) * | 1996-10-01 | 1998-04-24 | Yokogawa Electric Corp | 可変利得増幅器 |
JP2004235730A (ja) * | 2003-01-28 | 2004-08-19 | Denso Corp | チョッパ型コンパレータおよびa/d変換器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244608A (ja) * | 2007-03-26 | 2008-10-09 | Yokogawa Electric Corp | カスコード増幅器 |
CN110006538A (zh) * | 2019-03-20 | 2019-07-12 | 北京安酷智芯科技有限公司 | 一种无tec非制冷红外焦平面阵列读出电路 |
CN110006538B (zh) * | 2019-03-20 | 2020-06-05 | 北京安酷智芯科技有限公司 | 一种无tec非制冷红外焦平面阵列读出电路 |
Also Published As
Publication number | Publication date |
---|---|
JP4569286B2 (ja) | 2010-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5171908B2 (ja) | 電源回路 | |
JP4192191B2 (ja) | 差動増幅回路、サンプルホールド回路 | |
JP2007281876A (ja) | 比較回路及びその増幅回路 | |
JP2008104063A (ja) | バッファ回路 | |
US20070152722A1 (en) | Comparator, Sample-and-Hold Circuit, Differential Amplifier, Two-Stage Amplifier, and Analog-to-Digital Converter | |
JP2006115003A (ja) | サンプルホールド回路およびそれを用いたパイプラインad変換器 | |
JP2007174029A (ja) | 利得可変回路及びそれを用いた自動利得制御増幅器 | |
US7605654B2 (en) | Telescopic operational amplifier and reference buffer utilizing the same | |
KR101106424B1 (ko) | 차동 증폭기, 2단 증폭기, 및 아날로그/ 디지털 변환기 | |
US7095352B2 (en) | Analog-to-digital converter including a plurality of amplifier circuits | |
WO2014156180A1 (ja) | 信号出力回路 | |
KR20060099976A (ko) | 전류싱크를 이용한 연산 트랜스컨덕턴스 증폭기 | |
US9899965B2 (en) | Differential amplifiers with improved slew performance | |
JP4569286B2 (ja) | バイアス発生回路及び同回路を有するカスコード型差動増幅器及び同差動増幅器を備えたアナログ/ディジタル変換器 | |
US11658625B2 (en) | Amplifier circuit, corresponding comparator device and method | |
JP4391502B2 (ja) | 差動増幅器、2段増幅器及びアナログ/ディジタル変換器 | |
US20100127910A1 (en) | Comparator and pipelined adc utlizing the same | |
US7321245B2 (en) | Pipelined AD converter capable of switching current driving capabilities | |
JP2006254419A (ja) | 差動増幅器、2段増幅器、及びアナログ/ディジタル変換器 | |
JP2006211262A (ja) | A/d変換器 | |
JP4189283B2 (ja) | 低電圧で安定的に動作する比較器 | |
JP2005311726A (ja) | 差動増幅器、2段増幅器、及びアナログ/ディジタル変換器 | |
JP2005057717A (ja) | チョッパー型コンパレータ回路 | |
CN108306642B (zh) | 低功率紧凑型电压感测电路 | |
Srivastava et al. | Analysis and Design of Low Voltage Low Power Inverter Based Double Tail Comparator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100726 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |