CN110006538B - 一种无tec非制冷红外焦平面阵列读出电路 - Google Patents

Abstract

本发明公开一种无TEC非制冷红外焦平面阵列读出电路，涉及非制冷红外焦平面阵列技术领域。所述读出电路包括偏压产生电路、列级模拟前端电路及行级电路；行级电路，包括行级镜像像元，受行选开关控制，能够输出第三偏置电压；偏压产生电路，与行级电路连接，其输入端连接行级电路的输出端；根据输入的恒压及第三偏置电压生成并输出第一偏置电压和第二偏置电压；列级模拟前端电路，包括盲元；列级模拟前端电路与偏压产生电路连接，其输入端连接偏压产生电路的输出端，得到两路电流，并对所产生的两路电流之差进行跨阻放大并作为电压输出。采用本发明的技术方案，使电路具有不受衬底温度和自加热效应影响的稳定输出点，增强了电路的稳定性。

Description

一种无TEC非制冷红外焦平面阵列读出电路

技术领域

本发明涉及非制冷红外焦平面阵列技术领域，具体涉及一种无TEC非制冷红外焦平面阵列读出电路。

背景技术

读出电路作为非制冷红外焦平面阵列(IRFPA)的关键部件之一，其主要功能是对红外探测器感应的微弱信号进行预处理(如积分、放大、滤波、采样/保持等)和阵列信号的并/串行转换。

在现有技术中，如说明书附图图1所示的传统的上下差分电流读出结构电路，可以一步完成衬底温度效应的消除及信号放大，并可以通过调整Veb和Vfid偏压进行失调校正；其缺点主要是：1、前端偏压的噪声会被直接放大，因而对偏压噪声要求很高；2.由于自加热效应，使得像元盲元阻值不相等，输出偏置点无法自动确定；3.其电路增益随衬底温度变化较大，导致不同衬底温度下的动态范围可能损失以及失调校正的失效；

由此可见，传统的读出电路中，由于工艺偏差、自加热效应及衬底温度的影响，使得待读出的数据波动较大，还会引入一些不必要的噪声，严重影响读出质量及电路的稳定性。

发明内容

为了解决现有技术中存在的问题，本发明实施例提供了一种无TEC非制冷红外焦平面阵列读出电路。

本申请实施例提供了一种无TEC非制冷红外焦平面阵列读出电路，包括偏压产生电路、列级模拟前端电路及行级电路；其中，

行级电路中包括行级镜像像元(Rsm)和行选开关(RSEL<i>)；当行级电路受行选开关(RSEL<i>)控制而被选通时，向偏压产生电路输出第三偏置电压(V_Rsm)；

偏压产生电路的输入端连接行级电路的输出端；根据输入的恒压(V_b)及第三偏置电压(V_Rsm)生成并输出第一偏置电压(Veb)和第二偏置电压(V_fid)；

列级模拟前端电路中包括盲元(Rd)；列级模拟前端电路的输入端连接偏压产生电路的输出端，根据第一偏置电压(Veb)和第二偏置电压(V_fid)得到两路电流，并对所产生的两路电流之差(I_diff)进行跨阻放大并作为输出电压(V_agc)输出。

优选地，偏压产生电路至少包括第一偏压产生子电路和第二偏压产生子电路，分别输出第一偏置电压(Veb)和第二偏置电压(V_fid)。

在一些实施例中，当恒压(V_b)输入时，将第一偏压产生子电路中PMOS管的栅极电压作为第一偏置电压(Veb)，输出至列级模拟前端电路；

第二偏压产生子电路根据第三偏置电压(V_Rsm)生成第二偏置电压(V_fid)，利用第二偏压产生子电路中的源跟随结构电路将第二偏置电压(V_fid)复制并输出至列级模拟前端电路。

优选地，第一偏压产生子电路与第二偏压产生子电路、行级电路、列级模拟前端电路连接；至少包括第一镜像电路、第二镜像电路、第一运算放大器(OPA1)、第一镜像盲元(R_dm0)、第二镜像盲元(R_dm1)及电源(Vsk)；

第一镜像电路分别与第二镜像电路、第一运算放大器(OPA1)、第一镜像盲元(R_dm0)、第二镜像盲元(R_dm1)连接。

优选地，第一镜像电路包括第一PMOS管(MP1)和第二PMOS管(MP2)，第一PMOS管(MP1)的栅极与第二PMOS管(MP2)的栅极连接；第二镜像电路包括第一NMOS管(MN1)和第二NMOS管(MN2)，第一NMOS管(MN1)的栅极与第二NMOS管(MN2)的栅极连接；

第一镜像盲元(R_dm0)的第一端、第二镜像盲元(R_dm1)的第一端均与电源(Vsk)连接；第一PMOS管(MP1)的源极、漏极分别与第一镜像盲元(R_dm0)的第二端、第一NMOS管(MN1)的漏极连接；第二PMOS管(MP2)的源极、漏极分别与第二镜像盲元(R_dm1)的第二端、行级电路连接；第二NMOS管(MN2)的漏极与第二偏压产生子电路连接；第一NMOS管(MN1)的源极、第二NMOS管(MN2)的源极均接地；

第一运算放大器(OPA1)的负输入端、正输入端、输出端分别与第一PMOS管(MP1)的源极、恒压(V_b)、第一PMOS管(MP1)的栅极连接。

优选地，在第一偏压产生子电路中，当恒压输入时，将第一镜像电路中的第一PMOS管(MP1)的栅极和第二PMOS管(MP2)的栅极电压作为第一偏置电压(Veb)，输出至列级模拟前端电路。

优选地，第一偏压产生子电路还包括去耦电容(C1)；去耦电容(C1)的第一端、第二端分别与电源(Vsk)、第一镜像电路连接。

优选地，第二偏压产生子电路与第一偏压产生子电路、行级电路及列级模拟前端电路连接；至少包括第一源跟随结构电路、第二源跟随结构电路、第三NMOS管(MN3)及第二运算放大器(OPA2)；

第三NMOS管(MN3)的栅极、源极分别与第一源跟随结构电路、第一偏压产生子电路连接；第二源跟随结构电路与第一源跟随结构电路连接；第二运算放大器(OPA2)的负输入端、正输入端、输出端分别与第三NMOS管(MN3)的源极、行级电路、第一源跟随结构电路连接。

优选地，第一源跟随结构电路包括第一电流源(Ib3)及第三PMOS管(MP3)；第二源跟随结构电路包括第二电流源(Ib4)及第四PMOS管(MP4)；

第三PMOS管(MP3)的源极连接到第一电流源(Ib3)，第四PMOS管(MP4)的源极连接到第二电流源(Ib4)；第三PMOS管(MP3)的源极与第三NMOS管(MN3)的栅极连接；第二运算放大器(OPA2)的输出端与第三PMOS管(MP3)的栅极连接且第三PMOS管(MP3)的栅极与第四PMOS管(MP4)的栅极连接。

优选地，第二偏压产生子电路根据行级电路输出的第三偏置电压(V_Rsm)获取第三PMOS管(MP3)的源极电压，经第一源跟随结构电路和第二源跟随结构电路将第三PMOS管(MP3)的源极电压复制到第四PMOS管(MP4)的源极并作为第二偏置电压(V_fid)，输出至列级模拟前端电路。

优选地，列级模拟前端电路至少包括像素级子电路、电源(Vsk)、盲元(Rd)、第五PMOS管(MP0)、第四NMOS管(MN0)及自动增益校准子电路；第五PMOS管(MP0)的栅极、第四NMOS管(MN0)的栅极均与偏压产生电路连接，且分别作为列级模拟前端电路的输入端接收第一偏置电压(Veb)、第二偏置电压(V_fid)；

盲元(Rd)的第一端、第二端分别与电源(Vsk)、第五PMOS管(MP0)的源极连接；第四NMOS管(MN0)的漏极、源极分别与第五PMOS管(MP0)的漏极、像素级子电路连接；其中，像素级子电路包括像元(Rs)。

优选地，自动增益校准子电路至少包括第三运算放大器(OPA0)、跨阻(Rg)和电容(Cc)；

第三运算放大器(OPA0)的负输入端与第五PMOS管(MP0)的漏极连接；电容(Cc)的第一端及跨阻(Rg)的第一端均与第三运算放大器(OPA0)的负输入端连接；电容(Cc)的第二端及跨阻(Rg)的第二端均与第三运算放大器(OPA0)的输出端连接；其中，第三运算放大器(OPA0)输出输出电压(V_agc)。

在另一些实施例中，在第一偏压产生子电路中，当恒压(V_b)输入时，第一镜像电路中包含的NMOS管的栅极电压作为第一偏置电压(Veb)，输出至列级模拟前端电路；

第二偏压产生子电路根据行级电路输出的第三偏置电压(V_Rsm)获取第三PMOS管(MP3)的栅极电压并作为第二偏置电压(V_fid)，输出至列级模拟前端电路。

优选地，第一偏压产生子电路与第二偏压产生子电路、行级电路及列级模拟前端电路连接；至少包含第一镜像电路、第二镜像电路、第一运算放大器(OPA1)、第二运算放大器(OPA2)、第一镜像盲元(R_dm0)及第二镜像盲元(R_dm1)；

第一镜像电路与第二镜像电路、第二偏压产生子电路及行级电路连接；第一镜像盲元(R_dm0)的第一端、第二镜像盲元(R_dm1)的第一端均与第一镜像电路连接；第一运算放大器(OPA1)、第二运算放大器(OPA2)分别与第一镜像电路、第二镜像电路连接。

优选地，第一镜像电路包括第一NMOS管(MN1)和第二NMOS管(MN2)且第一NMOS管(MN1)的栅极与第二NMOS管(MN2)的栅极连接；第一运算放大器(OPA1)的负输入端、正输入端、输出端分别与第一NMOS管(MN1)的源极、恒压(V_b)、第一NMOS管(MN1)的栅极连接；

第二镜像电路包括第三NMOS管(MN3)和第四NMOS管(MN4)且第三NMOS管(MN3)的栅极与第四NMOS管(MN4)的栅极连接；第二运算放大器(OPA2)的负输入端、正输入端、输出端分别与第三NMOS管(MN3)的源极、共模电压Vcm、第三NMOS管(MN3)的栅极连接；第三NMOS管(MN3)的漏极、第四NMOS管(MN4)的漏极分别与第二偏压产生子电路、行级电路连接。

优选地，在第一偏压产生子电路中，当恒压(V_b)输入时，第一镜像电路中包含第一NMOS管(MN1)和第二NMOS管(MN2)的栅极电压作为第一偏置电压(Veb)，输出至列级模拟前端电路。

优选地，第二偏压产生子电路与第一偏压产生子电路、行级电路及列级模拟前端电路连接；至少包括第三镜像电路、第三PMOS管(MP3)、第四PMOS管(MP4)、第三运算放大器(OPA3)、第四运算放大器(OPA4)及共模电源(Vdet)；

第三镜像电路包括第一PMOS管(MP1)和第二PMOS管(MP2)，且第一PMOS管(MP1)的栅极和第二PMOS管(MP2)的栅极连接；第一PMOS管(MP1)的源极、第二PMOS管(MP2)的源极均与共模电源(Vdet)连接，第一PMOS管(MP1)的漏极与第一偏压产生子电路连接；第三PMOS管(MP3)的源极、漏极分别与第二PMOS管(MP2)的漏极、第四PMOS管(MP4)的源极连接；第三运算放大器(OPA3)的正输入端、负输入端及输出端分别连接行级电路、第三PMOS管(MP3)的源极及第三PMOS管(MP3)的栅极；第四运算放大器(OPA4)的正输入端、负输入端及输出端分别连接共模电压Vcm、第四PMOS管(MP4)的源极及第四PMOS管(MP4)的栅极。

优选地，第二偏压产生子电路根据行级电路输出的第三偏置电压(V_Rsm)获取第三PMOS管(MP3)的栅极电压并作为第二偏置电压(V_fid)，输出至列级模拟前端电路。

优选地，列级模拟前端电路包括像素级子电路、共模电源(Vdet)、盲元(Rd)、第五PMOS管(MP0)、第五NMOS管(MN0)及自动增益校准子电路；

第五PMOS管(MP0)的源极、漏极分别与像素级子电路、第五NMOS管(MN0)的漏极连接；盲元(Rd)的第一端与第五NMOS管(MN0)的源极连接，盲元(Rd)的第二端接地；自动增益校准子电路与第五PMOS管(MP0)的漏极连接；

第五PMOS管(MP0)的栅极、第五NMOS管(MN0)的栅极均与偏压产生电路连接，且分别作为列级模拟前端电路的输入端接收第二偏置电压(V_fid)、第一偏置电压(Veb)。

优选地，列级模拟前端电路根据接收到的第一偏置电压(Veb)和盲元(Rd)生成第一电流；列级模拟前端电路根据接收到的第二偏置电压(V_fid)和列级模拟前端电路包括的像元(Rs)生成第二电流；根据第一电流与第二电流得到两路电流之差(I_diff)。

本发明的有益效果为：本发明公开了一种无TEC非制冷红外焦平面阵列读出电路，产生的第一偏置电压(Veb)和第二偏置电压(V_fid)可以使电路具有不受衬底温度和自加热效应影响的稳定输出点，引入的噪声更少，保证了更宽的工作温度范围，同时增强了电路的稳定性。

附图说明

为了更清楚的说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是传统的下差分电流读出结构电路；

图2是本发明实施例一公开的一种无TEC非制冷红外焦平面阵列读出电路的方框图；

图3是本发明实施例二公开的一种无TEC非制冷红外焦平面阵列读出电路的电路示意图；

图4是本发明实施例二公开的一种传统的第二偏置电压产生电路示意图；

图5是本发明实施例二公开的一种传统的第二偏置电压产生电路示意图；

图6是本发明实施例三公开的一种无TEC非制冷红外焦平面阵列读出电路的电路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

如图2所示的电路方框图，公开了一种无TEC非制冷红外焦平面阵列读出电路，包括偏压产生电路2、列级模拟前端电路3及行级电路1；所述偏压产生电路2分别与所述列级模拟前端电路3及所述行级电路1连接；

所述行级电路1，包括行级镜像像元及行选开关；所述行级电路1受行选开关控制，能够输出第三偏置电压；

所述偏压产生电路2的输入端连接所述行级电路1的输出端，用于当有恒压输入时，与第三偏置电压一起生成并输出第一偏置电压和第二偏置电压；

所述列级模拟前端电路3的输入端连接所述偏压产生电路2的输出端，得到两路相同的电流，并对所产生的两路电流之差进行跨阻放大并作为电压输出。

具体地，所述偏压产生电路2至少包括第一偏压产生子电路和第二偏压产生子电路，分别输出所述第一偏置电压Veb和所述第二偏置电压V_fid。

更具体地，所述第一偏压产生子电路与所述第二偏压产生子电路、所述行级电路1及所述列级模拟前端电路3连接；至少包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2、第一运算放大器OPA1、第一镜像盲元R_dm0、第二镜像盲元R_dm1及电源Vsk；

所述第一镜像盲元R_dm0的第一端、所述第二镜像盲元R_dm1的第一端均与所述电源Vsk连接；所述第一PMOS管MP1的源极、漏极分别与所述第一镜像盲元R_dm0的第二端、所述第一NMOS管MN1的漏极连接；所述第二PMOS管MP2的源极、漏极分别与所述第二镜像盲元R_dm1的第二端、所述行级电路1连接；所述第二NMOS管MN2的漏极与所述第二偏压产生子电路连接；所述第一NMOS管MN1的源极、所述第二NMOS管MN2的源极均接地；所述第一PMOS管MP1的栅极与所述第二PMOS管MP2的栅极连接；所述第一NMOS管MN1的栅极与所述第二NMOS管MN2的栅极连接；

所述第一运算放大器OPA1的负输入端、正输入端、输出端分别与所述第一PMOS管MP1的源极、恒压Vb、所述第一PMOS管MP1的栅极连接。

进一步地，在所述第一偏压产生子电路中，当所述恒压输入时，将所述第一PMOS管MP1的栅极和所述第二PMOS管MP2的栅极电压作为所述第一偏置电压Veb，输出至所述列级模拟前端电路3。

进一步地，所述第一偏压产生子电路还包括去耦电容C1；所述去耦电容C1的第一端、第二端分别与所述电源Vsk、所述第二PMOS管MP2的栅极连接。

更具体地，所述第二偏压产生子电路与所述第一偏压产生子电路、所述行级电路1及所述列级模拟前端电路3连接；至少包括第一源跟随结构、第二源跟随结构、第三NMOS管MN3、第二运算放大器OPA2及电源Vsk；

所述第三NMOS管MN3的栅极、源极、漏极分别与所述第一源跟随结构、所述第一偏压产生子电路、电源Vsk连接；所述第二源跟随结构与所述第一源跟随结构连接；所述第二运算放大器OPA2的负输入端、正输入端、输出端分别与所述第三NMOS管MN3的源极、所述行级电路1、所述第一源跟随结构连接。

进一步地，所述第一源跟随结构包括第一电流源Ib3及第三PMOS管MP3；所述第二源跟随结构包括第二电流源Ib4及第四PMOS管MP4；

所述第三PMOS管MP3的源极连接到所述第一电流源Ib3，所述第四PMOS管MP4的源极连接到所述第二电流源Ib4；所述第三PMOS管MP3的源极与所述第三NMOS管MN3的栅极连接；所述第二运算放大器OPA2的输出端与所述第三PMOS管MP3的栅极连接且所述第三PMOS管MP3的栅极与所述第四PMOS管MP4的栅极连接。

进一步地，所述第二偏压产生子电路根据所述行级电路1输出的第三偏置电压获取所述第三PMOS管MP3的源极电压，经所述第一源跟随结构和所述第二源跟随结构将所述第三PMOS管MP3的源极电压复制到所述第四PMOS管MP4的源极并作为所述第二偏置电压V_fid，输出至所述列级模拟前端电路3。

具体地，所述列级模拟前端电路3包括像素级子电路、电源Vsk、盲元Rd、第五PMOS管MP0、第四NMOS管MN0及自动增益校准子电路；所述第五PMOS管MP0的栅极、所述第四NMOS管MN0的栅极均与所述偏压产生电路2连接；所述第五PMOS管MP0的栅极、所述第四NMOS管MN0的栅极分别作为所述列级模拟前端电路3的输入端接收所述第一偏置电压、所述第二偏置电压。

所述盲元Rd的第一端、第二端分别与所述电源Vsk、所述第五PMOS管MP0的源极连接；所述第四NMOS管MN0的漏极、源极分别与所述第五PMOS管MP0的漏极、所述像素级子电路连接；其中，所述像素级子电路包括像元Rs。

进一步地，所述自动增益校准子电路至少包括第三运算放大器OPA0、跨阻Rg和电容Cc；

所述第三运算放大器OPA0的负输入端与所述第五PMOS管MP0的漏极连接；所述电容Cc的第一端及所述跨阻Rg的第一端均与所述第三运算放大器OPA0的负输入端连接；所述电容Cc的第二端及所述跨阻Rg的第二端均与所述第三运算放大器OPA0的输出端连接；其中，所述第三运算放大器OPA0输出Vagc。

具体地，所述列级模拟前端电路3根据接收到的所述第一偏置电压和盲元Rd生成第一电流；所述列级模拟前端电路3根据接收到的所述第二偏置电压和像元Rs生成第二电流；

所述两路电流之差即所述第一电流与所述第二电流的电流差。

更具体地，所述第一偏压产生子电路与所述第二偏压产生子电路、所述行级电路1及所述列级模拟前端电路3连接；可以包括第一镜像电路、第二镜像电路、第一运算放大器OPA1、第二运算放大器OPA2、第一镜像盲元R_dm0及第二镜像盲元R_dm1；

所述第一镜像电路与所述第二镜像电路、所述第二偏压产生子电路及所述行级电路1连接；所述第一镜像盲元R_dm0的第一端、所述第二镜像盲元R_dm1的第一端均与所述第一镜像电路连接；所述第一运算放大器OPA1、所述第二运算放大器OPA2分别与所述第一镜像电路、所述第二镜像电路连接。

进一步地，所述第一镜像电路包括第一NMOS管MN1和第二NMOS管MN2且所述第一NMOS管MN1的栅极与所述第二NMOS管MN2的栅极连接；所述第一运算放大器OPA1的负输入端、正输入端、输出端分别与所述第一NMOS管MN1的源极、恒压Vb、所述第一NMOS管MN1的栅极连接；

所述第二镜像电路包括第三NMOS管MN3和第四NMOS管MN4且所述第三NMOS管MN3的栅极与所述第四NMOS管MN4的栅极连接；所述第二运算放大器OPA2的负输入端、正输入端、输出端均与所述第三NMOS管MN3的源极、共模电压Vcm、所述第三NMOS管MN3的栅极；所述第三NMOS管MN3的漏极、所述第四NMOS管MN4的漏极分别与所述第二偏压产生子电路、所述行级电路1连接。

进一步地，在所述第一偏压产生子电路中，当所述恒压输入时，所述第一镜像电路中包含的NMOS管的栅极电压作为所述第一偏置电压Veb，输出至所述列级模拟前端电路3。

更具体地，所述第二偏压产生子电路与所述第一偏压产生子电路、所述行级电路1及所述列级模拟前端电路3连接；至少包括第三镜像电路、第三PMOS管MP3、第四PMOS管MP4、第三运算放大器OPA3、第四运算放大器OPA4及共模电源Vdet；

所述第三镜像电路包括第一PMOS管MP1和第二PMOS管MP2，且所述第一PMOS管MP1的栅极和所述第二PMOS管MP2的栅极连接；所述第一PMOS管MP1的源极、第二PMOS管MP2的源极均与所述共模电源Vdet连接，所述第一PMOS管MP1的漏极与所述第一偏压产生子电路连接；所述第三PMOS管MP3的源极、漏极分别与所述第二PMOS管MP2的漏极、第四PMOS管MP4的源极连接；所述第三运算放大器OPA3的正输入端、负输入端及输出端分别连接所述行级电路1、所述第三PMOS管MP3的源极及所述第三PMOS管MP3的栅极；所述第四运算放大器OPA4的正输入端、负输入端及输出端分别连接共模电压Vcm、所述第四PMOS管MP4的源极及所述第四PMOS管MP4的栅极。

进一步地，所述第二偏压产生子电路根据所述行级电路1输出的第三偏置电压获取所述第三PMOS管MP3的栅极电压并作为所述第二偏置电压，输出至所述列级模拟前端电路3。

具体地，所述列级模拟前端电路3包括像素级子电路、共模电源Vdet、盲元Rd、第五PMOS管MP0、第五NMOS管MN0及自动增益校准子电路；

所述第五PMOS管MP0的源极、漏极分别与所述像素级子电路、所述第五NMOS管MN0的漏极连接；所述盲元Rd的第一端与所述第五NMOS管MN0的源极连接，所述盲元Rd的第二端接地；所述自动增益校准子电路与所述第五PMOS管MP0的漏极连接；

所述第五PMOS管MP0的栅极、所述第五NMOS管MN0的栅极均与所述偏压产生电路2连接，且分别作为所述列级模拟前端电路3的输入端接收所述第二偏置电压、所述第一偏置电压。

实施例二

在本发明的一个实施例中，公开了如图3所示的电路结构示意图；包括偏压产生电路1、列级模拟前端电路2、行级电路3及像素级电路4；其中，偏压产生电路1至少包括第一偏压产生子电路和第二偏压产生子电路；第一偏压产生子电路和第二偏压产生子电路分别输出第一偏置电压和第二偏置电压；

其中，第一偏压产生子电路可以包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2、第一运算放大器OPA1、第二运算放大器OPA2、第一镜像盲元R_dm0、第二镜像盲元R_dm1、去耦电容C1及电源Vsk；需要说明的是，第一镜像盲元R_dm0、第二镜像盲元R_dm1与电路衬底之间有良好的热学连接，可以认为第一镜像盲元R_dm0、第二镜像盲元R_dm1的温度恒与衬底温度相等，即可以感应电路衬底温度的变化。

具体地，第一运算放大器OPA1的输出端分别与第一PMOS管MP1的栅极、第二PMOS管MP2的栅极连接且第一PMOS管MP1的栅极与第二PMOS管MP2的栅极连接；第一PMOS管MP1的源极与第一运算放大器OPA1的负输入端连接；第一运算放大器OPA1的正输入端为恒压Vb；电源Vsk分别与第一镜像盲元R_dm0的第一端、第二镜像盲元R_dm1的第一端连接，第一PMOS管MP1的源极与第一镜像盲元R_dm0的第二端连接，第二PMOS管MP2的源极与第二镜像盲元R_dm1的第二端连接；第二PMOS管MP2的漏极与行级电路3相连接；第二PMOS管MP2的漏极还与第二偏压产生子电路连接；

在本实施例中，将第一PMOS管MP1的栅极作为第一偏置电压Veb输出。

在本实施例中，第一NMOS管MN1的栅极与第二NMOS管MN2的栅极连接，构成电流镜结构；

在本实施例中，去耦电容C1的第一端与电源Vsk连接，第二端与第二PMOS管MP2的栅极连接。

在本实施例中，第二偏压产生子电路可以包括第一源跟随结构、第二源跟随结构、第三NMOS管MN3、第二运算放大器OPA2、及电容C2；其中，第一源跟随结构包括第一电流源Ib3及第三PMOS管MP3；第二源跟随结构包括第二电流源Ib4及第四PMOS管MP4；

具体地，第三PMOS管MP3的源极连接到第一电流源Ib3、第四PMOS管MP4的源极连接到第二电流源Ib4；第二运算放大器OPA2的正输入端与第一偏压产生子电路中的第二PMOS管的漏极连接，负输入端与第三NMOS管MN3的源极相连接，输出端与第三PMOS管MP3的栅极连接；第三NMOS管MN3的栅极与第三PMOS管MP3的源极连接；电容C2的第一端与第三PMOS管MP3的栅极连接，第二端接地。

在本实施例中，将第四PMOS管MP4的源极引出一点作为第二偏置电压V_fid输出。

在本实施例中，列级模拟前端电路2可以包括电源Vsk、盲元Rd、第五PMOS管MP0、第五NMOS管MN0及自动增益校准(Automatic Gain Calibration，AGC)电路；其中，AGC电路包括第三运算放大器OPA0，跨阻Rg，电容Cc。

具体地，盲元Rd的第一端与电源Vsk连接，第二端与第五PMOS管MP0的源极连接，第五PMOS管MP0的漏极与第五NMOS管MN0的漏极连接。

更具体地，AGC电路中的第三运算放大器OPA0的负输入端与第三PMOS管MP0的漏极连接；电容Cc的第一端及跨阻Rg的第一端均与第三运算放大器OPA0的负输入端连接，电容Cc的第二端及跨阻Rg的第二端均与第三运算放大器OPA0的输出端连接；其中，第三运算放大器OPA0输出Vagc。

在本实施例中，行级电路3包括逐行切换的行级镜像像元Rsm及行选开关RSEL<i>；其中，镜像像元Rsm的两端分别与第一行选开关的第二端、第二行选开关的第一端连接；第一行选开关的第一端与第二PMOS管MP2的漏极连接；第二行选开关的第二端可以接地；

需要说明的是，Rsm作遮光处理，使其受到来自于温度恒等于衬底温度的遮光片的固定辐射。

在本实施例中，像素级电路4包括像元Rs及行选开关RSEL；其中，像元Rs的两端分别与第三行选开关的第二端、第四行选开关的第一端连接；第三行选开关的第一端与第五NMOS管MN0的源极连接；第四行选开关的第二端可以接地。

下面简要说明本实施例中电路的工作原理。

在不考虑工艺误差引起的失配的情况下，第一PMOS管MP1的源端电压由第一运算放大器OPA1的负输入端决定，假设OPA1的增益足够高，其负输入端的电压被钳位至与正输入端近似相等，即

V_-＝V₊＝V_b……(1)

则电阻Rdm0两端的电压为V_Rdm0＝V_sk-V_b……(2)

则流过Rdm0的电流为

第一PMOS管MP1和第二PMOS管MP2的栅端电压即第一偏置电压Veb：

V_eb＝V_GP1,2＝V_b+|V_GSP1|……(4)

通过(4)式得到了Veb的值，其中|V_GSP1|为第一PMOS管MP1栅源电压的绝对值。

在本实施例中，第二PMOS管MP2的源端电压为第一偏置电压Veb减去第二PMOS管MP2的栅源电压差，即

V_SP2＝V_eb-|V_GSP2|＝V_b+|V_GSP1|-|V_GSP2|……(5)

一般地，处于饱和区的PMOS晶体管的电流表达式为

其中，μ_P、C_ox分别为PMOS管载流子迁移率和单位面积的栅介质电容，由加工工艺决定。|V_TH|为晶体管的阈值电压，由加工工艺和晶体管的源端-体端电位决定。

为晶体管的沟道宽长比，由设计决定。

具体地，根据(6)式得到流过MP1的电流为

同理对于流过MP2和Rdm1的电流，有如下的关系：

其中，V_SP2为MP2源端的电位；

由于V_SP2＝V_eb-|V_GSP2|＝V_b+|V_GSP1|-|V_GSP2|……(9)

对比以上三式可以发现，对于MP1和MP2，其μ_PC_ox、|V_TH|、V_G相等，通过设计使得

和

匹配，同时使得R_dm0和R_dm1匹配，则流过MP1、MP2、R_dm0、R_dm1的电流近似相等，达到匹配的效果。

通过上述的方法，在MP1和MP2支路上获得的大小近似相等的电流，为

同理，Rd和MP0所在的支路上的电流也和MP1、MP2支路上的电流近似相等，为

上述的(5)-(10)式的推导，给出了在MP0、MP1、MP2上的近似相等的电流表达式，即(10)式。

由于镜像像元Rsm与MP2在同一支路，因此Rsm上的电流也近似为

Rsm上的电压近似为

于是第二运算放大器OPA2正输入端的电压为V_Rsm，在OPA2增益足够的情况下，负输入端的电压由于运放的钳位效果也近似为V_Rsm；

由此，NMOS晶体管MN3的栅端电压为

PMOS晶体管MP3的栅端电压为

第四PMOS管MP4的栅端电压和MP3的栅端电压相同，其源端电压即第二偏置电压Vfid为

在本实施例中，第一偏置电压Veb作为列级读出电路中用来偏置盲元的PMOS晶体管的栅压，对盲元Rd进行偏置，使盲元Rd上产生盲元电流Id。在Rdm0，Rdm1，MP0，MP1，MP2尺寸匹配的情况下，通过上述方法产生的电流Id的值都近似为

需要说明的是，Rdm0是镜像盲元，与电路衬底之间有良好的热学连接，可以认为Rdm0的温度恒与衬底温度相等，因此通过这种方式产生的Id值是跟随衬底温度变化的，即可以感应电路衬底温度的变化。

上述(14)式给出了第二偏置电压Vfid的表达式，第二偏置电压Vfid作为列级模拟前端电路2用来偏置像元的第五NMOS管MN0的栅压，对像元Rs进行偏置，使像元Rs上产生像元电流Is，Is的表达式如下

将(14)式代入(15)式，得

其中，|V_GSP3|、|V_GSP4|为MP3和MP4栅源电压差的绝对值，MP3和MP4分别和第一电流源Ib3与第二电流源Ib4构成源跟随结构，通过匹配MP3和MP4的尺寸以及第一电流源Ib3与第二电流源Ib4的电流大小，可以使|V_GSP3|与|V_GSP4|相等，于是(16)式变为

在上述(17)式中，Rsm作为行级镜像像元与衬底之间热绝缘且Rsm作遮光处理，其受到的是来自于温度恒等于衬底温度的遮光片的固定辐射；Rs作为像元，与衬底之间热绝缘，接受外部辐射。由于Rsm和Rs都与衬底之间热绝缘，因此Rsm和Rs都具有自加热效应。在被选通时，Rsm和Rs均由于焦耳热而发生阻值变化，但两者的变化是同步的，因此这种变化在Is中被抵消。

在本实施例中，在列级读出电路中，被读出的电流Idiff是像元电流Is与盲元电流Id之差。在像元Rs接受固定辐射(固定的信号输入)时，读出电路理想的输出应该为一固定值，即无论是衬底温度变化还是自加热效应，都不应该影响电路的平衡状态。

在传统的结构中，Vfid、Veb一般不能实时地跟随自加热效应、衬底温度变化；如果此时衬底温度改变，则盲元Rd的值跟随衬底温度变化，盲元电流Id也跟随衬底温度变化，但是Vfid不能感应衬底温度，导致Is无法跟随衬底温度变化，此时即使电路应该稳定于某一固定输出的状态，实际上Idiff的值已经不能固定；另外，还需说明的是，由于盲元Rd温度恒等于衬底温度，其自加热效应可以忽略，而Rs具有自加热效应，两者之间由于自加热导致的非平衡也将导致电路的输出偏离原来的稳定点；即在传统结构中，即使外部输入为固定值，其输出值也不能稳定，而是随着自加热效应以及衬底温度变化而漂移的，这一定会影响读出质量。

在本发明公开的实施例中，当Rs与Rsm受到同样固定的辐射时，Rsm和Rs具有相同的阻值，相同的温度系数，同样具有自加热效应，因此Rs和Rsm相互抵消，则上述(17)式可以表示为：

需要说明的是，(18)式为Rs受到固定外部辐射的情况下像元的电流，用I_S0表示。

其中，(18)式中V_GSN3是MN3的栅源电压差，由它的尺寸、工艺参数和流过它的电流决定，MN3上的电流是从MN1、MN2构成的电流镜结构复制得来，与MN1上的电流近似相等，即

V_GSN0是MN0的栅源电压差，由它的尺寸、工艺参数和流过它的电流决定，MN0上的电流即为I_S0。由MN0和MN3上的电流表达式可以得到，当MN0和MN3的尺寸匹配时，V_GSN3与V_GSN0近似相等，流过两个MOS管的电流近似相等，均为

则(18)式变为

需要说明的是，I_S0是像元Rs受到固定外部辐射时的像元电流值；(19)式表明，I_S0不受自加热效应影响，并且可以通过第一镜像盲元R_dm0来跟随衬底温度的变化。根据上述的分析，盲元电流Id为

此时读出的差分电流值Idiff为：

I_diff＝I_d-I_s0＝0……(20)

可以得到，在Rs与Rsm受到相同的固定辐射时，读出电路的输出可以稳定在0，且不受衬底温度和自加热效应的影响。

上述本方案中，Rs受到固定外部辐射时，产生的第一偏置电压Veb和第二偏置电压V_fid可以使读出电路输出不受衬底温度和自加热效应影响的稳定的输出点；下面说明在像元Rs受到变化的外部辐射时电路的工作原理。

当像元Rs受到变化的外部辐射时，流过盲元Rd的电流依然为

而流过像元Rs的电流发生会改变，两者之间产生差分电流Idiff。

当Rs受到变化的外部辐射时，发生温度变化而引起阻值改变，变为了R_S+ΔR_S，下面分析I_s的变化

MP0所在的支路满足下式

V_GSN0＝V_fid-I_sR_S……(22)

将(22)式代入(21)式，有

将(23)式两端对Rs求导数，除Is、Rs外其余参数均与Rs无关，得到

由(24)式得到

其中，

为MOS管的跨导值。

(25)式中，经过合理设计，可以使g_mR_s＞＞1，1+g_mR_s≈g_mR_s，则(25)式变为

结合(26)式和(19)式，可以得到，若电路0输出时Rs的电流值为I_S0，则当Rs变化ΔR_s时，Rs上的电流值为

I_s＝I_S0+ΔI_s……(27)

此时差分读出电流I_diff为

上式中，V_sk、V_b均是与衬底温度、自加热效应无关的量；

是像元Rs阻值变化的值与初始值之比，自加热效应被抵消。而第一镜像盲元R_dm0是与衬底温度有关的量，因此I_diff是跟随衬底温度变化、而与自加热效应无关的。

在本实施例中，在I_diff的后级，是由第三运算放大器OPA0、跨阻Rg及电容Cc组成的AGC电路，其中跨阻R_g＝N*R_dm0，N是放大倍数，R_g与衬底具有良好的热学连接，可以感应衬底温度；则I_diff经过AGC电路后，转成电压值并输出，为

V_agc＝V_CM-I_diff*R_g……(30)

其中R_g、R_dm0同时跟随衬底温度变化，相互抵消后的结果只剩放大倍数N，则

(32)式中获得的V_agc可以读出像元阻值的变化，且是与衬底温度和自加热效应都无关的量。

传统的第二偏置电压产生电路如图4所示，通过运算放大器的输出直接产生Vfid，并直接驱动阵列负载，其中单列的负载由下式给出

其中，s＝jω，C_gs是MOS管栅源寄生电容，g_m是MOS管跨导。阵列的负载使得反馈环路的稳定性难以保证。

一种传统的解决方案如图5所示，在Vfid产生环路与列级负载间增加一级单位增益运放，隔离反馈环路与列级负载。这种做法的缺点是，运算放大器会引入较大的噪声且运算放大器的输出与列级读出电路的MOS管栅端直接相连，噪声被直接耦合到读出的I_diff中去，影响读出效果。与传统的解决方案明显不同的是，本方案中第三PMOS管MP3的源极电压即为产生的第二偏置电压Vfid，但并不直接使用这一点的电压直接驱动列级模拟前端电路2，而是从反馈环路中取出一点，采用源跟随结构将该点电压复制到第四PMOS管MP4的源极，使得该点并不在反馈环路内，引入的噪声较小，且用该点驱动列级模拟前端电路2，对环路稳定性没有影响；

需要说明的是，在本实施例中，行级镜像像元Rsm同像元Rs一样，由行选开关RSEL控制；在行选至第i行时，行级镜像像元Rsm与像元Rs同时被选通，都具有自加热效应，并且第二偏置电压Vfid的产生是基于Rsm两端的电压，而Rsm两端的电压是基于流过Rsm的电流，且该电流由Rdm0产生，能够感应衬底温度，最终的结果是产生可以感应衬底温度和自加热效应的第二偏置电压Vfid。由此产生的效果就是，电路可以自动平衡，不受衬底温度的影响。

还需要说明的是，第一偏置电压Veb是基于OPA1和MP1的负反馈环路产生的，该点是一个低速节点，不需要大的带宽，因此用大电容C1限制带宽，可以保证该环路具有很好的环路稳定性；通过连接去耦电容C1到电源Vsk，可以实现对偏置噪声的低通滤波，同时增强Veb产生环路的稳定性；同时，去耦电容C1可以对第一偏置电压Veb的噪声进行滤波，减少偏压噪声；

还需要说明的是，列级跨阻增益放大电路中，增益盲元Rg的两端并联的可调电容Cc。在不同衬底温度下，可以调节电路的相位裕度，缩短Vagc在行与行切换时所需的建立稳定时间，从而延长后级的积分时间，大大提高信噪比。

实施例三

本发明的另一个实施例中，公开了如图6所示的电路结构示意图；包括偏压产生电路1、列级模拟前端电路2、行级电路3及像素级电路4；其中，偏压产生电路1至少包括第一偏压产生子电路和第二偏压产生子电路，第一偏压产生子电路和第二偏压产生子电路分别输出第一偏置电压和第二偏置电压；

其中，第一偏压产生子电路可以包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第一运算放大器OPA1、第二运算放大器OPA2、第一镜像盲元R_dm0及第二镜像盲元R_dm1；需要说明的是，第一镜像盲元R_dm0、第二镜像盲元R_dm1与电路衬底之间有良好的热学连接，可以认为第一镜像盲元R_dm0、第二镜像盲元R_dm1的温度恒与衬底温度相等，即可以感应电路衬底温度的变化。

具体地，第一运算放大器OPA1的输出端分别与第一NMOS管MN1、第二NMOS管MN2的栅极连接且第一NMOS管MN1的栅极与第二NMOS管MN2的栅极连接；第一NMOS管MN1的源极与第一运算放大器OPA1的负输入端连接；第一镜像盲元R_dm0的第一端、第二镜像盲元R_dm1的第一端分别与第一NMOS管MN1的源极、第二NMOS管MN2的源极连接，第一镜像盲元R_dm0的第二端、第二镜像盲元R_dm1的第二端均接地；第二运算放大器OPA2的输出端分别与第三NMOS管MN3的栅极、第四NMOS管MN4的栅极连接且第三NMOS管MN3的栅极与第四NMOS管MN4的栅极连接；第二运算放大器OPA2的负输入端与第三NMOS管MN3的源极连接；第三NMOS管MN3的漏极、源极分别与第一PMOS管MP1的漏极、第一NMOS管MN1的漏极连接；第四NMOS管MN4的源极与第二NMOS管MN2的漏极连接，第四NMOS管MN4的漏极与像素级电路4连接，还与第二偏压产生子电路连接；

在本实施例中，将第一NMOS管MN1的栅极作为第一偏置电压Veb输出。

需要说明的是，第一NMOS管MN1的栅极与第二NMOS管MN2的栅极连接，构成电流镜结构；第三NMOS管MN3的栅极与第四NMOS管MN4的栅极连接，构成电流镜结构；

在本实施例中，第二偏压产生子电路可以包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第三运算放大器OPA3、第四运算放大器OPA4及共模电源Vdet；

具体地，第一PMOS管MP1的漏极与第三NMOS管MN3的漏极连接，第一PMOS管MP1的源极与共模电源Vdet连接；第二PMOS管MP2的源极和漏极分别连接共模电源Vdet和第三PMOS管MP3的源极；第三PMOS管MP3的漏极与第四PMOS管MP4的源极连接；第四PMOS管MP4的漏极接地；第三运算放大器OPA3的正输入端与第一偏压产生子电路中的第四NMOS管MN4的漏极连接，负输入端与第三PMOS管MP3的源极连接；第四运算放大器OPA4的负输入端与第四PMOS管MP4的源极连接；

在本实施例中，将第三PMOS管MP3的栅极作为第二偏置电压V_fid输出。

需要说明的是，第二偏压产生子电路的第二PMOS管MP2的栅极与第一偏压产生子电路的第一PMOS管MP1的栅极连接，构成电流镜结构；

在本实施例中，列级模拟前端电路2包括盲元Rd、第五PMOS管MP0、第五NMOS管MN0及自动增益校准(Automatic Gain Calibration，AGC)电路；其中，AGC电路包括是第五运算放大器OPA0，跨阻Rg，电容Cc。

具体地，第五PMOS管MP0的源极与像素级电路4连接，漏极与第五NMOS管MN0的漏极连接，第五PMOS管MP0的栅极输入第二偏置电压V_fid；第五NMOS管MN0的栅极输入第一偏置电压Veb，第五NMOS管MN0的源极与盲元Rd的第一端连接，盲元Rd的第二端接地；

更具体地，AGC电路中的第五运算放大器OPA0的负输入端与第五PMOS管MP0的漏极连接；电容Cc的第一端及跨阻Rg的第一端均与第五运算放大器OPA0的负输入端连接，电容Cc的第二端及跨阻Rg的第二端均与第五运算放大器OPA0的输出端连接；其中，第五运算放大器OPA0输出Vagc。

在本实施例中，行级电路3包括逐行切换的行级镜像像元Rsm及行选开关RSEL；其中，镜像像元Rsm的两端分别与第一行选开关的第二端、第二行选开关的第一端连接；第二行选开关的第二端与第四NMOS管MN4的漏极连接；第一行选开关的第一端与共模电源Vdet连接；

需要说明的是，Rsm作遮光处理，使其受到来自于温度恒等于衬底温度的遮光片的固定辐射。

在本实施例中，像素级电路4包括像元Rs及行选开关RSEL；其中，像元Rs的两端分别与第三行选开关的第二端、第四行选开关的第一端连接；第三行选开关的第一端与共模电源Vdet连接；第四行选开关的第二端与第五PMOS管MP0的源极连接。

还需要说明的是，在本实施例中，对盲元Rd及第一镜像盲元Rdm进行恒压偏置，而对像元Rs及镜像像元Rsm进行恒流偏置，并将Rs及Rsm置于高电压域，Rd及Rdm置于低电压域，有效地提高对共模电源Vdet的噪声的抑制能力，且不需要较高电压的Vb。

下面简要说明本实施例中电路的工作原理。

首先在不考虑工艺失配且OPA1增益足够的情况下，基于第一运算放大器OPA1和Vb，在Rdm0上产生电流

然后，基于第一镜像盲元R_dm0和第二镜像盲元R_dm1的匹配，第一NMOS管MN1和第二NMOS管MN2的匹配，在Rdm1和像元Rd上获得与Rdm0近似相同的电流，且该电流能够跟随衬底温度变化：

基于此电流，在行级镜像像元Rsm上产生能够跟随衬底温度变化和感应自加热效应的电压

电压V_Rsm作为第三运算放大器OPA3的正输入，在OPA3增益足够时，其负输入端的电压近似为：

即第三PMOS管MP3的源端电压也为

MP3的栅端电压为

且该点电压即作为第二偏置电压Vfid，对MP0进行偏置；Vfid产生环路中，由Rdm0支路的电流镜像复制获得PMOS管MP3及MP4的支路电流，保证了对MP3的恒流偏置，且该电流与流过Rsm支路的电流呈比例；使得镜像匹配度高，避免增加使用行级的遮光像元而引入影响环路稳定性的寄生电容；则像元Rs上的电压电流分别为

在像元Rs、镜像像元Rsm接受相同的固定辐射的情况下，Rsm和Rs阻值匹配且自加热效应相互抵消，即

在第三NMOS管MN3和第五NMOS管MN0尺寸匹配的情况下，|V_GSP3|＝|V_GSP0|，有

由(2)式和(8)式可知，当Rs、Rsm接受相同的固定辐射时，电路处于固定输入状态，即：

I_diff＝I_s0-I_d＝0……(9)

由(9)式可知，当电路在固定输入时，输出自动稳定，与衬底温度和自加热效应无关。

当Rs受到变化的外部辐射，阻值发生变化时，流过MP0的电流会满足

对(10)式两边求导，得

其中，

为MOS管的跨导值。

在(11)式中，经过合理设计，可以使g_mR_s＞＞1，1+g_mR_s≈g_mR_s，则(11)式变为

于是

经过AGC电路后，输出为

(14)式中，

自加热效应抵消，获得的V_agc可以读出像元阻值的变化，且是与衬底温度和自加热效应都无关的量。

需要说明的是，本实施例公开的技术方案中，利用恒压Vb偏置第一镜像盲元Rdm0后产生恒定电流，利用器件参数匹配使得Rdm1与Rd上产生相同的恒流，再利用该恒流在Rsm上获得电压Vrsm。而且Rd、Rdm0、Rdm1偏置在低电压域，是基于Vb和地平面产生的，由于地平面的噪声较小，大大减少了引入的噪声；同时恒压Vb不需要太高的电压，不需要使用升压电路获得一个高的Vb，避免了从升压电路中引入噪声的可能性；另外由于电路采用的是镜像结构，Vdet上的噪声对于Rs和Rsm而言是共模量，这种架构对于Vdet上的共模噪声具有良好的抑制能力。

还需要说明的是，本实施例公开的技术方案中，使用到了第二运算放大器OPA2和第四运算放大器OPA4，作用是将第一NMOS管MN1的漏极、第三PMOS管MP3的漏极电位钳位到共模电压Vcm，在列级模拟前端电路2，第五NMOS管MN0和第五PMOS管MP0的漏极由于第五运算放大器OPA0的钳位作用也为共模电压Vcm，保证了第一NMOS管MN1和第五NMOS管MN0之间、第三PMOS管MP3和第五PMOS管MP0之间具有更好的匹配度。

还需要说明的是，第一镜像盲元Rdm0由Vb进行恒压偏置，产生恒流且经过第一PMOS管MP1，由MP1和MP2构成的电流镜结构复制到MP3和MP4支路上，可以实现较好的环路稳定性。

在本实施例中，第二镜像盲元Rdm1支路的电流由第一偏置电压Veb产生控制第二NMOS管MN2产生，与第一镜像盲元Rdm0支路一样，产生的恒流偏置镜像像元Rsm，在镜像像元Rsm下端产生一个偏压，现在需要将这个偏压“复制”到像元Rs的下端，对像元进行同样的偏置，本实施例中公开的具体的做法是：将镜像像元Rsm的下端接到第三运算放大器OPA3的正输入端，第三运算放大器OPA3负输入端由于钳位作用，电压与镜像像元Rsm的下端相同，经过MP3后电压值减去|Vgsp3|即为第二偏置电压Vfid；像元Rs下端的电压值为Vfid+|Vgsp0|，在MP3和MP0匹配的情况下，|Vgsp3|和|Vgsp0|会相互抵消，则Rs下端的电压就是镜像像元Rsm下端的电压，为恒流偏置；对第二偏置电压Vfid环路来说，采用电流镜结构复制通过盲元Rd产生的恒流，而不是直接接在镜像像元Rsm的下端来产生第二偏置电压Vfid，是因为镜像像元Rsm遮光，可能会引入影响稳定性的寄生电容；采用本实施例中公开的方法，使得镜像匹配度高，避免增加使用行级的遮光像元而引入影响环路稳定性的寄生电容。

在本实施例中，对于电压域的设计减小了引入的电源噪声，且避免了需要高偏置电压Vb而引入新的噪声；在产生第二偏置电压Vfid的环路中，采用本方案的结构，可以实现好的环路稳定性。

需要强调的是，实施例二和实施例三中所提到的电流镜结构，默认分析了电流镜结构电路只有一列的情况，但是实际上电流镜结构中也可以采用多列并联，例如实施例三中，镜像像元Rsm、第四NMOS管MN4、第二NMOS管MN2支路可以多列并联，第二PMOS管MP2、第三PMOS管MP3及第四PMOS管MP4支路可以多列并联；实施例二中，MP2支路也可以多列并联；可以进一步的提高器件的匹配度、降低镜像电路的噪声，但是代价使增加功耗。在性能和功耗之间如何选择这取决于设计者的需求，但都在本方案声明的范围之内。

以上，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (19)

1.一种无TEC非制冷红外焦平面阵列读出电路，其特征在于，包括偏压产生电路、列级模拟前端电路及行级电路；其中，

所述行级电路中包括行级镜像像元(Rsm)和行选开关(RSEL<i>)；当所述行级电路受所述行选开关(RSEL<i>)控制而被选通时，向所述偏压产生电路输出第三偏置电压(V_Rsm)；

所述偏压产生电路的输入端连接所述行级电路的输出端；根据输入的恒压(V_b)及所述第三偏置电压(V_Rsm)生成并输出第一偏置电压(Veb)和第二偏置电压(V_fid)；

所述列级模拟前端电路中包括盲元(Rd)；所述列级模拟前端电路的输入端连接所述偏压产生电路的输出端，根据所述第一偏置电压(Veb)和所述第二偏置电压(V_fid)得到两路电流，并对所产生的两路电流之差(I_diff)进行跨阻放大并作为输出电压(V_agc)输出；

所述列级模拟前端电路根据接收到的所述第一偏置电压(Veb)和所述盲元(Rd)生成第一电流；所述列级模拟前端电路根据接收到的所述第二偏置电压(V_fid)和所述列级模拟前端电路包括的像元(Rs)生成第二电流；根据所述第一电流与所述第二电流得到所述两路电流之差(I_diff)。

2.根据权利要求1所述的电路，其特征在于，所述偏压产生电路至少包括第一偏压产生子电路和第二偏压产生子电路，分别输出所述第一偏置电压(Veb)和所述第二偏置电压(V_fid)。

3.根据权利要求2所述的电路，其特征在于，当所述恒压(V_b)输入时，将所述第一偏压产生子电路中PMOS管的栅极电压作为所述第一偏置电压(Veb)，输出至所述列级模拟前端电路；

所述第二偏压产生子电路根据所述第三偏置电压(V_Rsm)生成第二偏置电压(V_fid)，利用第二偏压产生子电路中的源跟随结构电路将所述第二偏置电压(V_fid)复制并输出至所述列级模拟前端电路。

4.根据权利要求2所述的电路，其特征在于，所述第一偏压产生子电路与所述第二偏压产生子电路、所述行级电路、所述列级模拟前端电路连接；至少包括第一镜像电路、第二镜像电路、第一运算放大器(OPA1)、第一镜像盲元(R_dm0)、第二镜像盲元(R_dm1)及电源(Vsk)；

所述第一镜像电路分别与所述第二镜像电路、所述第一运算放大器(OPA1)、第一镜像盲元(R_dm0)、第二镜像盲元(R_dm1)连接。

5.根据权利要求4所述的电路，其特征在于，所述第一镜像电路包括第一PMOS管(MP1)和第二PMOS管(MP2)，所述第一PMOS管(MP1)的栅极与所述第二PMOS管(MP2)的栅极连接；所述第二镜像电路包括第一NMOS管(MN1)和第二NMOS管(MN2)，所述第一NMOS管(MN1)的栅极与所述第二NMOS管(MN2)的栅极连接；

所述第一镜像盲元(R_dm0)的第一端、所述第二镜像盲元(R_dm1)的第一端均与所述电源(Vsk)连接；所述第一PMOS管(MP1)的源极、漏极分别与所述第一镜像盲元(R_dm0)的第二端、所述第一NMOS管(MN1)的漏极连接；所述第二PMOS管(MP2)的源极、漏极分别与所述第二镜像盲元(R_dm1)的第二端、所述行级电路连接；所述第二NMOS管(MN2)的漏极与所述第二偏压产生子电路连接；所述第一NMOS管(MN1)的源极、所述第二NMOS管(MN2)的源极均接地；

所述第一运算放大器(OPA1)的负输入端、正输入端、输出端分别与所述第一PMOS管(MP1)的源极、恒压(V_b)、所述第一PMOS管(MP1)的栅极连接。

6.根据权利要求5所述的电路，其特征在于，在所述第一偏压产生子电路中，当所述恒压输入时，将所述第一镜像电路中的第一PMOS管(MP1)的栅极和所述第二PMOS管(MP2)的栅极电压作为所述第一偏置电压(Veb)，输出至所述列级模拟前端电路。

7.根据权利要求4所述的电路，其特征在于，所述第一偏压产生子电路还包括去耦电容(C1)；所述去耦电容(C1)的第一端、第二端分别与所述电源(Vsk)、所述第一镜像电路连接。

8.根据权利要求2所述的电路，其特征在于，所述第二偏压产生子电路与所述第一偏压产生子电路、所述行级电路及所述列级模拟前端电路连接；至少包括第一源跟随结构电路、第二源跟随结构电路、第三NMOS管(MN3)及第二运算放大器(OPA2)；

所述第三NMOS管(MN3)的栅极、源极分别与所述第一源跟随结构电路、所述第一偏压产生子电路连接；所述第二源跟随结构电路与所述第一源跟随结构电路连接；所述第二运算放大器(OPA2)的负输入端、正输入端、输出端分别与所述第三NMOS管(MN3)的源极、所述行级电路、所述第一源跟随结构电路连接。

9.根据权利要求8所述的电路，其特征在于，所述第一源跟随结构电路包括第一电流源(Ib3)及第三PMOS管(MP3)；所述第二源跟随结构电路包括第二电流源(Ib4)及第四PMOS管(MP4)；

所述第三PMOS管(MP3)的源极连接到所述第一电流源(Ib3)，所述第四PMOS管(MP4)的源极连接到所述第二电流源(Ib4)；所述第三PMOS管(MP3)的源极与所述第三NMOS管(MN3)的栅极连接；所述第二运算放大器(OPA2)的输出端与所述第三PMOS管(MP3)的栅极连接且所述第三PMOS管(MP3)的栅极与所述第四PMOS管(MP4)的栅极连接。

10.根据权利要求9所述的电路，其特征在于，所述第二偏压产生子电路根据所述行级电路输出的第三偏置电压(V_Rsm)获取所述第三PMOS管(MP3)的源极电压，经所述第一源跟随结构电路和所述第二源跟随结构电路将所述第三PMOS管(MP3)的源极电压复制到所述第四PMOS管(MP4)的源极并作为所述第二偏置电压(V_fid)，输出至所述列级模拟前端电路。

11.根据权利要求2所述的电路，其特征在于，所述列级模拟前端电路至少包括像素级子电路、电源(Vsk)、盲元(Rd)、第五PMOS管(MP0)、第四NMOS管(MN0)及自动增益校准子电路；所述第五PMOS管(MP0)的栅极、所述第四NMOS管(MN0)的栅极均与所述偏压产生电路连接，且分别作为所述列级模拟前端电路的输入端接收所述第一偏置电压(Veb)、所述第二偏置电压(V_fid)；

所述盲元(Rd)的第一端、第二端分别与所述电源(Vsk)、所述第五PMOS管(MP0)的源极连接；所述第四NMOS管(MN0)的漏极、源极分别与所述第五PMOS管(MP0)的漏极、所述像素级子电路连接；其中，所述像素级子电路包括像元(Rs)。

12.根据权利要求11所述的电路，其特征在于，所述自动增益校准子电路至少包括第三运算放大器(OPA0)、跨阻(Rg)和电容(Cc)；

所述第三运算放大器(OPA0)的负输入端与所述第五PMOS管(MP0)的漏极连接；所述电容(Cc)的第一端及所述跨阻(Rg)的第一端均与所述第三运算放大器(OPA0)的负输入端连接；所述电容(Cc)的第二端及所述跨阻(Rg)的第二端均与所述第三运算放大器(OPA0)的输出端连接；其中，所述第三运算放大器(OPA0)输出输出电压(V_agc)。

13.根据权利要求2所述的电路，其特征在于，所述第一偏压产生子电路与所述第二偏压产生子电路、所述行级电路及所述列级模拟前端电路连接；至少包含第一镜像电路、第二镜像电路、第一运算放大器(OPA1)、第二运算放大器(OPA2)、第一镜像盲元(R_dm0)及第二镜像盲元(R_dm1)；

所述第一镜像电路与所述第二镜像电路、所述第二偏压产生子电路及所述行级电路连接；所述第一镜像盲元(R_dm0)的第一端、所述第二镜像盲元(R_dm1)的第一端均与所述第一镜像电路连接；所述第一运算放大器(OPA1)、所述第二运算放大器(OPA2)分别与所述第一镜像电路、所述第二镜像电路连接。

14.根据权利要求13所述的电路，其特征在于，在所述第一偏压产生子电路中，当所述恒压(V_b)输入时，所述第一镜像电路中包含的NMOS管的栅极电压作为所述第一偏置电压(Veb)，输出至所述列级模拟前端电路；

所述第二偏压产生子电路根据所述行级电路输出的第三偏置电压(V_Rsm)获取第三PMOS管(MP3)的栅极电压并作为所述第二偏置电压(V_fid)，输出至所述列级模拟前端电路。

15.根据权利要求13所述的电路，其特征在于，所述第一镜像电路包括第一NMOS管(MN1)和第二NMOS管(MN2)且所述第一NMOS管(MN1)的栅极与所述第二NMOS管(MN2)的栅极连接；所述第一运算放大器(OPA1)的负输入端、正输入端、输出端分别与所述第一NMOS管(MN1)的源极、恒压(V_b)、所述第一NMOS管(MN1)的栅极连接；

所述第二镜像电路包括第三NMOS管(MN3)和第四NMOS管(MN4)且所述第三NMOS管(MN3)的栅极与所述第四NMOS管(MN4)的栅极连接；所述第二运算放大器(OPA2)的负输入端、正输入端、输出端分别与所述第三NMOS管(MN3)的源极、共模电压Vcm、所述第三NMOS管(MN3)的栅极连接；所述第三NMOS管(MN3)的漏极、所述第四NMOS管(MN4)的漏极分别与所述第二偏压产生子电路、所述行级电路连接。

16.根据权利要求15所述的电路，其特征在于，在所述第一偏压产生子电路中，当所述恒压(V_b)输入时，所述第一镜像电路中包含第一NMOS管(MN1)和第二NMOS管(MN2)的栅极电压作为所述第一偏置电压(Veb)，输出至所述列级模拟前端电路。

17.根据权利要求2所述的电路，其特征在于，所述第二偏压产生子电路与所述第一偏压产生子电路、所述行级电路及所述列级模拟前端电路连接；至少包括第三镜像电路、第三PMOS管(MP3)、第四PMOS管(MP4)、第三运算放大器(OPA3)、第四运算放大器(OPA4)及共模电源(Vdet)；

所述第三镜像电路包括第一PMOS管(MP1)和第二PMOS管(MP2)，且所述第一PMOS管(MP1)的栅极和所述第二PMOS管(MP2)的栅极连接；所述第一PMOS管(MP1)的源极、所述第二PMOS管(MP2)的源极均与所述共模电源(Vdet)连接，所述第一PMOS管(MP1)的漏极与所述第一偏压产生子电路连接；所述第三PMOS管(MP3)的源极、漏极分别与所述第二PMOS管(MP2)的漏极、所述第四PMOS管(MP4)的源极连接；所述第三运算放大器(OPA3)的正输入端、负输入端及输出端分别连接所述行级电路、所述第三PMOS管(MP3)的源极及所述第三PMOS管(MP3)的栅极；所述第四运算放大器(OPA4)的正输入端、负输入端及输出端分别连接共模电压Vcm、所述第四PMOS管(MP4)的源极及所述第四PMOS管(MP4)的栅极。

18.根据权利要求17所述电路，其特征在于，所述第二偏压产生子电路根据所述行级电路输出的第三偏置电压(V_Rsm)获取所述第三PMOS管(MP3)的栅极电压并作为所述第二偏置电压(V_fid)，输出至所述列级模拟前端电路。

19.根据权利要求1所述的电路，其特征在于，所述列级模拟前端电路包括像素级子电路、共模电源(Vdet)、盲元(Rd)、第五PMOS管(MP0)、第五NMOS管(MN0)及自动增益校准子电路；

所述第五PMOS管(MP0)的源极、漏极分别与所述像素级子电路、所述第五NMOS管(MN0)的漏极连接；所述盲元(Rd)的第一端与所述第五NMOS管(MN0)的源极连接，所述盲元(Rd)的第二端接地；所述自动增益校准子电路与所述第五PMOS管(MP0)的漏极连接；

所述第五PMOS管(MP0)的栅极、所述第五NMOS管(MN0)的栅极均与所述偏压产生电路连接，且分别作为所述列级模拟前端电路的输入端接收所述第二偏置电压(V_fid)、所述第一偏置电压(Veb)。

Images