JP2006171040A - 画像表示装置 - Google Patents

Abstract

【課題】良好に画質補正して、表示画像の画質を向上させるのに好適な技術を提供することにある。
【解決手段】本発明に係る画像表示装置は、複数の走査線と、該複数の走査線の少なくとも左右一端に接続され、該複数の走査線に対し、走査電圧を順次印加する走査線制御回路と、複数の信号線と、該複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加する信号線制御回路と、複数の走査線と複数の信号線との交点部にそれぞれ接続され、電子を放出する電子源と、映像信号を補正する補正回路とを備え、補正回路は、隣接するＲＧＢの３個の電子源を１グループとし、該１グループをＮ個（Ｎ≧１）まとめた単位で補正量を演算することを特徴とする。また、このＮの範囲は１〜１１とすることが好ましい。この範囲の上限は、人の画像変化の検知限界、つまり配線抵抗によって生じる輝度低下が最大階調の１％以下となる範囲である。
【選択図】 図１

Description

本発明は、例えば薄膜電子源等の電子放出素子を用いたマトリクス型画像表示装置（電界放出型表示装置（Field Emission Display:以下、FEDと略す））の画質補正技術に関するものである。

FEDは、水平方向に延びる複数の走査線と垂直方向に延びる複数の信号線との各交点に電子源を配置し、走査線に印加される走査電圧と信号線に印加される（映像信号に応じた）信号電圧とにより該電子源を駆動するように構成される。

このようなFEDにおいては、走査線の配線抵抗によって電圧降下が生じるため、輝度むら等の画質劣化が生じる。この画質劣化を補正するための従来技術としては、例えば特許文献１に記載のものが知られている。

特許文献１には、１走査線を複数のブロック（４ブロック）に分け、各ブロックごとの画像信号に基づいて電圧降下量を算出し、これに対応した補正を行う技術が開示されている。

特開2002-229506号公報

しかし、特許文献１では、１走査線を４ブロックに分けているため高精度な補正ができない。さらに、分割ブロック数が３の倍数でない場合、１画素内で補正データが大きく異なる個所が発生し、その個所では元の色バランスからずれてしまう可能性がある。

そこで、本発明は、良好に画質補正して、表示画像の画質を向上させるのに好適な技術を提供することにある。

本発明によれば、複数の走査線と、該複数の走査線の少なくとも左右一端に接続され、該複数の走査線に対し、走査電圧を順次印加する走査線制御回路と、複数の信号線と、該複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加する信号線制御回路と、複数の走査線と複数の信号線との交点部にそれぞれ接続され、走査電圧と駆動電圧との電位差に応じて電子を放出する電子源と、電子源から走査線へ流れ込む信号線電流と走査線に含まれる配線抵抗によって生じる電圧降下を補償するよう映像信号を補正する補正回路とを備え、補正回路は、隣接するＲＧＢの３個の電子源を１グループとし、該１グループをＮ個（Ｎ≧１）まとめた単位で補正量を演算することを特徴とする。また、このＮの範囲は１〜１１とすることが好ましい。この範囲の上限は、人の画像変化の検知限界、つまり配線抵抗によって生じる輝度低下が最大階調の１％以下となる範囲である。

本発明によれば、良好な画質補正が可能となり高画質な画像が表示可能となる。

以下、図面を参照しつつ、本発明を実施するための最良の形態について説明する。

図１は、本発明に係る、電子放出素子型画像表示装置の一実施形態を示すものである。尚、本実施形態では、電子源としてＭＩＭ（Metal-Insulator-metal）型の電子源を有するパッシブマトリクス駆動方式の電子放出素子型画像表示装置を例にして説明する。しかしながら、本発明は、ＭＩＭ以外の電子源、例えばＳＣＥ（Surface Conduction Electron Emitter）型やカーボンナノチューブ型、ＢＳＤ（Ballistic electron Surface-emitting Device）型、スピント(Spindt)型でも同様に適用できる。また、以下では、走査線の両端に走査線制御回路501及び502の２つを設けたものを例にして説明する。しかしながら、走査線制御回路を、いずれか片方だけ用いたものでも、本発明を適用できることは言うまでも無い。
映像信号は映像信号入力端子3に入力され、信号処理回路10に供給される。信号処理回路10は図２にて詳述する電圧降下補正回路を含んでいる。この補正回路は走査線51〜55の配線抵抗によって発生する電圧降下を補償するように働く。この動作の詳細については、後述する。

上記入力映像信号に対応する水平同期信号は、水平同期信号入力端子１に入力され、タイミングコントローラ2に供給される。タイミングコントローラ2では、水平同期信号に同期したタイミングパルスを生成して走査線制御回路501及び502に供給する。

一方、表示パネル6は、画面水平方向（紙面の左右方向）に延びて形成された複数の走査線51〜55が、画面垂直方向（紙面の上下方向）に並んで配置されている。更に、画面垂直方向（紙面の上下方向）に延びて形成された複数の信号線41〜45が、画面水平方向（画面左右方向）に並んで配置されている。これら走査線51〜55と信号線41〜45は互いに直交しており、これらの各交点部には、各走査線及び各信号線と接続される電子源（電子放出素子）が配置されている。これによって、複数の電子源は、マトリクス状に配置された形態となる。

走査線51〜55の左右両端には、走査線制御回路501及び502が接続されている。この走査線制御回路501及び502は、それぞれ、タイミングコントローラ2からのタイミングパルスに同期して、走査線51〜55を１本もしくは２本ずつ選択するための走査電圧を、走査線51〜55に対し供給する。つまり、走査線制御回路501及び502は、水平周期の走査電圧を走査線51〜55に対し順次印加することにより、水平周期で１または２行の電子源を上から順に選択して垂直走査を行うものである。

信号線41〜45の上端には、信号電圧供給回路である信号線制御回路4が接続されている。信号線制御回路4は、信号処理回路10から供給された映像信号に基づいて、各信号線（電子源）に対応する信号を生成して各信号線に供給する。

走査電圧によって選択された走査線に接続される各電子源に対し、信号線制御回路4からの信号電圧が印加されると、各電子源には走査電圧と信号電圧との電位差が与えられる。この電位差が所定の閾値を超えると、電子源は電子を放出する。この電子源からの電子の放出量は、電位差が閾値以上の場合は、この電位差に略比例する。尚、信号電圧が正の場合は、走査電圧は負となり、信号電圧が負の場合は、走査電圧は正となる。各電子源の対向する位置には図示しない蛍光体及び加速電極が設けられている。また電子源と蛍光体との間の空間は真空雰囲気とされる。電子源から放出された電子は、高電圧制御回路7により加速電極に印加された高圧によって加速され、真空内を進行して蛍光体に衝突する。これにより蛍光体が発光し、その光は図示しない透明ガラス基板を通して外部に放出される。これによって、FEDに画像が形成される。

このような形態のFEDにおける、各電子源の水平位置に対する走査電圧の変化特性を図3に示す。図3の実線は走査線制御回路501及び502より供給される走査電圧、点線は電子源の水平位置−走査電圧特性を示している。図3に示されるように、電子源の水平位置に応じて走査電圧に電圧降下が生じ、中央部において最も電圧降下が大きくなる。
ここで水平位置に応じて走査電圧に電圧降下が生じるのは、走査線の配線抵抗による電圧降下が原因である。すなわち、走査電圧V_scanと信号電圧V_dataの電位差が所定の閾値を超えると信号線から走査線へ電流が流れ、この電流と走査線の配線抵抗により電圧降下が生じてしまう。また横線表示など、１水平周期に表示する情報量が多いほど走査線への電流も多くなり、電圧降下量も多くなる。

以下、このような電圧降下を補償するための、本発明に係る補正回路の詳細について図2を用いて説明する。図2は、当該補正回路を含む信号処理回路10の一具体例を説明するためのブロック図である。尚、図2に示す補正回路は、走査線の配線抵抗を補正する構成と成っている。図2において、階調電流変換ブロック11は、映像信号入力端子31〜33に入力された各ＲＧＢ映像信号のデジタル階調信号を電流に変換する。加算演算ブロック17ではＲＧＢの電流値を加算する。

ここで図４にＲＧＢの電流値加算の目的を説明するために、電子源の等価モデルを用いる。図４（ａ）は電流値加算しない通常の電子源モデルである。20R、20G、20B、21R、21G、21Bは信号線であり、信号線制御回路4に接続され、表示映像信号に応じた信号電圧が各信号線に供給される。各信号線にはそれぞれ電子源が接続されており、電子源は図５に示すように電圧を加えると電流を発生する。これより図４では電子源を電流源22R、22G、22B、23R、23G、23Bとした。各電子源は走査線28に共通に接続されるが、各電子源と走査線28の接点間には配線抵抗24R、24G、24B、25R、25G、25Bが存在する。電流源22R、23RはＲ色、電流源22G、23GはＧ色、電流源22B、23BはＢ色に対応し、かつ電流源22R、22G、22Bが(n-1)画素目、電流源23R、23G、23Bが(n)画素目に対応している。信号線制御回路4より各電流源22R、22G、22B、23R、23G、23Bに映像信号に応じた信号電圧Vdataを加え、走査線28に走査電圧が加えられると、各電流源には信号電圧に応じた信号線電流ir(n-1)、ig(n-1)、ib(n-1)、ir(n)、ig(n)、ib(n)が発生し、走査線28に流れ込む。電子源と走査線28の接点から見て各信号線電流は左右方向に分かれるが、その比率はキルヒホッフの定理に従う。すなわち電子源と走査線28の接点から見た配線抵抗比で計算できる。これら各信号線電流が全て加算されることで走査線電流Ir(n-1)、Ig(n-1)、Ib(n-1)、Ir(n)、Ig(n)、Ib(n)が決定する。この走査線電流と走査線抵抗の積が電圧降下量となる。例えば(n)画素目のＲ色の電圧降下量はIr(n)×R1、Ｇ色はIg(n)×R1、Ｂ色はIb(n)×R1であり、(n)画素目のトータルの電圧降下量はIr(n)×R1＋Ig(n)×R1＋Ib(n)×R1である。これを整理すると（Ir(n)＋Ig(n)＋Ib(n)）×R1となる。また隣接するIr(n)、Ig(n)、Ib(n)はほぼ同じ電流値と考えられるのでIr(n)≒Ig(n)≒Ib(n)とすることができ、よって３×Ir(n)×R1と近似できる。これは見方を変えると、画素単位で見た電圧降下量は３個分の走査線抵抗R1に流れる走査線電流（Ir(n)×（R1×３））で計算できることを示している。この考え方を用いることで図４（ｂ）のような電流値加算をおこなった電子源モデルを想定できる。

図４（ｂ）において、信号線と電流源は同じで、異なるのは電流源と走査線28の接点である。図４（ｂ）では１画素分の３つの電流源の走査線28への接点を共通にし、配線抵抗26、27をR1×３と１つにまとめている。また３つの電流源の走査線28への接点を共通にした為、走査線28へ流れる電流irgb(n)はir(n)＋ig(n)＋ib(n)である。電子源と走査線28の接点から見て各信号線電流は左右方向に分かれるが、その比率は図４（ａ）と同様にキルヒホッフの定理に従う。これら各信号線電流が全て加算されることで走査線電流Irgb(n-1)、Irgb(n)が決定する。この走査線電流と走査線抵抗の積が電圧降下量となる。例えば(n)画素目の電圧降下量はIrgb(n)×R1×３である。図４（ａ）と図４（ｂ）のモデルは電気的に等価である為、電圧降下量を計算する補正回路は図４（ｂ）を元に設計してもよい。以上のように電子源を１画素単位で見た場合、ＲＧＢの３つの電流源の信号線電流を加算（ir(n)＋ig(n)＋ib(n)）してよい。
図２の加算演算ブロック17はこの考え方を利用し、階調電流変換ブロック11で電流値に変換されたＲＧＢ信号を加算する。走査線電流計算ブロック13ではキルヒホッフの定理を元に、１水平期間の全信号線電流、すなわち１本の走査線に接続された全信号線41〜45より流れる全信号線電流を積和演算し、１つの走査線抵抗Ｒ１に流れる走査線電流Irgb(n)を計算する。電圧降下計算ブロック14では走査線電流計算ブロック13で計算された走査線電流Irgb(n)に走査線抵抗Ｒ１を掛け算して電圧降下量ΔV(n)を計算する。一方、階調電流変換ブロック11の各ＲＧＢ電流値は加算演算ブロック17へ送られると同時に遅延回路12へも入力される。遅延回路12はＦＩＦＯメモリで構成され、各ＲＧＢ電流値を１水平期間分記憶し、次の水平期間に記憶した電流値を出力することで、各ＲＧＢ電流値を１水平期間分だけ遅延させる。これは走査線電流計算ブロック13にて１水平期間の全信号線電流を計算する際、走査線電流計算ブロック13の計算結果は１水平期間後になる。その走査線電流計算ブロック13の計算結果に同期させるため、遅延回路12で各ＲＧＢ電流値も１水平期間分遅延させる。電流電圧変換ブロック15では１水平期間分遅延した各ＲＧＢ電流値を電圧値に変換し、加算演算ブロック16R、16G、16Bにて各ＲＧＢ電圧値に同じ電圧降下量ΔV(n)を加算する。電圧降下量ΔV(n)を映像信号分に加算することで、電圧降下を補正することができる。最後に電圧階調変換ブロックにて電圧降下量を加算後の各ＲＧＢ電圧値をデジタル階調信号に戻す。
以上、説明したように、隣接するＲＧＢの信号線、すなわち１画素分の信号線３本を仮想的に１本の信号線に合算し、この合算した信号線の単位で電圧降下量を計算する。これにより、ＲＧＢ信号をシリアル信号に変換することなく、パラレルのまま処理することができ、一般的なロジックＩＣでも動作させることができる。つまり、ＲＧＢのパラレル信号をシリアル信号に変換する場合、シリアル信号は元のパラレル信号の３倍のクロックにて生成する必要がある。よって、本発明によれば、パラレル信号をシリアル信号へ変換する構成は必要なく、簡素な構成にて補正量を計算することができる。
また、仮想的に１本の信号線に合算するのが隣接するＲＧＢ単位でない場合、１画素内で補正データが大きく異なる個所が発生し、その個所では元の色バランスからずれてしまう可能性がある。従って、１本の信号線として仮想するのは、隣接したＲＧＢ毎であればよく、例えば、隣接したＲＧＢを複数単位まとめて１本の信号線として補正量を計算してもよい。
次に、本実施例での電圧補正量の具体例を図６に示す。まず図６（ａ）は従来例であるＲＧＢ個別に電圧降下量を計算し、補正量を求めた図で、ＲＧＢごとに補正量が異なる場合がある。一方図６（ｂ）は本実施例の１画素分（ＲＧＢ合算）纏めて電圧降下量を計算し、補正量を求めた図で、ＲＧＢ１画素内では補正量は同じである。図６（ｂ）のように１画素単位で補正量が同じでも、補正後に色目が変るようなことはない。これは図６（ａ）のようなＲＧＢ個別に電圧降下量を計算した場合でもＲＧＢごとの補正量が小さく、なだらかな傾斜になっているからである。
ただし、ＲＧＢ合算の単位が２画素以上になると、徐々に隣り合う補正量の変化が大きくなってため、その補正量の変化部分で輝度や色の変化が目視できてくると考えられる。そこで、その目視できる限界のＲＧＢ合算の単位を以下で計算する。

まず、パネルの解像度がVGAである場合、画素数は６４０、信号線数は６４０×３＝１９２０である。また電圧降下量が最も大きくなるのは図３に示すように、左右端で、左端の場合１画素目のRとGの間の電圧降下量である。ここで輝度の変化が目視で確認できる輝度差は一般的に１％以上とされている。輝度を印加電圧に置き換えると、白を表示する際の印加電圧が３Vppであるため、その１％の３０ｍVppの電圧差があると、輝度差が目視できるものとする。そこで、１画素目のRとGの間の電圧降下量をΔVｍ、ＲＧＢ合算の画素数をNとすると、
ΔVｍ×３×N＜３０ｍVpp
を満たすNの最大値が、目視できる限界のＲＧＢ合算の単位に近似できる。そこで
N‘＝３０ｍVpp／（ΔVｍ×３）を計算し、N‘を切り捨ててNを求める。

まずΔVｍを求めるには、１画素目のRとGの間の走査線電流Ir（1）を求める必要がある。Ir（1）は各信号線電流（図４中のｉｒ（ｎ）など）をキルヒホッフの定理に基づいて計算でき、ｎ本目の信号線電流をｉ（ｎ）とすると、

で表される。ここで映像信号は全白表示、その際のｉ（ｎ）を一般的な白の場合の値として100μＡとすると、Ir（1）＝９６ｍＡとなる。ここで１画素目のRとGの間走査線をＲｌとすると、ΔVｍ＝Ｒｌ×Ir（1）であり、Ｒｌを一般的な値として９ｍΩとすると、
ΔVｍ＝９ｍΩ×９６ｍＡ＝８６４μＶ
となり、
N‘＝３０ｍVpp／（８６４μＶ×３）＝１１．５７
を切り捨てると、Ｎ＝１１が求まる。

これにより、ＲＧＢ合算の画素数が１１個までであれば、輝度の変化が目視できないことになる。

以上のように、信号線を仮想的に１本の信号線に合算して電圧降下量を計算する場合、ＲＧＢ合算の画素数が大きくなるほど真の補正データとの誤差も大きくなる。このため上記にて計算したように、輝度の変化が目視されない程度までのＲＧＢ合算の画素数であることが望ましい。

なお、上記の計算手法は輝度や色目の変化が目視されないＲＧＢの合算画素数を求めるための一例である。よって、電圧降下量は、パネルの解像度、走査線電圧供給回路に依存するので、これらにより異なる値を用いることもできる。また、電圧降下量は最大となる左端のＲとＧの間の電圧降下量を用いたが、電圧降下量幅が大きい領域の電圧降下量を用いてやればよい。さらに、上記例では目視されない限界の輝度変化（検知限界）１％を用いているが、目視するのにその変化を許容できる限界の輝度変化（許容限界）３％を用いてもよい。

また、このように検知限界を考慮した場合、１本の信号線として仮想するのは、隣接したＲＧＢ毎でなくともよい。

また、上記のような補正がなされる場合、入力映像信号として水平方向のレベルが一定の映像信号が入力されると、信号制御回路からの駆動電圧は、図６(b)に示されるような階段状の出力波形を示す。このとき、本実施例のような走査線制御回路を走査線の両端に配置している構成の場合には、走査線の中央部で電圧降下が最大となるため、信号制御回路からの出力波形は中央部が最大になる階段状となる。これに対して、走査線の一端に走査線制御回路を備えている構成の場合には、走査線制御回路を備えていない他端側が電圧降下が最大になるので、信号制御回路からの出力波形は走査線制御回路側から徐々に上昇していき他端側で最大となる階段状となる。

以上のような構成により、従来より簡易な構成にて補正量を計算し、画質を向上させるのに好適な技術を提供することができる。

本発明に係る画像表示装置の第１の実施形態を示すブロック図。 図１に示された信号処理回路10の一具体例を示すブロック図。 本発明に係る走査電圧の特性を説明する図。 本発明に係る電子源の等価モデルを示すブロック図。 本発明に係る電子源の印加電圧−電流特性を示すブロック図。 本発明に係る補正データの特性を示すブロック図。

符号の説明

1…水平垂直同期信号入力端子、2…タイミングコントローラ、3…映像像信号入力端子、4…信号線制御回路、41〜45…信号線、501,502…走査線制御回路、51〜55…走査線、6…表示パネル、7…高電圧制御回路、31〜33…映像信号入力端子11…階調電流変換ブロック、12…遅延回路、13…走査線電流値計算ブロック、14…電圧降下分計算ブロック、15…電流電圧変換ブロック、16R,16G,16B,17…加算演算ブロック、18…電圧階調変換ブロック。10…信号処理回路、20R,20G,20B,21R,21G,21B…信号線、22R,22G,22B,23R,23G,23B…電子源、24R,24G,24B,25R,25G,25B,26,27…走査線抵抗、100…信号処理回路、101…ガンマ補正回路102…補正データ演算回路103…パラレル−シリアル変換回路104…加算演算ブロック

Claims (18)

1. 画像表示装置において、
   複数の走査線と、
   該複数の走査線の少なくとも左右のいずれか一端に接続され、該複数の走査線に対し、走査電圧を順次印加する走査線制御回路と、
   複数の信号線と、
   該複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加する信号線制御回路と、
   前記複数の走査線と前記複数の信号線との交点部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源と、
   映像信号を補正する補正回路と、
   を備え、
   前記補正回路は、隣接するＲＧＢの３個の電子源を１グループとし、該１グループをＮ個（Ｎ≧１）まとめた単位で補正量を演算することを特徴とする画像表示装置。
2. 前記補正回路は、電子源から走査線へ又は走査線から電子源へ流れ込む走査線電流と走査線に含まれる配線抵抗によって生じる電圧降下を補償するように映像信号を補正することを特徴とする請求項１に記載の画像表示装置。
3. 前記Ｎの最大値は、前記信号線制御回路により印加される最大印加電圧の１％に基づき定められることを特徴とする請求項１に記載の画像表示装置。
4. 前記Ｎの値の範囲が、１≦Ｎ≦１１であることを特徴とする請求項１に記載の画像表示装置。
5. 前記補正回路において、
   隣接するＲＧＢの３個の電子源を１グループとし、該１グループをＮ個（Ｎ≧１）まとめた単位を１ブロックとし、該１ブロックにおける各信号線電流を加算した結果を１ブロックの信号線電流とし、各ブロックの信号線電流を積和演算することで電圧降下を補償する補正量を計算する
   ことを特徴とする請求項１に記載の画像表示装置。
6. 前記補正回路において、
   前記補正量は、１ブロック単位で同じ値であり、入力された映像信号の１画素分のＲＧＢに同じ値の補正量を加算することを特徴とする請求項５に記載の画像表示装置。
7. 入力されたＲＧＢの映像信号は各々並列して補正がなされることを特徴とする請求項６に記載の画像表示装置。
8. 画像表示装置において、
   複数の走査線と、
   該複数の走査線の少なくとも左右のいずれか一端に接続され、該複数の走査線に対し、走査電圧を順次印加する走査線制御回路と、
   複数の信号線と、
   該複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加する信号線制御回路と、
   前記複数の走査線と前記複数の信号線との交点部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源と、
   映像信号を補正する補正回路と、
   を備え、
   前記補正回路は、隣接するＮ個（Ｎ≧１）の電子源単位で補正量を演算し、前記Ｎの最大値は、前記信号線制御回路により印加される最大印加電圧の１％に基づき定められることを特徴とする画像表示装置。
9. 前記補正回路は、電子源から走査線へ又は走査線から電子源へ流れ込む走査線電流と走査線に含まれる配線抵抗によって生じる電圧降下を補償するように映像信号を補正することを特徴とする請求項８に記載の画像表示装置。
10. 前記Ｎの値の範囲が、１≦Ｎ≦３３であることを特徴とする請求項８に記載の画像表示装置。
11. 前記補正回路において、
    隣接する電子源をＮ個（Ｎ≧１）まとめた単位を１ブロックとし、該１ブロックにおける各信号線電流を加算した結果を１ブロックの信号線電流とし、各ブロックの信号線電流を積和演算することで電圧降下を補償する補正量を計算する
    ことを特徴とする請求項８に記載の画像表示装置。
12. 前記補正回路において、
    前記補正量は、１ブロック単位で同じ値であり、入力された映像信号の１画素分のＲＧＢに同じ値の補正量を加算することを特徴とする請求項１１に記載の画像表示装置。
13. 入力されたＲＧＢの映像信号は各々並列して補正がなされることを特徴とする請求項１２に記載の画像表示装置。
14. 複数の走査線と、
    複数の信号線と、
    前記複数の走査線と前記複数の信号線との交点部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源とを備える表示パネルの表示用駆動回路であって、
    前記複数の走査線の少なくとも左右のいずれか一端に接続され、前記複数の走査線に対し、走査電圧を垂直方向に順次印加する走査線制御回路と、
    前記複数の信号線と接続され、前記複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加する信号線制御回路と、
    映像信号を補正する補正回路とを含み、
    前記補正回路は、隣接するＲＧＢの３個の電子源を１グループとし、該１グループをＮ個（Ｎ≧１）まとめた単位で補正量を演算することを特徴とする表示用駆動回路。
15. 複数の走査線と、
    複数の信号線と、
    前記複数の走査線と前記複数の信号線との交点部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源とを備える表示パネルの表示用駆動方法であって、
    前記複数の走査線の少なくとも左右のいずれか一端に接続され、前記複数の走査線に対し、走査電圧を垂直方向に順次印加する走査線制御ステップと、
    前記複数の信号線と接続され、前記複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加する信号線制御ステップと、
    映像信号を補正する補正ステップとを含み、
    前記補正ステップでは、隣接するＲＧＢの３個の電子源を１グループとし、該１グループをＮ個（Ｎ≧１）まとめた単位で補正量を演算することを特徴とする表示用駆動方法。
16. 画像表示装置において、
    第１方向に延びている複数の第１ラインと、該第１方向と直交する第２方向に延びる複数の第２ラインとの交点部に配置された電子源と、
    入力映像信号に応じて、駆動電圧を生成して前記第２ラインを介して前記電子源に印加する電圧生成部と、を備え、
    前記入力映像信号として、水平方向のレベルが一定の映像信号が入力されたとき、前記電圧生成部からの駆動電圧は、前記第１ラインの一端から他端に向かって、そのレベルが段階的に変化する階段状の波形を示し、該階段状の波形の一段の幅が、前記第１方向に配列された前記電子源の３から３３個分のいずれかの幅に相当することを特徴とする画像表示装置。
17. 前記階段状の波形は、前記第１ラインの中央部で最大となることを特徴とする請求項１６に記載の画像表示装置。
18. 前記階段状の波形は、前記第１ラインの一端で最小、他端にて最大となることを特徴とする請求項１６に記載の画像表示装置。
    

Images