JP2004240186A - 平面表示装置、表示用駆動回路、および表示用駆動方法 - Google Patents
平面表示装置、表示用駆動回路、および表示用駆動方法 Download PDFInfo
- Publication number
- JP2004240186A JP2004240186A JP2003029550A JP2003029550A JP2004240186A JP 2004240186 A JP2004240186 A JP 2004240186A JP 2003029550 A JP2003029550 A JP 2003029550A JP 2003029550 A JP2003029550 A JP 2003029550A JP 2004240186 A JP2004240186 A JP 2004240186A
- Authority
- JP
- Japan
- Prior art keywords
- display
- video signal
- pixels
- correction target
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】表示画像の明るさを著しく低下させることなく素子特性のバラツキに依存した輝度差を低減する。
【解決手段】平面表示装置は支持基板上に形成される複数の表示画素PXと、複数の表示画素PXを映像信号に対応して駆動するX,Yドライバ2,3と、複数の表示画素PXにおける素子特性の差異を補償するために映像信号を処理する映像信号処理回路4とを備える。特に、映像信号処理回路4は複数の表示画素PXの各々を補正対象画素とし、補正対象画素並びにこの補正対象画素を取り囲む複数の隣接画素を含む局部領域で最も劣る表示画素の素子特性に合わせて補正対象画素に対する映像信号を補正するように構成される。
【選択図】 図1
【解決手段】平面表示装置は支持基板上に形成される複数の表示画素PXと、複数の表示画素PXを映像信号に対応して駆動するX,Yドライバ2,3と、複数の表示画素PXにおける素子特性の差異を補償するために映像信号を処理する映像信号処理回路4とを備える。特に、映像信号処理回路4は複数の表示画素PXの各々を補正対象画素とし、補正対象画素並びにこの補正対象画素を取り囲む複数の隣接画素を含む局部領域で最も劣る表示画素の素子特性に合わせて補正対象画素に対する映像信号を補正するように構成される。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、複数の表示画素が各々発光型または受光型の表示素子として形成される平面表示装置、並びにこの平面表示装置のための表示用駆動回路および表示用駆動方法に関する。
【0002】
【従来の技術】
近年では、フィールド・エミッション・ディスプレイ(FED)が平面表示装置として注目されている。このFEDは、一般に表示パネルとこの表示パネルを駆動する駆動回路とを備える。表示パネルは、横(水平)方向に伸びる複数の走査線、これら走査線に交差して縦(垂直)方向に伸びる複数の信号線、並びにこれら走査線および信号線の交差位置に配置される複数の表示画素を含む(例えば、特許文献1参照)。カラー表示用の表示パネルでは、例えば水平方向において隣接する3個の表示画素がカラー表示画素として用いられる。各表示画素は表面伝導型電子放出素子およびこの電子放出素子から放出される電子ビームにより発光する赤(R)、緑(G)または青(B)の蛍光体で構成される発光型の表示素子である。
【0003】
駆動回路は複数の走査線の一端に接続されるYドライバと、複数の信号線の一端に接続されるXドライバを含む。Yドライバは走査信号を用いて複数の走査線を順次駆動し、Xドライバは各走査線が駆動される間に映像信号に対応したパルス幅の駆動信号を用いて複数の信号線を駆動する。各表示画素は対応信号線および対応走査線間の画素電圧に対応した輝度で発光する。
【0004】
ところで、上述のようなFEDでは、表示素子の製造プロセスにおいて発生する素子特性のバラツキをなくすことが困難であるために、例えば表示画像の明るさが輝度特性のような素子特性のバラツキに依存した輝度差によって不均一になり易い。近年では、表示パネルの画面サイズおよび解像度の増大を求める要望が多いため、表示品位がこれらの増大に伴ってさらに劣化する傾向にある。
【0005】
【特許文献1】
特開2002−221933号公報
【0006】
【発明が解決しようとする課題】
上述のような輝度差は、例えば最も暗い表示画素の輝度に他の表示画素の輝度を合わせるように映像信号レベルを低下させる補正を行うことにより解消可能である。しかし、この補正により表示画像の明るさが著しく低下してしまうことが避けられない。
【0007】
本発明の目的は表示画像の明るさを著しく低下させずに素子特性のバラツキに依存した表示画素の輝度差を目立たなくすることができる平面表示装置、表示用駆動回路、および表示用駆動方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明によれば、支持基板上に形成される複数の表示画素と、複数の表示画素を映像信号に対応して駆動する駆動部と、複数の表示画素における素子特性の差異を補償するために映像信号を処理する映像信号処理部とを備え、この映像信号処理部は複数の表示画素の各々を補正対象画素とし、補正対象画素並びにこの補正対象画素を取り囲む複数の隣接画素を含む局部領域で最も劣る表示画素の素子特性に合わせて補正対象画素に対する映像信号を補正するように構成される平面表示装置が提供される。
【0009】
上述の平面表示装置、表示用駆動回路および表示用駆動方法によれば、複数の表示画素の各々を補正対象画素とし、補正対象画素並びにこの補正対象画素を取り囲む複数の隣接画素を含む局部領域で最も劣る表示画素の素子特性に合わせて補正対象画素に対する映像信号が補正される。これにより、局部領域を基準とした範囲で表示画素の輝度差が縮小されて目立たなくなる。さらに、全表示画素のうちで最も劣る素子特性の表示画素が局部領域に含まれるような状態は割合として少ないことから、この最も劣る表示画素の輝度特性に合わせて全ての表示画素PXに対する映像信号を補正する場合よりも表示画像を明るくすることができる。すなわち、表示画像の明るさを著しく低下させずに素子特性のバラツキに依存した表示画素の輝度差を目立たなくすることができる。
【0010】
【発明の実施の形態】
以下、本発明の一実施形態に係る平面表示装置について添付図面を参照して説明する。この平面表示装置は例えばカラー表示画素数が横:縦=1280:720という720PハイビジョンXGA解像度を持つフィールド・エミッション・ディスプレイ(FED)装置である。
【0011】
図1はこの平面表示装置の回路構成を概略的に示す。平面表示装置は表示パネル1、Xドライバ2、Yドライバ3、映像信号処理回路4、入力回路5、およびタイミング発生回路6を備える。表示パネルは横(水平)方向に伸びるm(=720)本の走査線Y(Y1〜Ym)、これら走査線Y1〜Ymに交差して縦(垂直)方向に伸びるn(=1280×3)本の信号線X(X1〜Xn)、並びにこれら走査線Y1〜Ymおよび信号線X1〜Xnの交差位置近傍に配置されるm×n(=約276万)個の表示画素PXを支持基板上に有する。各カラー表示画素は水平方向において隣接する3個の表示画素PXにより構成される。このカラー表示画素では、3個表示画素PXがそれぞれ表面伝導型電子放出素子11およびこれら電子放出素子11から放出される電子ビームにより発光する赤(R)、緑(G)、および青(B)の蛍光体12により構成される。各走査線Yは対応行の表示画素PXの電子放出素子11に接続される走査電極として用いられ、各信号線Xは対応列の表示画素PXの電子放出素子11に接続される信号電極として用いられる。
【0012】
Xドライバ2、Yドライバ3、映像信号処理回路4、入力回路5、およびタイミング発生回路6は表示パネル1の駆動回路として用いられ、表示パネル1の周囲に配置される。Xドライバ2は信号線X1〜Xnに接続され、Yドライバ3は走査線Y1〜Ymに接続される。入力回路5は外部の信号源から供給されるRGB映像信号および同期信号の入力処理を行い、映像信号を映像信号処理回路4に供給し、同期信号をタイミング発生回路6に供給する。映像信号処理回路4は映像信号に対してデジタル形式の信号処理を行う。タイミング発生回路6は同期信号に基づいてXドライバ2、Yドライバおよび映像信号処理回路4の動作タイミングを制御する。この制御により、Yドライバ3は走査信号を用いて走査線Y1〜Ymを順次駆動し、映像信号処理回路4はXドライバ2は走査線Y1〜Ymの各々がYドライバ3によって駆動される間に映像信号処理回路4から出力される1水平ライン分の映像信号に対応して信号線X1〜Xnを駆動する。ここで、走査信号は1水平走査期間だけ出力される負の電圧である。
【0013】
Xドライバ2は1水平走査期間毎に1水平ライン分の映像信号をサンプリングして並列的に出力するラインメモリ、および1水平ライン分の映像信号にそれぞれ対応するn個のPWM駆動信号を発生する駆動信号発生回路を含む。この駆動信号発生回路は各々対応画素の映像信号レベルに比例するパルス幅のパルス信号を発生するn個のパルス幅変調回路、これらパルス幅変調回路からのパルス信号のパルス幅にそれぞれ等しい期間だけ信号線X1〜Xnに駆動信号を出力するn個の出力バッファを含む。各電子放出素子11では、信号電極および走査電極間の電圧Vfがスレッショルドを越えたときに放電が起き、これにより放出される電子ビームが蛍光体12を励起する。各表示画素PXの輝度は映像信号レベルに依存したPWM駆動信号のパルス幅によって制御される。
【0014】
映像信号処理回路4はm×n個の表示画素PXの各々を補正対象画素とし、補正対象画素並びにこの補正対象画素を取り囲む複数の隣接画素を含む局部領域で最も劣る表示画素の素子特性に合わせて補正対象画素に対する映像信号を補正するように構成される。ここでは、局部領域LAが図2に示すように補正対象画素とこの補正対象画素を8方向において取り囲む8個の隣接画素とを合わせた9個の表示画素PXを含むように設定される。尚、最外郭の表示画素PXを補正対象とする場合には、隣接画素が8方向のうちのいくつかで存在しないため、局部領域LAに含まれる隣接画素の数が例外的に8個よりも少なくなる。
【0015】
この映像信号処理回路4は例えば補正データ処理回路22、特性比較回路23、および補正回路24を含む。特性比較回路23には、メモリ部MRが表示パネル1に試験的に画像を表示させて全表示画素PXの輝度特性のような素子特性を測定器25により測定した結果およびこれら表示画素PXに対する補正データを格納するために設けられる。測定器25は全表示画素PXの輝度特性を測定し、これら測定結果をメモリ部MRに格納する。特性比較回路23は全表示画素PXの各々を補正対象画素とし、この補正対象画素に対応する局部領域LAで最も劣る輝度特性の表示画素PX、すなわち最大輝度が他のどれよりも低い状態にあるような最も暗い表示画素PXを特定し、映像信号に乗じることにより補正対象画素の輝度特性をこの最も暗い表示画素PXの輝度特性と等価にする補正係数を決定する補正データを作成して、メモリ部MRに格納する。これにより、メモリ部MRは全表示画素PXにそれぞれ割り当てられたm×n個の補正データを補正データテーブルとして保持する。補正データ処理回路22は、映像信号が1水平走査期間毎に1水平ライン分の表示画素PXに割り当てられた補正データをメモリ部MRから読み出して補正回路24に出力する。ここで、外部制御信号が最適画像の再生、回路の保護、消費電力の低減等を目的として補正データ処理回路22に供給される場合には、これら補正データがこの外部制御信号に基づいて一律に調整される。補正回路24は入力回路5から供給される上述した1水平ライン分の表示画素PXに対する映像信号に補正データ処理回路22からの補正データに従って決定された補正係数をそれぞれ乗じることにより映像信号を補正してXドライバ2に出力する。
【0016】
一般に、観察者は表示パネル1の端部に比べて中央に表示される表示画像の明るさに対して敏感であり、表示パネル1内の表示画素PXの緩やかな輝度差に対して鈍感であるという傾向にある。
【0017】
次に、このような観察者の視感特性を利用して映像信号処理回路4で行われる映像信号の補正についてさらに詳細に説明する。複数の表示画素PXが同一の輝度特性になるよう設計して支持基板上に形成されたとしても、これら表示画素PXの輝度特性は製造プロセスの影響で図3に示すようにばらつく。図3において、L1は標準的なゲインで印加電圧Vfを輝度に変換する表示画素PXの輝度特性を表し、L2は輝度特性L1の表示画素PXよりも高いゲインで印加電圧Vfを輝度に変換する表示画素PXの輝度特性を表し、L3は輝度特性L1の表示画素PXよりも低いゲインで印加電圧Vfを輝度に変換する表示画素PXの輝度特性を表す。輝度特性がこのようにばらつくと、共通の印加電圧Vfに対してこれら表示画素PXは輝度レベルB1,B2,B3で発光することになる。輝度レベルB2は輝度レベルB1よりも高く、輝度レベルB3は輝度レベルよりも低い。例えば輝度特性L1(またはL2)の表示画素PXが補正対象画素とすると、対応局部領域LA内で輝度特性L3の表示画素PXが最も暗い表示画素である場合に、補正データが輝度特性L1(またはL2)を図3において矢印で示すように輝度特性L3と等価にする補正係数を決定するために補正対象画素に対して用意される。
【0018】
図4は表示パネル1内の表示画素PXの画素位置に対する最大輝度のバラツキを示す。複数の表示画素PXは、実際には同一の輝度特性ではなく、表示パネル1の端部よりも中央側で最大輝度が高くなるような輝度特性になるように設計して支持基板上に形成されている。この場合でも、表示画素PXの輝度特性は製造プロセスの影響で上述のようにばらつく。従って、設計通りの表示画素PXの最大輝度は表示パネル1内の画素位置に対して曲線T1で示すように分布し、最も明るい表示画素PXの最大輝度は表示パネル1内の画素位置に対して曲線T2で示すように分布し、最も暗い表示画素PXの最大輝度は表示パネル1内の画素位置に対して曲線T3で示すように分布する。
【0019】
ここで、もし従来のように表示パネル1内で最も暗い表示画素PXの輝度特性に合わせて全ての表示画素PXに対する映像信号を補正すると、これら表示画素PXの最大輝度は図3に示すように均一にすることができるが、観察者は表示画像ついて暗く感じてしまう。このため、映像信号処理回路4は各補正対象画素について局部領域LAを設定し、この局部領域内で最も暗い表示画素PXの輝度特性に合わせて補正対象画素に対する映像信号を補正する。この補正により、1水平ライン分の表示画素PXの輝度特性が曲線T3に沿った最大輝度の分布となるように揃えられる。すなわち、表示パネル1の中央付近に位置する表示画素PXの最大輝度は表示パネル1の端部付近に位置する表示画素PXの最大輝度よりも高い値に維持することができる。従って、観察者が表示画像ついて明るく感じることができる。また、局部領域LAを基準とした範囲で表示画素PXの輝度差も縮小されるため、この輝度差が目立つことがなくなる。
【0020】
また、複数の表示画素PXは同一の輝度特性になるように設計して支持基板上に形成されていてもよい。この場合には、最も暗い表示画素PXが表示パネル1の端部付近に位置するとは限らないが、表示パネル1内で最も暗い表示画素PXが局部領域LAに含まれるような状態は割合として少ないと考えられる。従って、この構成でも、従来のように表示パネル1内で最も暗い表示画素PXの輝度特性に合わせて全ての表示画素PXに対する映像信号を補正する場合よりも表示画像を明るくすることができる。
【0021】
本実施形態に係る平面表示装置では、複数の表示画素PXの各々を補正対象画素とし、補正対象画素並びにこの補正対象画素を取り囲む複数の隣接画素を含む局部領域LAで最も劣る表示画素の素子特性に合わせて補正対象画素に対する映像信号が補正される。これにより、局部領域LAを基準とした範囲で表示画素PXの輝度差が縮小されて目立たなくなる。さらに、全表示画素PXのうちで最も劣る素子特性の表示画素PXが局部領域LAに含まれるような状態は割合として少ないことから、この最も劣る表示画素PXの輝度特性に合わせて全ての表示画素PXに対する映像信号を補正する場合よりも表示画像を明るくすることができる。
【0022】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【0023】
上述の実施形態では、補正データが表示画素の輝度特性のバラツキに対して用意されたが、この輝度特性以外の素子特性のバラツキ、あるいはその他の要因も反映するようにしてもよい。また、上述の実施形態では、発明を理解しやすくするために、映像信号が複数の表示画素の素子特性をこれら表示画素うちで最も暗い表示画素の素子特性と等価にする補正として、補正対象画素の最大輝度を最も暗い画素の最大輝度に等しい輝度に変化させたが、この輝度値は安定動作が可能な範囲の最大輝度、あるいは表示画素の素子特性のバラツキ状態に基づいたそれに近い値であるとして考えることが適当である。
【0024】
また、上述の実施形態において、測定器25は製造時に平面表示装置に接続して補正データを作成するために用いられるもので、補正データの作成が完了した製品段階で平面表示装置に接続される必要はない。また、特性比較回路23についてもメモリ部MRを除いて製造時に補正データを作成するために用いられることから、この特性比較回路23は平面表示装置の外部に設けるようにしてもよい。この場合、メモリ部MRが図5に示すように映像信号処理回路4に残され、全表示画素PXにそれぞれ割り当てられたm×n個の補正データを補正データテーブルとして保持する。
【0025】
【発明の効果】
以上のように本発明によれば、表示画像の明るさを著しく低下させずに素子特性のバラツキに依存した表示画素の輝度差を目立たなくすることができる平面表示装置、表示用駆動回路、および表示用駆動方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る平面表示装置の回路構成を概略的に示す図である。
【図2】図1に示す複数の表示画素の一部からなる局部領域を示す図である。
【図3】図1に示す複数の表示画素に生じる輝度特性のバラツキを示すグラフである。
【図4】図1に示す複数の表示画素の画素位置に対する最大輝度のバラツキを示すグラフである。
【図5】図1に示す平面表示装置の変形例の回路構成を示す図である。
【符号の説明】
1…表示パネル、2…Xドライバ、3…Yドライバ、4…映像信号処理回路、11…表面伝導型電子放出素子、12…蛍光体、22…補正データ処理回路、23…特性比較回路、24…補正回路、25…測定器、X…信号線、Y…走査線、PX…表示画素、MR…メモリ部。
【発明の属する技術分野】
本発明は、複数の表示画素が各々発光型または受光型の表示素子として形成される平面表示装置、並びにこの平面表示装置のための表示用駆動回路および表示用駆動方法に関する。
【0002】
【従来の技術】
近年では、フィールド・エミッション・ディスプレイ(FED)が平面表示装置として注目されている。このFEDは、一般に表示パネルとこの表示パネルを駆動する駆動回路とを備える。表示パネルは、横(水平)方向に伸びる複数の走査線、これら走査線に交差して縦(垂直)方向に伸びる複数の信号線、並びにこれら走査線および信号線の交差位置に配置される複数の表示画素を含む(例えば、特許文献1参照)。カラー表示用の表示パネルでは、例えば水平方向において隣接する3個の表示画素がカラー表示画素として用いられる。各表示画素は表面伝導型電子放出素子およびこの電子放出素子から放出される電子ビームにより発光する赤(R)、緑(G)または青(B)の蛍光体で構成される発光型の表示素子である。
【0003】
駆動回路は複数の走査線の一端に接続されるYドライバと、複数の信号線の一端に接続されるXドライバを含む。Yドライバは走査信号を用いて複数の走査線を順次駆動し、Xドライバは各走査線が駆動される間に映像信号に対応したパルス幅の駆動信号を用いて複数の信号線を駆動する。各表示画素は対応信号線および対応走査線間の画素電圧に対応した輝度で発光する。
【0004】
ところで、上述のようなFEDでは、表示素子の製造プロセスにおいて発生する素子特性のバラツキをなくすことが困難であるために、例えば表示画像の明るさが輝度特性のような素子特性のバラツキに依存した輝度差によって不均一になり易い。近年では、表示パネルの画面サイズおよび解像度の増大を求める要望が多いため、表示品位がこれらの増大に伴ってさらに劣化する傾向にある。
【0005】
【特許文献1】
特開2002−221933号公報
【0006】
【発明が解決しようとする課題】
上述のような輝度差は、例えば最も暗い表示画素の輝度に他の表示画素の輝度を合わせるように映像信号レベルを低下させる補正を行うことにより解消可能である。しかし、この補正により表示画像の明るさが著しく低下してしまうことが避けられない。
【0007】
本発明の目的は表示画像の明るさを著しく低下させずに素子特性のバラツキに依存した表示画素の輝度差を目立たなくすることができる平面表示装置、表示用駆動回路、および表示用駆動方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明によれば、支持基板上に形成される複数の表示画素と、複数の表示画素を映像信号に対応して駆動する駆動部と、複数の表示画素における素子特性の差異を補償するために映像信号を処理する映像信号処理部とを備え、この映像信号処理部は複数の表示画素の各々を補正対象画素とし、補正対象画素並びにこの補正対象画素を取り囲む複数の隣接画素を含む局部領域で最も劣る表示画素の素子特性に合わせて補正対象画素に対する映像信号を補正するように構成される平面表示装置が提供される。
【0009】
上述の平面表示装置、表示用駆動回路および表示用駆動方法によれば、複数の表示画素の各々を補正対象画素とし、補正対象画素並びにこの補正対象画素を取り囲む複数の隣接画素を含む局部領域で最も劣る表示画素の素子特性に合わせて補正対象画素に対する映像信号が補正される。これにより、局部領域を基準とした範囲で表示画素の輝度差が縮小されて目立たなくなる。さらに、全表示画素のうちで最も劣る素子特性の表示画素が局部領域に含まれるような状態は割合として少ないことから、この最も劣る表示画素の輝度特性に合わせて全ての表示画素PXに対する映像信号を補正する場合よりも表示画像を明るくすることができる。すなわち、表示画像の明るさを著しく低下させずに素子特性のバラツキに依存した表示画素の輝度差を目立たなくすることができる。
【0010】
【発明の実施の形態】
以下、本発明の一実施形態に係る平面表示装置について添付図面を参照して説明する。この平面表示装置は例えばカラー表示画素数が横:縦=1280:720という720PハイビジョンXGA解像度を持つフィールド・エミッション・ディスプレイ(FED)装置である。
【0011】
図1はこの平面表示装置の回路構成を概略的に示す。平面表示装置は表示パネル1、Xドライバ2、Yドライバ3、映像信号処理回路4、入力回路5、およびタイミング発生回路6を備える。表示パネルは横(水平)方向に伸びるm(=720)本の走査線Y(Y1〜Ym)、これら走査線Y1〜Ymに交差して縦(垂直)方向に伸びるn(=1280×3)本の信号線X(X1〜Xn)、並びにこれら走査線Y1〜Ymおよび信号線X1〜Xnの交差位置近傍に配置されるm×n(=約276万)個の表示画素PXを支持基板上に有する。各カラー表示画素は水平方向において隣接する3個の表示画素PXにより構成される。このカラー表示画素では、3個表示画素PXがそれぞれ表面伝導型電子放出素子11およびこれら電子放出素子11から放出される電子ビームにより発光する赤(R)、緑(G)、および青(B)の蛍光体12により構成される。各走査線Yは対応行の表示画素PXの電子放出素子11に接続される走査電極として用いられ、各信号線Xは対応列の表示画素PXの電子放出素子11に接続される信号電極として用いられる。
【0012】
Xドライバ2、Yドライバ3、映像信号処理回路4、入力回路5、およびタイミング発生回路6は表示パネル1の駆動回路として用いられ、表示パネル1の周囲に配置される。Xドライバ2は信号線X1〜Xnに接続され、Yドライバ3は走査線Y1〜Ymに接続される。入力回路5は外部の信号源から供給されるRGB映像信号および同期信号の入力処理を行い、映像信号を映像信号処理回路4に供給し、同期信号をタイミング発生回路6に供給する。映像信号処理回路4は映像信号に対してデジタル形式の信号処理を行う。タイミング発生回路6は同期信号に基づいてXドライバ2、Yドライバおよび映像信号処理回路4の動作タイミングを制御する。この制御により、Yドライバ3は走査信号を用いて走査線Y1〜Ymを順次駆動し、映像信号処理回路4はXドライバ2は走査線Y1〜Ymの各々がYドライバ3によって駆動される間に映像信号処理回路4から出力される1水平ライン分の映像信号に対応して信号線X1〜Xnを駆動する。ここで、走査信号は1水平走査期間だけ出力される負の電圧である。
【0013】
Xドライバ2は1水平走査期間毎に1水平ライン分の映像信号をサンプリングして並列的に出力するラインメモリ、および1水平ライン分の映像信号にそれぞれ対応するn個のPWM駆動信号を発生する駆動信号発生回路を含む。この駆動信号発生回路は各々対応画素の映像信号レベルに比例するパルス幅のパルス信号を発生するn個のパルス幅変調回路、これらパルス幅変調回路からのパルス信号のパルス幅にそれぞれ等しい期間だけ信号線X1〜Xnに駆動信号を出力するn個の出力バッファを含む。各電子放出素子11では、信号電極および走査電極間の電圧Vfがスレッショルドを越えたときに放電が起き、これにより放出される電子ビームが蛍光体12を励起する。各表示画素PXの輝度は映像信号レベルに依存したPWM駆動信号のパルス幅によって制御される。
【0014】
映像信号処理回路4はm×n個の表示画素PXの各々を補正対象画素とし、補正対象画素並びにこの補正対象画素を取り囲む複数の隣接画素を含む局部領域で最も劣る表示画素の素子特性に合わせて補正対象画素に対する映像信号を補正するように構成される。ここでは、局部領域LAが図2に示すように補正対象画素とこの補正対象画素を8方向において取り囲む8個の隣接画素とを合わせた9個の表示画素PXを含むように設定される。尚、最外郭の表示画素PXを補正対象とする場合には、隣接画素が8方向のうちのいくつかで存在しないため、局部領域LAに含まれる隣接画素の数が例外的に8個よりも少なくなる。
【0015】
この映像信号処理回路4は例えば補正データ処理回路22、特性比較回路23、および補正回路24を含む。特性比較回路23には、メモリ部MRが表示パネル1に試験的に画像を表示させて全表示画素PXの輝度特性のような素子特性を測定器25により測定した結果およびこれら表示画素PXに対する補正データを格納するために設けられる。測定器25は全表示画素PXの輝度特性を測定し、これら測定結果をメモリ部MRに格納する。特性比較回路23は全表示画素PXの各々を補正対象画素とし、この補正対象画素に対応する局部領域LAで最も劣る輝度特性の表示画素PX、すなわち最大輝度が他のどれよりも低い状態にあるような最も暗い表示画素PXを特定し、映像信号に乗じることにより補正対象画素の輝度特性をこの最も暗い表示画素PXの輝度特性と等価にする補正係数を決定する補正データを作成して、メモリ部MRに格納する。これにより、メモリ部MRは全表示画素PXにそれぞれ割り当てられたm×n個の補正データを補正データテーブルとして保持する。補正データ処理回路22は、映像信号が1水平走査期間毎に1水平ライン分の表示画素PXに割り当てられた補正データをメモリ部MRから読み出して補正回路24に出力する。ここで、外部制御信号が最適画像の再生、回路の保護、消費電力の低減等を目的として補正データ処理回路22に供給される場合には、これら補正データがこの外部制御信号に基づいて一律に調整される。補正回路24は入力回路5から供給される上述した1水平ライン分の表示画素PXに対する映像信号に補正データ処理回路22からの補正データに従って決定された補正係数をそれぞれ乗じることにより映像信号を補正してXドライバ2に出力する。
【0016】
一般に、観察者は表示パネル1の端部に比べて中央に表示される表示画像の明るさに対して敏感であり、表示パネル1内の表示画素PXの緩やかな輝度差に対して鈍感であるという傾向にある。
【0017】
次に、このような観察者の視感特性を利用して映像信号処理回路4で行われる映像信号の補正についてさらに詳細に説明する。複数の表示画素PXが同一の輝度特性になるよう設計して支持基板上に形成されたとしても、これら表示画素PXの輝度特性は製造プロセスの影響で図3に示すようにばらつく。図3において、L1は標準的なゲインで印加電圧Vfを輝度に変換する表示画素PXの輝度特性を表し、L2は輝度特性L1の表示画素PXよりも高いゲインで印加電圧Vfを輝度に変換する表示画素PXの輝度特性を表し、L3は輝度特性L1の表示画素PXよりも低いゲインで印加電圧Vfを輝度に変換する表示画素PXの輝度特性を表す。輝度特性がこのようにばらつくと、共通の印加電圧Vfに対してこれら表示画素PXは輝度レベルB1,B2,B3で発光することになる。輝度レベルB2は輝度レベルB1よりも高く、輝度レベルB3は輝度レベルよりも低い。例えば輝度特性L1(またはL2)の表示画素PXが補正対象画素とすると、対応局部領域LA内で輝度特性L3の表示画素PXが最も暗い表示画素である場合に、補正データが輝度特性L1(またはL2)を図3において矢印で示すように輝度特性L3と等価にする補正係数を決定するために補正対象画素に対して用意される。
【0018】
図4は表示パネル1内の表示画素PXの画素位置に対する最大輝度のバラツキを示す。複数の表示画素PXは、実際には同一の輝度特性ではなく、表示パネル1の端部よりも中央側で最大輝度が高くなるような輝度特性になるように設計して支持基板上に形成されている。この場合でも、表示画素PXの輝度特性は製造プロセスの影響で上述のようにばらつく。従って、設計通りの表示画素PXの最大輝度は表示パネル1内の画素位置に対して曲線T1で示すように分布し、最も明るい表示画素PXの最大輝度は表示パネル1内の画素位置に対して曲線T2で示すように分布し、最も暗い表示画素PXの最大輝度は表示パネル1内の画素位置に対して曲線T3で示すように分布する。
【0019】
ここで、もし従来のように表示パネル1内で最も暗い表示画素PXの輝度特性に合わせて全ての表示画素PXに対する映像信号を補正すると、これら表示画素PXの最大輝度は図3に示すように均一にすることができるが、観察者は表示画像ついて暗く感じてしまう。このため、映像信号処理回路4は各補正対象画素について局部領域LAを設定し、この局部領域内で最も暗い表示画素PXの輝度特性に合わせて補正対象画素に対する映像信号を補正する。この補正により、1水平ライン分の表示画素PXの輝度特性が曲線T3に沿った最大輝度の分布となるように揃えられる。すなわち、表示パネル1の中央付近に位置する表示画素PXの最大輝度は表示パネル1の端部付近に位置する表示画素PXの最大輝度よりも高い値に維持することができる。従って、観察者が表示画像ついて明るく感じることができる。また、局部領域LAを基準とした範囲で表示画素PXの輝度差も縮小されるため、この輝度差が目立つことがなくなる。
【0020】
また、複数の表示画素PXは同一の輝度特性になるように設計して支持基板上に形成されていてもよい。この場合には、最も暗い表示画素PXが表示パネル1の端部付近に位置するとは限らないが、表示パネル1内で最も暗い表示画素PXが局部領域LAに含まれるような状態は割合として少ないと考えられる。従って、この構成でも、従来のように表示パネル1内で最も暗い表示画素PXの輝度特性に合わせて全ての表示画素PXに対する映像信号を補正する場合よりも表示画像を明るくすることができる。
【0021】
本実施形態に係る平面表示装置では、複数の表示画素PXの各々を補正対象画素とし、補正対象画素並びにこの補正対象画素を取り囲む複数の隣接画素を含む局部領域LAで最も劣る表示画素の素子特性に合わせて補正対象画素に対する映像信号が補正される。これにより、局部領域LAを基準とした範囲で表示画素PXの輝度差が縮小されて目立たなくなる。さらに、全表示画素PXのうちで最も劣る素子特性の表示画素PXが局部領域LAに含まれるような状態は割合として少ないことから、この最も劣る表示画素PXの輝度特性に合わせて全ての表示画素PXに対する映像信号を補正する場合よりも表示画像を明るくすることができる。
【0022】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【0023】
上述の実施形態では、補正データが表示画素の輝度特性のバラツキに対して用意されたが、この輝度特性以外の素子特性のバラツキ、あるいはその他の要因も反映するようにしてもよい。また、上述の実施形態では、発明を理解しやすくするために、映像信号が複数の表示画素の素子特性をこれら表示画素うちで最も暗い表示画素の素子特性と等価にする補正として、補正対象画素の最大輝度を最も暗い画素の最大輝度に等しい輝度に変化させたが、この輝度値は安定動作が可能な範囲の最大輝度、あるいは表示画素の素子特性のバラツキ状態に基づいたそれに近い値であるとして考えることが適当である。
【0024】
また、上述の実施形態において、測定器25は製造時に平面表示装置に接続して補正データを作成するために用いられるもので、補正データの作成が完了した製品段階で平面表示装置に接続される必要はない。また、特性比較回路23についてもメモリ部MRを除いて製造時に補正データを作成するために用いられることから、この特性比較回路23は平面表示装置の外部に設けるようにしてもよい。この場合、メモリ部MRが図5に示すように映像信号処理回路4に残され、全表示画素PXにそれぞれ割り当てられたm×n個の補正データを補正データテーブルとして保持する。
【0025】
【発明の効果】
以上のように本発明によれば、表示画像の明るさを著しく低下させずに素子特性のバラツキに依存した表示画素の輝度差を目立たなくすることができる平面表示装置、表示用駆動回路、および表示用駆動方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る平面表示装置の回路構成を概略的に示す図である。
【図2】図1に示す複数の表示画素の一部からなる局部領域を示す図である。
【図3】図1に示す複数の表示画素に生じる輝度特性のバラツキを示すグラフである。
【図4】図1に示す複数の表示画素の画素位置に対する最大輝度のバラツキを示すグラフである。
【図5】図1に示す平面表示装置の変形例の回路構成を示す図である。
【符号の説明】
1…表示パネル、2…Xドライバ、3…Yドライバ、4…映像信号処理回路、11…表面伝導型電子放出素子、12…蛍光体、22…補正データ処理回路、23…特性比較回路、24…補正回路、25…測定器、X…信号線、Y…走査線、PX…表示画素、MR…メモリ部。
Claims (3)
- 支持基板上に形成される複数の表示画素と、前記複数の表示画素を映像信号に対応して駆動する駆動部と、前記複数の表示画素における素子特性の差異を補償するために前記映像信号を補正する映像信号処理部とを備え、前記映像信号処理部は前記複数の表示画素の各々を補正対象画素とし、前記補正対象画素並びにこの補正対象画素を取り囲む複数の隣接画素を含む局部領域で最も劣る表示画素の素子特性に合わせて前記補正対象画素に対する映像信号を補正するように構成されることを特徴とする平面表示装置。
- 支持基板上に形成される複数の表示画素の表示用駆動回路であって、前記複数の表示画素を映像信号に対応して駆動する駆動部と、前記複数の表示画素における素子特性の差異を補償するために前記映像信号を補正する映像信号処理部とを備え、前記映像信号処理部は前記複数の表示画素の各々を補正対象画素とし、前記補正対象画素並びにこの補正対象画素を取り囲む複数の隣接画素を含む局部領域で最も劣る表示画素の素子特性に合わせて前記補正対象画素に対する映像信号を補正するように構成されることを特徴とする表示用駆動回路。
- 支持基板上に形成される複数の表示画素の表示用駆動方法であって、前記複数の表示画素における素子特性の差異を補償するために前記複数の表示画素の各々を補正対象画素とし、前記補正対象画素並びにこの補正対象画素を取り囲む複数の隣接画素を含む局部領域で最も劣る表示画素の素子特性に合わせて前記補正対象画素に対する映像信号を補正し、前記補正対象画素をこの補正後の映像信号に対応して駆動することを特徴とする表示用駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003029550A JP2004240186A (ja) | 2003-02-06 | 2003-02-06 | 平面表示装置、表示用駆動回路、および表示用駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003029550A JP2004240186A (ja) | 2003-02-06 | 2003-02-06 | 平面表示装置、表示用駆動回路、および表示用駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004240186A true JP2004240186A (ja) | 2004-08-26 |
Family
ID=32956698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003029550A Pending JP2004240186A (ja) | 2003-02-06 | 2003-02-06 | 平面表示装置、表示用駆動回路、および表示用駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004240186A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7592979B2 (en) | 2004-12-17 | 2009-09-22 | Canon Kabushiki Kaisha | Image display apparatus and television apparatus |
KR100949942B1 (ko) | 2007-08-24 | 2010-03-30 | 캐논 가부시끼가이샤 | 발광표시장치의 표시방법 |
JP2010127994A (ja) * | 2008-11-25 | 2010-06-10 | Sony Corp | 補正値算出方法、表示装置 |
CN109727569A (zh) * | 2017-10-27 | 2019-05-07 | 优显科技股份有限公司 | 发光装置的亮度补偿方法 |
-
2003
- 2003-02-06 JP JP2003029550A patent/JP2004240186A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7592979B2 (en) | 2004-12-17 | 2009-09-22 | Canon Kabushiki Kaisha | Image display apparatus and television apparatus |
KR100949942B1 (ko) | 2007-08-24 | 2010-03-30 | 캐논 가부시끼가이샤 | 발광표시장치의 표시방법 |
JP2010127994A (ja) * | 2008-11-25 | 2010-06-10 | Sony Corp | 補正値算出方法、表示装置 |
US8334884B2 (en) | 2008-11-25 | 2012-12-18 | Sony Corporation | Method of calculating correction value and display device |
CN101740002B (zh) * | 2008-11-25 | 2013-05-08 | 索尼株式会社 | 计算修正值的方法和显示装置 |
TWI422216B (zh) * | 2008-11-25 | 2014-01-01 | Sony Corp | 計算校正值之方法及顯示裝置 |
CN109727569A (zh) * | 2017-10-27 | 2019-05-07 | 优显科技股份有限公司 | 发光装置的亮度补偿方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI395180B (zh) | 顯示裝置,視頻信號處理方法,及程式 | |
JP4027284B2 (ja) | 画像表示装置の製造方法 | |
JP2008145494A (ja) | 画像表示装置 | |
US6329759B1 (en) | Field emission image display | |
TW200536402A (en) | Display and displaying method | |
TWI284873B (en) | Flat display-apparatus, drive circuit for display and drive method for display | |
JP2000260331A (ja) | プラズマディスプレイ装置 | |
US7277105B2 (en) | Drive control apparatus and method for matrix panel | |
JP4894358B2 (ja) | バックライト駆動装置、表示装置及びバックライト駆動方法 | |
KR20040110965A (ko) | 표시 장치 | |
JP2005345752A (ja) | 映像表示装置 | |
JP2011221134A (ja) | 画像表示装置及びその駆動方法 | |
JP2004240186A (ja) | 平面表示装置、表示用駆動回路、および表示用駆動方法 | |
JP2005134475A (ja) | 平面表示装置、表示用駆動回路、および表示用駆動方法 | |
JP2005221525A (ja) | 表示装置 | |
JP5679192B2 (ja) | 液晶パネル駆動装置及びそれを用いた液晶表示装置 | |
JP2006017853A (ja) | 画像表示方法及び画像表示システム | |
JP2005078017A (ja) | 輝度調整装置、輝度調整方法および画像表示装置 | |
JP2004109371A (ja) | 平面表示装置、表示用駆動回路、および表示用駆動方法 | |
JP2004144828A (ja) | 平面表示装置、表示用駆動回路、および表示用駆動方法 | |
JP2003295813A (ja) | 電界放出型ディスプレイ装置 | |
JP2006106142A (ja) | 表示装置および表示方法 | |
JP2009150926A (ja) | 画像表示装置及びその製造方法 | |
WO2012141114A1 (ja) | 画像表示装置および画像表示方法 | |
JP2003248452A (ja) | 電界放出型ディスプレイの駆動方法及び装置 |