JP2006165283A - Semiconductor relay - Google Patents
Semiconductor relay Download PDFInfo
- Publication number
- JP2006165283A JP2006165283A JP2004354937A JP2004354937A JP2006165283A JP 2006165283 A JP2006165283 A JP 2006165283A JP 2004354937 A JP2004354937 A JP 2004354937A JP 2004354937 A JP2004354937 A JP 2004354937A JP 2006165283 A JP2006165283 A JP 2006165283A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- photocoupler
- mosfets
- photodiode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、ＭＯＳＦＥＴをリレーとする半導体リレーに関し、スイッチングが高速な半導体リレーに関するものである。 The present invention relates to a semiconductor relay using a MOSFET as a relay, and relates to a semiconductor relay that switches at high speed.
従来、ＩＣテスタは、被試験対象（ＩＣ）の試験を行う試験をリレーマトリックスによって切り換えて、目的のＩＣピンに接続して、被試験対象の試験を行っている。このようなリレーマトリックスには機械式リレーが用いられていたが、接点寿命が短いため、近年、半導体リレーが用いられるようになってきた。このような半導体リレーは例えば特許文献１等に記載されている。以下図３を用いて説明する。
Conventionally, an IC tester performs a test of a test target by switching a test for testing a test target (IC) using a relay matrix and connecting it to a target IC pin. A mechanical relay has been used for such a relay matrix, but since a contact life is short, a semiconductor relay has recently been used. Such a semiconductor relay is described in
図３において、ＭＯＳＦＥＴＱ１，Ｑ２は、ソース同士が接続されると共にゲート同士が接続される。そして、ＭＯＳＦＥＴＱ１，Ｑ２のドレインが出力端子あるいは入力端子Ｐ１，Ｐ２となる。抵抗Ｒは、放電用の抵抗で、一端がＭＯＳＦＥＴＱ１，Ｑ２のゲート同士の接続点に接続され、他端がＭＯＳＦＥＴＱ１，Ｑ２のソース同士の接続点に接続される。フォトカプラＰＶは電圧出力型で、抵抗Ｒに並列に接続され、複数個のフォトダイオードＤと発光ダイオードＬからなる。複数個のフォトダイオードＤは電圧出力型で、直列に接続され、終端に位置する１つのフォトダイオードＤのカソードがＭＯＳＦＥＴＱ１，Ｑ２のソース同士の接続点に接続される。また、もう１つの終端に位置するフォトダイオードＤのアノードは、ＭＯＳＦＥＴＱ１，Ｑ２のゲート同士の接続点に接続される。発光ダイオードＬは、アノードが入力端子Ｐ３を介して電源電位ＶＤＤに接続され、フォトダイオードＤに光を当てる。抵抗Ｒ１は、一端が発光ダイオードＬのカソードに入力端子Ｐ４を介して接続される。入力信号源Ｅ１は、抵抗Ｒ１の他端に接続される。 In FIG. 3, MOSFETs Q1 and Q2 have sources connected to each other and gates connected to each other. The drains of the MOSFETs Q1 and Q2 become output terminals or input terminals P1 and P2. The resistor R is a discharging resistor, and one end is connected to a connection point between the gates of the MOSFETs Q1 and Q2, and the other end is connected to a connection point between the sources of the MOSFETs Q1 and Q2. The photocoupler PV is a voltage output type, is connected in parallel to the resistor R, and includes a plurality of photodiodes D and light emitting diodes L. The plurality of photodiodes D are voltage output type, connected in series, and the cathode of one photodiode D located at the terminal is connected to the connection point between the sources of the MOSFETs Q1 and Q2. The anode of the photodiode D located at the other end is connected to a connection point between the gates of the MOSFETs Q1 and Q2. The light emitting diode L has an anode connected to the power supply potential VDD via the input terminal P3, and irradiates the photodiode D with light. One end of the resistor R1 is connected to the cathode of the light emitting diode L via the input terminal P4. The input signal source E1 is connected to the other end of the resistor R1.
このような装置の動作を以下に説明する。入力信号源Ｅ１の入力信号電圧Ｖ１がロウレベルの時、発光ダイオードＬに電流が流れ、発光ダイオードＬが点灯し、この光を受けて、フォトダイオードＤが電圧を発生する。そして、フォトダイオードＤが発生する電圧により、ＭＯＳＦＥＴＱ１，Ｑ２がオンする。 The operation of such an apparatus will be described below. When the input signal voltage V1 of the input signal source E1 is at a low level, a current flows through the light emitting diode L, the light emitting diode L is turned on, and the photodiode D generates a voltage in response to this light. The MOSFETs Q1 and Q2 are turned on by the voltage generated by the photodiode D.
次に、入力信号源Ｅ１の入力信号電圧Ｖ１がハイレベル、通常、電源電位ＶＤＤと同電位で、発光ダイオードＬに電流が流れない。このため、発光ダイオードＬは消灯し、フォトダイオードＤの両端電圧は次第に減衰する。そして、抵抗Ｒに電流が流れ、放電され、ＭＯＳＦＥＴＱ１，Ｑ２はオフする。 Next, the input signal voltage V1 of the input signal source E1 is at a high level, usually the same potential as the power supply potential VDD, and no current flows through the light emitting diode L. For this reason, the light emitting diode L is extinguished, and the voltage across the photodiode D gradually attenuates. Then, a current flows through the resistor R and is discharged, and the MOSFETs Q1 and Q2 are turned off.
しかしながら、従来の半導体リレーは入力信号電圧Ｖ１がハイレベルからロウレベル（ロウレベルからハイレベル）に変化してから、ＭＯＳＦＥＴＱ１，Ｑ２がオン（オフ）するまでに時間がかかる。また、特に出力のオン抵抗が低いＭＯＳＦＥＴの場合、オンまたはオフするまでの時間が長時間になってしまう。 However, in the conventional semiconductor relay, it takes time until the MOSFETs Q1 and Q2 are turned on after the input signal voltage V1 changes from the high level to the low level (from the low level to the high level). In particular, in the case of a MOSFET having a low output on-resistance, it takes a long time to turn on or off.
以下、詳細に説明する。フォトカプラＰＶの入出力電流伝達比が、現在の技術では非常に小さく、例えば一次側の発光ダイオードＬに数十ｍＡを流しても、二次側のフォトダイオードＤには数十μＡしか流すことができない。一方、ＭＯＳＦＥＴＱ１，Ｑ２のゲート・ソース間には大きな寄生容量Ｃｇｓが存在する。例えば、オン抵抗が１ΩのＭＯＳＦＥＴでは、Ｃｇｓが数百ｐＦもある。オフ状態のＭＯＳＦＥＴをオン状態にするためには、ゲート・ソース間電圧Ｖｇｓをスレッショルド電圧Ｖｔｈ以上にする必要があり、通常Ｖｔｈは数Ｖである。今、フォトカプラＰＶの出力電流をＩｐｄとすれば、入力信号がハイレベルからロウレベルい遷移した時刻からＭＯＳＦＥＴＱ１，Ｑ２がオンするまでに必要な時間Ｔｄは以下のようになる。
Ｔｄ＝Ｃｇｓ×Ｖｔｈ／Ｉｐｄ・・・（１）
Details will be described below. The input / output current transmission ratio of the photocoupler PV is very small in the current technology. For example, even if several tens of mA is supplied to the light emitting diode L on the primary side, only several tens of μA is supplied to the photodiode D on the secondary side. I can't. On the other hand, a large parasitic capacitance Cgs exists between the gates and sources of the MOSFETs Q1 and Q2. For example, a MOSFET having an on-resistance of 1Ω has a Cgs of several hundred pF. In order to turn on the MOSFET in the off state, the gate-source voltage Vgs needs to be equal to or higher than the threshold voltage Vth, and Vth is usually several volts. Now, assuming that the output current of the photocoupler PV is Ipd, the time Td required until the MOSFETs Q1 and Q2 are turned on from the time when the input signal transitions from the high level to the low level is as follows.
Td = Cgs × Vth / Ipd (1)
例えば、ＭＯＳＦＥＴＱ１，Ｑ２の合計のＣｇｓ＝４００ｐＦ、スレッショルド電圧Ｖｔｈ＝２．５Ｖ、フォトダイオードＤの出力電流Ｉｐｄ＝１０μＡであったとすると、（１）式より、以下のようになる。
Ｔｄ＝４００ｐＦ×２．５Ｖ／１０μＡ＝１００μｓ
For example, assuming that the total Cgs of the MOSFETs Q1 and Q2 is 400 pF, the threshold voltage Vth is 2.5 V, and the output current Ipd of the photodiode D is 10 μA, the following is obtained from the equation (1).
Td = 400 pF × 2.5 V / 10 μA = 100 μs
この例では、入力信号電圧Ｖ１がハイレベルからロウレベルに遷移した時刻から、ＭＯＳＦＥＴＱ１，Ｑ２がオンするまでに必要なスイッチング時間Ｔｄは１００μｓかかることになる。 In this example, the switching time Td required until the MOSFETs Q1 and Q2 are turned on from the time when the input signal voltage V1 transitions from the high level to the low level takes 100 μs.
そして、特に、出力オン抵抗が低いようなＭＯＳＦＥＴの場合、ＭＯＳＦＥＴＱ１，Ｑ２に大きいサイズの素子を使用しなければならない。同一プロセスで比較した場合、オン抵抗とＣｇｓはほぼ比例することが知られている。例えば、上記で示したものと同じプロセスのＭＯＳＦＥＴで、オン抵抗を１／１０の１００ｍΩにした場合、Ｃｇｓは約１０倍の４０００ｐＦとなる。この結果、入力信号電圧Ｖ１がハイレベルからロウレベルに遷移した時刻から、ＭＯＳＦＥＴＱ１，Ｑ２がオンするまでに必要な時間Ｔｄは（１）式により、以下のようになる。
Ｔｄ＝４０００ｐＦ×２．５Ｖ／１０μＡ＝１０００μｓ
In particular, in the case of a MOSFET having a low output on-resistance, elements having a large size must be used for the MOSFETs Q1 and Q2. It is known that on-resistance and Cgs are approximately proportional when compared in the same process. For example, if the on-resistance is 100 mΩ, which is 1/10 of the MOSFET having the same process as described above, Cgs is about 10 times 4000 pF. As a result, the time Td required from the time when the input signal voltage V1 transitions from the high level to the low level until the MOSFETs Q1 and Q2 are turned on is expressed by the following equation (1).
Td = 4000 pF × 2.5 V / 10 μA = 1000 μs
このように、１０００μｓもかかってしまうようになり、低いオン抵抗が要求され、試験時間の短縮が要求されるＩＣテスタにとっては、大きな問題になっていた。 Thus, it takes 1000 μs, which is a big problem for an IC tester that requires a low on-resistance and requires a reduction in test time.
そこで、本発明の目的は、スイッチングが高速な半導体リレーを実現することにある。 Accordingly, an object of the present invention is to realize a semiconductor relay that can be switched at high speed.
このような課題を達成するために、本発明のうち請求項１記載の発明は、
ＭＯＳＦＥＴをリレーとする半導体リレーにおいて、
発光側が常時発光し、電圧出力を行う第１のフォトカプラと、
この第１のフォトカプラの電圧出力側に、並列に設けられるコンデンサと、
このコンデンサの出力を前記ＭＯＳＦＥＴのゲートに与えて、前記ＭＯＳＦＥＴをオンする第２のフォトカプラと、
前記ＭＯＳＦＥＴのゲート・ソース間を短絡し、ＭＯＳＦＥＴをオフする第３のフォトカプラと
を設けたことを特徴とするものである。
In order to achieve such a problem, the invention according to
In a semiconductor relay using a MOSFET as a relay,
A first photocoupler that constantly emits light and outputs voltage;
A capacitor provided in parallel on the voltage output side of the first photocoupler;
A second photocoupler that applies the output of the capacitor to the gate of the MOSFET to turn on the MOSFET;
A third photocoupler for short-circuiting the gate and source of the MOSFET and turning off the MOSFET is provided.
請求項２記載の発明は、
２つのＭＯＳＦＥＴのソース同士が接続されると共に、ゲート同士が接続され、ドレインが出力端子あるいは入力端子となるリレーとする半導体リレーにおいて、
発光側が常時発光し、フォトダイオードにより電圧出力を行う第１のフォトカプラと、
この第１のフォトカプラのフォトダイオードに並列に設けられるコンデンサと、
前記第１のフォトカプラのフォトダイオードのアノードと前記ＭＯＳＦＥＴのゲート同士の接続点と間に設けられる第２のフォトカプラと、
前記ＭＯＳＦＥＴのゲート同士の接続点とソース同士の接続点との間に設けられる第３のフォトカプラと
を設け、第２，３のフォトカプラをオン、オフすることにより、前記ＭＯＳＦＥＴのオン、オフを行うことを特徴とするものである。
The invention according to claim 2
In a semiconductor relay in which the sources of two MOSFETs are connected to each other, the gates are connected to each other, and the drain is an output terminal or an input terminal.
A first photocoupler in which the light emitting side always emits light and outputs a voltage by a photodiode;
A capacitor provided in parallel with the photodiode of the first photocoupler;
A second photocoupler provided between the anode of the photodiode of the first photocoupler and a connection point between the gates of the MOSFET;
A third photocoupler provided between a connection point between the gates of the MOSFET and a connection point between the sources is provided, and by turning on and off the second and third photocouplers, the MOSFET is turned on and off. It is characterized by performing.
本発明によれば、第１のフォトカプラを常時オン状態にして、コンデンサに充電し、第２のフォトカプラによりオンすることにより、コンデンサからの電流がＭＯＳＦＥＴに流れるので、ＭＯＳＦＥＴのスイッチングのオン動作を早くすることができる。また、第３のフォトカプラにより、ＭＯＳＦＥＴのゲート・ソース間を短絡するので、ＭＯＳＦＥＴのスイッチングのオフ動作を早くすることができる。 According to the present invention, the first photocoupler is always turned on, the capacitor is charged, and the second photocoupler is turned on so that the current from the capacitor flows to the MOSFET. Can be made faster. Further, since the gate and source of the MOSFET are short-circuited by the third photocoupler, the switching-off operation of the MOSFET can be accelerated.
以下本発明を図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。ここで、図３と同一のものは同一符号を付し説明を省略する。 Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. Here, the same components as those in FIG.
図１において、コンデンサＣは抵抗Ｒの代わりに設けられ、終端に位置する１つのフォトダイオードＤのカソードに一端が接続され、もう１つの終端に位置するフォトダイオードＤのアノードに他端が接続される。フォトカプラＰＣ１は、終端に位置する１つのフォトダイオードＤのアノードとＭＯＳＦＥＴＱ１，Ｑ２のゲート同士の接続点との間に設けられ、フォトトランジスタＴ１、発光ダイオードＬ１からなる。フォトトランジスタＴ１は、終端に位置する１つのフォトダイオードＤのアノードにコレクタが接続され、ＭＯＳＦＥＴＱ１，Ｑ２のゲート同士の接続点にエミッタが接続される。発光ダイオードＬ１は、アノードが制御入力端子Ｐ５を介して電源電位ＶＤＤに接続される。フォトカプラＰＣ２は、ＭＯＳＦＥＴＱ１，Ｑ２のゲート同士の接続点、ソース同士の接続点の間に設けられ、フォトトランジスタＴ２、発光ダイオードＬ２からなる。フォトトランジスタＴ２は、ＭＯＳＦＥＴＱ１，Ｑ２のゲート同士の接続点にコレクタが接続され、ＭＯＳＦＥＴＱ１，Ｑ２のソース同士の接続点にエミッタが接続される。発光ダイオードＬ２は、アノードが制御入力端子Ｐ６を介して電源電位ＶＤＤに接続される。抵抗Ｒ２，Ｒ３は、それぞれ発光ダイオードＬ１，Ｌ２のカソードに、制御入力端子Ｐ７，Ｐ８を介して一端が接続される。入力信号源Ｅ２，Ｅ３は、それぞれ抵抗Ｒ１１，Ｒ１２の他端に接続される。そして、抵抗Ｒ１は、図３に示す入力信号源Ｅ１を介さずに接地される。 In FIG. 1, a capacitor C is provided in place of the resistor R, and one end is connected to the cathode of one photodiode D located at the end, and the other end is connected to the anode of the photodiode D located at the other end. The The photocoupler PC1 is provided between the anode of one photodiode D located at the terminal and the connection point between the gates of the MOSFETs Q1 and Q2, and includes a phototransistor T1 and a light emitting diode L1. In the phototransistor T1, the collector is connected to the anode of one photodiode D located at the end, and the emitter is connected to the connection point between the gates of the MOSFETs Q1 and Q2. The anode of the light emitting diode L1 is connected to the power supply potential VDD via the control input terminal P5. The photocoupler PC2 is provided between a connection point between the gates of the MOSFETs Q1 and Q2 and a connection point between the sources, and includes a phototransistor T2 and a light emitting diode L2. In the phototransistor T2, a collector is connected to a connection point between the gates of the MOSFETs Q1 and Q2, and an emitter is connected to a connection point between the sources of the MOSFETs Q1 and Q2. The anode of the light emitting diode L2 is connected to the power supply potential VDD via the control input terminal P6. One ends of the resistors R2 and R3 are connected to the cathodes of the light emitting diodes L1 and L2 via control input terminals P7 and P8, respectively. Input signal sources E2 and E3 are connected to the other ends of resistors R11 and R12, respectively. The resistor R1 is grounded without going through the input signal source E1 shown in FIG.
このような装置の動作を説明する。発光ダイオードＬに電流が流れ、この光を受けて、フォトダイオードＤが電圧Ｖｃを発生する。入力信号源Ｅ２がロウレベル、入力信号源Ｅ３がハイレベルのとき、フォトカプラＰＣ１の発光ダイオードＬ１に電流が流れ、フォトトランジスタＴ１がオンとなり、フォトカプラＰＣ２の発光ダイオードＬ２には電流が流れず、フォトトランジスタＴ２はオフのままとなる。この結果、ＭＯＳＦＥＴＱ１，Ｑ２のゲート・ソース間にフォトカプラＰＶの出力電圧Ｖｃが印加され、ＭＯＳＦＥＴＱ１，Ｑ２がオンとなる。 The operation of such an apparatus will be described. A current flows through the light emitting diode L. Upon receiving this light, the photodiode D generates a voltage Vc. When the input signal source E2 is at a low level and the input signal source E3 is at a high level, a current flows through the light emitting diode L1 of the photocoupler PC1, the phototransistor T1 is turned on, and no current flows through the light emitting diode L2 of the photocoupler PC2. Phototransistor T2 remains off. As a result, the output voltage Vc of the photocoupler PV is applied between the gates and sources of the MOSFETs Q1 and Q2, and the MOSFETs Q1 and Q2 are turned on.
次に、入力信号源Ｅ２がハイレベル、入力信号源Ｅ３がロウレベルのとき、フォトカプラＰＣ１の発光ダイオードＬ１に電流が流れず、フォトトランジスタＴ１がオフとなり、フォトカプラＰＣ２の発光ダイオードＬ２に電流が流れ、フォトトランジスタＴ２がオンとなる。この結果、ＭＯＳＦＥＴＱ１，Ｑ２のゲート・ソース間が短絡され、ＭＯＳＦＥＴＱ１，Ｑ２がオフとなる。 Next, when the input signal source E2 is at a high level and the input signal source E3 is at a low level, no current flows through the light emitting diode L1 of the photocoupler PC1, the phototransistor T1 is turned off, and a current flows through the light emitting diode L2 of the photocoupler PC2. The phototransistor T2 is turned on. As a result, the gates and sources of the MOSFETs Q1 and Q2 are short-circuited, and the MOSFETs Q1 and Q2 are turned off.
さらに詳細に図２を用いて説明する。図２において、（ａ）はＭＯＳＦＥＴＱ１，Ｑ２の動作状態、（ｂ），（ｃ）はそれぞれ入力信号源Ｅ２，Ｅ３の電圧Ｖ２，Ｖ３、（ｄ）はＭＯＳＦＥＴＱ１，Ｑ２のゲート・ソース間電圧Ｖｇｓ、（ｅ）は電流Ｉｃｈｇである。 Further details will be described with reference to FIG. 2, (a) shows the operating state of the MOSFETs Q1 and Q2, (b) and (c) show the voltages V2 and V3 of the input signal sources E2 and E3, and (d) shows the gate-source voltage Vgs of the MOSFETs Q1 and Q2, respectively. , (E) is the current Ichg.
図２に示すように、最初、入力信号源Ｅ２がハイレベル、入力信号源Ｅ３がロウレベルとする。このとき、ＭＯＳＦＥＴＱ１，Ｑ２のゲート・ソース間電圧Ｖｇｓは０Ｖで、ＭＯＳＦＥＴＱ１，Ｑ２はオフ状態である。時刻ｔ１のとき、入力信号源Ｅ３をハイレベルにし、ごく短い時間、入力信号源Ｅ２，Ｅ３ともにハイレベルにする。そして、時刻ｔ２のとき、入力信号源Ｅ２をロウレベルにする。この時、コンデンサＣの両端電圧ＶｃがＭＯＳＦＥＴＱ１，Ｑ２のゲート・ソース間に印加される。この結果、大電流Ｉｃｈｇが流れ、ごく短時間で、ＭＯＳＦＥＴＱ１，Ｑ２のゲート・ソース間の寄生容量Ｃｇｓが充電される。これは、コンデンサＣの静電容量をＣｇｓよりも十分大きくしておくことにより実現できる。そして、時刻ｔ３でスレッショルド電圧Ｖｔｈを越え、ＭＯＳＦＥＴＱ１，Ｑ２がオンされる。 As shown in FIG. 2, first, the input signal source E2 is set to the high level and the input signal source E3 is set to the low level. At this time, the gate-source voltage Vgs of the MOSFETs Q1 and Q2 is 0 V, and the MOSFETs Q1 and Q2 are off. At time t1, the input signal source E3 is set to the high level, and both the input signal sources E2 and E3 are set to the high level for a very short time. At time t2, the input signal source E2 is set to the low level. At this time, the voltage Vc across the capacitor C is applied between the gate and source of the MOSFETs Q1 and Q2. As a result, a large current Ichg flows, and the parasitic capacitance Cgs between the gate and source of the MOSFETs Q1 and Q2 is charged in a very short time. This can be realized by making the capacitance of the capacitor C sufficiently larger than Cgs. At time t3, the threshold voltage Vth is exceeded and MOSFETs Q1 and Q2 are turned on.
次に、時刻ｔ４のとき、入力信号源Ｅ２をハイレベルにし、ごく短時間、入力信号源Ｅ２，Ｅ３ともにハイレベルにする。そして、時刻ｔ５のとき、入力信号源Ｅ３だけをロウレベルにして、フォトカプラＰＣ２をオンにし、ＭＯＳＦＥＴＱ１，Ｑ２のＣｇｓがごく短時間で短絡放電される。時刻ｔ６でスレッショルド電圧Ｖｔｈが下がり、ＭＯＳＦＥＴＱ１，Ｑ２がオフとなり、Ｖｇｓが０Ｖとなる。 Next, at time t4, the input signal source E2 is set to the high level, and the input signal sources E2 and E3 are both set to the high level for a very short time. At time t5, only the input signal source E3 is set to the low level, the photocoupler PC2 is turned on, and the Cgs of the MOSFETs Q1 and Q2 are short-circuited in a very short time. At time t6, the threshold voltage Vth decreases, the MOSFETs Q1 and Q2 are turned off, and Vgs becomes 0V.
ここで、単位時間当たりのＭＯＳＦＥＴＱ１，Ｑ２の開閉回数をｎ（開閉一組で１カウント）とした場合、フォトカプラＰＶに求められる消費電流Ｉｐｄは、充電時の大電流Ｉｃｈｇの時間平均となる。そして、Ｉａｖｇは次式となる。
Ｉａｖｇ＝Ｃｇｓ×Ｖｃ×ｎ
Here, when the number of times of opening and closing of the MOSFETs Q1 and Q2 per unit time is n (one count per opening and closing group), the consumption current Ipd required for the photocoupler PV is the time average of the large current Ichg during charging. And Iavg is as follows.
Iavg = Cgs × Vc × n
例えば、従来例と同等として、Ｃｇｓ＝４００ｐＦ、Ｖｃ＝７Ｖ、ｎ＝１０００［回／秒］とすると以下のようになる。
Ｉａｖｇ＝４００ｐＦ×７Ｖ×１０００［回／秒］＝２．８μＡ
For example, assuming that Cgs = 400 pF, Vc = 7 V, and n = 1000 [times / second], which is equivalent to the conventional example, the result is as follows.
Iavg = 400 pF × 7 V × 1000 [times / second] = 2.8 μA
毎秒１０００回オン／オフを繰り返したとしても、フォトカプラＰＶに求められる消費電流Ｉｐｄは２．８μＡにしかならない。 Even if ON / OFF is repeated 1000 times per second, the current consumption Ipd required for the photocoupler PV is only 2.8 μA.
このように、フォトカプラＰＶを常時オン状態にして、コンデンサＣに充電し、フォトカプラＰＣ１によりオンすることにより、コンデンサＣからの電流がＭＯＳＦＥＴＱ１，Ｑ２に流れるので、ＭＯＳＦＥＴＱ１，Ｑ２のスイッチングのオン動作を早くすることができる。また、フォトカプラＰＣ２により、ＭＯＳＦＥＴＱ１，Ｑ２のゲート・ソース間を短絡するので、ＭＯＳＦＥＴＱ１，Ｑ２のスイッチングのオフ動作を早くすることができる。 As described above, when the photocoupler PV is always turned on, the capacitor C is charged and turned on by the photocoupler PC1, the current from the capacitor C flows to the MOSFETs Q1 and Q2, so that the switching operation of the MOSFETs Q1 and Q2 is turned on. Can be made faster. Further, since the gates and the sources of the MOSFETs Q1 and Q2 are short-circuited by the photocoupler PC2, the switching-off operation of the MOSFETs Q1 and Q2 can be accelerated.
なお、本発明はこれに限定されるものではなく、ＭＯＳＦＥＴＱ１，Ｑ２の２つを設けた例を示したが、１つだけでもよい。 Note that the present invention is not limited to this, and an example in which two MOSFETs Q1 and Q2 are provided has been described. However, only one MOSFET may be provided.
また、入力信号源Ｅ２，Ｅ３、抵抗Ｒ２，Ｒ３を示したが、制御部としてもよい。 Further, although the input signal sources E2 and E3 and the resistors R2 and R3 are shown, they may be a control unit.
また、複数のフォトダイオードＤを示したが、１つのダイオードでもよく、フォトダイオードとして、フォトダイオードアレイを用いてもよい。 Moreover, although the some photodiode D was shown, one diode may be sufficient and a photodiode array may be used as a photodiode.
ＰＶ，ＰＣ１，ＰＣ２ フォトカプラ
Ｃ コンデンサ
Ｑ１，Ｑ２ ＭＯＳＦＥＴ
PV, PC1, PC2 Photocoupler C Capacitor Q1, Q2 MOSFET
Claims (2)
発光側が常時発光し、電圧出力を行う第１のフォトカプラと、
この第１のフォトカプラの電圧出力側に、並列に設けられるコンデンサと、
このコンデンサの出力を前記ＭＯＳＦＥＴのゲートに与えて、前記ＭＯＳＦＥＴをオンする第２のフォトカプラと、
前記ＭＯＳＦＥＴのゲート・ソース間を短絡し、ＭＯＳＦＥＴをオフする第３のフォトカプラと
を設けたことを特徴とする半導体リレー。 In a semiconductor relay using a MOSFET as a relay,
A first photocoupler that constantly emits light and outputs voltage;
A capacitor provided in parallel on the voltage output side of the first photocoupler;
A second photocoupler that applies the output of the capacitor to the gate of the MOSFET to turn on the MOSFET;
A semiconductor relay comprising a third photocoupler for short-circuiting the gate and source of the MOSFET and turning off the MOSFET.
発光側が常時発光し、フォトダイオードにより電圧出力を行う第１のフォトカプラと、
この第１のフォトカプラのフォトダイオードに並列に設けられるコンデンサと、
前記第１のフォトカプラのフォトダイオードのアノードと前記ＭＯＳＦＥＴのゲート同士の接続点と間に設けられる第２のフォトカプラと、
前記ＭＯＳＦＥＴのゲート同士の接続点とソース同士の接続点との間に設けられる第３のフォトカプラと
を設け、第２，３のフォトカプラをオン、オフすることにより、前記ＭＯＳＦＥＴのオン、オフを行うことを特徴とする半導体リレー。
In a semiconductor relay in which the sources of two MOSFETs are connected to each other, the gates are connected to each other, and the drain is an output terminal or an input terminal.
A first photocoupler in which the light emitting side always emits light and outputs a voltage by a photodiode;
A capacitor provided in parallel with the photodiode of the first photocoupler;
A second photocoupler provided between the anode of the photodiode of the first photocoupler and a connection point between the gates of the MOSFET;
A third photocoupler provided between a connection point between the gates of the MOSFET and a connection point between the sources is provided, and by turning on and off the second and third photocouplers, the MOSFET is turned on and off. The semiconductor relay characterized by performing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004354937A JP4320735B2 (en) | 2004-12-08 | 2004-12-08 | Semiconductor relay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004354937A JP4320735B2 (en) | 2004-12-08 | 2004-12-08 | Semiconductor relay |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006165283A true JP2006165283A (en) | 2006-06-22 |
| JP4320735B2 JP4320735B2 (en) | 2009-08-26 |
Family
ID=36666952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004354937A Expired - Fee Related JP4320735B2 (en) | 2004-12-08 | 2004-12-08 | Semiconductor relay |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4320735B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008054042A (en) * | 2006-08-24 | 2008-03-06 | Yokogawa Electric Corp | Insulated contact output circuit |
| JP2009004522A (en) * | 2007-06-21 | 2009-01-08 | Hioki Ee Corp | Semiconductor relay device |
| KR101255175B1 (en) * | 2007-11-16 | 2013-04-22 | 주식회사 엘지화학 | Apparatus and method for relay-control in electric drive vehicle |
| EP2905899A1 (en) * | 2014-02-06 | 2015-08-12 | Keithley Instruments, Inc. | Isolated high speed switch |
-
2004
- 2004-12-08 JP JP2004354937A patent/JP4320735B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008054042A (en) * | 2006-08-24 | 2008-03-06 | Yokogawa Electric Corp | Insulated contact output circuit |
| JP2009004522A (en) * | 2007-06-21 | 2009-01-08 | Hioki Ee Corp | Semiconductor relay device |
| KR101255175B1 (en) * | 2007-11-16 | 2013-04-22 | 주식회사 엘지화학 | Apparatus and method for relay-control in electric drive vehicle |
| EP2905899A1 (en) * | 2014-02-06 | 2015-08-12 | Keithley Instruments, Inc. | Isolated high speed switch |
| CN104836558A (en) * | 2014-02-06 | 2015-08-12 | 基思利仪器公司 | Isolated high speed switch |
| JP2015149714A (en) * | 2014-02-06 | 2015-08-20 | ケースレー・インスツルメンツ・インコーポレイテッドＫｅｉｔｈｌｅｙ Ｉｎｓｔｒｕｍｅｎｔｓ，Ｉｎｃ． | Mosfet switching circuit, and method for high-speed switching of mosfet switch |
| US9559680B2 (en) | 2014-02-06 | 2017-01-31 | Keithley Instruments, Inc. | Isolated high speed switch |
| CN104836558B (en) * | 2014-02-06 | 2019-07-02 | 基思利仪器公司 | The high-speed switch of isolation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4320735B2 (en) | 2009-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009252B1 (en) | Photo coupler device | |
| US8847661B2 (en) | Level shift device | |
| US11294055B2 (en) | Driving circuit to generate a signal pulse for operating a light-emitting diode | |
| JP4320735B2 (en) | Semiconductor relay | |
| JP6295268B2 (en) | Semiconductor drive device | |
| JP4376385B2 (en) | Light emitting element drive circuit | |
| US7068486B2 (en) | Half-bridge circuit and method for driving the half-bridge circuit | |
| TWI418126B (en) | Current controller and method therefor | |
| US7548096B2 (en) | Current to voltage converter and current to voltage conversion method | |
| JP5723303B2 (en) | Light receiving circuit | |
| EP2161761A2 (en) | Relay circuit | |
| WO2019176098A1 (en) | Battery charging/discharging circuit, electronic device, musical instrument, and battery charging/discharging method | |
| WO2023238786A1 (en) | Light-emitting device | |
| JP3806108B2 (en) | Semiconductor relay device | |
| RU2163417C1 (en) | Optoelectronic relay | |
| JP2009004522A (en) | Semiconductor relay device | |
| US7671854B2 (en) | High-potential output stage | |
| US6492721B1 (en) | High-voltage signal detecting circuit | |
| JPH10308529A (en) | Semiconductor relay | |
| JP2006333004A (en) | Semiconductor relay | |
| JP2023180193A (en) | Light-emitting device | |
| JP3720038B2 (en) | Semiconductor relay device | |
| JP2002026710A (en) | Switching circuit, relay circuit and its drive method | |
| JP2694808B2 (en) | Solid state relay | |
| JP2740426B2 (en) | Semiconductor relay |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070613 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090508 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090521 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |