JP2740426B2 - Semiconductor relay - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、半導体リレーに関する
ものであり、特に入力信号を発光素子で光信号に変換
し、発光素子と光結合された光起電力ダイオードアレイ
により光信号を電気信号に変換し、当該電気信号によっ
て出力用ＭＯＳＦＥＴを駆動させるように構成した、光
結合型の半導体リレーに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor relay, and more particularly, to converting an input signal into an optical signal using a light emitting element and converting the optical signal into an electric signal using a photovoltaic diode array optically coupled to the light emitting element. The present invention relates to an optically coupled semiconductor relay configured to convert and drive an output MOSFET by the electric signal.

【０００２】[0002]

【従来の技術】従来の半導体リレーの回路図を図５に示
す。入力端子６Ａ，６Ｂ間に入力信号が印加されると、
発光素子たる発光ダイオード１は入力信号に応答して光
信号を発生する。光起電力ダイオードアレイ２は、この
光信号により光起電力を発生する。この光起電力は出力
用ＭＯＳＦＥＴ３のゲート・ソース間に印加されると同
時に、Ｎチャンネル型ディプレッションモードの電界効
果型トランジスタ（ＦＥＴ）よりなる駆動用トランジス
タ５を介して光電流として流れる。以下、出力用ＭＯＳ
ＦＥＴ３がＮチャンネル型エンハンスメントモードであ
る場合について説明する。前記光起電力により、出力用
ＭＯＳＦＥＴ３のゲート静電容量を充電する電流と、駆
動用トランジスタ５を介して流れる電流がインピーダン
ス要素としての抵抗４を介して流れる。このため、抵抗
４の両端電圧により駆動用トランジスタ５のゲートは負
電圧にバイアスされる。このバイアス電圧により駆動用
トランジスタ５が瞬時に高インピーダンス状態となるの
で、出力用ＭＯＳＦＥＴ３のゲート静電容量は効率良く
充電される。以上の動作により、リレー出力端子７Ａ，
７Ｂ間は高インピーダンス状態から低インピーダンス状
態に変化する。2. Description of the Related Art A circuit diagram of a conventional semiconductor relay is shown in FIG. When an input signal is applied between the input terminals 6A and 6B,
The light emitting diode 1 as a light emitting element generates an optical signal in response to an input signal. The photovoltaic diode array 2 generates a photovoltaic power based on the optical signal. This photovoltaic voltage is applied between the gate and the source of the output MOSFET 3 and, at the same time, flows as a photocurrent via a driving transistor 5 composed of an N-channel type depletion mode field effect transistor (FET). Hereinafter, output MOS
The case where the FET 3 is in the N-channel enhancement mode will be described. Due to the photoelectromotive force, a current for charging the gate capacitance of the output MOSFET 3 and a current flowing through the driving transistor 5 flow through the resistor 4 as an impedance element. Therefore, the gate of the driving transistor 5 is biased to a negative voltage by the voltage across the resistor 4. Since the driving transistor 5 instantaneously becomes in a high impedance state by this bias voltage, the gate capacitance of the output MOSFET 3 is charged efficiently. By the above operation, the relay output terminals 7A,
Between 7B, the state changes from the high impedance state to the low impedance state.

【０００３】次に、入力端子６Ａ，６Ｂ間の入力電流が
遮断された場合には、光起電力ダイオードアレイ２の起
電力が無くなり、抵抗４を介して流れる電流が無くな
る。したがって、駆動用トランジスタ５を高インピーダ
ンス状態としていたゲートバイアスが無くなり、駆動用
トランジスタ５はオン状態に戻る。そして、この駆動用
トランジスタ５を介して出力用ＭＯＳＦＥＴ３のゲート
静電容量に蓄積された電荷が放電され、リレー出力端子
７Ａ，７Ｂ間は高インピーダンス状態に戻る。Next, when the input current between the input terminals 6A and 6B is cut off, the electromotive force of the photovoltaic diode array 2 disappears, and the current flowing through the resistor 4 disappears. Therefore, the gate bias that caused the driving transistor 5 to be in the high impedance state disappears, and the driving transistor 5 returns to the on state. Then, the electric charge accumulated in the gate capacitance of the output MOSFET 3 is discharged via the driving transistor 5, and the state between the relay output terminals 7A and 7B returns to the high impedance state.

【０００４】[0004]

【発明が解決しようとする課題】前述した従来の半導体
リレーの入力端子６Ａ，６Ｂ間に、図４（ａ）に示すよ
うなパルス信号を入力すると、それに対応した出力端子
７Ａ，７Ｂ間の出力信号は、図４（ｂ）に示すように、
スイッチングオン時における波形の立ち上がりは穏やか
であるが、スイッチングオフ時における波形の立ち下が
りは非常に急峻となる。これは、出力用ＭＯＳＦＥＴ３
の静電容量の充電は、抵抗４が介在することにより比較
的時間を要するのに対して、前記静電容量に充電された
電荷の放電は、低インピーダンス状態となった駆動用ト
ランジスタ５を介して急速に行われることによる。この
ため、上述の半導体リレーがオン状態からオフ状態にス
イッチングするときに、周辺回路にサージ電圧が発生し
やすいという問題点があった。When a pulse signal as shown in FIG. 4A is input between the input terminals 6A and 6B of the above-described conventional semiconductor relay, an output between the corresponding output terminals 7A and 7B is output. The signal is, as shown in FIG.
The rising of the waveform at the time of switching on is gentle, but the falling of the waveform at the time of switching off is very steep. This is the output MOSFET3
Charging takes a relatively long time due to the interposition of the resistor 4, whereas the discharging of the charge charged in the capacitance is performed via the driving transistor 5 which is in a low impedance state. By being done quickly. For this reason, when the above-mentioned semiconductor relay switches from an ON state to an OFF state, there was a problem that a surge voltage was easily generated in peripheral circuits.

【０００５】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、穏やかな波形の
立ち上がりを示す従来のスイッチングオン動作には影響
を与えることなく、半導体リレーのスイッチングオフ時
における波形の立ち下がりを穏やかにして、サージ電圧
の発生を防ぐと共に、半導体リレーのスイッチングオフ
時における応答時間を必要以上に長くすることなく、ス
イッチングオフ時における立ち下がりの勾配を緩やかに
して、電気的ノイズの発生を防ぐことにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor switching device which does not affect the conventional switching-on operation showing a gentle rising of the waveform. and gently falling of the waveform at the time of switching-off, while preventing the occurrence of a surge voltage, without increasing unnecessarily the response time when switching off the semiconductor relay, the gentle slope of the falling upon switching-off To prevent the generation of electrical noise.

【０００６】[0006]

【課題を解決するための手段】本発明の半導体リレーに
あっては、上記の課題を解決するために、図１に示すよ
うに、入力信号に応答して光信号を発生する発光ダイオ
ード１のような発光素子と、前記光信号を受光して光起
電力を発生する光起電力ダイオードアレイ２と、一端を
光起電力ダイオードアレイ２の一端に接続された抵抗４
のようなインピーダンス要素と、ゲート及びソースの一
方を前記光起電力ダイオードアレイ２の他端に接続さ
れ、ゲート及びソースの他方を前記インピーダンス要素
の他端に接続されて、前記光起電力を前記インピーダン
ス要素を介してゲート・ソース間に印加されて第１のイ
ンピーダンス状態から第２のインピーダンス状態に変化
する出力用ＭＯＳＦＥＴ３と、前記インピーダンス要素
の前記一端に制御電極を接続され、一対の主電極の一方
を前記インピーダンス要素の前記他端に接続されて、光
起電力ダイオードアレイ２による光起電力発生時に前記
インピーダンス要素の両端に生じる電圧によって高イン
ピーダンス状態にバイアスされるノーマリ・オン型の駆
動用トランジスタ５と、前記駆動用トランジスタ５の他
方の主電極と光起電力ダイオードアレイの前記他端との
間に接続された抵抗８と、前記抵抗８に並列接続された
定電圧素子９とから成り、該定電圧素子９のオン電圧
は、出力用ＭＯＳＦＥＴ３のゲート・ソース間の蓄積電
荷を放電させる方向を順方向として、出力用ＭＯＳＦＥ
Ｔ３がオン状態となるのに必要なゲート・ソース間電圧
から駆動用トランジスタ５のオン状態における電圧降下
を差し引いた電圧以上に設定されていることを特徴とす
るものである。According to the semiconductor relay of the present invention, in order to solve the above problems, as shown in FIG. 1, a light emitting diode 1 which generates an optical signal in response to an input signal is provided. a light emitting element as the optical signal and the photovoltaic diode array 2 generates a photovoltaic by receiving the resistance 4 connected to one end <br/> the photovoltaic diode one end of the array 2
And the impedance elements such as, the gate and source one
Is connected to the other end of the photovoltaic diode array 2.
And the other of the gate and the source is the impedance element.
An output MOSFET 3 connected to the other end of the output element 3 and applied from the gate to the source via the impedance element to change the first impedance state to the second impedance state.
Wherein one end is connected to the control electrode, one of the pair of main electrodes of the
A normally-on driving transistor 5 connected to the other end of the impedance element and biased to a high impedance state by a voltage generated across the impedance element when photovoltaic power is generated by the photovoltaic diode array 2. And the other of the driving transistor 5
One main electrode and the other end of the photovoltaic diode array.
A resistor 8 connected between the resistor 8 and the resistor 8
An on-voltage of the constant voltage element 9.
Is the accumulated charge between the gate and source of the output MOSFET 3
MOSFE for output, with the direction of discharging the load as the forward direction
Gate-source voltage required for T3 to turn on
From the voltage drop in the ON state of the driving transistor 5
Is set to be equal to or higher than the voltage obtained by subtracting

【０００７】なお、前記定電圧素子９としては、図２に
示すようなツェナーダイオード、あるいは、図３に示す
ようなゲートとドレインを短絡したエンハンスメント型
のＭＯＳＦＥＴを用いることができる。 The constant voltage element 9 is shown in FIG.
Zener diode as shown, or as shown in FIG.
Enhancement type with shorted gate and drain
MOSFET can be used.

【０００８】[0008]

【作用】本発明の半導体リレーでは、上記のように、出
力用ＭＯＳＦＥＴ３のゲート・ソース間に接続される駆
動用トランジスタ５と直列的に抵抗８を接続したもので
あるから、駆動用トランジスタ５が光起電力消失時にオ
ン状態に戻って出力用ＭＯＳＦＥＴ３のゲート・ソース
間容量を放電するときには、抵抗８を介して穏やかに放
電するものであり、したがって、スイッチングオフ時の
立ち下がりを緩やかにすることができる。また、駆動用
トランジスタ５が光起電力の発生時に高インピーダンス
状態になったときには、前記抵抗８は出力用ＭＯＳＦＥ
Ｔ３のゲート・ソース間容量の充電経路にないので、ス
イッチングオン動作に影響を与えることはない。さら
に、前記抵抗８の両端に出力用ＭＯＳＦＥＴ３のゲート
・ソース間の蓄積電荷を放電させる方向を順方向として
定電圧素子９を並列的に接続し、この定電圧素子９のオ
ン電圧は、出力用ＭＯＳＦＥＴ３がオン状態となるのに
必要なゲート・ソース間電圧から駆動用トランジスタ５
のオン状態における電圧降下を差し引いた電圧以上に設
定したことにより、半導体リレーのスイッチングオフ時
における応答時間を必要以上に長くすることはない。 In the semiconductor relay of the present invention, as described above, since the resistor 8 is connected in series with the driving transistor 5 connected between the gate and the source of the output MOSFET 3, the driving transistor 5 is When returning to the ON state when the photovoltaic power is lost and discharging the gate-source capacitance of the output MOSFET 3, the discharge is gentle through the resistor 8. Therefore, the fall at the time of switching off should be made gentle. Can be. When the driving transistor 5 enters a high impedance state when photovoltaic power is generated, the resistor 8 becomes the output MOSFET.
Since it is not in the charging path of the gate-source capacitance of T3, the switching-on operation is not affected. Further
The gate of the output MOSFET 3 is connected to both ends of the resistor 8.
・ The direction in which the accumulated charge between the sources is discharged is the forward direction
The constant voltage element 9 is connected in parallel, and the constant voltage element 9 is turned off.
Voltage is required for the output MOSFET 3 to turn on.
From the required gate-source voltage, drive transistor 5
Is set to a voltage equal to or higher than the voltage drop
The switching off of the semiconductor relay
The response time at is not unnecessarily long.

【０００９】[0009]

【実施例】以下、本発明の一実施例を図１を用いて説明
する。図１の回路では、リレー入力端子６Ａ、６Ｂの間
に発光素子としての発光ダイオード１が接続されてい
る。この発光ダイオード１には、光起電力ダイオードア
レイ２が光学的に結合されている。光起電力ダイオード
アレイ２の直列個数は、出力用ＭＯＳＦＥＴ３のスレシ
ョルド電圧よりも高い電圧を発生するように設定されて
いる。出力用ＭＯＳＦＥＴ３のゲートＧとソースＳの間
には、光起電力ダイオードアレイ２がインピーダンス要
素としての抵抗４を介して接続されている。出力用ＭＯ
ＳＦＥＴ３はＮチャンネル型エンハンスメントモードで
あり、そのドレインとソースはリレー出力端子７Ａ、７
Ｂにそれぞれ接続されている。また、駆動用トランジス
タ５はＮチャンネル型デプレッションモードであり、そ
のゲートは光起電力ダイオードアレイ２と抵抗４の接続
点に接続されている。また、駆動用トランジスタ５のソ
ースは出力用ＭＯＳＦＥＴ３のソースＳに接続されてお
り、駆動用トランジスタ５のドレインは抵抗８を介して
出力用ＭＯＳＦＥＴ３のゲートＧに接続されている。ま
た、出力用ＭＯＳＦＥＴ３のゲートからソースを順方向
として抵抗８の両端に定電圧素子９が並列的に接続され
ている。 An embodiment of the present invention will be described below with reference to FIG. In the circuit of FIG. 1, the light emitting diode 1 as a light emitting element is connected between the relay input terminals 6A and 6B. A photovoltaic diode array 2 is optically coupled to the light emitting diode 1. The number of photovoltaic diode arrays 2 in series is set to generate a voltage higher than the threshold voltage of the output MOSFET 3. The photovoltaic diode array 2 is connected between the gate G and the source S of the output MOSFET 3 via a resistor 4 as an impedance element. MO for output
SFET3 is in the N-channel enhancement mode, and its drain and source are connected to relay output terminals 7A and 7A.
B. The driving transistor 5 is in an N-channel depletion mode, and its gate is connected to a connection point between the photovoltaic diode array 2 and the resistor 4. The source of the driving transistor 5 is connected to the source S of the output MOSFET 3, and the drain of the driving transistor 5 is connected to the gate G of the output MOSFET 3 via the resistor 8. Ma
In addition, the source flows from the gate of the output MOSFET 3 in the forward direction.
A constant voltage element 9 is connected in parallel to both ends of the resistor 8.
ing.

【００１０】以下、本実施例の動作について説明する。
リレー入力端子６Ａ，６Ｂ間に入力電流が流れると、発
光ダイオード１が光信号を発生し、この光信号により光
起電力ダイオードアレイ２の両端に起電力が発生する。
この起電力は出力用ＭＯＳＦＥＴ３のゲート・ソース間
に印加されると同時に、抵抗８と駆動用トランジスタ５
を介して流れる。そして、出力用ＭＯＳＦＥＴ３のゲー
ト静電容量を充電する電流と、駆動用トランジスタ５及
び抵抗８を介して流れる電流がインピーダンス要素とし
ての抵抗４を介して流れる。このため、抵抗４の端子間
電圧により、駆動用トランジスタ５のゲート電極は負に
バイアスされ、駆動用トランジスタ５が瞬時に高インピ
ーダンス状態となり、リレー出力端子７Ａ，７Ｂ間は高
インピーダンス状態から低インピーダンス状態に変化す
る。このとき抵抗８は出力用ＭＯＳＦＥＴ３のゲート静
電容量の充電を制限することはないので、抵抗８が存在
することにより、リレーのスイッチングオン動作に影響
を与えることはない。The operation of this embodiment will be described below.
When an input current flows between the relay input terminals 6A and 6B, the light emitting diode 1 generates an optical signal, and an electromotive force is generated at both ends of the photovoltaic diode array 2 by the optical signal.
This electromotive force is applied between the gate and source of the output MOSFET 3 and at the same time, the resistance 8 and the driving transistor 5
Flows through. Then, a current for charging the gate capacitance of the output MOSFET 3 and a current flowing via the driving transistor 5 and the resistor 8 flow via the resistor 4 as an impedance element. Therefore, the gate electrode of the driving transistor 5 is negatively biased by the voltage between the terminals of the resistor 4, the driving transistor 5 instantaneously becomes in a high impedance state, and the voltage between the relay output terminals 7A and 7B changes from the high impedance state to the low impedance state. Change to a state. At this time, since the resistor 8 does not limit the charging of the gate capacitance of the output MOSFET 3, the presence of the resistor 8 does not affect the switching-on operation of the relay.

【００１１】リレー入力端子６Ａ，６Ｂ間の入力電流が
遮断された場合には、光起電力ダイオードアレイ２の起
電力が無くなる。従って、抵抗４を介して流れる電流が
無くなり、駆動用トランジスタ５のゲートバイアスが無
くなるので、駆動用トランジスタ５はオン状態に戻る。
そして、出力用ＭＯＳＦＥＴ３のゲート静電容量に蓄積
された電荷は抵抗８及び駆動用トランジスタ５を介して
緩やかに放電されて、リレー出力端子７Ａ，７Ｂ間は高
インピーダンス状態に戻る。もし、抵抗８が無ければ、
出力用ＭＯＳＦＥＴ３のゲート静電容量に蓄積された電
荷の放電は、瞬時に完了してしまう。When the input current between the relay input terminals 6A and 6B is cut off, the electromotive force of the photovoltaic diode array 2 disappears. Therefore, the current flowing through the resistor 4 disappears, and the gate bias of the driving transistor 5 disappears, so that the driving transistor 5 returns to the ON state.
Then, the electric charge accumulated in the gate capacitance of the output MOSFET 3 is gradually discharged via the resistor 8 and the driving transistor 5, and the state between the relay output terminals 7A and 7B returns to the high impedance state. If there is no resistor 8,
The discharge of the electric charge accumulated in the gate capacitance of the output MOSFET 3 is completed instantaneously.

【００１２】ここで、前記放電が穏やかに行われるの
は、以下の理由による。放電が始まる瞬間は、光起電力
ダイオードアレイ２の両端には十分大きな電圧が加わっ
ているので、光起電力ダイオードアレイ２はオン状態と
なっており、放電電流は光起電力ダイオードアレイ２を
介して抵抗４を流れる。このため、駆動用トランジスタ
５のゲート電極は正にバイアスされるので、トランジス
タのエンハンスメント効果により駆動用トランジスタ５
は極めて低いインピーダンス状態となり、出力用ＭＯＳ
ＦＥＴ３のゲートＧとソースＳの間の抵抗は殆ど抵抗８
の抵抗値のみとなる。もし、ここで、抵抗８が存在しな
ければ、出力用ＭＯＳＦＥＴ３のゲート静電容量からの
電荷の放電は、瞬時に完了してしまう。しかし、適当な
値（例えば数ＭΩ）の抵抗８を挿入すると、前記放電が
抵抗８を介して進行して行く途中で光起電力ダイオード
アレイ２の両端の電圧が減少し、光起電力ダイオードア
レイ２はオフ状態となり、抵抗４には電流は流れなくな
る。したがって、駆動用トランジスタ５のエンハンスメ
ント効果は無くなり、出力用ＭＯＳＦＥＴ３のゲートＧ
とソースＳの間の抵抗は、抵抗８と駆動用トランジスタ
５のチャンネル抵抗との和となり、高抵抗となる。これ
により放電電流は制限されるため、スイッチングオフ時
間が長くなり、出力波形の立ち下がりが緩やかになる。Here, the reason why the discharge is performed gently is as follows. At the moment when the discharge starts, since a sufficiently large voltage is applied to both ends of the photovoltaic diode array 2, the photovoltaic diode array 2 is in the ON state, and the discharge current flows through the photovoltaic diode array 2. Flows through the resistor 4. For this reason, the gate electrode of the driving transistor 5 is positively biased, and the driving transistor 5 is driven by the enhancement effect of the transistor.
Is in an extremely low impedance state and the output MOS
The resistance between the gate G and the source S of the FET 3 is almost 8
Only the resistance value. Here, if the resistor 8 does not exist, the discharge of the charge from the gate capacitance of the output MOSFET 3 is completed instantaneously. However, when the resistor 8 having an appropriate value (for example, several MΩ) is inserted, the voltage at both ends of the photovoltaic diode array 2 decreases while the discharge proceeds through the resistor 8, and the photovoltaic diode array 2 is turned off, and no current flows through the resistor 4. Therefore, the enhancement effect of the driving transistor 5 is eliminated, and the gate G of the output MOSFET 3 is reduced.
Is the sum of the resistance 8 and the channel resistance of the driving transistor 5 and is high. As a result, the discharge current is limited, so that the switching-off time is lengthened, and the falling of the output waveform becomes gentle.

【００１３】本発明の半導体リレーにおいて、リレー入
力端子６Ａ，６Ｂの間に図４（ａ）に示すようなパルス
信号を入力すると、抵抗８が無い場合は、リレー出力端
子７Ａ，７Ｂ間の出力信号は、図４（ｂ）に示すよう
に、スイッチング時における波形の立ち下がりは非常に
急峻となり、電気的ノイズが発生しやすい。抵抗８を挿
入すると、リレー出力端子７Ａ，７Ｂ間の出力信号は、
図４（ｃ）に示すように、スイッチングオフ時間が長く
なり、出力波形の立ち下がりが緩やかになって、電気的
ノイズの発生を抑制する。ここで、ｔｄは入力電流が遮
断されてからオフし始めるまでの時間、ｔｆはオフし始
めてから完全にオフするまでの時間であり、ｔｄは出力
用ＭＯＳＦＥＴ３のゲート・ソース間電圧が、光起電力
ダイオードアレイ２の起電圧から、出力用ＭＯＳＦＥＴ
３がオン状態となるのに必要なゲート・ソース間電圧Ｖ
ｇｓ（ｏｎ）まで下がる時間、ｔｆはＶｇｓ（ｏｎ）か
ら出力用ＭＯＳＦＥＴ３のスレッショルド電圧Ｖｔｈま
で下がる時間である。なお、時間ｔｄは抵抗８と並列的
に出力用ＭＯＳＦＥＴ３のゲートからソースを順方向と
して定電圧素子９を接続することにより図４（ｄ）のよ
うに短縮することができる。以下、この定電圧素子９の
具体例を図２及び図３の実施例に示して、その作用につ
いて詳しく説明する。 In the semiconductor relay of the present invention, when a pulse signal as shown in FIG. 4A is input between the relay input terminals 6A and 6B, if there is no resistor 8, the output between the relay output terminals 7A and 7B will be output. As shown in FIG. 4B, the waveform of the signal has a very sharp fall at the time of switching, and electrical noise is likely to occur. When the resistor 8 is inserted, the output signal between the relay output terminals 7A and 7B becomes
As shown in FIG. 4C, the switching-off time becomes longer, the fall of the output waveform becomes gentler, and the generation of electrical noise is suppressed. Here, td is a time from when the input current is cut off to when the input current is turned off, tf is a time from when the input current is turned off to when it is completely turned off, and td is a voltage between the gate and the source of the output MOSFET 3 when the photovoltaic voltage is changed. From the electromotive voltage of the power diode array 2, output MOSFET
3 is a gate-source voltage V required to turn on.
The time tf falls to gs (on), and the time tf falls to Vth (on) to the threshold voltage Vth of the output MOSFET 3. The time td is in parallel with the resistance 8.
From the gate of the output MOSFET 3 to the source
By connecting the constant voltage element 9 as shown in FIG.
Can be shortened. Hereinafter, the constant voltage element 9
A specific example is shown in the embodiment of FIGS.
And will be described in detail.

【００１４】本発明の他の実施例を図２を用いて説明す
る。図２の回路では、スイッチングオフ時の出力波形の
立ち下がりを緩やかにするために挿入する抵抗８と並列
に定電圧素子９が接続されている。この定電圧素子９は
好ましくは出力用ＭＯＳＦＥＴ３のソースＳからゲート
Ｇを順方向として接続されるツェナーダイオードが用い
られる。このツェナーダイオードのツェナー電圧Ｖｚ
は、Ｖｇｓ（ｏｎ）から駆動用トランジスタ５のオン状
態における電圧降下を差し引いた電圧に設定されている
ので、出力用ＭＯＳＦＥＴ３のゲート静電容量に蓄積さ
れた電荷の放電は、以下のように行われる。Another embodiment of the present invention will be described with reference to FIG. In the circuit of FIG. 2, a constant voltage element 9 is connected in parallel with a resistor 8 inserted to make the falling of the output waveform at the time of switching off gentle. The constant voltage element 9 is preferably a Zener diode connected from the source S of the output MOSFET 3 to the gate G in the forward direction. The Zener voltage Vz of this Zener diode
Is set to a voltage obtained by subtracting the voltage drop in the ON state of the driving transistor 5 from Vgs (on), the discharge of the charge accumulated in the gate capacitance of the output MOSFET 3 is performed as follows. Will be

【００１５】出力用ＭＯＳＦＥＴ３のゲート・ソース間
電圧がＶｇｓ（ｏｎ）以上の時は、ツェナーダイオード
の両端の電圧はツェナー電圧Ｖｚ以上のため、出力用Ｍ
ＯＳＦＥＴ３のゲート静電容量に蓄積された電荷の放電
は、ツェナーダイオードと駆動用トランジスタ５を介し
て速やかに行われる。また、放電の初期は、光起電力ダ
イオードアレイ２の両端には十分大きな電圧が加わって
いるので、光起電力ダイオードアレイ２はオン状態とな
っており、放電電流は光起電力ダイオードアレイ２及び
抵抗４を介しても流れる。また、このため駆動用トラン
ジスタ５のゲートは正にバイアスされるので、トランジ
スタのエンハンスメント効果により、駆動用トランジス
タ５は低インピーダンス状態となり、放電が加速され
る。When the voltage between the gate and the source of the output MOSFET 3 is equal to or higher than Vgs (on), the voltage across the Zener diode is equal to or higher than the zener voltage Vz.
The discharge of the charge accumulated in the gate capacitance of the OSFET 3 is quickly performed via the Zener diode and the driving transistor 5. Also, at the beginning of the discharge, a sufficiently large voltage is applied to both ends of the photovoltaic diode array 2, so that the photovoltaic diode array 2 is in the ON state, and the discharge current is The current also flows through the resistor 4. Further, since the gate of the driving transistor 5 is positively biased, the driving transistor 5 enters a low impedance state due to the enhancement effect of the transistor, and discharge is accelerated.

【００１６】出力用ＭＯＳＦＥＴ３のゲート・ソース間
電圧が低下してＶｇｓ（ｏｎ）以下になると、ツェナー
ダイオードの両端の電圧はツェナー電圧Ｖｚ以下とな
り、ツェナーダイオードはオフ状態となるので、放電は
抵抗８と駆動用トランジスタ５を介して緩やかに行われ
る。When the voltage between the gate and the source of the output MOSFET 3 decreases to Vgs (on) or lower, the voltage across the Zener diode becomes lower than the Zener voltage Vz, and the Zener diode is turned off. And gently through the driving transistor 5.

【００１７】本実施例の半導体リレーにおいて、リレー
入力端子６Ａ，６Ｂの間に図４（ａ）に示すようなパル
ス信号を入力すると、リレー出力端子７Ａ，７Ｂ間の出
力信号は、図４（ｄ）に示すようになり、出力用ＭＯＳ
ＦＥＴ３のゲート静電容量に蓄積された電荷の放電は、
時間Ｔ０〜Ｔ１間は速やかに行われ、時間Ｔ１〜Ｔ２間
は緩やかに行われるので、スイッチングオフ時の出力波
形の所謂ディレイ時間ｔｄを短くして、立ち下がり時間
ｔｆを長く、即ち、勾配を緩やかにすることができる。In the semiconductor relay of this embodiment, when a pulse signal as shown in FIG. 4A is input between the relay input terminals 6A and 6B, the output signal between the relay output terminals 7A and 7B is changed as shown in FIG. As shown in d), the output MOS
The discharge of the charge accumulated in the gate capacitance of the FET 3 is
Since the operation is performed quickly during the time T0 to T1 and is performed gently during the time T1 to T2, the so-called delay time td of the output waveform at the time of switching off is shortened, and the fall time tf is increased, that is, the gradient is increased. Can be moderate.

【００１８】また、前記の定電圧素子９として、図３に
示すように、ゲートとドレインを短絡したエンハンスメ
ント型のＭＯＳＦＥＴを用いることもできる。抵抗８の
両端間の電圧がある所定値に降下するまでは、前記エン
ハンスメント型のＭＯＳＦＥＴは低インピーダンス状態
であるので、出力用ＭＯＳＦＥＴ３のゲート静電容量に
蓄積された電荷の放電は速やかに行われ、抵抗８の両端
間の電圧がある所定値以下になると、前記エンハンスメ
ント型のＭＯＳＦＥＴは高インピーダンス状態になり、
前記放電は抵抗８を介して緩やかに行われる。従って、
スイッチングオフ時の出力波形のディレイ時間ｔｄを短
くして、立ち下がり時間ｔｆを長く、即ち、勾配を緩や
かにすることができる。As the constant voltage element 9, as shown in FIG. 3, an enhancement type MOSFET having a gate and a drain short-circuited can be used. Until the voltage between both ends of the resistor 8 drops to a predetermined value, the enhancement type MOSFET is in a low impedance state, so that the charge accumulated in the gate capacitance of the output MOSFET 3 is quickly discharged. When the voltage between both ends of the resistor 8 becomes equal to or less than a predetermined value, the enhancement type MOSFET enters a high impedance state,
The discharge is performed slowly through the resistor 8. Therefore,
The delay time td of the output waveform at the time of switching off can be shortened, and the fall time tf can be lengthened, that is, the gradient can be made gentle.

【００１９】なお、図示実施例においては、抵抗８を出
力用ＭＯＳＦＥＴ３のゲートＧと駆動用トランジスタ５
のドレイン電極との間に配置したが、抵抗８を駆動用ト
ランジスタ５のソース電極と出力用ＭＯＳＦＥＴ３のソ
ースＳとの間に配置しても同じ動作が得られるものであ
る。In the illustrated embodiment, the resistor 8 is connected to the gate G of the output MOSFET 3 and the driving transistor 5.
The same operation can be obtained by disposing the resistor 8 between the source electrode of the driving transistor 5 and the source S of the output MOSFET 3.

【００２０】[0020]

【発明の効果】以上のように、本発明の半導体リレーで
は、出力用ＭＯＳＦＥＴのゲート・ソース間蓄積電荷の
放電経路を構成する駆動用トランジスタと直列に放電電
流制限用の抵抗を挿入すると共に、前記抵抗に並列的に
定電圧素子を接続するように構成したので、従来のスイ
ッチングオン動作に影響を与えることなく、また、スイ
ッチングオフ時のディレイ時間を長くすることなく、容
易に、スイッングオフ時の立ち下がりの勾配を緩やかに
して、電気的ノイズの発生を防ぐことができるという効
果がある。As described above, in the semiconductor relay according to the present invention, a resistor for limiting a discharge current is inserted in series with a driving transistor constituting a discharge path of a charge accumulated between a gate and a source of an output MOSFET. Since the constant voltage element is configured to be connected in parallel to the resistor, without affecting the conventional switching-on operation and without increasing the switching-off delay time, the switching-off operation can be easily performed. There is an effect that generation of electrical noise can be prevented by making the falling gradient gentle.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明による半導体リレーの一実施例の回路図
である。FIG. 1 is a circuit diagram of one embodiment of a semiconductor relay according to the present invention.

【図２】本発明による半導体リレーの他の実施例の回路
図である。FIG. 2 is a circuit diagram of another embodiment of the semiconductor relay according to the present invention.

【図３】本発明による半導体リレーのさらに他の実施例
の回路図である。FIG. 3 is a circuit diagram of still another embodiment of the semiconductor relay according to the present invention.

【図４】本発明の動作説明のための波形図である。FIG. 4 is a waveform chart for explaining the operation of the present invention.

【図５】従来の半導体リレーの回路図である。FIG. 5 is a circuit diagram of a conventional semiconductor relay.

【符号の説明】[Explanation of symbols]

１ 発光ダイオード ２ 光起電力ダイオードアレイ ３ 出力用ＭＯＳＦＥＴ ４ 抵抗（インピーダンス要素） ５ 駆動用トランジスタ ６Ａ，６Ｂ リレー入力端子 ７Ａ，７Ｂ リレー出力端子 ８ 抵抗 ９ 定電圧素子 REFERENCE SIGNS LIST 1 light emitting diode 2 photovoltaic diode array 3 output MOSFET 4 resistor (impedance element) 5 drive transistor 6A, 6B relay input terminal 7A, 7B relay output terminal 8 resistor 9 constant voltage element

───────────────────────────────────────────────────── フロントページの続き (72)発明者 古本 憲輝 大阪府門真市大字門真1048番地 松下電 工株式会社内 (56)参考文献 特開 平５−114847（ＪＰ，Ａ) 特開 平１−129528（ＪＰ，Ａ) 特開 平３−65816（ＪＰ，Ａ) 特開 昭58−136137（ＪＰ，Ａ) ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Noriaki Furumoto 1048 Odakadoma, Kadoma, Osaka Prefecture Inside Matsushita Electric Works, Ltd. (56) References JP-A-5-114847 (JP, A) JP-A-1-129528 (JP, A) JP-A-3-65816 (JP, A) JP-A-58-136137 (JP, A)

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 入力信号に応答して光信号を発生する
発光素子と、前記光信号を受光して光起電力を発生する
光起電力ダイオードアレイと、一端を前記光起電力ダイ
オードアレイの一端に接続されたインピーダンス要素
と、ゲート及びソースの一方を前記光起電力ダイオード
アレイの他端に接続され、ゲート及びソースの他方を前
記インピーダンス要素の他端に接続されて、前記光起電
力を前記インピーダンス要素を介してゲート・ソース間
に印加されて第１のインピーダンス状態から第２のイン
ピーダンス状態に変化する出力用ＭＯＳＦＥＴと、前記
インピーダンス要素の前記一端に制御電極を接続され、
一対の主電極の一方を前記インピーダンス要素の前記他
端に接続されて、前記光起電力ダイオードアレイによる
光起電力発生時に前記インピーダンス要素の両端に生じ
る電圧によって高インピーダンス状態にバイアスされる
ノーマリ・オン型の駆動用トランジスタと、前記ノーマ
リ・オン型の駆動用トランジスタの他方の主電極と光起
電力ダイオードアレイの前記他端との間に接続された抵
抗と、前記抵抗に並列接続された定電圧素子とから成
り、該定電圧素子のオン電圧は、出力用ＭＯＳＦＥＴの
ゲート・ソース間の蓄積電荷を放電させる方向を順方向
として、出力用ＭＯＳＦＥＴがオン状態となるのに必要
なゲート・ソース間電圧から駆動用トランジスタのオン
状態における電圧降下を差し引いた電圧以上に設定され
ていることを特徴とする半導体リレー。1. A light emitting element for generating an optical signal in response to an input signal, and the photovoltaic diode array for generating photoelectromotive power by receiving the optical signal, one end of said photovoltaic diode array end And a photovoltaic diode connected to one of a gate and a source.
Connected to the other end of the array, with the other of the gate and source
An output MOSFET connected to the other end of the impedance element, the photovoltaic voltage being applied between the gate and the source via the impedance element to change from a first impedance state to a second impedance state; A control electrode is connected to the one end of the impedance element ,
One of the pair of main electrodes is connected to the other of the impedance elements.
A normally-on type driving transistor connected to an end of the photovoltaic diode array and biased to a high impedance state by a voltage generated across the impedance element when photovoltaic power is generated by the photovoltaic diode array; The other main electrode of the driving transistor is
A resistor connected between the other end of the power diode array and a constant voltage element connected in parallel to the resistor.
The ON voltage of the constant voltage element is
The direction in which the accumulated charge between the gate and source is discharged is the forward direction.
Required for the output MOSFET to turn on
Of the driving transistor from the gate-source voltage
Is set to a voltage equal to or greater than the voltage drop
A semiconductor relay, characterized in that are. 【請求項２】 前記定電圧素子はツェナーダイオード
であることを特徴とする請求項１記載の半導体リレー。2. A semiconductor relay according to claim 1, wherein the constant voltage element is a Zener diode. 【請求項３】 前記定電圧素子はゲートとドレインを
短絡したエンハンスメント型のＭＯＳＦＥＴであること
を特徴とする請求項１記載の半導体リレー。Wherein said constant voltage element is a semiconductor relay according to claim 1, characterized in that an enhancement type MOSFET short-circuited gate and drain.