JP2006155871A - 不揮発性メモリ装置 - Google Patents
不揮発性メモリ装置 Download PDFInfo
- Publication number
- JP2006155871A JP2006155871A JP2005330698A JP2005330698A JP2006155871A JP 2006155871 A JP2006155871 A JP 2006155871A JP 2005330698 A JP2005330698 A JP 2005330698A JP 2005330698 A JP2005330698 A JP 2005330698A JP 2006155871 A JP2006155871 A JP 2006155871A
- Authority
- JP
- Japan
- Prior art keywords
- address
- circuit
- column address
- column
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory
Landscapes
- Read Only Memory (AREA)
Abstract
【解決手段】本発明の不揮発性メモリ装置は、プログラム検証動作時選択された行のメモリセルからデータビットを読み出すページバッファ回路を含む。アドレス貯蔵回路はメモリセルアレイにプログラムされるデータの列アドレス情報を貯蔵するように構成され、列アドレス情報は初期列アドレス及び最終列アドレスを含む。アドレス発生回路はアドレス貯蔵回路の初期列アドレスに応答して読み出されたデータビットを選択するための列アドレスを順に発生する。スキャン制御回路はアドレス発生回路で生成された列アドレスが最終列アドレスと一致するか否かによってプログラム動作モードを終了させる。
【選択図】図3
Description
それより少ないこともある。この実施例において、ページバッファ回路130にローディングされたデータの量は一ページ分より少ないと仮定し、例えば、図2を参照すると、ビットラインBL0−BLiに連結されたページバッファ(以下、データローディング領域と称する)にだけデータビットがローディングされたと仮定する。
120 行選択回路
130 ページバッファ回路
140 列ゲート回路
150 入出力回路
160 アドレス貯蔵回路
170 アドレス発生回路
180 スキャン制御回路
Claims (58)
- 行と列に配列されたメモリセルで構成されたメモリセルアレイと、
プログラム検証動作時、選択された行のメモリセルからデータビットを読み出すページバッファ回路と、
前記メモリセルアレイにプログラムされるデータの列アドレス情報を貯蔵するように構成され、前記列アドレス情報は初期列アドレス及び最終列アドレスを含むアドレス貯蔵回路と、
前記アドレス貯蔵回路の初期列アドレスに応答して前記読み出されたデータビットを選択するための列アドレスを順に発生するアドレス発生回路と、
前記アドレス発生回路で生成された列アドレスが前記最終列アドレスと一致するか否かによってプログラム動作モードを終了させるスキャン制御回路とを含むことを特徴とする不揮発性メモリ装置。 - 前記初期列アドレスは前記プログラムされるデータが前記ページバッファ回路にローディングされる以前に前記アドレス貯蔵回路に貯蔵されることを特徴とする請求項1に記載の不揮発性メモリ装置。
- 前記アドレス発生回路は前記プログラムされるデータビットが前記ページバッファ回路にローディングされる間列アドレスを順に発生することを特徴とする請求項2に記載の不揮発性メモリ装置。
- 前記プログラムされるデータビットが全部前記ページバッファ回路にローディングされるとき、前記アドレス発生回路で最終的に生成された列アドレスは前記最終列アドレスとして前記アドレス貯蔵回路に貯蔵されることを特徴とする請求項3に記載の不揮発性メモリ装置。
- 前記初期及び最終列アドレスは前記プログラムされるデータが前記ページバッファ回路にローディングされる以前に前記アドレス貯蔵回路に貯蔵されることを特徴とする請求項1に記載の不揮発性メモリ装置。
- 前記アドレス発生回路からの列アドレスに応答して前記読み出されたデータビットを選択する列ゲート回路をさらに含むことを特徴とする請求項1に記載の不揮発性メモリ装置。
- 前記スキャン制御回路は前記列ゲート回路によって選択されたデータビットが全部プログラム状態を示すか否かによって前記アドレス発生回路を制御することを特徴とする請求項6に記載の不揮発性メモリ装置。
- 前記選択されたデータビットが全部プログラム状態を示すとき、前記スキャン制御回路は次の列アドレスを発生するように前記アドレス発生回路を制御することを特徴とする請求項7に記載の不揮発性メモリ装置。
- 前記選択されたデータビットのうちの一部だけがプログラム状態を示すとき、前記スキャン制御回路は次の列アドレスを発生しないように前記アドレス発生回路を制御することを特徴とする請求項7に記載の不揮発性メモリ装置。
- 前記プログラムされるデータのサイズは前記選択された行のサイズと同一、またはそれより小さいことを特徴とする請求項1に記載の不揮発性メモリ装置。
- 前記スキャン制御回路はNANDインターフェース方式、NORインターフェース方式、及びSRAMインターフェース方式のうちのいずれか一つのインターフェース方式に従って外部装置とインターフェースするように構成されることを特徴とする請求項1に記載の不揮発性メモリ装置。
- 行と列に配列されたメモリセルで構成されたメモリセルアレイと、
プログラム検証動作時、選択された行のメモリセルからデータビットを読み出すページバッファ回路と、
前記メモリセルアレイにプログラムされるデータの列アドレス情報を貯蔵するように構成され、前記列アドレス情報は初期列アドレス及び最終列アドレスを含むアドレス貯蔵回路と、
前記プログラム検証動作時、前記アドレス貯蔵回路の初期列アドレスに応答して前記データビットを順に選択する列選択回路と、
前記選択されたデータビット及び前記最終列アドレスに応答してプログラム動作モードの終了を制御するスキャン制御回路とを含むことを特徴とする不揮発性メモリ装置。 - 前記列選択回路は、
前記初期列アドレスに応答して列アドレスを順に発生するアドレス発生回路と、
前記列アドレスに応答して前記読み出されたデータビットを選択する列ゲート回路とを含むことを特徴とする請求項12に記載の不揮発性メモリ装置。 - 前記スキャン制御回路は前記列ゲート回路によって選択されたデータビットが全部プログラム状態を示すか否かによって前記アドレス発生回路を制御することを特徴とする請求項13に記載の不揮発性メモリ装置。
- 前記選択されたデータビットが全部プログラム状態を示すとき、前記スキャン制御回路は次の列アドレスを発生するように前記アドレス発生回路を制御することを特徴とする請求項14に記載の不揮発性メモリ装置。
- 前記選択されたデータビットのうちの一部だけがプログラム状態を示すとき、前記スキャン制御回路は次の列アドレスを発生しないように前記アドレス発生回路を制御することを特徴とする請求項14に記載の不揮発性メモリ装置。
- 前記スキャン制御回路は前記アドレス発生回路で生成された列アドレスが前記最終列アドレスと一致するとき、前記プログラム動作モードを終了させることを特徴とする請求項13に記載の不揮発性メモリ装置。
- 前記初期列アドレスは前記プログラムされるデータが前記ページバッファ回路にローディングされる以前に前記アドレス貯蔵回路に貯蔵されることを特徴とする請求項12に記載の不揮発性メモリ装置。
- 前記アドレス発生回路は前記プログラムされるデータビットが前記ページバッファ回路にローディングされる間列アドレスを順に発生することを特徴とする請求項13に記載の不揮発性メモリ装置。
- 前記プログラムされるデータビットが全部前記ページバッファ回路にローディングされるとき、前記アドレス発生回路で最終的に生成された列アドレスは前記最終列アドレスとして前記アドレス貯蔵回路に貯蔵されることを特徴とする請求項19に記載の不揮発性メモリ装置。
- 前記初期及び最終列アドレスは前記プログラムされるデータが前記ページバッファ回路にローディングされる以前に前記アドレス貯蔵回路に貯蔵されることを特徴とする請求項12に記載の不揮発性メモリ装置。
- 前記スキャン制御回路は、
前記列ゲート回路によって選択されたデータビットが全部プログラム状態を示すか否かを判別するデータ判別回路と、
前記アドレス発生回路で生成された列アドレスが前記最終列アドレスと一致するか否かを検出する検出回路と、
前記データ判別回路の判別結果及び前記検出回路の検出結果に応答して前記プログラム動作モードの終了を制御する制御ロジックとを含むことを特徴とする請求項13に記載の不揮発性メモリ装置。 - 前記列ゲート回路によって選択されたデータビットのうちの一部だけがプログラム状態を示すとき、前記アドレス発生回路による次の列アドレスの生成が中止されることを特徴とする請求項22に記載の不揮発性メモリ装置。
- 前記アドレス発生回路で生成された列アドレスが前記最終列アドレスを示すとき、前記制御ロジックは前記プログラム動作モードを終了させることを特徴とする請求項23に記載の不揮発性メモリ装置。
- 前記制御ロジックはNANDインターフェース方式、NORインターフェース方式、及びSRAMインターフェース方式のうちのいずれか一つのインターフェース方式に従って外部装置とインターフェースするように構成されることを特徴とする請求項22に記載の不揮発性メモリ装置。
- 行と列に配列されたメモリセルで構成されたメモリセルアレイと、
プログラム検証動作時、選択された行のメモリセルからデータビットを読み出すページバッファ回路と、
前記メモリセルアレイにプログラムされるデータの列アドレス情報を貯蔵するように構成され、前記列アドレス情報は初期列アドレス及び最終列アドレスを含むアドレス貯蔵回路と、
前記アドレス貯蔵回路の初期列アドレスに応答して列アドレスを発生するアドレス発生回路と、
前記列アドレスに応答して前記データビットを選択する列ゲート回路と、
前記選択されたデータビットが全部プログラム状態を示すか否かを判別するデータ判別回路と、
前記アドレス発生回路は前記データ判別回路の判別結果によって制御され、
前記アドレス発生回路から生成された列アドレスが前記アドレス貯蔵回路の最終列アドレスと一致するか否かを検出する検出回路と、
前記検出回路の検出結果及び前記データ判別回路の判別結果に応答してプログラム動作モードの終了を制御する制御ロジックとを含むことを特徴とする不揮発性メモリ装置。 - 前記初期列アドレスは前記プログラムされるデータが前記ページバッファ回路にローディングされる以前に前記アドレス貯蔵回路に貯蔵されることを特徴とする請求項26に記載の不揮発性メモリ装置。
- 前記アドレス発生回路は前記プログラムされるデータビットが前記ページバッファ回路にローディングされる間列アドレスを順に発生することを特徴とする請求項27に記載の不揮発性メモリ装置。
- 前記プログラムされるデータビットが全部前記ページバッファ回路にローディングされるとき、前記アドレス発生回路で最終的に生成された列アドレスは前記最終列アドレスとして前記アドレス貯蔵回路に貯蔵されることを特徴とする請求項28に記載の不揮発性メモリ装置。
- 前記初期及び最終列アドレスは前記プログラムされるデータが前記ページバッファ回路にローディングされる以前に前記アドレス貯蔵回路に貯蔵されることを特徴とする請求項26に記載の不揮発性メモリ装置。
- 前記制御ロジックは前記アドレス発生回路で生成された列アドレスが前記最終列アドレスと一致するとき、前記プログラム動作を終了させることを特徴とする請求項26に記載の不揮発性メモリ装置。
- 前記列ゲート回路によって選択されたデータビットのうちの一部だけがプログラム状態を示すとき、前記アドレス発生回路による次の列アドレスの生成が前記プログラム検証動作時に中止されることを特徴とする請求項26に記載の不揮発性メモリ装置。
- 前記列ゲート回路によって選択されたデータビットが全部プログラム状態を示すとき、 前記アドレス発生回路は前記プログラム検証動作時、次の列アドレスを生成することを特徴とする請求項26に記載の不揮発性メモリ装置。
- 前記スキャン制御回路はNANDインターフェース方式、NORインターフェース方式、及びSRAMインターフェース方式のうちのいずれか一つのインターフェース方式に従って外部装置とインターフェースするように構成されることを特徴とする請求項26に記載の不揮発性メモリ装置。
- 行と列に配列されたメモリセルを含む不揮発性メモリ装置をプログラムする方法において、
初期及び最終列アドレスを含む列アドレス情報を貯蔵する段階と、
プログラム動作の以後前記列アドレス情報に応じて列スキャン動作を実行する段階とを含み、
前記列スキャン動作時、前記初期及び最終列アドレスによって定義されるデータローディング領域の列だけがスキャンされることを特徴とする方法。 - 前記列スキャン動作を実行する段階は、
前記列スキャン動作時、前記初期列アドレスに応答して前記列を選択するための列アドレスを生成する段階と、
前記生成された列アドレスが前記最終列アドレスと一致するか否かによってプログラム動作モードの終了を決める段階とを含むことを特徴とする請求項35に記載の方法。 - 前記列スキャン動作を実行する段階は、
前記生成された列アドレスが前記最終列アドレスと一致するときに、前記プログラム動作モードを終了させる段階をさらに含むことを特徴とする請求項36に記載の方法。 - 前記プログラム動作の以前にプログラムされるデータをローディングする段階をさらに含むことを特徴とする請求項35に記載の方法。
- 行と列に配列されたメモリセルで構成されたメモリセルアレイと、
プログラム検証動作時、選択された行のメモリセルからデータビットを読み出すページバッファ回路と、
前記メモリセルアレイにプログラムされるデータの列アドレス情報を貯蔵するように構成され、前記列アドレス情報は初期列情報及び最終列情報を含む貯蔵回路と、
前記貯蔵回路の初期列情報と最終列情報を利用して選択されなければならないメモリセルに対するアドレスの生成を制御するアドレス発生制御回路とを含むことを特徴とする不揮発性メモリ装置。 - 前記初期列情報は初期列アドレスであることを特徴とする請求項39に記載の不揮発性メモリ装置。
- 前記初期列アドレスは前記プログラムされるデータが前記ページバッファ回路にローディングされる以前に前記貯蔵回路に貯蔵されることを特徴とする請求項40に記載の不揮発性メモリ装置。
- 前記アドレス発生制御回路は前記初期列情報によって順にアドレスを発生させることを特徴とする請求項41に記載の不揮発性メモリ装置
- 前記最終列情報は最終列アドレスであることを特徴とする請求項39に記載の不揮発性メモリ装置。
- 前記最終列アドレスは前記プログラムされるデータが前記ページバッファ回路にローディングされる以前に前記貯蔵回路に貯蔵されることを特徴とする請求項43に記載の不揮発性メモリ装置。
- 前記アドレス発生制御回路は前記初期列情報によって順に発生するアドレスと前記最終列アドレスとを比較して動作モードを終了させることを特徴とする請求項44に記載の不揮発性メモリ装置
- 前記最終列情報はローディングされるデータの量を示す情報であることを特徴とする請求項39に記載の不揮発性メモリ装置。
- 前記最終列情報は前記プログラムされるデータが前記ページバッファ回路にローディングされる以前に前記貯蔵回路に貯蔵されることを特徴とする請求項46に記載の不揮発性メモリ装置。
- 前記アドレス発生制御回路は順に発生されるアドレス増加量と前記ローディングされるデータ量の情報とを比較して動作モードを終了させることを特徴とする請求項37に記載の不揮発性メモリ装置
- 前記アドレス発生制御回路からの列アドレスに応答して前記読み出されたデータビットを選択する列ゲート回路をさらに含むことを特徴とする請求項39に記載の不揮発性メモリ装置。
- 前記アドレス発生制御回路は前記列ゲート回路によって選択されたデータビットが全部プログラム状態を示すか否かによってアドレス生成を制御することを特徴とする請求項40に記載の不揮発性メモリ装置。
- 前記選択されたデータビットが全部プログラム状態を示すとき、前記アドレス発生制御回路は次の列アドレスを発生することを特徴とする請求項50に記載の不揮発性メモリ装置。
- 前記選択されたデータビットのうちの一部だけがプログラム状態を示すとき、前記アドレス発生制御回路は次の列アドレスを発生しないことを特徴とする請求項50に記載の不揮発性メモリ装置。
- 行と列に配列されたメモリセルを具備したメモリセルアレイと、
初期列アドレスから終了列アドレスまで及ぶ一連の列を識別するように前記初期列アドレスのインジケータと前記終了列アドレスのインジケータとを貯蔵するアドレス貯蔵ユニットと、
前記初期列アドレスから前記終了列アドレスまで及ぶ一連の列に位置した選択された行のメモリセルのプログラム動作を検証するプログラム回路とを含むことを特徴とする不揮発性メモリ装置。 - 前記プログラム回路は選択された行のため、前記初期列アドレスから前記終了列アドレスまで及ぶ一連の列のプログラム動作を検証することを特徴とする請求項53に記載の不揮発性メモリ装置。
- 前記列は前記メモリセルアレイのページに対応して、前記一連の列は前記ページの一連の列に対応することを特徴とする請求項53に記載の不揮発性メモリ装置。
- 行と列に配列されたメモリセルを具備したメモリセルアレイを含む不揮発性メモリ装置をプログラムする方法において、
初期列アドレスから終了列アドレスまで及ぶ一連の列を識別するように前記初期列アドレスのインジケータと前記終了列アドレスのインジケータとを貯蔵する段階と、
前記初期列アドレスから前記終了列アドレスまで及ぶ一連の列に位置した選択された行のメモリセルのプログラム動作を検証する段階とを含むことを特徴とする方法。 - 前記選択された行のため、前記初期列アドレスから前記終了列アドレスまで及ぶ一連の列のプログラム動作を検証する段階をさらに含むことを特徴とする請求項56に記載の方法。
- 前記列は前記メモリセルアレイのページに対応して、前記一連の列は前記ページの一連の列に対応することを特徴とする請求項56に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040099953A KR100590219B1 (ko) | 2004-12-01 | 2004-12-01 | 프로그램 시간을 줄일 수 있는 불 휘발성 메모리 장치 |
KR2004-099953 | 2004-12-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006155871A true JP2006155871A (ja) | 2006-06-15 |
JP4931404B2 JP4931404B2 (ja) | 2012-05-16 |
Family
ID=36441914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005330698A Expired - Fee Related JP4931404B2 (ja) | 2004-12-01 | 2005-11-15 | 不揮発性メモリ装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7652948B2 (ja) |
JP (1) | JP4931404B2 (ja) |
KR (1) | KR100590219B1 (ja) |
CN (1) | CN100555455C (ja) |
DE (1) | DE102005057112B4 (ja) |
TW (1) | TWI303431B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011525681A (ja) * | 2008-06-23 | 2011-09-22 | サンディスク アイエル リミテッド | フラッシュメモリにおける高速低電力のデータ読み出し |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100618902B1 (ko) * | 2005-06-17 | 2006-09-01 | 삼성전자주식회사 | 프로그램 검증 판독 중 열 스캔을 통해 프로그램 시간을단축시킬 수 있는 플래시 메모리 장치의 프로그램 방법 |
KR100884234B1 (ko) | 2007-05-25 | 2009-02-18 | 삼성전자주식회사 | 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법 |
KR101625641B1 (ko) * | 2010-04-08 | 2016-05-30 | 삼성전자주식회사 | 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 장치들 |
CN101923570B (zh) * | 2010-07-21 | 2012-07-04 | 中国电子科技集团公司第三十八研究所 | 一种在Windows CE环境下建立大页面Nand Flash存储***的方法 |
US8374031B2 (en) * | 2010-09-29 | 2013-02-12 | SanDisk Technologies, Inc. | Techniques for the fast settling of word lines in NAND flash memory |
US8837223B2 (en) * | 2011-11-21 | 2014-09-16 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for manufacuring the same |
KR102029933B1 (ko) * | 2012-09-04 | 2019-10-10 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치 |
US10146438B1 (en) | 2016-06-29 | 2018-12-04 | EMC IP Holding Company LLC | Additive library for data structures in a flash memory |
US10037164B1 (en) * | 2016-06-29 | 2018-07-31 | EMC IP Holding Company LLC | Flash interface for processing datasets |
US10331561B1 (en) | 2016-06-29 | 2019-06-25 | Emc Corporation | Systems and methods for rebuilding a cache index |
US10089025B1 (en) | 2016-06-29 | 2018-10-02 | EMC IP Holding Company LLC | Bloom filters in a flash memory |
US10055351B1 (en) | 2016-06-29 | 2018-08-21 | EMC IP Holding Company LLC | Low-overhead index for a flash cache |
KR102650603B1 (ko) * | 2018-07-24 | 2024-03-27 | 삼성전자주식회사 | 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000113687A (ja) * | 1998-09-30 | 2000-04-21 | Nec Kyushu Ltd | ベリファイ装置 |
JP2002197879A (ja) * | 2000-11-21 | 2002-07-12 | Integrated Memory Technologies Inc | インターリーブ・リード及びプログラム・ケーパビリティを有する改良された集積回路記憶装置、及びその操作方法 |
WO2002082451A1 (en) * | 2001-04-06 | 2002-10-17 | Integrated Memory Technologies, Inc. | A non-volatile memory device having high speed page mode operation |
JP2003085988A (ja) * | 2001-08-28 | 2003-03-20 | Samsung Electronics Co Ltd | 不揮発性半導体メモリ装置 |
JP2004022112A (ja) * | 2002-06-18 | 2004-01-22 | Toshiba Corp | 不揮発性半導体メモリ装置 |
JP2004319070A (ja) * | 2003-04-18 | 2004-11-11 | Samsung Electronics Co Ltd | 部分プログラムによるプログラムディスターブを防止することができるフラッシュメモリ装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0172441B1 (ko) | 1995-09-19 | 1999-03-30 | 김광호 | 불휘발성 반도체 메모리의 프로그램 방법 |
KR100223614B1 (ko) * | 1996-11-12 | 1999-10-15 | 윤종용 | 불휘발성 반도체 메모리 장치 |
US5991202A (en) | 1998-09-24 | 1999-11-23 | Advanced Micro Devices, Inc. | Method for reducing program disturb during self-boosting in a NAND flash memory |
KR100347866B1 (ko) | 1999-03-08 | 2002-08-09 | 삼성전자 주식회사 | 낸드 플래시 메모리 장치 |
JP4056173B2 (ja) * | 1999-04-14 | 2008-03-05 | 富士通株式会社 | 半導体記憶装置および該半導体記憶装置のリフレッシュ方法 |
US6385113B1 (en) * | 1999-04-30 | 2002-05-07 | Madrone Solutions, Inc | Method for operating an integrated circuit having a sleep mode |
DE10043397B4 (de) * | 1999-09-06 | 2007-02-08 | Samsung Electronics Co., Ltd., Suwon | Flash-Speicherbauelement mit Programmierungszustandsfeststellungsschaltung und das Verfahren dafür |
KR100343285B1 (ko) | 2000-02-11 | 2002-07-15 | 윤종용 | 프로그램 시간을 단축시킬 수 있는 플래시 메모리 장치의프로그램 방법 |
US6463516B1 (en) * | 2000-04-25 | 2002-10-08 | Advanced Micro Devices, Inc. | Variable sector size for a high density flash memory device |
JP2001357682A (ja) | 2000-06-12 | 2001-12-26 | Sony Corp | メモリシステムおよびそのプログラム方法 |
US6687158B2 (en) | 2001-12-21 | 2004-02-03 | Fujitsu Limited | Gapless programming for a NAND type flash memory |
US6836432B1 (en) | 2002-02-11 | 2004-12-28 | Advanced Micro Devices, Inc. | Partial page programming of multi level flash |
JP4122824B2 (ja) | 2002-04-24 | 2008-07-23 | 沖電気工業株式会社 | 不揮発性記憶装置のデ−タ転送制御回路,不揮発性記憶装置の書き換え回路,及び,通信制御装置 |
KR100496866B1 (ko) | 2002-12-05 | 2005-06-22 | 삼성전자주식회사 | 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법 |
KR100600303B1 (ko) * | 2004-05-14 | 2006-07-13 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 페이지 프로그램 방법 |
US7080755B2 (en) * | 2004-09-13 | 2006-07-25 | Michael Handfield | Smart tray for dispensing medicaments |
-
2004
- 2004-12-01 KR KR1020040099953A patent/KR100590219B1/ko not_active IP Right Cessation
-
2005
- 2005-11-15 JP JP2005330698A patent/JP4931404B2/ja not_active Expired - Fee Related
- 2005-11-18 US US11/282,237 patent/US7652948B2/en not_active Expired - Fee Related
- 2005-11-28 DE DE102005057112A patent/DE102005057112B4/de not_active Expired - Fee Related
- 2005-11-29 CN CNB2005101269942A patent/CN100555455C/zh not_active Expired - Fee Related
- 2005-12-01 TW TW094142259A patent/TWI303431B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000113687A (ja) * | 1998-09-30 | 2000-04-21 | Nec Kyushu Ltd | ベリファイ装置 |
JP2002197879A (ja) * | 2000-11-21 | 2002-07-12 | Integrated Memory Technologies Inc | インターリーブ・リード及びプログラム・ケーパビリティを有する改良された集積回路記憶装置、及びその操作方法 |
WO2002082451A1 (en) * | 2001-04-06 | 2002-10-17 | Integrated Memory Technologies, Inc. | A non-volatile memory device having high speed page mode operation |
JP2003085988A (ja) * | 2001-08-28 | 2003-03-20 | Samsung Electronics Co Ltd | 不揮発性半導体メモリ装置 |
JP2004022112A (ja) * | 2002-06-18 | 2004-01-22 | Toshiba Corp | 不揮発性半導体メモリ装置 |
JP2004319070A (ja) * | 2003-04-18 | 2004-11-11 | Samsung Electronics Co Ltd | 部分プログラムによるプログラムディスターブを防止することができるフラッシュメモリ装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011525681A (ja) * | 2008-06-23 | 2011-09-22 | サンディスク アイエル リミテッド | フラッシュメモリにおける高速低電力のデータ読み出し |
Also Published As
Publication number | Publication date |
---|---|
CN100555455C (zh) | 2009-10-28 |
DE102005057112A1 (de) | 2006-06-08 |
TWI303431B (en) | 2008-11-21 |
TW200625320A (en) | 2006-07-16 |
JP4931404B2 (ja) | 2012-05-16 |
US20060114730A1 (en) | 2006-06-01 |
KR100590219B1 (ko) | 2006-06-19 |
US7652948B2 (en) | 2010-01-26 |
KR20060061085A (ko) | 2006-06-07 |
DE102005057112B4 (de) | 2011-01-20 |
CN1808622A (zh) | 2006-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4931404B2 (ja) | 不揮発性メモリ装置 | |
JP5106817B2 (ja) | 信頼性を向上させることができるフラッシュメモリ装置 | |
JP5214896B2 (ja) | プログラム速度を向上させることができる不揮発性メモリ装置及びそれのプログラム方法 | |
US7372742B2 (en) | Memory block erasing in a flash memory device | |
KR100721012B1 (ko) | 낸드 플래시 메모리 장치 및 그것의 프로그램 방법 | |
TWI408686B (zh) | 程式化一記憶體裝置以增加資料可靠性 | |
JP5393999B2 (ja) | プログラムディスターブを減少させることができるフラッシュメモリ装置及びそのプログラム方法 | |
KR101009096B1 (ko) | 불휘발성 메모리 소자 및 이의 프로그램 검증 동작 방법 | |
KR100884234B1 (ko) | 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법 | |
US20080123429A1 (en) | Program method of flash memory device | |
US8913434B2 (en) | Non-volatile memory device and method for driving the same | |
KR20100043935A (ko) | 불휘발성 메모리 장치 및 그것의 프로그램 방법 | |
US8351274B2 (en) | Semiconductor memory device and method of precharging the same with a first and second precharge voltage simultaneously applied to a bit line | |
JP2013125576A (ja) | 不揮発性半導体記憶装置 | |
TW201329988A (zh) | 非揮發性半導體記憶裝置及其寫入方法 | |
JP2006260738A (ja) | 事前消去検証のためのページバッファを有する不揮発性メモリ装置 | |
US11423998B2 (en) | Semiconductor device and reading method thereof | |
JP5085058B2 (ja) | プログラムの検証読み取り中に列スキャンを通じてプログラム時間を短縮させうるフラッシュメモリ装置のプログラム方法 | |
US20110157998A1 (en) | Semiconductor memory device and method of operating the same | |
US20140347937A1 (en) | Semiconductor device and method of operating the same | |
KR100648277B1 (ko) | 프로그램 시간을 줄일 수 있는 플래시 메모리 장치 | |
JP4672673B2 (ja) | 半導体装置および半導体装置の制御方法 | |
CN107154275B (zh) | 半导体存储装置及输入数据的验证方法 | |
KR20090016945A (ko) | 읽기동작타임을 줄일 수 있는 플래시 메모리 시스템 및그것의 읽기 동작 방법 | |
KR100705222B1 (ko) | 불휘발성 메모리 장치 및 그것의 소거 검증 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |