JP2006155719A - メモリ - Google Patents
メモリ Download PDFInfo
- Publication number
- JP2006155719A JP2006155719A JP2004342583A JP2004342583A JP2006155719A JP 2006155719 A JP2006155719 A JP 2006155719A JP 2004342583 A JP2004342583 A JP 2004342583A JP 2004342583 A JP2004342583 A JP 2004342583A JP 2006155719 A JP2006155719 A JP 2006155719A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- memory
- magnetization
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 情報を磁性体の磁化状態により保持する記憶層2に対して、中間層3を介して磁化固定層4が設けられ、積層方向に電流を流すことにより、記憶層2の磁化の向きが変化して、記憶層2に対して情報の記録が行われる記憶素子10と、選択トランジスタとを備えて各メモリセルが構成され、記憶素子10に情報を記録するために、より多くの電流を必要とする電流極性と、選択トランジスタに、より多くの飽和電流を流すことのできる電流極性とが同一極性であるメモリを構成する。
【選択図】 図3
Description
特に、半導体不揮発性メモリの高速化・大容量化は、可動部分の存在等の理由により本質的に小型化・高速化・低消費電力化が困難な磁気ハードディスク等と相補的な技術として、また電源投入と同時にオペレーションシステムを立ち上げるいわゆる「インスタント・オン」等の新しい機能の実現に向けて、ますます重要になってきている。
それぞれの磁気メモリ素子は、情報を強磁性体の磁化の向きとして記録させる記憶層を有して構成される。
一方、記録された情報の読み出しは、トランジスタ等の素子を用いてメモリセルの選択を行い、磁気メモリ素子のトンネル磁気抵抗効果を利用して、記憶層の磁化の向きの違いを電圧信号の差として検出することにより、記録された情報を検知することができる。
さらに、素子の微細化に従って、アドレス配線も細くなり、充分な電流を流すことが難しくなる問題や、保磁力が大きくなるため必要となる電流磁界が増大して、消費電力が増えてしまう問題等を、生じることになる。
従って、素子の微細化が困難であった。
スピントランスファによる磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである(例えば、特許文献1参照)。
即ち、磁化の向きが固定された磁性層(磁化固定層)を通過したスピン偏極電子が、磁化の向きが固定されない他の磁性層(磁化自由層)に進入する際に、この磁性層の磁化にトルクを与えるという現象である。そして、ある閾値以上の電流を流せば、磁性層(磁化自由層)の磁化の向きを反転させることができる。
記録された情報の読み出しは、磁化固定層と磁化自由層(記憶層)との間にトンネル絶縁層を設けた構成とすることにより、MRAMと同様にトンネル磁気抵抗効果を利用することができる。
磁化反転のために記憶素子に流す電流の絶対値は、例えば0.1μm程度のスケールの記憶素子で1mA以下であり、しかも記憶素子の体積に比例して減少するため、スケーリング上有利である。
この記憶素子110は、下層から、下地層101、反強磁性層102、磁化固定層103、非磁性層104、記憶層105、キャップ層106の各層が積層されて構成されている。
記憶層105は、一軸磁気異方性を有する強磁性体から成り、この記憶層105の磁化状態、即ち記憶層105の磁化M112の向きによって、記憶素子110に情報を記憶させることができる。
また、記憶層105に対して、非磁性層104を介して、強磁性体から成り磁化M111の向きが固定されている磁化固定層103が設けられている。図7の構成では、磁化固定層103の下層に反強磁性層102が設けられていることにより、この反強磁性層102の作用により磁化固定層103の磁化M111の向きが固定されている。
電子は2種類のスピン角運動量をもつ。仮に、これら2種類のスピン角運動量を、それぞれ上向き及び下向きと定義する。非磁性体内部では両者が同数であり、強磁性体内部では両者の数に差がある。
磁化固定層103を通過した電子は、スピン偏極しており、スピン角運動量の上向きと下向きの数に差が生じている。
非磁性層104の厚さが充分に薄く、このスピン偏極が緩和して通常の非磁性体における非偏極(上向きと下向きが同数)状態になる前に、他方の磁性体である記憶層105に達すると、磁化固定層103及び記憶層105の磁気モーメントの向きが反平行状態にあって、スピン偏極度の符号が逆になっていることにより、系のエネルギーを下げるために一部の電子は反転、即ちスピン角運動量の向きを変えさせられる。このとき、系の全角運動量は保存されなくてはならないため、向きを変えた電子による角運動量変化の合計と等価な反作用が、記憶層105の磁気モーメントにも与えられる。
ただし、この平行状態から反平行状態へ反転させる場合に必要な電流量は、反平行状態から平行状態へと反転させる場合よりも多くなる。
具体的には、記憶素子110に概一定電圧を印加して、その際に流れる電流の大小を検出することにより、情報の読み出しを行うことができる。
また、図7において、記憶層105から磁化固定層103に向けて電子を移動させる電流を正極性の電流であると規定する。このとき、正極性の電流を流すと、電子が記憶層105から磁化固定層103に向けて移動するので、前述したように、磁化固定層103の磁化M111と記憶層105の磁化M112とが反平行の向きになり、記憶素子110が高抵抗状態になる。
従って、「1」情報(低抵抗状態)を書き込む電流は負極性、0情報(高抵抗状態)を書き込む電流は正極性になる。
図8において、それぞれ1情報又は0情報を書き込む際に必要となる電流+Iw、−Iwの分布と平均値とを示している。
また、Ir0,Ir1は読み出し時に流す電流の分布及び平均値であり、電流量の少ないIr0が高抵抗状態(0情報)の読み出しに対応し、電流量の多いIr1が低抵抗状態(1情報)の読み出しに対応する。Icは読み出しのための参照セル(オペアンプが比較のために使用する参照電流を発生するセル)に流れる電流であり、ΔIは抵抗変化に対応する読み出し時の差電流を示している。
ここで、外部磁界が書き込み電流に与える影響を図9に示す。図9において、横軸は記憶層の磁気異方性Hkで規格化した外部磁界Hext、縦軸は同じく規格化した書き込み電流Icである。
図9より、外部磁界がない(Hext=0)ときに、正負両極性の書き込み電流の絶対値が等しくなっているとしても、外部磁界Hextがかかると正負両極性の書き込み電流の絶対値が異なってくることがわかる。
このため、一方の極性で記録に充分な飽和電流を保証しようとすると、トランジスタのサイズが大きくなってしまい、高密度化を阻害する要因となり得る。
これにより、メモリセルの選択トランジスタのゲート幅を小さくして、メモリセルのサイズを小さくすることが可能になる。
従って、記憶素子等その他の部分の材料や回路構成を大きく変更しなくても、選択トランジスタの大きさを必要最小限に抑えることが可能になる。
これにより、メモリの記憶容量の増大やメモリの小型化を図ることができる。
以下の説明でも、前述したように、低抵抗状態を「1」情報、高抵抗状態を「0」情報、とそれぞれ規定し、また、記憶素子の上層から下層に向けて電子を移動させる電流を、正極性の電流である、と規定する。
図4に示すトランスファゲート50は、NMOSトランジスタTn及びPMOSトランジスタTpの2つのトランジスタが、ソース同士、ドレイン同士を共通に接続されて成る。また、NMOSトランジスタTnのゲートは図中上側のワード線WL1に接続され、PMOSトランジスタTpのゲートは図中下側のワード線WL2に接続されている。
図中上側のワード線WL1には、制御信号SCが直接入力される。
図中下側のワード線WL2にはインバータINVが接続され、このインバータINVに制御信号SCが入力される。これにより、ワード線WL2には制御信号SCの反転信号が入力されることになる。
そして、2つのトランジスタTn,Tpの例えばソースが、記憶素子51の一端に接続され、記憶素子51の他端は第1の配線(ビット線BL)に接続されている。また、2つのトランジスタTn,Tpの例えばドレインが、第2の配線(センス線SL)に接続されている。図中R1,R2は配線抵抗を示している。
一方、制御信号SCを入力していないときには、NMOSトランジスタTn及びPMOSトランジスタTpがオフ状態になり、ソース・ドレイン間に電流が流れないことから、記憶素子51にも電流が流れない。記憶素子51に電流が流れないので、この状態で、ビット線BL及びセンス線SLの電位差の極性を変更することができる。これにより、NMOSトランジスタTn及びPMOSトランジスタTpがオン状態になったときに、記憶素子51に流れる電流の極性を、反転することが可能になる。
NMOSトランジスタTnとPMOSトランジスタTpとをそれぞれ形成し、これら2つのトランジスタTn,Tpのソース同士及びドレイン同士を配線で接続して、トランスファゲート50を構成し、このトランスファゲート50に記憶素子51やアンプを接続して、図4に示す回路を作製した。そして、2つのトランジスタTn,Tpのゲート長を0.18μmとし、2つのトランジスタTn,Tpの各ゲート幅を変化させて、それぞれ試料を作製した。具体的には、PMOSトランジスタTpのゲート幅は、0.5μm・1μm・1.5μm・2μmの4通りとし、NMOSトランジスタTnのゲート幅は、0.5μm・1μm・1.5μmの3通りとし、合計12種類の試料を作製した。
そして、各試料について、Vddの大きさを2.5Vとして、ビット線BL及びセンス線SLに対して、一方にVddを印加し、他方に接地電位(0V)を印加して、それぞれの電圧極性、即ちそれぞれの電流極性における、飽和電流量をそれぞれ測定した。測定結果を図5に示す。
図5の縦軸は飽和電流(mA)であり、横軸(PMOS幅)はPMOSトランジスタTpのゲート幅(μm)である。
即ち、トランスファゲート50の2つのトランジスタTn,Tpを通過させられる最大電流値が非対称である。
+−両極性の電流とも、PMOSトランジスタTpのゲート幅(PMOS幅)が広いほど、またNMOSトランジスタTnのゲート幅(NMOS幅)が広いほど、飽和電流の絶対値が大きくなる。
ただし、+極性の電流では、NMOSトランジスタTnのゲート幅(NMOS幅)の変化の影響が大きく、−極性の電流では、PMOSトランジスタTpのゲート幅(PMOS幅)の変化の影響が大きい。
図5の範囲では、NMOS幅が0.5μmでPMOS幅が1μm以上の試料及びNMOS幅が1μmでPMOS幅が2μmの試料は−極性の方が飽和電流の絶対値が大きいが、他の試料はいずれも+極性の方が飽和電流の絶対値が大きい。
即ち、図8において絶対値が大きい方の記録電流の極性(+Iw)を、図5の飽和電流の大きい方の極性(例えば、NMOS幅1μmでPMOS幅0.5μmの場合には+側)と一致させる。
本発明の一実施の形態として、メモリの概略構成図(断面図)を図1に示す。この図1は、メモリ(記憶装置)を構成する1つのメモリセルの断面図を示している。
このメモリは、磁化状態で情報を保持することができる記憶素子10により、メモリセルが構成されている。
この記憶素子10は、スピントランスファにより磁化の向きが反転する強磁性層から成る記憶層を有する。
このうち、ゲート電極14は、図1とは別の断面にあるワード線WL(図2参照)に接続される。ドレイン領域12は、コンタクト層15D、第1層の配線層16A、埋め込み金属層17を介して、第2層の配線層16Bから成るセンス線SLに接続されている。ソース領域13は、コンタクト層15S、第1層の配線層16A、第2層の配線層16B,第3層の配線層16C及び各配線層16A,16B,16Cの間の埋め込み金属層17を介して、記憶素子10に接続されている。
そして、記憶素子10は、その上の第4層の配線層18から成るビット線BLに接続されている。
なお、ドレイン領域12を、例えば2つの選択用トランジスタに共通して形成することにより、センス線SLを2個のメモリセルに共通とすることが可能になる。
図2A及び図2Bに示すように、選択用トランジスタは、NMOSトランジスタ19N及びPMOSトランジスタ19Pを、ソース同士及びドレイン同士で、それぞれ第1層の配線層16Aを介して電気的に接続することによって、構成されている。
これにより、これらNMOSトランジスタ19N及びPMOSトランジスタ19Pから、所謂トランスファゲートが構成される。
そして、このトランスファゲートにより、記憶素子10に電流を流したり、記憶素子10に電流が流れないようにしたり、とスイッチングすることができる。
NMOSトランジスタ19Nのゲート電極14は、コンタクト層15Gを介してワード線WL1に接続されている。PMOSトランジスタ19Pのゲート電極14は、コンタクト層15Gを介して、第1層の配線層16Aにより形成されたワード線WL2に接続されている。記憶素子10に流す電流のオン・オフに対応して、NMOSトランジスタ19N側のワード線WL1と、PMOSトランジスタ19P側のワード線WL2とには、図4に示したと同様に、一方に制御信号SCが供給され、他方には同じ制御信号SCをインバータINVに通した制御信号が供給される。
この記憶素子10は、下層から、下地層1、記憶層2、非磁性層3、磁化固定層4、反強磁性層5、キャップ層6の順に、各層が積層されてなる。
即ち、記憶層2の磁化M2の向きが、磁化固定層4の磁化M1の向き(右向き)に対して、平行(右向き)の場合には電気抵抗が低くなり、反平行(左向き)の場合には電気抵抗が高くなることから、磁気抵抗効果を利用して、記憶層2の磁化M2の向きを検出することができる。
反強磁性層5の材料としては、鉄、ニッケル、白金、イリジウム、ロジウム等の金属元素とマンガンとの合金、コバルトやニッケルの酸化物等が使用できる。
このように、電流極性を対応させることにより、記憶素子に情報を記録するために、より多くの電流を必要とする電流極性(図8における+の電流極性)と、選択トランジスタに、より多くの飽和電流を流すことのできる電流極性(図5における+の電流極性)とが一致することから、前述したように、メモリセルの選択トランジスタのゲート幅を小さくして、メモリセルのサイズを小さくすることが可能になる。
これにより、例えば、トランスファゲートを構成するNMOSトランジスタ19Nのゲート幅(NMOS幅)を1μm、PMOSトランジスタ19Pのゲート幅(PMOS幅)を0.5μmと設定することができる。
そして、この設定で充分な記録電流を発生させることが可能である。
図3に示す記憶素子10は、磁化固定層4よりも記憶層2が下層にあるため、記憶素子10に対して、下層から上層(記憶層2から磁化固定層4)へ向けて電子を流す、即ち電流を上層から下層に流す方が、磁化固定層4及び記憶層2の磁化M1,M2の向きを互いに反平行とするので大きい電流を必要とする。従って、この上層から下層に流す電流が図8の+Iwとなる。
また、図5における+の電流極性は、例えば、記憶素子10側のビット線BLに正極性のハイレベルの電位を、トランジスタ側のセンス線SLに正極性のローレベルの電位を印加して、電子をセンス線SLからビット線BLに流す、即ち電流をビット線BLからセンス線SLに流すようにした場合を示している。このとき、下層のトランジスタから上層の記憶素子10へ電子が流れるため、記憶素子10内も下層から上層に電子が流れることになる。
従って、図1の構成のメモリセルにおいて、記憶素子10の層構成を図3に示すように磁化固定層4よりも記憶層2が下層にある構成とすれば、図5における+の電流極性及び図8における+の電流極性が同一の電流極性に対応し、情報の記録に多くの電流を必要とする電流極性の飽和電流が大きくなる。
なお、記憶素子の層構成が磁化固定層よりも記憶層が上層にある場合には、逆に、下層のトランジスタから上層の記憶素子へ電流が流れる、即ち上層の記憶素子から下層のトランジスタへ電子が流れるように、ビット線BL及びセンス線SLに印加する電位を選定すれば、同様の効果が得られる。
図6A及び図6Bに示すように、この比較例のデバイスでは、充分な記録電流を確保するために、例えば、トランスファゲートを構成するNMOSトランジスタ19Nのゲート幅(NMOS幅)を1μm、PMOSトランジスタ19Pのゲート幅(PMOS幅)は1.5μmと設定している。
これにより、記憶素子10等、メモリセルのその他の部分の材料や回路構成を大きく変更しなくても、選択トランジスタ19N,19Pの大きさを必要最小限に抑えることが可能になる。
例えば、磁化固定層として、反強磁性層との積層によらず、単独で十分に大きな保磁力を有する強磁性材料を用いてもよい。
また、記憶層や磁化固定層を構成する磁性体層は、単層の磁性体層に限定されるものではなく、組成の異なる2層以上の磁性体層を直接積層したり、2層以上の磁性体層を非磁性層を介して積層した積層フェリ構造としたりすることも可能である。
Claims (1)
- 情報を磁性体の磁化状態により保持する記憶層を有し、
前記記憶層に対して、中間層を介して磁化固定層が設けられ、
積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子と、
選択トランジスタとを備えて各メモリセルが構成され、
記録のためにより多くの電流を必要とする極性と、前記選択トランジスタにより多くの飽和電流を流すことのできる極性とを一致させている
ことを特徴とするメモリ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004342583A JP4543901B2 (ja) | 2004-11-26 | 2004-11-26 | メモリ |
US11/248,812 US7200036B2 (en) | 2004-11-26 | 2005-10-11 | Memory including a transfer gate and a storage element |
KR1020050113439A KR101202098B1 (ko) | 2004-11-26 | 2005-11-25 | 메모리 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004342583A JP4543901B2 (ja) | 2004-11-26 | 2004-11-26 | メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006155719A true JP2006155719A (ja) | 2006-06-15 |
JP4543901B2 JP4543901B2 (ja) | 2010-09-15 |
Family
ID=36567213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004342583A Expired - Fee Related JP4543901B2 (ja) | 2004-11-26 | 2004-11-26 | メモリ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7200036B2 (ja) |
JP (1) | JP4543901B2 (ja) |
KR (1) | KR101202098B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013030241A (ja) * | 2011-07-27 | 2013-02-07 | Toppan Printing Co Ltd | 不揮発性メモリセルおよび不揮発性メモリ |
JP2013539151A (ja) * | 2010-09-28 | 2013-10-17 | クアルコム,インコーポレイテッド | 2ダイオードアクセスデバイスを有する抵抗ベースメモリ |
WO2016143383A1 (ja) * | 2015-03-09 | 2016-09-15 | ソニー株式会社 | メモリセルおよび記憶装置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008115291A2 (en) * | 2006-11-03 | 2008-09-25 | New York University | Electronic devices based on current induced magnetization dynamics in single magnetic layers |
US7974119B2 (en) * | 2008-07-10 | 2011-07-05 | Seagate Technology Llc | Transmission gate-based spin-transfer torque memory unit |
US7936580B2 (en) | 2008-10-20 | 2011-05-03 | Seagate Technology Llc | MRAM diode array and access method |
US9030867B2 (en) * | 2008-10-20 | 2015-05-12 | Seagate Technology Llc | Bipolar CMOS select device for resistive sense memory |
US7936583B2 (en) | 2008-10-30 | 2011-05-03 | Seagate Technology Llc | Variable resistive memory punchthrough access method |
US7876604B2 (en) * | 2008-11-05 | 2011-01-25 | Seagate Technology Llc | Stram with self-reference read scheme |
US7825478B2 (en) * | 2008-11-07 | 2010-11-02 | Seagate Technology Llc | Polarity dependent switch for resistive sense memory |
US8178864B2 (en) | 2008-11-18 | 2012-05-15 | Seagate Technology Llc | Asymmetric barrier diode |
US8203869B2 (en) | 2008-12-02 | 2012-06-19 | Seagate Technology Llc | Bit line charge accumulation sensing for resistive changing memory |
FR2942924B1 (fr) * | 2009-03-06 | 2011-06-24 | Thales Sa | Transposeur de frequences hyperfrequences a dimensions reduites |
US8159856B2 (en) | 2009-07-07 | 2012-04-17 | Seagate Technology Llc | Bipolar select device for resistive sense memory |
US8158964B2 (en) | 2009-07-13 | 2012-04-17 | Seagate Technology Llc | Schottky diode switch and memory units containing the same |
US8648426B2 (en) | 2010-12-17 | 2014-02-11 | Seagate Technology Llc | Tunneling transistors |
US10803922B2 (en) * | 2018-09-28 | 2020-10-13 | Micron Technology, Inc. | Apparatuses and methods for internal voltage generating circuits |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003025942A2 (fr) * | 2001-09-20 | 2003-03-27 | Centre National De La Recherche Scientifique | Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314167A (ja) * | 2001-04-16 | 2002-10-25 | Sony Corp | 巨大磁気抵抗効果素子、磁気抵抗効果型ヘッド、薄膜磁気メモリ、並びに薄膜磁気センサ |
JP3849460B2 (ja) * | 2001-05-29 | 2006-11-22 | ソニー株式会社 | 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド |
KR100450794B1 (ko) * | 2001-12-13 | 2004-10-01 | 삼성전자주식회사 | 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법 |
-
2004
- 2004-11-26 JP JP2004342583A patent/JP4543901B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-11 US US11/248,812 patent/US7200036B2/en active Active
- 2005-11-25 KR KR1020050113439A patent/KR101202098B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003025942A2 (fr) * | 2001-09-20 | 2003-03-27 | Centre National De La Recherche Scientifique | Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013539151A (ja) * | 2010-09-28 | 2013-10-17 | クアルコム,インコーポレイテッド | 2ダイオードアクセスデバイスを有する抵抗ベースメモリ |
US9224467B2 (en) | 2010-09-28 | 2015-12-29 | Qualcomm Incorporated | Resistance-based memory having two-diode access device |
JP2013030241A (ja) * | 2011-07-27 | 2013-02-07 | Toppan Printing Co Ltd | 不揮発性メモリセルおよび不揮発性メモリ |
WO2016143383A1 (ja) * | 2015-03-09 | 2016-09-15 | ソニー株式会社 | メモリセルおよび記憶装置 |
US10388346B2 (en) | 2015-03-09 | 2019-08-20 | Sony Corporation | Memory cell and array having device, P-type transistor and N-type transistor |
Also Published As
Publication number | Publication date |
---|---|
KR20060059209A (ko) | 2006-06-01 |
US20060114715A1 (en) | 2006-06-01 |
KR101202098B1 (ko) | 2012-11-16 |
US7200036B2 (en) | 2007-04-03 |
JP4543901B2 (ja) | 2010-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101202098B1 (ko) | 메모리 | |
JP4682585B2 (ja) | 記憶素子及びメモリ | |
TWI633542B (zh) | Magnetic memory | |
JP6280195B1 (ja) | 磁気メモリ | |
KR101357929B1 (ko) | 메모리 | |
JP4380707B2 (ja) | 記憶素子 | |
US7835210B2 (en) | Magnetic random access memory and data read method of the same | |
JP6069904B2 (ja) | 磁気抵抗メモリ | |
JP2008016503A (ja) | 記憶装置 | |
JP2008117930A (ja) | 記憶素子、メモリ | |
JP5472832B2 (ja) | 磁気メモリ | |
JP4438806B2 (ja) | メモリ | |
JP5356377B2 (ja) | 磁気メモリセル及び磁気ランダムアクセスメモリ | |
JP2004303837A (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
JP2008084950A (ja) | 記憶素子、メモリ | |
JPWO2009044609A1 (ja) | 磁気抵抗記憶素子、磁気抵抗記憶装置及び磁気抵抗記憶装置の動作方法 | |
JP2008211059A (ja) | 記憶素子、メモリ | |
JP2005129801A (ja) | 磁気記憶素子及び磁気メモリ | |
JP2012028798A (ja) | メモリ | |
JP2013115320A (ja) | 記憶素子、記憶装置 | |
JP2003077268A (ja) | 強磁性体メモリとそのフラッシング駆動方法 | |
JP2008205186A (ja) | 記憶素子、メモリ | |
JP2010021584A (ja) | 記憶素子、メモリ | |
JP2005135495A (ja) | 磁気メモリの記録方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100621 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4543901 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |