JP2006140567A - 積層型誘電体フィルタ - Google Patents

Abstract

【課題】 小型化が可能で、かつ通過特性に優れた積層型誘電体フィルタを得る。
【解決手段】 複数の誘電体シートを積層して一体化した積層体ブロック１４内に、互いに電磁結合した１対の１／４波長ストリップ線路型共振器が設けられた積層型誘電体フィルタであって、１対の１／４波長ストリップ線路型共振器が、同一平面に形成された先端短絡ストリップ線路からなる１対の共振電極１及び２と、共振電極１及び２の下方にそれぞれ対応して設けられる容量形成用電極３及び４と、共振電極１及び２及び容量形成用電極３及び４を接続するためこれらの間に設けられるビアホール導体部５及び６とから構成されており、容量形成用電極３及び４に入出力電極１０及び１１がそれぞれ接続されており、１対の共振電極１及び２の上方に、１／２波長相当のストリップ線路７が設けられていることを特徴としている。
【選択図】 図１

Description

本発明は、複数の誘電体シートを積層して一体化した積層体ブロック内に、共振器が形成された積層型誘電体フィルタに関するものである。

近年、携帯電話等の無線通信システムの多様化に伴い、積層型誘電体フィルタの小型化及び高性能化が要求されている。

特に、携帯電話機の高周波回路用バンドパスフィルタなどの受信フィルタにおいては、通過帯域の高周波側に急峻な減衰特性が要求される。

図１３は、従来の積層型誘電体フィルタを示す斜視図である。図１３に示す積層型誘電体フィルタは、複数の誘電体シートを積層して一体化した積層体ブロック２９内に、１／４波長ストリップ線路（ここで、１／４波長とは通過帯域の中心周波数での波長の１／４の長さに相当する波長のことである。）からなる第１及び第２の共振電極２１及び２２が設けられている。第１及び第２の共振電極２１及び２２の下方には、段間結合導体層２４が設けられている。段間結合導体層２４の下方には下部シールド電極２６が設けられている。

第１及び第２の共振電極２１及び２２の上方には、これらの電極と容量を形成するための容量形成用電極２３が設けられている。容量形成用電極２３の上には、上部シールド電極２５が設けられている。積層体ブロック２９の側面には、共振電極２１と接続された入出力電極２７、及び共振電極２２と接続された入出力電極２８が設けられている。

容量形成用電極２３は、積層体ブロック２９の背面に形成されるグランド電極に、第１，第２の共振電極２１，２２は、積層体ブロック２９の前面に形成されるグランド電極に、上部及び下部シールド電極２５，２６は、積層体ブロック２９の背面及び前面に形成されるグランド電極の両方に接続されている。

図１４は、図１３に示す従来の積層型誘電体フィルタの等価回路図である。図１４に示すように、第１及び第２の共振電極２１及び２２から形成される共振器は、ＬＣ並列共振器Ｌ１及びＬ２として図示されている。図１４に示すように、第１の共振電極から構成されるＬＣ並列共振器Ｌ１及び第２の共振電極から構成されるＬＣ並列共振器Ｌ２は相互に電磁結合している。共振電極２１の導体部２１ａからインダクタンスＬ_inが構成されており、共振電極２２の導体部２２ａからインダクタンスＬ_outが形成されている。第１の共振電極２１と段間結合導体層２４並びに第２の共振電極２２と段間結合導体層２４の間には、段間コンデンサＣＳが形成されている。また第１の共振電極２１と容量形成用電極２３の間、及び第２の共振電極２２と容量形成用電極２３の間に、コンデンサＣＲが形成されている。

図１５は、図１３に示す従来の積層型誘電体フィルタの周波数特性を示す図である。ここで、Ｓ₂₁は入出力電極２７（入力端子１）から入出力電極２８（出力端子２）への通過量であり、Ｓ₁₁は入出力電極２７（入力端子１）における反射量である。図１５に示すように、この従来の積層型誘電体フィルタは、２．４ＧＨｚ付近に通過帯域を有しているが、この通過帯域より高周波側の領域Ａに示す部分において通過量Ｓ₂₁が大きく、減衰が十分でないことがわかる。

特許文献１においては、４つの共振電極を同一平面に形成し、４段の１／４波長ストリップライン型共振器を有する積層型誘電体フィルタが提案されている。このような積層型誘電体フィルタでは、両脇の共振電極と、これらの共振電極にそれぞれ隣り合う共振電極とが近接し、電磁結合することにより、通過帯域の高周波側近傍に減衰極が形成され、急峻な減衰特性が実現される。

しかしながら、このような積層型誘電体フィルタにおいては、４段の１／４波長ストリップライン型共振器を設ける必要があるため、小型化することができないという問題があった。

特許文献２においては、ストリップライン導体層とストリップライン容量結合導体層をビアホールを介して結合することにより、ビアホール導体によって形成したインダクタンスとストリップライン容量結合導体層の容量とでＬＣ直列共振回路を構成し、高周波域に発生する共振ピークの位置をシフトさせ、これによって特定周波数の高調波成分を減衰させることが提案されている。しかしながら、このような方法によっても、積層型誘電体フィルタを小型化するため、複数のストリップライン導体層の間隔をさらに狭くした場合に、通過帯域近傍の高周波側における減衰が十分ではないという問題があった。
特開平１１−１９１７０２号公報 特開平１１−１９５９０１号公報

本発明の目的は、複数の誘電体シートを積層して一体化した積層体ブロック内に、互いに電磁結合した１対の１／４波長ストリップ線路型の共振器が設けられた積層型誘電体フィルタにおいて、小型化が可能で、かつ通過特性に優れた積層型誘電体フィルタを提供することにある。

本発明の積層型誘電体フィルタは、複数の誘電体シートを積層して一体化した積層体ブロック内に、互いに電磁結合した１対の１／４波長ストリップ線路型共振器が設けられた積層型誘電体フィルタであり、１対の１／４波長ストリップ線路型共振器が、同一平面内に形成された先端短絡ストリップ線路からなる１対の共振電極と、該共振電極の下方に対応して設けられる容量形成用電極と、共振電極及び容量形成用電極を接続するためこられの間に設けられるビアホール導体部とから構成され、容量形成用電極に入出力電極が接続されており、１対の共振電極の上方に１／２波長相当のストリップ線路が設けられていることを特徴としている。ここで、１／２波長とは通過帯域の中心周波数での波長の１／２の長さに相当する波長のことである。また、共振電極と上部シールド電極の間には、１／２波長相当ストリップ線路以外の電極は形成されていない。

本発明において、共振電極の上方に設けられている１／２波長相当のストリップ線路は、下方の共振電極から形成される共振器のそれぞれと電磁界結合する。このため、１／２波長相当のストリップ線路から構成される共振器により、通過帯域の高周波側である通過帯域の約２倍の周波数の領域に減衰極が形成される。このため、通過特性に優れたフィルタとすることができる。

また、本発明においては、１／４波長ストリップ線路型共振器を、共振電極と、容量形成用電極と、これらの間を接続するビアホール導体部とから構成しており、容量形成用電極に入出力電極が接続されている。このため、ストリップ線路の相互の容量結合の程度を変えることなく、ビアホール導体部によるインダクタンスの値を変えてＬＣ直列共振によるスプリアス共振のピークのシフトを制御することができる。従って、小型化または薄型化可能な通過帯域幅の広いバンドパスフィルタとすることができる。

また、本発明においては、入出力電極が、積層体ブロック内においてサイドビア導体として形成されていることが好ましい。また、入出力電極の最上部は、共振電極より低い位置となるように形成されていることが好ましい。本発明においては、サイドビア導体部を介して共振電極に接続されている容量形成用電極に入出力電極を接続しているので、積層体ブロックの内部にサイドビア導体として入出力電極を形成することができる。このため、積層体ブロックの外周面に入出力電極を形成する必要がなくなり、さらに小型化を図ることができる。

また、入出力電極の最上部が、共振電極より低い位置となるように入出力電極を形成することにより、共振電極を形成する面において、入出力電極を形成するスペースを設ける必要がなくなり、さらに小型化を図ることができる。

また、本発明においては、１／４波長ストリップ線路型共振器における共振電極の長さ（１／４波長ストリップ線路型共振器を形成する先端短絡ストリップ線路短絡面から最後尾までの長さ）をＸ、１／２波長相当のストリップ線路の長さを２Ｙ（ここで、１／２波長相当ストリップ線路の積層体長手方向の長さをＹとする。）としたとき、１．６≦２Ｙ／Ｘ≦２．０の関係を満足するように、１／２波長相当のストリップ線路が形成されていることが好ましい。２Ｙ／Ｘの値を１．６以上とすることにより、通過帯域の約２倍の周波数における減衰量を有効に高めることができる。また、２Ｙ／Ｘの値を２より大きくすると、１／２波長ストリップ線路を設けるためのスペースが大きくなり、小型化を十分に図れない場合がある。

本発明に従えば、小型化が可能で、かつ通過特性に優れた積層型誘電体フィルタとすることができる。

図１は、本発明の一実施例の積層型誘電体フィルタを示す斜視図である。図１に示す積層型誘電体フィルタは、複数の誘電体シートを積層して一体化した積層体ブロック１４内に導体層を形成することにより構成されたものである。誘電体シートの表面に導体層を形成し、導体層を形成した誘電体シートを積層して一体化することにより、図１に示すような積層型誘電体フィルタを作製することができる。

図１を参照して、積層体ブロック１４内には、１／４波長ストリップ線路からなる第１の共振電極１及び１／４波長ストリップ線路からなる第２の共振電極２が、同一平面内に形成されている。第１の共振電極１の下方には、第１の容量形成用電極３が設けられており、第２の共振電極２の下方には第２の容量形成用電極４が設けられている。第１の共振電極１と第１の容量形成用電極３の間には、ビアホール導体部５が設けられており、このビアホール導体部５により第１の共振電極と第１の容量形成用電極が接続されている。

同様に、第１の共振電極２と第２の容量形成用電極４の間に第２のビアホール導体部６が設けられており、この第２のビアホール導体部６により第２の共振電極２と第２の容量形成用電極４が接続されている。

入出力電極１０は、第１の容量形成用電極３と接続するように積層体ブロック１４内にサイドビア導体として形成されている。同様に入出力電極１１は、第２の容量形成用電極４と接続するように誘電体ブロック１４内にサイドビア導体として形成されている。

第１の容量形成用電極３及び第２の容量形成用電極４の下方には、下部シールド電極８が設けられている。

第１の共振電極１及び第２の共振電極２の上方には、１／２波長相当のストリップ線路７が設けられている。１／２波長相当のストリップ線路７の上方には、上部シールド電極９が設けられている。ここで、共振電極１及び２と上部シールド電極９との間には１／２波長相当のストリップ線路７以外の電極構造は形成されていない。

入力電極１０及び１１の一方を入力電極とすることができ、他方を出力電極とすることができる。また、積層体ブロック１４の側面１４ａ及び１４ｂには、図示しないグランド端子電極が形成されている。上部シールド電極９及び下部シールド電極８は、グランド端子電極に接続されており、共振電極１及び２は、グランド端子の一方に接続されている（図１では１４ｂ面に接続）。

図２は、図１に示す積層型誘電体フィルタの横方向断面図である。図２に示すように、入出力電極１０及び１１は、それぞれ第１の容量形成用電極３及び第２の容量形成用電極４に接続しているが、その最上部は、第１及び第２の共振電極１及び２の位置よりも低くなるように形成されている。

また、１／２波長相当のストリップ線路７は、第１及び第２の共振電極１及び２とそれぞれ重なり部分を有するように設けられている。

図３は、図１に示す積層型誘電体フィルタの縦方向断面図である。図３に示すように、入出力電極１０は積層体ブロック１４のほぼ中央に設けられている。図３には示されないが、入出力電極１１も積層体ブロック１４のほぼ中央に設けられている。

図３に示すＡ〜Ｇは、積層体ブロック１４を構成する各誘電体シートの表面に相当する部分を示している。積層体ブロック１４は、誘電体シートを積層して一体化したものであるので、このような表面は積層体ブロックにおいては認識できないものであるが、仮想面として表示している。

図４（ａ）は、図３に示す面Ａに相当する部分を示す平面図である。この部分には、積層型誘電体フィルタを識別するためのマーカー１４ｅが表示されている。

図４（ｂ）は、図３に示す面Ｂ及び面Ｆに相当する部分を示す平面図である。図４（ｂ）に示すように、下部シールド電極８及び上部シールド電極９の両端は、グランド端子電極１２及び１３にそれぞれ接続されている。

図４（ｃ）は、図３に示す面Ｃに相当する部分を示す平面図である。図４（ｃ）に示すように、１／２波長相当のストリップ線路７は、グランド端子電極１２及び１３に接続されていない。

図５（ｄ）は、図３に示す面Ｄに相当する部分を示す平面図である。図５（ｄ）に示すように、第１及び第２の共振電極の一端は積層体ブロックの側面に露出し、外部電極１３と接続されている。従って、共振電極１及び２を構成する１／４波長ストリップ線路は、先端短絡型のストリップ線路である。また、第１及び第２の共振電極１及び２の他方端は、やや領域が広くなっており、この広い領域の部分にビアホール導体部５及び６がそれぞれ形成されている。

図５（ｅ）は、図３に示す面Ｅに相当する部分を示す平面図である。図５（ｅ）に示すように、第１及び第２の容量形成用電極３及び４は、グランド端子電極１２及び１３に接続されていない。第１及び第２の容量形成用電極３及び４の他方端には、ビアホール導体部５及び６がそれぞれ接続している。また、第１の容量形成用電極３には、入出力電極１０が接続しており、第２の容量形成用電極４には、入出力電極１１が接続している。

図５（ｆ）は、図３に示す面Ｇに相当する部分を示す平面図である。図５（ｆ）に示すように、積層型誘電体フィルタの底部には、入出力電極１０及び１１並びにグランド端子電極１２及び１３が露出しており、この部分において基板に半田付け可能なようになっている。

図６は、図１に示す実施例の積層型誘電体フィルタの等価回路図である。図６において、共振電極１，２、容量形成用電極３，４及びビアホール導体部５，６からなる共振器は、ＬＣ並列共振器Ｌ１，Ｌ２として図示されている。これらの共振器は、Ｍで示すように互いに電磁結合している。図６に示すように、入出力電極１０，１１は、入力側においてインダクタンスＬ_inを、出力側においてＬ_outを構成している。

容量形成用電極３，４と下部シールド電極８との間にはコンデンサＣＲが形成されている。また共振電極１，２と１／２波長相当のストリップ線路７との間にコンデンサＣＳが構成されている。１／２波長相当のストリップ線路７と上部シールド電極９の間には、コンデンサＣ３が形成されている。

図６において、１／２波長相当のストリップ線路７から構成される共振回路（点線で囲った部分）は、ＬＣ並列共振器として示されており、この共振器は、第１の共振電極の共振器Ｌ１及び第２の共振電極の共振器Ｌ２とそれぞれＭで示すように電磁結合している。

図７は、本発明の実施例の積層型誘電体フィルタの周波数特性を示す図である。ここで、Ｓ₂₁は入力端子１（入出力電極１０）から出力端子２（入出力電極１１）への通過量であり、Ｓ₁₁は入力端子１（入出力電極１０）での反射量である。積層型誘電体フィルタとしては、１．６ｍｍ×０．８ｍｍサイズとし、通過帯域を２．４ＧＨｚとしている。

図７に示すように、通過帯域である２．４ＧＨｚの約２倍の周波数領域（４ＧＨｚ〜５．５ＧＨｚ）において、通過量Ｓ₂₁の値が急激に減衰しており（４ＧＨｚでは−５０ｄＢ以下）、減衰極が形成されていることがわかる。この減衰極の形成により、通過帯域の高周波側における通過を減衰させることができ、通過特性に優れたフィルタにすることができることがわかる。

図１０は、本発明における実施例において、１／４波長ストリップ線路型共振器における共振電極１，２の長さＸに対する１／２波長相当のストリップ線路７の積層体１４における長手方向の長さＹを変化させたときの周波数特性を示している。具体的には、１／４波長ストリップ線路型共振器における共振電極１，２の長さＸを１．５ｍｍとし、１／２波長相当のストリップ線路７の積層体１４における長手方向の長さを１．１ｍｍ、１．２ｍｍ、１．３ｍｍ、及び１．４ｍｍに変化させた。なお、１／４波長ストリップ線路型共振器における共振電極１，２の長さは、図８に示すＸとしており、１／２波長相当のストリップ線路７の積層体１４における長手方向の長さは図９に示すＹとしている。積層型誘電体フィルタのサイズは、上記と同様に１．６ｍｍ×０．８ｍｍとしており、誘電体の誘電率は９０としている。

図１０に示すように、通過帯域の約２倍の周波数である５ＧＨｚ付近での通過量Ｓ₂₁を−２５ｄＢ以下とするためには、１／２波長相当のストリップ線路７の積層体１４における長手方向の長さＹは１．２ｍｍ以上とすることが必要であることがわかる。また、２Ｙ／Ｘの値を２より大きくすると、１／２波長相当のストリップ線路７を設けるためのスペースとして大きなスペースが必要になる。このため、２Ｙ／Ｘの値は２以下であることが好ましい。

以上のことから、２Ｙ／Ｘの値が、１．６≦２Ｙ／Ｘ≦２．０の関係を満足するように、１／２波長相当のストリップ線路７が形成されていることが好ましいことがわかる。

図１１は、図３に示す１／２波長相当のストリップ線路７と、１／４波長ストリップ線路型共振器における第１及び第２の共振電極１及び２との間の距離Ｄを変化させたときの周波数特性を示してる。積層型誘電体フィルタのサイズは、上記と同様に１．６ｍｍ×０．８ｍｍとしており、誘電体の誘電率は９０としている。

図１１に示すように、Ｄが０．０３ｍｍ以下になると、通過帯域が広がり、リップルが発生していることがわかる。これは、１／２波長相当のストリップ線路７と、１／４波長ストリップ線路型共振器における共振電極１及び２との電磁結合が強すぎるためである。

また、Ｄが０．０６ｍｍ以上になると、２．４ＧＨｚにおいてＳ₂₁が−３ｄＢより小さくなり、挿入損失が大きくなることがわかる。これは、１／２波長相当のストリップ線路７と、１／４波長ストリップ線路型共振器における共振電極１及び２との電磁結合が弱すぎるためである。

以上のことから、誘電率が９０の場合は、Ｄとしては、０．０４ｍｍ以上０．０５ｍｍ以下であることが好ましいことがわかる。また、誘電率が６０である場合には、上記と同様にしてシミュレーションした結果、Ｄとしては０．０３ｍｍ以上、０．０５ｍｍ以下が好ましいことがわかった。

従って、一般にＤは０．０５ｍｍ以下が好ましいことがわかる。

図１２は、本発明の実施例における積層型誘電体フィルタを作製する際のプロセスを示すチャートである。図１２に示すように、まずグリーンシートを作製する。グリーンシートを作製する際には焼成時の厚み方向への収縮率を考慮しシート厚みを設定する。

次に、作製したグリーンシートを、例えば１００ｍｍ×１００ｍｍの大きさに切断する。

次に、各グリーンシートの必要な箇所に、ビアホールを形成する。ビアホールは、例えばＮＣパンチャーなどを使用して形成する。

次に、形成したビアホールに、Ａｇペーストなどを用いて導体を埋め込む。

次に、グリーンシートの表面にスクリーン印刷等により配線を印刷する。配線を印刷したグリーンシートを積層し、静水圧プレスなどの方法によりプレスした後切断する。切断は、ダイシングソーなどを用いて切断し、デバイスサイズの大きさに切断する。

次に、スクリーン印刷などの方法によりデバイスサイズの積層体の上に外部電極を形成する。

次に、箱型電気炉等の中に入れることにより焼成する。焼成は、例えば９００℃、５時間程度の焼成を行う。

図１２に示すプロセスは、製造プロセスの一例を示すものであり、本発明の積層型誘電体フィルタは、このような製造プロセスに限定されるものではない。

本発明の一実施例の積層型誘電体フィルタを示す斜視図。 本発明の一実施例の積層型誘電体フィルタを示す横方向断面図。 本発明の一実施例の積層型誘電体フィルタを示す縦方向断面図。 図３に示す面Ａ（ａ）、面Ｂ及び面Ｆ（ｂ）、及び面Ｃ（ｃ）に相当する部分を示す平面図。 図３に示す面Ｄ（ｄ）、面Ｅ（ｅ）、及び面Ｇ（ｆ）に相当する部分を示す平面図。 図１に示す実施例の積層型誘電体フィルタの等価回路図。 本発明の実施例の積層型誘電体フィルタの周波数特性を示す図。 １／４波長ストリップ線路型共振器における共振電極の長さＸを示す平面図。 １／２波長相当のストリップ線路の積層体の長手方向の長さＹを示す図。 １／２波長相当のストリップ線路の積層体の長手方向の長さＹを変化させたときの周波数特性を示す図。 １／２波長相当のストリップ線路と第１及び第２の共振電極との間の距離Ｄを変化させたときの周波数特性を示す図。 本発明の実施例における積層型誘電体フィルタを作製するプロセスを示す図。 従来の積層型誘電体フィルタを示す斜視図。 図１３に示す従来の積層型誘電体フィルタの等価回路図。 図１３に示す従来の積層型誘電体フィルタの周波数特性を示す図。

符号の説明

１，２…１／４波長ストリップ線路からなる共振電極
３，４…容量形成用電極
５，６…ビアホール導体部
７…１／２波長相当のストリップ線路
８…下部シールド電極
９…上部シールド電極
１０，１１…入出力電極
１２，１３…グランド端子電極
１４…積層体ブロック
１４ａ〜１４ｄ…積層体ブロックの側面

Claims (3)

1. 複数の誘電体シートを積層して一体化した積層体ブロック内に、互いに電磁結合した１対の１／４波長ストリップ線路型共振器が設けられた積層型誘電体フィルタであって、
   前記１対の１／４波長ストリップ線路型共振器が、同一平面内に形成された先端短絡ストリップ線路からなる１対の共振電極と、前記共振電極の下方にそれぞれ対応して設けられる容量形成用電極と、前記共振電極及び前記容量形成用電極を接続するためこれらの間に設けられるビアホール導体部とから構成され、前記容量形成用電極に入出力電極が接続されており、
   前記１対の共振電極の上方に１／２波長相当のストリップ線路が設けられていることを特徴とする積層型誘電体フィルタ。
2. 前記積層体ブロック内に前記入出力電極がサイドビア導体として形成されており、前記入出力電極の最上部が前記共振電極より低い位置となるように前記入出力電極が形成されていることを特徴とする請求項１に記載の積層型誘電体フィルタ。
3. 前記１／４波長ストリップ線路型共振器の共振器長をＸ、前記１／２波長相当のストリップ線路の長さを２Ｙとしたとき、
   １．６≦２Ｙ／Ｘ≦２．０
   の関係を満足するように、前記１／２波長相当のストリップ線路が形成されていることを特徴とする請求項１または２に記載の積層型誘電体フィルタ。
   

Images