JP2006135045A - Polishing apparatus and method for manufacturing semiconductor device - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To ensure high reliability wiring connection by stabilizing voltage application from an electrode, and to attain in-plane uniformity of wafer by preventing a polishing residue of a Cu film. <P>SOLUTION: The polishing apparatus is provided with a carrier 510 for holding a wafer 300; a polishing pad 530 which is provided opposite to the carrier 510 to electropolish the wafer 300; and an electrode sheet 570 which is arranged opposite to the polishing pad 530, namely on the opposite side of the carrier 510, and becomes a cathode electrode to be electrically energized between the polishing pad 530 and itself, while the polishing pad 530 is used as an anode electrode. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、研磨装置及び半導体装置の製造方法に係り、特に、Ｃｕ（銅）配線を用いた半導体装置の製造方法及びかかる半導体装置の製造に用いる電解研磨装置に関するものである。   The present invention relates to a polishing apparatus and a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device using Cu (copper) wiring and an electropolishing apparatus used for manufacturing the semiconductor device.

近年、半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。化学機械研磨（ケミカル・メカニカル・ポリッシング：ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法もその一つであり、ＬＳＩ製造工程、特に多層配線形成工程における層間絶縁膜の平坦化、金属プラグ形成、或いは埋め込み工程において頻繁に利用されている技術である（例えば、特許文献１参照）。   In recent years, new microfabrication techniques have been developed along with higher integration and higher performance of semiconductor integrated circuits (LSIs). The chemical mechanical polishing (CMP) method is one of them, and is frequently used in the LSI manufacturing process, particularly in the flattening of the interlayer insulating film, the formation of the metal plug, or the embedding process in the multilayer wiring forming process. (See, for example, Patent Document 1).

特に、最近はＬＳＩの高速性能化を達成するために、配線技術を従来のアルミ（Ａｌ）合金から低抵抗のＣｕ或いはＣｕ合金（以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜をＣＭＰにより除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている（例えば、特許文献２参照）。Ｃｕ膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数１００ｎｍ程度の厚さ（例えば、３００ｎｍ〜１０００ｎｍ）の積層膜で形成されることが一般的である。   In particular, recently, in order to achieve high-speed performance of LSIs, there has been a movement to replace the wiring technology from conventional aluminum (Al) alloy to low resistance Cu or Cu alloy (hereinafter collectively referred to as Cu). . Since Cu is difficult to finely process by the dry etching method frequently used in the formation of Al alloy wiring, Cu film is deposited on the insulating film subjected to the groove processing, and other than the portion embedded in the groove A so-called damascene method in which the Cu film is removed by CMP to form a buried wiring is mainly employed (see, for example, Patent Document 2). In general, the Cu film is formed as a laminated film having a thickness of about several hundred nm (for example, 300 nm to 1000 nm) by electrolytic plating after forming a thin seed layer by sputtering or the like.

さらに、最近は層間絶縁膜として比誘電率の低いｌｏｗ−ｋ膜を用いることが検討されている。すなわち、比誘電率ｋが、約４．２のシリコン酸化膜（ＳｉＯ_２膜）から比誘電率ｋが例えば３．５以下のｌｏｗ−ｋ膜を用いることにより、配線間の寄生容量を低減することが試みられている。また、比誘電率ｋが２．５以下のｌｏｗ−ｋ膜材料の開発も進められており、これらは材料中に空孔が入ったポーラス材料となっているものが多い。このようなｌｏｗ−ｋ膜（若しくはポーラスｌｏｗ−ｋ膜）とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法は次のようなものである。 Furthermore, recently, it has been studied to use a low-k film having a low relative dielectric constant as an interlayer insulating film. That is, by using a low-k film having a relative dielectric constant k of 3.5 or less from a silicon oxide film (SiO ₂ film) having a relative dielectric constant k of about 4.2, the parasitic capacitance between wirings is reduced. It has been tried. In addition, low-k film materials having a relative dielectric constant k of 2.5 or less have been developed, and many of these materials are porous materials having pores in the material. A method of manufacturing a semiconductor device having a multilayer wiring structure in which such a low-k film (or porous low-k film) and a Cu wiring are combined is as follows.

図１２は、従来のｌｏｗ−ｋ膜とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法を示す工程断面図である。
図１２では、デバイス部分等の形成方法は省略している。
図１２（ａ）において、シリコン基板による基体２００上に化学気相成長（ＣＶＤ）等の方法により第１の絶縁膜２２１を成膜する。
図１２（ｂ）において、フォトリソグラフィ工程及びエッチング工程により、Ｃｕ金属配線或いはＣｕコンタクトプラグを形成するための溝構造（開口部Ｈ）を第１の絶縁膜２２１に形成する。
図１２（ｃ）において、第１の絶縁膜２２１上にバリアメタル膜２４０、Ｃｕシード膜及びＣｕ膜２６０をかかる順序で形成して、１５０℃から４００℃の温度で約３０分間アニール処理する。
図１２（ｄ）において、Ｃｕ膜２６０とバリアメタル膜２４０をＣＭＰにより除去することにより、溝である開口部ＨにＣｕ配線を形成する。
図１２（ｅ）において、前記Ｃｕ膜２６０表面に還元性プラズマ処理を施した後に第２の絶縁膜２８１を成膜する。
さらに、多層Ｃｕ配線を形成する場合は、これらの工程を繰り返して積層していくのが一般的である。ここで、第１の絶縁膜２２１と第２の絶縁膜２８１の大半がｌｏｗ−ｋ膜となる。 FIG. 12 is a process sectional view showing a method of manufacturing a semiconductor device having a multilayer wiring structure in which a conventional low-k film and a Cu wiring are combined.
In FIG. 12, a method for forming a device portion or the like is omitted.
In FIG. 12A, a first insulating film 221 is formed on a substrate 200 made of a silicon substrate by a method such as chemical vapor deposition (CVD).
In FIG. 12B, a groove structure (opening H) for forming a Cu metal wiring or a Cu contact plug is formed in the first insulating film 221 by a photolithography process and an etching process.
In FIG. 12C, a barrier metal film 240, a Cu seed film, and a Cu film 260 are formed in this order on the first insulating film 221, and annealed at a temperature of 150 ° C. to 400 ° C. for about 30 minutes.
In FIG. 12D, the Cu film 260 and the barrier metal film 240 are removed by CMP to form a Cu wiring in the opening H that is a groove.
In FIG. 12E, after the reducing plasma treatment is performed on the surface of the Cu film 260, the second insulating film 281 is formed.
Furthermore, when forming multilayer Cu wiring, it is common to repeat these processes and to laminate. Here, most of the first insulating film 221 and the second insulating film 281 are low-k films.

前記ＣＭＰに関し、テーブル（ＣＭＰプラテン）の中心を軸に回転するロータリ方式のＣＭＰ装置に関する技術（例えば、特許文献３参照）、特に、ロータリ方式のＣＭＰ装置の中で電解研磨に関する技術が特許文献４〜６に開示されている。   Regarding the CMP, a technique related to a rotary CMP apparatus that rotates around the center of a table (CMP platen) (see, for example, Patent Document 3), and in particular, a technique related to electrolytic polishing in a rotary CMP apparatus is disclosed in Patent Document 4. -6.

また、ＣＭＰプラテンがプラテンの中心から偏芯した位置を軸に回転する、いわゆる回転及びオービタル運動するオービタル方式のＣＭＰ装置に関する技術が特許文献７に開示されている。
米国特許番号４９４４８３６ 特開平２−２７８８２２号公報 特開２００１−１８５５１５号公報 特開２００２−９３７６１号公報 特開２００１−７７１１７号公報 特開２００３−３４７２４３号公報 特開平１１−２３９９６１号公報 Further, Patent Document 7 discloses a technique related to an orbital CMP apparatus in which a CMP platen rotates around a position eccentric from the center of the platen, that is, so-called rotation and orbital motion.
US Pat. No. 4,944,836 JP-A-2-278822 JP 2001-185515 A JP 2002-93761 A JP 2001-77117 A JP 2003-347243 A JP 11-239961 A

図１３は、ＣＭＰを用いた研磨工程時の半導体装置の断面例を示す図である。
図１３では、図１２における第１の絶縁膜は、下地ＣＶＤ膜となるＳｉＣ膜２１２とｌｏｗ−ｋ膜２２０とキャップＣＶＤ膜となるＳｉＯ_２膜２２２とにより構成される。
図１３において、図１２に示す前述の方法によってｌｏｗ−ｋ膜２２０を基体２００となるシリコンウエハ上に形成しても、ｌｏｗ−ｋ膜２２０はＳｉＯ_２膜２２２と比較して機械的強度が弱いため、ＣＭＰの研磨荷重Ｐによって構造的な破壊が起こったり、キャップＣＶＤ膜となるＳｉＯ_２膜２２２がｌｏｗ−ｋ膜２２０から剥離する問題があった。もしくはｌｏｗ−ｋ膜２２０と下地ＣＶＤ膜となるＳｉＣ膜２１２の界面で剥離する問題があった。特にヤング率や硬度が低いｌｏｗ−ｋ材料や、キャップＣＶＤ膜とｌｏｗ−ｋ膜の接着強度が低い材料でこの問題が頻発した。
従来はこのようなｌｏｗ−ｋ膜の剥離を抑制するために、ＣＭＰの研磨荷重を下げることで対処していた。しかし、研磨荷重を下げると研磨速度も低下するという問題があった。そのために、従来は安定した研磨速度とウエハ面内均一性を得るために６．９×１０^３Ｐａ（１ｐｓｉ）以上の研磨荷重でＣＭＰを行うことが一般的であった。この問題が、層間絶縁膜としてｌｏｗ−ｋ材を、配線としてＣｕを用いるｌｏｗ−ｋ／Ｃｕ配線開発の大きな問題となっていた。 FIG. 13 is a diagram illustrating a cross-sectional example of a semiconductor device during a polishing process using CMP.
In FIG. 13, the first insulating film in FIG. 12 includes an SiC film 212 that serves as a base CVD film, a low-k film 220, and an SiO ₂ film 222 that serves as a cap CVD film.
In FIG. 13, even if the low-k film 220 is formed on the silicon wafer to be the base 200 by the above-described method shown in FIG. 12, the low-k film 220 has a lower mechanical strength than the SiO ₂ film 222. Therefore, there has been a problem that structural breakdown occurs due to the polishing load P of CMP, and the SiO ₂ film 222 that becomes the cap CVD film peels from the low-k film 220. Alternatively, there is a problem that peeling occurs at the interface between the low-k film 220 and the SiC film 212 serving as a base CVD film. In particular, this problem frequently occurred in a low-k material having a low Young's modulus and hardness and a material having a low adhesive strength between the cap CVD film and the low-k film.
Conventionally, in order to suppress such peeling of the low-k film, it has been dealt with by reducing the polishing load of CMP. However, when the polishing load is lowered, there is a problem that the polishing rate is also reduced. Therefore, conventionally, in order to obtain a stable polishing rate and uniformity within a wafer surface, it is common to perform CMP with a polishing load of 6.9 × 10 ³ Pa (1 psi) or more. This problem has been a big problem in the development of low-k / Cu wiring using a low-k material as an interlayer insulating film and Cu as a wiring.

この問題を解決するために電解研磨を併用したロータリ型ＣＭＰも開発を試みている。
図１４は、ロータリ型ＣＭＰ装置の概念図である。
図１４に示すロータリ型のＣＭＰ装置において、プラテン６２０上に配置された対向電極６７０と研磨パッド６３０上に、研磨面を下に向けて基板となるウエハ３００をキャリア６１０が保持する。キャリア６１０を図に示すように中心を軸に回転することでウエハ３００を回転させ、プラテン６２０も中心を軸に回転させる。そして、研磨パッド６３０上に電解研磨液６６０を供給ノズル６５０から供給する。その際、ウエハ３００上に成膜されたＣｕ膜とＣＭＰプラテン６２０上の対向電極６７０間に電圧を印加して電解研磨を行う。また、プラテン６２０は回転するため、外部の電源装置から電圧を印加するためには、可動式電極を接点６４０とする必要があった。ここで、図１４に示したように、ウエハ３００とプラテン６２０は同時に回転するために、それぞれ接点が常時接続していることができず、それぞれの電極からの電圧印加が安定しないという問題があった。さらに、特に、回転するプラテン６２０から飛び散る電解研磨液６６０の濡れから電極となる接点６４０を保護することが難しく、電解研磨液６６０による腐食等が発生する問題があった。このような状態の中、信頼性の高い配線接続を行うことが困難であった。さらに、研磨パッドの面積に対するウエハの面積が小さく、研磨の効率が悪いという問題があった。 In order to solve this problem, a rotary type CMP using electropolishing is also being developed.
FIG. 14 is a conceptual diagram of a rotary type CMP apparatus.
In the rotary CMP apparatus shown in FIG. 14, a carrier 610 holds a wafer 300 serving as a substrate with the polishing surface facing down on the counter electrode 670 and the polishing pad 630 disposed on the platen 620. As shown in the figure, the carrier 610 is rotated about the center to rotate the wafer 300, and the platen 620 is also rotated about the center. Then, the electrolytic polishing liquid 660 is supplied from the supply nozzle 650 onto the polishing pad 630. At that time, electropolishing is performed by applying a voltage between the Cu film formed on the wafer 300 and the counter electrode 670 on the CMP platen 620. In addition, since the platen 620 rotates, it is necessary to use the movable electrode as the contact 640 in order to apply a voltage from an external power supply device. Here, as shown in FIG. 14, since the wafer 300 and the platen 620 rotate at the same time, the respective contacts cannot always be connected, and the voltage application from each electrode is not stable. It was. Furthermore, in particular, it is difficult to protect the contact 640 serving as an electrode from the wetness of the electrolytic polishing liquid 660 scattered from the rotating platen 620, and there is a problem that corrosion due to the electrolytic polishing liquid 660 occurs. In such a state, it is difficult to perform highly reliable wiring connection. Furthermore, there is a problem that the area of the wafer is small with respect to the area of the polishing pad, and polishing efficiency is poor.

さらに、Ｃｕ膜を研磨する最終段階において、研磨残りが発生するという問題があった。
図１５は、研磨残りが発生する様子を説明するための図である。
図１５（ｂ）に示すように、通常、接点は、ウエハ３００上に成膜されたＣｕ膜の外周部において接続される。したがって、図１５（ａ）（ｂ）に示すように、ウエハ３００上に島状（アイランド型）に残ったＣｕ膜に対しては、接点が接続された外周部と通電できず、その結果、電解研磨ができない。したがって、かかるアイランド型のＣｕ膜の研磨残りが発生するという問題があった。 Furthermore, there is a problem that polishing residue occurs in the final stage of polishing the Cu film.
FIG. 15 is a diagram for explaining how polishing residue occurs.
As shown in FIG. 15B, the contact is normally connected at the outer peripheral portion of the Cu film formed on the wafer 300. Accordingly, as shown in FIGS. 15A and 15B, the Cu film remaining in an island shape (island type) on the wafer 300 cannot be energized with the outer peripheral portion to which the contact is connected, and as a result, Electropolishing is not possible. Therefore, there has been a problem that such an island type Cu film is left unpolished.

本発明は、かかる問題点を克服し、電極からの電圧印加を安定させ、信頼性の高い配線接続を行い、さらには、Ｃｕ膜の研磨残りを防止してウエハ面内均一性を得ることを目的とする。   The present invention overcomes such problems, stabilizes the voltage application from the electrodes, performs highly reliable wiring connection, and further prevents the polishing residue of the Cu film to obtain wafer in-plane uniformity. Objective.

本発明の電解研磨装置は、
基板を保持する保持部と、
前記保持部と対向して設けられ、前記基板を電解研磨する研磨パッドと、
前記研磨パッドと対向して前記保持部とは反対側に配置され、前記研磨パッドをアノード電極として前記研磨パッドとの間で通電されるカソード電極と、
を備えたことを特徴とする。 The electropolishing apparatus of the present invention is
A holding unit for holding the substrate;
A polishing pad provided opposite to the holding portion and for electropolishing the substrate;
A cathode electrode facing the polishing pad and disposed on the opposite side of the holding portion, and being energized between the polishing pad using the polishing pad as an anode electrode;
It is provided with.

アノード電極となる前記研磨パッドと、前記保持部と反対側に対向して設けられたカソード電極とに通電することで、電解研磨する場合に、研磨パッド自体を前記基板の被電解研磨面に接触させて前記基板の被電解研磨面をアノード電極化させる。その結果、前記基板とカソード電極との間で電場を形成することができる。よって、電解研磨を行なうことができる。電解研磨を行なうことができるので、研磨荷重を下げることができる。さらに、前記基板の外周部に接点を設けずに、研磨パッド自体を前記基板の被電解研磨面に接触させることで、被電解研磨領域がアイランド状に残った場合でも被電解研磨領域に通電させることができる。   When conducting electropolishing by energizing the polishing pad to be the anode electrode and the cathode electrode provided opposite to the holding portion, the polishing pad itself contacts the electropolished surface of the substrate. Thus, the electropolished surface of the substrate is made into an anode electrode. As a result, an electric field can be formed between the substrate and the cathode electrode. Therefore, electrolytic polishing can be performed. Since electrolytic polishing can be performed, the polishing load can be reduced. In addition, the polishing pad itself is brought into contact with the electropolishing surface of the substrate without providing a contact point on the outer peripheral portion of the substrate, thereby energizing the electropolishing region even when the electropolishing region remains in an island shape. be able to.

そして、本発明における前記電解研磨装置は、さらに、アノード電極となる前記研磨パッドと前記カソード電極とにより挟持される絶縁板を備え、
前記カソード電極と前記絶縁板と前記研磨パッドとには、前記カソード電極側から前記研磨パッド側に向かって電解研磨液を供給する貫通する供給孔が設けられていることを特徴とする。 The electropolishing apparatus according to the present invention further includes an insulating plate sandwiched between the polishing pad serving as an anode electrode and the cathode electrode,
The cathode electrode, the insulating plate, and the polishing pad are provided with a supply hole that penetrates the electrolytic polishing liquid from the cathode electrode side toward the polishing pad side.

前記供給孔が設けられていることにより、前記研磨パッドから電解研磨液が基板表面に供給される。そして、基板面との間で電場が形成された前記カソード電極には、基板面で電解研磨された研磨金属が付着する。   By providing the supply hole, the electrolytic polishing liquid is supplied from the polishing pad to the substrate surface. Then, the cathode electrode in which an electric field is formed between the substrate surface and the polishing metal electrolytically polished on the substrate surface adheres.

さらに、本発明における前記カソード電極と前記研磨パッドとは、オービタル運動をすることを特徴とする。   Furthermore, the cathode electrode and the polishing pad in the present invention are characterized by orbital motion.

自転せずにオービタル運動による周回軌道を移動することにより、前記カソード電極と前記研磨パッドとに接続される外部からの接点を前記カソード電極、或いは、前記カソード電極と電気的に接続された部材と、前記研磨パッド、或いは、前記研磨パッドと電気的に接続された部材とに固定して配置することができる。接点を固定して配置することができるので、電極からの電圧印加を安定させることができる。   By moving a circular orbit by orbital motion without rotating, an external contact connected to the cathode electrode and the polishing pad is connected to the cathode electrode or a member electrically connected to the cathode electrode. The polishing pad or a member electrically connected to the polishing pad can be fixed. Since the contacts can be fixedly arranged, voltage application from the electrodes can be stabilized.

さらに、前記カソード電極の材料として、銅（Ｃｕ）を用いると特に有効である。   Furthermore, it is particularly effective to use copper (Cu) as the material of the cathode electrode.

基板面で電解研磨される研磨金属として、Ｃｕが電解研磨される場合には、同じ、Ｃｕをカソードとすることにより、より効果的に基板面の電解研磨を行なうことができる。   When Cu is electropolished as a polishing metal to be electropolished on the substrate surface, the same electropolishing of the substrate surface can be performed by using the same Cu as the cathode.

さらに、前記研磨パッドの材料として、カーボン材料を用いると有効である。   Furthermore, it is effective to use a carbon material as the material of the polishing pad.

前記カーボン
材料として、カーボンファイバーを用いると特に有効である。 It is particularly effective to use carbon fiber as the carbon material.

後述するように、カーボンファイバーを用いたことで、導電性材料でありながらやわらかい研磨材に形成することができる。   As will be described later, by using the carbon fiber, it can be formed into a soft abrasive while being a conductive material.

さらに、前記電解研磨液は、リン酸或いは硫酸を含有することが望ましい。   Furthermore, the electropolishing liquid preferably contains phosphoric acid or sulfuric acid.

本発明の半導体装置の製造方法は、
基体上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜上に導電性材料膜を形成する導電性材料膜形成工程と、
アノード電極に前記導電性材料膜面を接触させて、前記アノード電極と所定のカソード電極との間で通電することで、前記導電性材料膜を電解研磨する電解研磨工程と、
を備えたことを特徴とする。 A method for manufacturing a semiconductor device of the present invention includes:
An insulating film forming step of forming an insulating film on the substrate;
A conductive material film forming step of forming a conductive material film on the insulating film;
An electropolishing step of electropolishing the conductive material film by bringing the conductive material film surface into contact with an anode electrode and energizing between the anode electrode and a predetermined cathode electrode;
It is provided with.

前記導電性材料膜を電解研磨することにより、研磨加重を小さくすることができる。さらに、アノード電極に前記導電性材料膜面を接触させて、前記アノード電極と所定のカソード電極との間で通電することにより、前記導電性材料膜を電解研磨する場合に、導電性材料膜がアイランド状に残った場合でも導電性材料膜に通電させることができる。   By electropolishing the conductive material film, the polishing load can be reduced. Furthermore, when the conductive material film is electropolished by bringing the conductive material film surface into contact with the anode electrode and energizing between the anode electrode and a predetermined cathode electrode, the conductive material film is Even when the island remains, the conductive material film can be energized.

さらに、本発明における前記絶縁膜形成工程において、
前記低誘電率材料を用いた低誘電率材料膜を形成する低誘電率材料膜形成工程と、
前記低誘電率材料膜上に前記低誘電率材料膜を覆うキャップ膜を形成するキャップ膜形成工程と、
を有することを特徴とする。 Furthermore, in the insulating film forming step in the present invention,
A low dielectric constant material film forming step of forming a low dielectric constant material film using the low dielectric constant material;
A cap film forming step of forming a cap film covering the low dielectric constant material film on the low dielectric constant material film;
It is characterized by having.

機械的強度が弱い前記低誘電率材料膜上に、前記低誘電率材料膜を覆うキャップ膜が形成されることで、その後の導電性材料膜を研磨する場合に、キャップ膜が前記低誘電率材料膜から剥離しやすいが、ここで、研磨加重を小さくできる本発明の電解研磨を行なうことで、かかる剥離を防止することができる。   When a cap film that covers the low dielectric constant material film is formed on the low dielectric constant material film having a low mechanical strength, when the subsequent conductive material film is polished, the cap film has the low dielectric constant. Although it is easy to peel from the material film, the peeling can be prevented by performing the electropolishing of the present invention that can reduce the polishing load.

ここで、本発明における前記導電性材料膜形成工程において、前記導電性材料膜の材料として、銅（Ｃｕ）を用いる場合に、特に有効である。   Here, in the conductive material film forming step of the present invention, it is particularly effective when copper (Cu) is used as the material of the conductive material film.

以上説明したように、本発明によれば、研磨荷重を下げることができるので、低誘電率材料膜の構造的な破壊を起こさないようにすることができる。さらに、キャップ膜が低誘電率材料膜から剥離しないようにすることができる。さらに、低誘電率材料膜と下地ＣＶＤ膜との界面で剥離しないようにすることができる。さらに、オービタル運動により、接点を固定して配置することができるので、前記接点を、通電のための電線と電解研磨中離れることなく接続させても、自転により生じる問題点である通電用ケーブルが回転軸に巻き取られたり、前記研磨パッド上を前記ケーブルに覆われたりするといったことをおこさないようにすることができる。よって、これら問題点を回避するためのブラシ接点等の可動式接点を用いる必要もない。接点を電解研磨中離れることなく接続できるため、安定した電圧を印加し続けることができる。安定した電圧を印加し続けることができるので、安定した研磨速度とウエハ面内均一性を得ることができる。よって、半導体製造装置として信頼性の高い配線接続を行うことができる。さらに、接点を固定して配置することができるので、プラテンから飛び散る電解研磨液の濡れから接点を保護することを容易に行なうことができる。よって、電解研磨液による腐食等を防止することができる。さらに、研磨パッド面が基板面と接触して電極となるので、アイランド状の研磨残りを生じさせないようにすることができる。   As described above, according to the present invention, the polishing load can be reduced, so that structural breakdown of the low dielectric constant material film can be prevented. Further, it is possible to prevent the cap film from peeling off from the low dielectric constant material film. Further, it is possible to prevent peeling at the interface between the low dielectric constant material film and the underlying CVD film. Furthermore, since the contacts can be fixedly arranged by orbital motion, there is a current-carrying cable that is a problem caused by rotation even if the contacts are connected to the current-carrying wires without being separated during electrolytic polishing. It is possible to prevent the cable from being wound around the rotary shaft or covered on the polishing pad by the cable. Therefore, it is not necessary to use a movable contact such as a brush contact for avoiding these problems. Since the contacts can be connected without leaving during electropolishing, a stable voltage can be continuously applied. Since a stable voltage can be continuously applied, a stable polishing speed and uniformity within the wafer surface can be obtained. Therefore, highly reliable wiring connection can be performed as a semiconductor manufacturing apparatus. Furthermore, since the contacts can be fixedly arranged, it is possible to easily protect the contacts from the wetness of the electropolishing liquid splashing from the platen. Therefore, corrosion due to the electrolytic polishing liquid can be prevented. Furthermore, since the polishing pad surface comes into contact with the substrate surface to form an electrode, it is possible to prevent an island-like polishing residue from occurring.

実施の形態１．
図１は、実施の形態１における研磨装置の概要構成図である。
図１において、研磨装置は、オービタル型のＣＭＰ装置である。電解研磨による作用とＣＭＰによる化学機械研磨の両方の作用で研磨を行う。平面運動の一例であるオービタル運動機構を有するテーブルであるプラテン５２０上には、電極シート５７０が配置される。そして、電極シート５７０の上に絶縁板５８０が配置され、絶縁板５８０の上に導電性材料を用いた研磨パッド５３０が配置される。かかる研磨パッド５３０上に、研磨面を下に向け、すなわち前記研磨パッド５３０側に向けてウエハ３００を保持部の一例であるキャリア５１０が保持する。ウエハ３００表面には、後述するＣｕ膜が形成される。カソード電極となる電極シート５７０には、外部装置より負の電圧を印加するために通電する電線と接続する接点５４２が配置され設けられている。一方、アノード電極となる研磨パッド５３０には、外部装置より正の電圧を印加するために通電する電線と接続する接点５４０が配置され設けられている。電解研磨液５６０は、プラテン５２０の下部より電極シート５７０側から研磨パッド５３０を抜けてウエハ３００面内に供給される。
前記プラテン５２０と共に電極シート５７０と絶縁板５８０と前記研磨パッド５３０をオービタル運動させながら、ウエハ３００表面と前記研磨パッド５３０を接触させ、前記接点５４０を介して前記研磨パッド５３０に通電することにより前記ウエハ３００をアノード電極化させ、さらに、前記接点５４２を介して電極シート５７０に通電することにより、前記ウエハ３００と電極シート５７０との間に電場を形成し、前記ウエハ３００を電解研磨する。供給された電解研磨液５６０は、プラテン５２０のオービタル運動に伴い、外周部から排出される。ウエハ３００表面で、ウエハ３００面より大きく、ウエハ３００と平行な研磨パッド５３０面で電解研磨することにより、均一な電解研磨を行なうことができる。ウエハ３００表面を電解研磨することにより、電解研磨により研磨される分、ＣＭＰでの研磨を行わないようにすることができ、ＣＭＰの研磨荷重を下げることができる。 Embodiment 1 FIG.
FIG. 1 is a schematic configuration diagram of a polishing apparatus according to the first embodiment.
In FIG. 1, the polishing apparatus is an orbital CMP apparatus. Polishing is performed by the action of both electrolytic polishing and chemical mechanical polishing by CMP. An electrode sheet 570 is disposed on a platen 520 that is a table having an orbital motion mechanism that is an example of planar motion. An insulating plate 580 is disposed on the electrode sheet 570, and a polishing pad 530 using a conductive material is disposed on the insulating plate 580. On the polishing pad 530, a carrier 510 as an example of a holding unit holds the wafer 300 with the polishing surface facing down, that is, toward the polishing pad 530 side. A Cu film to be described later is formed on the surface of the wafer 300. An electrode sheet 570 serving as a cathode electrode is provided with a contact 542 that is connected to an electric wire that is energized in order to apply a negative voltage from an external device. On the other hand, the polishing pad 530 serving as an anode electrode is provided with a contact 540 that is connected to an electric wire that is energized to apply a positive voltage from an external device. The electrolytic polishing liquid 560 passes through the polishing pad 530 from the lower side of the platen 520 from the electrode sheet 570 side and is supplied into the surface of the wafer 300.
The surface of the wafer 300 and the polishing pad 530 are brought into contact with each other while the electrode sheet 570, the insulating plate 580 and the polishing pad 530 are orbitally moved together with the platen 520, and the polishing pad 530 is energized through the contact 540. The wafer 300 is turned into an anode electrode, and the electrode sheet 570 is energized through the contact 542 to form an electric field between the wafer 300 and the electrode sheet 570, and the wafer 300 is electropolished. The supplied electrolytic polishing liquid 560 is discharged from the outer peripheral portion with the orbital motion of the platen 520. By performing electrolytic polishing on the surface of the wafer 300 on the surface of the polishing pad 530 that is larger than the surface of the wafer 300 and parallel to the wafer 300, uniform electrolytic polishing can be performed. By electropolishing the surface of the wafer 300, it is possible to prevent polishing by CMP as much as it is polished by electropolishing, and to reduce the polishing load of CMP.

図２は、実施の形態１におけるオービタル運動の様子を説明するための図である。
図２において、Ｃ１は、研磨パッド５３０の中心位置、Ｃ２は、キャリア５１０に支持されたウエハ３００の中心位置、Ａは、研磨パッド５３０に配置された接点５４０の位置を示している。電極シート５７０に配置された接点５４２の位置も同様である。
図２に示すように、ウエハ３００の位置を固定して表わすと、導電性パッド５３０は、自転せずに所定の周回軌道を移動する。オービタル型の研磨装置では、研磨プラテン５２０がその中心を軸として回転するのではなく、研磨プラテン５２０上の全ての点が円を描くように回転するものである。その回転半径は１ｃｍから１０ｃｍの範囲であることが望ましい。ロータリ型のプラテン回転機構では、電解研磨を行うために必要な導電性のＣＭＰパッドの電極となる接点の位置が、プラテンの回転とともにずれてしまうが、オービタル型のプラテン回転機構を用いることによって、プラテンが回転しても電極となる接点５４０および接点５４２は常に同じ方向に向けることが可能となるために、前記接点５４０および接点５４２を前記研磨パッド及び電極シートに固定して配置することができる。よって、電極の接続が安定しており、電解研磨装置の信頼性が向上する。前記接点５４０は、電気的に接続された他の部材に固定して配置してもよい。かかる他の部材を介して研磨パッド５３０に接続して通電すればよい。同様に、前記接点５４２は、電気的に接続された他の部材に固定して配置してもよい。かかる他の部材を介して電極シート５７０に接続して通電すればよい。例えば、前記接点５４２は、プラテン５２０に固定して配置してもよい。プラテン５２０を介してプラテン５２０上に置かれた電極シート５７０に接続して通電すればよい。 FIG. 2 is a diagram for explaining the state of the orbital movement in the first embodiment.
In FIG. 2, C1 represents the center position of the polishing pad 530, C2 represents the center position of the wafer 300 supported by the carrier 510, and A represents the position of the contact 540 disposed on the polishing pad 530. The position of the contact 542 arranged on the electrode sheet 570 is the same.
As shown in FIG. 2, when the position of the wafer 300 is fixed, the conductive pad 530 moves along a predetermined orbit without rotating. In the orbital type polishing apparatus, the polishing platen 520 does not rotate around its center but rotates so that all points on the polishing platen 520 form a circle. The rotation radius is preferably in the range of 1 cm to 10 cm. In the rotary type platen rotation mechanism, the position of the contact point that becomes the electrode of the conductive CMP pad necessary for performing the electropolishing is shifted with the rotation of the platen, but by using the orbital type platen rotation mechanism, Since the contact 540 and the contact 542 that are electrodes can always be directed in the same direction even if the platen rotates, the contact 540 and the contact 542 can be fixedly disposed on the polishing pad and the electrode sheet. . Accordingly, the electrode connection is stable, and the reliability of the electropolishing apparatus is improved. The contact 540 may be fixedly disposed on another electrically connected member. What is necessary is just to connect with the polishing pad 530 through this other member and to supply with electricity. Similarly, the contact point 542 may be fixedly disposed on another electrically connected member. What is necessary is just to connect and connect with the electrode sheet 570 through this other member. For example, the contact 542 may be fixed to the platen 520. It may be energized by connecting to the electrode sheet 570 placed on the platen 520 through the platen 520.

前記接点５４０或いは前記接点５４２には、オービタル運動により移動する前記接点５４０或いは前記接点５４２の移動量を許容する尤度をもったフレキシブル電線が接続される。前記接点５４０或いは前記接点５４２の移動量を許容する尤度をもった電線が接点に接続されることにより、前記接点位置を固定しても通電のための電線と電解研磨中離れることなく接続させることができる。前記接点５４０或いは前記接点５４２と電源を結ぶ配線となるフレキシブル電線は、１０ｃｍ以下の範囲で伸び縮みするようにしておけば良い。従来のロータリ型のＣＭＰ装置では、電極の位置がプラテンの回転とともに回転するため、電解研磨液の濡れから電極が腐食するのを保護することが難しく、信頼性の高い配線接続を行うことが困難であったが、本実施の形態１では、電極となる接点５４０および接点５４２の位置が固定されるため保護し易く腐食するのを防止することができる。   The contact 540 or the contact 542 is connected to a flexible electric wire having a likelihood of allowing an amount of movement of the contact 540 or the contact 542 that moves by orbital motion. By connecting an electric wire having a likelihood of allowing the amount of movement of the contact 540 or the contact 542 to the contact, the electric wire for energization is connected without being separated during electropolishing even if the contact position is fixed. be able to. The flexible wire serving as the wiring connecting the contact 540 or the contact 542 and the power source may be expanded and contracted within a range of 10 cm or less. In the conventional rotary type CMP apparatus, since the position of the electrode rotates with the rotation of the platen, it is difficult to protect the electrode from corroding from the wetness of the electrolytic polishing liquid, and it is difficult to make a reliable wiring connection. However, in the first embodiment, the positions of the contact point 540 and the contact point 542 serving as electrodes are fixed, so that it is easy to protect and prevent corrosion.

さらに、ここでは、キャリア５１０は、ウエハ３００を保持しながら回転させる。ここで、図１４に示す構成では、ウエハと陽極を接続するため、ヘッドの回転中に電気的接続が保たれるような構造にしなければならないが、ここでは、キャリア５１０を介してウエハ３００側に接点を接続させず、研磨パッド５３０を介してウエハ３００側に通電することにより、前記ウエハ３００を保持しながら回転させても、自転により生じる問題点である通電用ケーブルが回転軸に巻き取られたり、前記ケーブルに覆われたりするといったことをおこさないようにすることができる。さらに、ウエハ３００を回転させることで、スラリーや電解研磨液の排出を促進することができる。   Further, here, the carrier 510 is rotated while holding the wafer 300. Here, in the configuration shown in FIG. 14, since the wafer and the anode are connected, the electrical connection must be maintained during the rotation of the head. Here, the wafer 300 side is provided via the carrier 510. By energizing the wafer 300 side through the polishing pad 530 without connecting the contact to the substrate, the energization cable, which is a problem caused by rotation, is wound around the rotating shaft even if the wafer 300 is rotated while being held. Or being covered by the cable. Further, by rotating the wafer 300, the discharge of the slurry and the electrolytic polishing liquid can be promoted.

さらに、キャリア５１０を介してウエハ３００外周部に接点を接続させず、研磨パッド５３０を介してウエハ３００側に通電することにより、ウエハ３００上に成膜されたＣｕ膜外周部と電気的に接続が切れた、例えば、アイランド状のＣｕ膜であっても通電させることができる。その結果、研磨残りの問題を解消することができる。   Further, the contact is not connected to the outer peripheral portion of the wafer 300 via the carrier 510, and it is electrically connected to the outer peripheral portion of the Cu film formed on the wafer 300 by energizing the wafer 300 side via the polishing pad 530. For example, an island-shaped Cu film that has been cut off can be energized. As a result, the remaining polishing problem can be solved.

以下、図１の研磨装置を使用した半導体装置の製造方法を説明する。
図３は、半導体装置の構成のうち、層間絶縁膜として、下層のＳｉＯ_２膜形成工程からｌｏｗ−ｋ膜上のＳｉＯ_２膜形成工程までを示す工程断面図である。それ以降の工程は後述する。 A method for manufacturing a semiconductor device using the polishing apparatus of FIG. 1 will be described below.
FIG. 3 is a process cross-sectional view illustrating a process from a lower SiO ₂ film forming process to an SiO ₂ film forming process on a low-k film as an interlayer insulating film in the configuration of the semiconductor device. Subsequent steps will be described later.

図３（ａ）において、ＳｉＯ_２膜形成工程として、基体２００上にＣＶＤ法によって、例えば、膜厚２００ｎｍの下地ＳｉＯ_２膜を堆積し、ＳｉＯ_２膜２１０を形成する。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。基体２００として、例えば、直径３００ミリのシリコンウエハ等の基板を用いる。ここでは、デバイス部分の形成を省略している。 In FIG. 3A, as the SiO ₂ film forming step, for example, a base SiO ₂ film with a film thickness of 200 nm is deposited on the base body 200 by a CVD method to form the SiO ₂ film 210. Here, the film is formed by the CVD method, but other methods may be used. As the substrate 200, for example, a substrate such as a silicon wafer having a diameter of 300 mm is used. Here, the formation of the device portion is omitted.

図３（ｂ）において、ＳｉＣ膜形成工程として、ＳｉＯ_２膜２１０の上に、ＣＶＤ法によって、ＳｉＣを用いた膜厚５０ｎｍの下地ＳｉＣ膜を堆積し、ＳｉＣ膜２１２を形成する。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。ＳｉＣ膜２１２は、エッチングストッパとしての機能も有する。ＳｉＣ膜の代わりに誘電率の低いＳｉＯＣ膜を用いても構わない。或いは、バリア信頼性の高いＳｉＣＮ膜、ＳｉＮ膜を用いることができる。 In FIG. 3B, as a SiC film forming step, a 50 nm-thick underlying SiC film using SiC is deposited on the SiO ₂ film 210 by a CVD method to form a SiC film 212. Here, the film is formed by the CVD method, but other methods may be used. The SiC film 212 also has a function as an etching stopper. An SiOC film having a low dielectric constant may be used instead of the SiC film. Alternatively, a SiCN film or a SiN film with high barrier reliability can be used.

図３（ｃ）において、ｌｏｗ−ｋ膜形成工程として、基体２００の上に形成された前記ＳｉＣ絶縁膜形成工程により形成されたＳｉＣ膜２１２の上に多孔質の絶縁性材料を用いたｌｏｗ−ｋ膜２２０を２００ｎｍの厚さで形成する。ｌｏｗ−ｋ膜２２０を形成することで、比誘電率ｋが３．５よりも低い層間絶縁膜を得ることができる。ｌｏｗ−ｋ膜２２０の材料としては、例えば、多孔質のメチルシルセスキオキサン（ｍｅｔｈｙｌ ｓｉｌｓｅｑｕｉｏｘａｎｅ：ＭＳＱ）を用いることができる。また、その形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｉｃ ｃｏａｔｉｎｇ）法を用いることができる。ここでは、スピナーの回転数は９００ｍｉｎ−１（９００ｒｐｍ）で成膜した。このウエハをホットプレート上で窒素雰囲気中１５０℃の温度で７５秒間の第１のベークを行い、さらに２５０℃の温度で７５秒間第２のベークを行った後、最終的にホットプレート上で窒素雰囲気中４５０℃の温度で１０分間のキュアを行った。ＭＳＱの材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。例えば、密度が０．６８ｇ／ｃｍ３で比誘電率ｋが１．８、空孔率が５５％、ヤング率が１．６ＧＰａ、硬度が０．１８ＧＰａ物性値を有するｌｏｗ−ｋ膜２２０が得られる。ｌｏｗ−ｋ膜のＳｉとＯとＣの組成比は、Ｓｉが３０％、Ｏが５３％、Ｃが１７％とする。   In FIG. 3C, as a low-k film forming step, a low-k using a porous insulating material on the SiC film 212 formed by the SiC insulating film forming step formed on the substrate 200. The k film 220 is formed with a thickness of 200 nm. By forming the low-k film 220, an interlayer insulating film having a relative dielectric constant k lower than 3.5 can be obtained. As a material of the low-k film 220, for example, porous methyl silsesquioxane (MSQ) can be used. As the formation method, for example, an SOD (spin on selective coating) method in which a thin film is formed by spin-coating a solution and performing heat treatment can be used. Here, the film was formed at a rotation speed of the spinner of 900 min-1 (900 rpm). The wafer was first baked on a hot plate in a nitrogen atmosphere at a temperature of 150 ° C. for 75 seconds, and further subjected to a second baking at a temperature of 250 ° C. for 75 seconds. Curing for 10 minutes was performed at a temperature of 450 ° C. in the atmosphere. A porous insulating film having a predetermined physical property value can be obtained by appropriately adjusting the MSQ material, formation conditions, and the like. For example, a low-k film 220 having a density of 0.68 g / cm 3, a relative dielectric constant k of 1.8, a porosity of 55%, a Young's modulus of 1.6 GPa, and a hardness of 0.18 GPa is obtained. . The composition ratio of Si, O, and C in the low-k film is 30% for Si, 53% for O, and 17% for C.

そして、Ｈｅプラズマ処理工程として、このｌｏｗ−ｋ膜２２０表面をＣＶＤ装置内でヘリウム（Ｈｅ）プラズマ照射によって表面改質する。Ｈｅプラズマ照射によって表面が改質されることで、ｌｏｗ−ｋ膜２２０とｌｏｗ−ｋ膜２２０上に形成する後述するキャップ膜としてのＣＶＤ−ＳｉＯ_２膜２２２との接着性を改善することができる。ガス流量は１．７Ｐａ・ｍ^３／ｓ（１０００ｓｃｃｍ）、ガス圧力は１０００Ｐａ、高周波パワーは５００Ｗ、低周波パワーは４００Ｗ、温度は４００℃とした。キャップＣＶＤ膜をｌｏｗ−ｋ膜上に成膜する際は、ｌｏｗ−ｋ膜表面にプラズマ処理を施すことがキャップＣＶＤ膜との接着性を改善する上で有効である。プラズマガスの種類としてはアンモニア（ＮＨ_３）、亜酸化窒素（Ｎ_２Ｏ）、水素（Ｈ_２）、Ｈｅ、酸素（Ｏ_２）、シラン（ＳｉＨ_４）、アルゴン（Ａｒ）、窒素（Ｎ_２）などがあり、これらの中でもＨｅプラズマはｌｏｗ−ｋ膜へのダメージが少ないために特に有効である。また、プラズマガスはこれらのガスを混合したものでも良い。例えば、Ｈｅガスは他のガスと混合して用いると効果的である。 Then, as a He plasma treatment step, the surface of the low-k film 220 is modified by helium (He) plasma irradiation in a CVD apparatus. By modifying the surface by He plasma irradiation, the adhesion between the low-k film 220 and a CVD-SiO ₂ film 222 as a cap film to be described later formed on the low-k film 220 can be improved. . The gas flow rate was 1.7 Pa · m ³ / s (1000 sccm), the gas pressure was 1000 Pa, the high frequency power was 500 W, the low frequency power was 400 W, and the temperature was 400 ° C. When the cap CVD film is formed on the low-k film, it is effective to improve the adhesion with the cap CVD film by subjecting the surface of the low-k film to plasma treatment. As types of plasma gas, ammonia (NH ₃ ), nitrous oxide (N ₂ O), hydrogen (H ₂ ), He, oxygen (O ₂ ), silane (SiH ₄ ), argon (Ar), nitrogen (N ₂ ) Among these, He plasma is particularly effective because it causes little damage to the low-k film. The plasma gas may be a mixture of these gases. For example, it is effective to use He gas mixed with other gases.

図３（ｄ）において、ＳｉＯ_２膜形成工程として、前記Ｈｅプラズマ処理を行った後、キャップ膜として、ＣＶＤ法によってｌｏｗ−ｋ膜２２０上にＳｉＯ_２を膜厚５０ｎｍ堆積することで、ＳｉＯ_２膜２２２を形成する。ＳｉＯ_２膜２２２を形成することで、直接リソグラフィを行うことができないｌｏｗ−ｋ膜２２０を保護し、ｌｏｗ−ｋ膜２２０にパターンを形成することができる。かかるキャップＣＶＤ膜は、ＳｉＯ_２膜、ＳｉＣ膜、ＳｉＯＣ膜、ＳｉＣＮ膜などがあるが、ダメージ低減の観点からはＳｉＯ_２膜が優れ、低誘電率化の観点からはＳｉＯＣ膜が、耐圧向上の観点からはＳｉＣ膜やＳｉＣＮ膜が優れている。さらに、ＳｉＯ_２膜とＳｉＣ膜の積層膜、もしくはＳｉＯ_２膜とＳｉＣＯ膜の積層膜、もしくはＳｉＯ_２膜とＳｉＣＮ膜の積層膜を用いることができる。さらにキャップＣＶＤ膜の一部、もしくは全てが後述する平坦化工程においてＣＭＰにより除去されても良い。キャップ膜を除去することで誘電率をさらに低減することができる。キャップ膜の厚さとしては１０ｎｍから１５０ｎｍが良く、１０ｎｍから５０ｎｍが実効的な比誘電率を低減する上で効果的である。 In FIG. 3 (d), the as SiO ₂ film forming step, said after the He plasma treatment, as a cap film, the SiO ₂ by a thickness of 50nm is deposited on the low-k film 220 by the CVD method, SiO ₂ A film 222 is formed. By forming the SiO ₂ film 222, the low-k film 220 that cannot be directly lithographically protected can be protected, and a pattern can be formed in the low-k film 220. Such cap CVD films include SiO ₂ films, SiC films, SiOC films, SiCN films, etc., but from the viewpoint of reducing damage, the SiO ₂ film is excellent, and from the viewpoint of reducing the dielectric constant, the SiOC film has improved breakdown voltage. From the viewpoint, the SiC film and the SiCN film are excellent. Furthermore, it is possible to use SiO ₂ film and the SiC film laminated film of, or SiO ₂ film and the SiCO film laminated film of, or a laminated film of SiO ₂ film and SiCN film. Further, a part or all of the cap CVD film may be removed by CMP in a planarization step described later. The dielectric constant can be further reduced by removing the cap film. The thickness of the cap film is preferably 10 nm to 150 nm, and 10 nm to 50 nm is effective in reducing the effective relative dielectric constant.

以上の説明において、下層配線における層間絶縁膜は、比誘電率が３．５以下のｌｏｗ−ｋ膜でなくても構わないが、ｌｏｗ−ｋ膜（特に、ポーラスｌｏｗ−ｋ膜）を含む場合に特に有効である。なぜならば、ｌｏｗ−ｋ膜は絶縁耐圧が低い材料が多いだけでなく、ＣＭＰプロセスによりダメージを受けやすいからである。比誘電率が３．５以下の低誘電率絶縁膜としてｌｏｗ−ｋ膜を一部に形成することで、半導体装置の微細化を図ることができる。ｌｏｗ−ｋ膜の種類としては、塗布されることにより形成されるＭＳＱやＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ポリマー、ＣＶＤにより形成されるＳｉＯＣ系やポリマーのいずれも用いることができる。また、ｌｏｗ−ｋ膜の比誘電率は３．０以下のもの、特に２．６以下のものに対して有効である。また、ＣＶＤ膜とスピン塗布膜を比較した場合、特にスピン塗布膜に対して有効である。前記ｌｏｗ−ｋ膜の膜厚としては、１００ｎｍから１０００ｎｍの範囲であることが望ましい。前述のＭＳＱ膜の組成としては、珪素の濃度は２０％から４０％、炭素の濃度は１０％から３０％、酸素の濃度は４０％から６０％が望ましい。   In the above description, the interlayer insulating film in the lower wiring may not be a low-k film having a relative dielectric constant of 3.5 or less, but includes a low-k film (particularly, a porous low-k film). Is particularly effective. This is because the low-k film is not only a material with a low withstand voltage but also easily damaged by the CMP process. By forming a low-k film in part as a low dielectric constant insulating film having a relative dielectric constant of 3.5 or less, the semiconductor device can be miniaturized. As the type of the low-k film, any of MSQ and HSQ (Hydrogen Silsesquioxane) formed by coating, a polymer, and a SiOC system or a polymer formed by CVD can be used. Further, the low-k film has a relative dielectric constant of 3.0 or less, particularly 2.6 or less. Further, when the CVD film and the spin coating film are compared, it is particularly effective for the spin coating film. The film thickness of the low-k film is preferably in the range of 100 nm to 1000 nm. As the composition of the MSQ film, the silicon concentration is preferably 20% to 40%, the carbon concentration is 10% to 30%, and the oxygen concentration is preferably 40% to 60%.

図４は、配線形成のための開口部形成工程からめっき工程までを示す工程断面図である。それ以降の工程は後述する。
図４（ａ）において、開口部形成工程として、リソグラフィ工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部１５０をＳｉＯ_２膜２２２とｌｏｗ−ｋ膜２２０と下地ＳｉＣ膜２１２内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てＳｉＯ_２膜２２２の上にレジスト膜が形成された基体２００に対し、露出したＳｉＯ_２膜２２２とその下層に位置するｌｏｗ−ｋ膜２２０を、下地ＳｉＣ膜２１２をエッチングストッパとして異方性エッチング法により除去し、その後、下地ＳｉＣ膜２１２をエッチングして開口部１５０を形成すればよい。異方性エッチング法を用いることで、基体２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。 FIG. 4 is a process cross-sectional view showing the process from the opening forming process for wiring formation to the plating process. Subsequent steps will be described later.
In FIG. 4A, as the opening forming step, the opening 150 which is a wiring groove structure for producing a damascene wiring by a lithography process and a dry etching process is formed by using an SiO ₂ film 222, a low-k film 220, and a base SiC film. 212. An exposed SiO ₂ film 222 and a low-k film positioned below the exposed SiO ₂ film 222 with respect to the substrate 200 on which the resist film is formed on the SiO ₂ film 222 through a lithography process such as a resist coating process and an exposure process (not shown). 220 may be removed by anisotropic etching using the underlying SiC film 212 as an etching stopper, and then the opening SiC 150 may be formed by etching the underlying SiC film 212. By using the anisotropic etching method, the opening 150 can be formed substantially perpendicular to the surface of the substrate 200. For example, as an example, the opening 150 may be formed by a reactive ion etching method.

図４（ｂ）において、バリアメタル膜形成工程として、前記開口部形成工程により形成された開口部１５０及びＳｉＯ_２膜２２２表面にバリアメタル材料を用いたバリアメタル膜２４０を形成する。物理気相成長法（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法を用いるスパッタリング装置内で窒化タンタル（ＴａＮ）を膜厚５ｎｍ、タンタル（Ｔａ）膜を膜厚８ｎｍ堆積し、バリアメタル膜２４０を形成する。ＴａＮ膜とＴａ膜とを積層することで、ＴａＮ膜によりＣｕのｌｏｗ−ｋ膜２２０への拡散防止を図り、Ｔａ膜によりＣｕの密着性向上を図ることができる。バリアメタル材料の堆積方法としては、原子層気相成長（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ法、あるいは、ａｔｏｍｉｃ ｌａｙｅｒ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ法）やＣＶＤ法などを用いることでＰＶＤ法を用いる場合より被覆率を良くすることができる。
前記バリアメタル膜は、Ｔａ膜、ＴａＮ膜、もしくはその積層膜であることが望ましい。前記バリアメタル膜の成膜方法は、ＣＶＤ法もしくはＡＬＤ法であることが被覆性の観点から望ましいが、上述したスパッタ法などのＰＶＤ法であっても有効である。 In FIG. 4B, as a barrier metal film forming step, a barrier metal film 240 using a barrier metal material is formed on the surface of the opening 150 and the SiO ₂ film 222 formed by the opening forming step. A tantalum nitride (TaN) film having a film thickness of 5 nm and a tantalum (Ta) film having a film thickness of 8 nm are deposited in a sputtering apparatus using a sputtering method, which is one of physical vapor deposition (PVD) methods, and a barrier metal. A film 240 is formed. By stacking the TaN film and the Ta film, the TaN film can prevent diffusion of Cu into the low-k film 220, and the Ta film can improve the adhesion of Cu. As a method for depositing the barrier metal material, the atomic layer deposition (ALD method or atomic layer chemical vapor deposition: ALCVD method), the CVD method, or the like is used, so that the coverage rate is higher than that in the case of using the PVD method. Can be better.
The barrier metal film is preferably a Ta film, a TaN film, or a laminated film thereof. The film formation method of the barrier metal film is preferably a CVD method or an ALD method from the viewpoint of coverage, but is effective even with a PVD method such as the sputtering method described above.

図４（ｃ）において、シード膜形成工程として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５０としてバリアメタル膜２４０が形成された開口部１５０内壁及び基体２００表面に堆積（形成）させる。ここでは、シード膜２５０を膜厚５０ｎｍ堆積させた。   In FIG. 4C, as a seed film formation process, a barrier metal film 240 is formed by using a Cu thin film serving as a cathode electrode in an electroplating process, which is the next process, as a seed film 250 by a physical vapor deposition (PVD) method such as sputtering. Are deposited (formed) on the inner wall of the opening 150 and the surface of the substrate 200. Here, the seed film 250 was deposited to a thickness of 50 nm.

図４（ｄ）において、めっき工程として、シード膜２５０をカソード極として、電解めっき等の電気化学成長法によりＣｕ膜２６０を開口部１５０及び基体２００表面に堆積させる。ここでは、膜厚５００ｎｍのＣｕ膜２６０を堆積させ、堆積させた後にアニール処理を２５０℃の温度で３０分間行った。   In FIG. 4D, as a plating process, a Cu film 260 is deposited on the opening 150 and the surface of the substrate 200 by an electrochemical growth method such as electrolytic plating using the seed film 250 as a cathode electrode. Here, a Cu film 260 having a thickness of 500 nm was deposited, and after the deposition, annealing treatment was performed at a temperature of 250 ° C. for 30 minutes.

図５は、平坦化する研磨工程を示す工程断面図である。
図５において、研磨工程として、ＳｉＯ_２膜２２２の表面に堆積された導電部としての配線層となるＣｕ膜２６０、シード膜２５０、及びバリアメタル膜２４０をＣＭＰ研磨及び電解研磨により除去することにより、図５に表したような埋め込み構造を形成する。前記研磨工程において、電解研磨により研磨加重を小さくすることができるので、一部に形成された比誘電率が３．５以下の低誘電率絶縁膜と他の部分に形成された絶縁膜との剥離を抑制することができる。 FIG. 5 is a process cross-sectional view illustrating a polishing process for planarization.
In FIG. 5, as a polishing process, the Cu film 260, the seed film 250, and the barrier metal film 240 that become a wiring layer as a conductive portion deposited on the surface of the SiO ₂ film 222 are removed by CMP polishing and electrolytic polishing. Then, a buried structure as shown in FIG. 5 is formed. In the polishing step, the polishing load can be reduced by electrolytic polishing, so that a low dielectric constant insulating film formed in a part of a dielectric constant of 3.5 or less and an insulating film formed in another part Peeling can be suppressed.

図６は、実施の形態１における研磨装置の概要構成断面図である。
研磨装置は、図示していないオービタル回転機構とヘッド回転機構とにより、プラテン５２０とキャリア５１０とを平面運動させる。プラテン５２０をオービタル回転機構によりオービタル回転させ、キャリア５１０をヘッド回転機構により自転させる。研磨荷重は１．３×１０^３Ｐａ（０．２ｐｓｉ）の超低荷重に設定し、オービタル回転数は１９ｍｉｎ^−１（１９ｒｐｍ）、ヘッドの回転数は２１ｍｉｎ^−１（２１ｒｐｍ）、電解研磨液の供給速度は０．４Ｌ／ｍｉｎ（４００ｃｃ／分）とする。
研磨布となる研磨パッド５３０は、導電性のパッドは、導電性の物質をＣＭＰパッドに含ませたもので良く、例えばカーボン材料製、特にカーボンファイバー製の単層パッドを用いるとよい。金属を用いるとウエハ３００表面を傷つけてしまうが、前記導電性パッドの材料として、カーボンファイバーを用いたことで、導電性材料でありながらやわらかいソフトな材料に形成でき、ウエハ３００表面を研磨しても傷つけず、研磨パッドとしてより好ましい。言い換えれば、スクラッチを低減することができる。 FIG. 6 is a schematic cross-sectional view of the polishing apparatus in the first embodiment.
The polishing apparatus causes the platen 520 and the carrier 510 to move planarly by an orbital rotation mechanism and a head rotation mechanism (not shown). The platen 520 is rotated orbitally by the orbital rotation mechanism, and the carrier 510 is rotated by the head rotation mechanism. The polishing load is set to an ultra-low load of 1.3 × 10 ³ Pa (0.2 psi), the orbital rotation speed is 19 min ⁻¹ (19 rpm), the head rotation speed is 21 min ⁻¹ (21 rpm), and the electrolytic polishing liquid The supply speed is 0.4 L / min (400 cc / min).
As the polishing pad 530 serving as the polishing cloth, the conductive pad may be one in which a conductive substance is contained in the CMP pad. For example, a single layer pad made of carbon material, particularly carbon fiber may be used. If the metal is used, the surface of the wafer 300 is damaged. By using carbon fiber as the material of the conductive pad, it can be formed into a soft soft material while being a conductive material. Is more preferable as a polishing pad. In other words, scratches can be reduced.

研磨パッドの裏側には、絶縁性のスペーサとなる絶縁板５８０を挟んで銅製の電極シート５７０が配置される。電極シート５７０は、Ｃｕ製が望ましいが、これに限らず、導電性材料であればよい。例えば、ステンレス材であってもよい。或いは、プラテン５２０自体を電極シート５７０の代わりに陰極に用いてもよい。但し、陰極には電解研磨されたCuが堆積するため、研磨パッド５３０や絶縁板５８０と一緒に取り外しできるものが望ましい。また、電解研磨されたＣｕがプラテン５２０に堆積しないようにするため、プラテン５２０と電極シート５７０との間に絶縁性のシートを挿入し、電気的に絶縁してもよい。   On the back side of the polishing pad, a copper electrode sheet 570 is disposed with an insulating plate 580 serving as an insulating spacer interposed therebetween. The electrode sheet 570 is preferably made of Cu, but is not limited thereto, and any conductive material may be used. For example, a stainless material may be used. Alternatively, the platen 520 itself may be used as the cathode instead of the electrode sheet 570. However, since the electropolished Cu is deposited on the cathode, it is preferable that the cathode can be removed together with the polishing pad 530 and the insulating plate 580. Further, in order to prevent the electropolished Cu from being deposited on the platen 520, an insulating sheet may be inserted between the platen 520 and the electrode sheet 570 to be electrically insulated.

研磨パッド５３０と絶縁板５８０と電極シート５７０には、１４０個のスラリー供給用の穴（供給孔５５０）が施され、電解研磨液５６０はこの供給孔５５０を通して研磨プラテン５２０の下から図６の矢印のように供給される。設定された研磨荷重によって研磨パッドとなる導電性パッド５３０とウエハ３００表面は接触しており、電解研磨液５６０は研磨パッドに施された溝の中を通過して研磨プラテン５２０の外部に流されるものである。前記研磨パッド５３０と前記ウエハ３００表面と間に電解研磨液５６０を供給する供給孔５５０が設けられていることにより、従来のような前記導電性パッドの上方から滴下される場合より確実に電解研磨液をウエハ３００表面に供給することができる。   The polishing pad 530, the insulating plate 580, and the electrode sheet 570 are provided with 140 slurry supply holes (supply holes 550), and the electrolytic polishing liquid 560 passes through the supply holes 550 from below the polishing platen 520 in FIG. Supplied as an arrow. The conductive pad 530 serving as a polishing pad and the surface of the wafer 300 are in contact with each other by the set polishing load, and the electrolytic polishing liquid 560 passes through a groove formed in the polishing pad and flows outside the polishing platen 520. Is. Since the supply hole 550 for supplying the electrolytic polishing liquid 560 is provided between the polishing pad 530 and the surface of the wafer 300, the electrolytic polishing is more reliably performed than when the conductive pad is dropped from above. The liquid can be supplied to the surface of the wafer 300.

前記研磨パッド５３０にはプラテン５２０の外側で電源と接続されており、他方の電極は、電極シート５７０に接続されている。図１では、接点５４０は、研磨パッド５３０上に配置されているが、図６のようにパッドの裏側にあってもどちらでもよい。また、研磨パッド５３０の裏面に接点５４０となる電極シートを別途設けても構わない。同様に、接点５４２も、電極シート５７０上に配置されていても、裏側にあってもどちらでもよい。   The polishing pad 530 is connected to a power source outside the platen 520, and the other electrode is connected to the electrode sheet 570. In FIG. 1, the contact point 540 is disposed on the polishing pad 530, but it may be on the back side of the pad as shown in FIG. In addition, an electrode sheet that becomes the contact 540 may be separately provided on the back surface of the polishing pad 530. Similarly, the contact 542 may be disposed on the electrode sheet 570 or on the back side.

なお、図１４で説明したロータリ型の電解研磨方式の場合、電解研磨液はプラテンの上から垂らす方式を採用せざるを得ない。回転するプラテンの電極は、外周で常にコンタクトを取れるように可動式のものとなるため、問題が生じる。   In the case of the rotary type electropolishing method described with reference to FIG. 14, a method of hanging the electropolishing liquid from the platen must be adopted. The rotating platen electrode is movable so that contact can always be made on the outer periphery, which causes a problem.

電解研磨液は、リン酸と過酸化水素水とクエン酸とベンゾトリアゾールとポリアクリル酸アンモニウムから成る水溶液を用いた。リン酸は０．５重量％、過酸化水素は２体積％、クエン酸は０．０５重量％、ベンゾトリアゾールは０．０５重量％、ポリアクリル酸アンモニウムは０．０１重量％の濃度で添加した。前記電解研磨としては、リン酸もしくは硫酸を含む水溶液を用いることが可能である。また、水溶液中に銅イオンを添加することにより電流量を増加することが可能である。さらに、ディシングや摩擦力を低減するために、防食剤や界面活性剤を用いることが可能である。防食剤としてはベンゾトリアゾール（ＢＴＡ）やイミダゾール、またはその誘導体を用いることができる。界面活性剤としてはポリアクリル酸もしくはポリアクリル酸アンモニウムなどを用いることが可能である。
電解研磨を促進するために過酸化水素のような酸化剤を添加することも有効である。これによってＣｕ表面が酸化され、電解研磨の速度が速くなる。 As the electrolytic polishing liquid, an aqueous solution composed of phosphoric acid, hydrogen peroxide solution, citric acid, benzotriazole, and ammonium polyacrylate was used. Phosphoric acid was added at 0.5% by weight, hydrogen peroxide was added at 2% by volume, citric acid was added at 0.05% by weight, benzotriazole was added at 0.05% by weight, and ammonium polyacrylate was added at a concentration of 0.01% by weight. . As the electropolishing, an aqueous solution containing phosphoric acid or sulfuric acid can be used. In addition, the amount of current can be increased by adding copper ions to the aqueous solution. Furthermore, an anticorrosive and a surfactant can be used to reduce the dishing and frictional force. As the anticorrosive, benzotriazole (BTA), imidazole, or a derivative thereof can be used. As the surfactant, polyacrylic acid or ammonium polyacrylate can be used.
It is also effective to add an oxidizing agent such as hydrogen peroxide to promote electropolishing. This oxidizes the Cu surface and increases the rate of electropolishing.

また、有機酸を添加することによって均一なエッチングを行うことが可能となる。有機酸を添加する場合は、リン酸や硫酸の濃度を低減することが可能となる。リン酸や硫酸の濃度を低減することでＣｕに対する過度な腐食を防止することができる。有機酸としては、ヒドロキシ酸（ＯＨ基を含む有機酸）もしくはカルボン酸（ＣＯＯＨ基を含む有機酸）が望ましく、ヒドロキシカルボン酸（ＯＨ基とＣＯＯＨ基を一分子中に含む有機酸）が最も望ましい。例えば、クエン酸、リンゴ酸、コハク酸、酒石酸、フタル酸、マロン酸、マレイン酸、フマル酸、乳酸、ピメリン酸、アジピン酸、グルタル酸、シュウ酸、サリチル酸、グルコール酸、安息香酸、酪酸、吉草酸、プロピオン酸、酢酸、ギ酸などが挙げられる。
電解研磨液は砥粒を含むことが可能である。砥粒の濃度は１０重量％以下であることがスクラッチ低減の観点から望ましい。さらに、５重量％以下の砥粒であればＣＭＰ後の洗浄性が良くなる観点から望ましい。１重量％以下の砥粒であれば分散性の観点から望ましい。砥粒を含まなければ廃液処理の観点から、なお望ましい。 Moreover, uniform etching can be performed by adding an organic acid. When an organic acid is added, the concentration of phosphoric acid or sulfuric acid can be reduced. By reducing the concentration of phosphoric acid or sulfuric acid, excessive corrosion to Cu can be prevented. As the organic acid, hydroxy acid (organic acid containing OH group) or carboxylic acid (organic acid containing COOH group) is desirable, and hydroxycarboxylic acid (organic acid containing OH group and COOH group in one molecule) is most desirable. . For example, citric acid, malic acid, succinic acid, tartaric acid, phthalic acid, malonic acid, maleic acid, fumaric acid, lactic acid, pimelic acid, adipic acid, glutaric acid, oxalic acid, salicylic acid, glycolic acid, benzoic acid, butyric acid, Examples include herbic acid, propionic acid, acetic acid, formic acid and the like.
The electrolytic polishing liquid can contain abrasive grains. The concentration of the abrasive grains is preferably 10% by weight or less from the viewpoint of reducing scratches. Further, if it is 5 wt% or less, it is desirable from the viewpoint of improving the cleaning performance after CMP. An abrasive grain of 1% by weight or less is desirable from the viewpoint of dispersibility. If abrasive grains are not included, it is still desirable from the viewpoint of waste liquid treatment.

図７は、実施の形態１における研磨装置の概要構成断面図である。
図７では、プラテン５２０にも研磨パッド５３０と絶縁板５８０と電極シート５７０に設けられた位置に合わせて供給孔５５０が施され、電極シート５７０が、プラテン５２０の表面に乗せられている。電解研磨液５６０はこの供給孔５５０を通して研磨プラテン５２０の下から図７の矢印のように供給される。かかる構成の場合、カソード電極となる電極シート５７０では、この供給孔５５０の内壁に電解研磨液５６０が触れることになる。したがって、ウエハ３００で電解研磨されたＣｕと同等のＣｕが電解研磨液中から電極シート５７０の供給孔５５０の内壁に付着する。 FIG. 7 is a schematic cross-sectional view of the polishing apparatus in the first embodiment.
In FIG. 7, the platen 520 is also provided with supply holes 550 in accordance with the positions provided in the polishing pad 530, the insulating plate 580, and the electrode sheet 570, and the electrode sheet 570 is placed on the surface of the platen 520. The electrolytic polishing liquid 560 is supplied from the bottom of the polishing platen 520 through the supply hole 550 as indicated by the arrow in FIG. In such a configuration, in the electrode sheet 570 serving as the cathode electrode, the electrolytic polishing liquid 560 comes into contact with the inner wall of the supply hole 550. Therefore, Cu equivalent to Cu electropolished by the wafer 300 adheres to the inner wall of the supply hole 550 of the electrode sheet 570 from the electropolishing liquid.

図８は、実施の形態１における研磨装置の別の概要構成断面図である。
図７では、電解研磨液５６０が、電極シート５７０の供給孔５５０の内壁にのみ触れる構成であるが、図８に示すように、プラテン５２０と電極シート５７０との間に空間を設け、かかる空間に電解研磨液５６０が溜まる槽（バッファ領域）となるように構成してもよい。そして、バッファ領域にいったん溜まった電解研磨液５６０を供給孔５５０を通して研磨パッド５３０側に供給してもよい。バッファ領域を設けることで、電解研磨液５６０が電極シート５７０の下面全面に触れることになり、ウエハ３００で電解研磨されたＣｕと同等のＣｕが付着する場合に、許容できる付着量を大きくすることができる。よって、電極シート５７０の交換寿命を向上させることができる。また、研磨パッド５３０と絶縁板５８０と電極シート５７０の剛性を高め、撓まないようにするため、バッファ領域に支柱或いは支持梁を設けてプラテン５２０で電極シート５７０を支持するように構成しても構わない。電解研磨液５６０が触れる領域が電極シート５７０における供給孔５５０の内壁面積より大きな面積とすることにより許容できるＣｕ付着量を大きくすることができる。 FIG. 8 is another schematic configuration cross-sectional view of the polishing apparatus in the first embodiment.
In FIG. 7, the electropolishing liquid 560 touches only the inner wall of the supply hole 550 of the electrode sheet 570. However, as shown in FIG. 8, a space is provided between the platen 520 and the electrode sheet 570. It may be configured to be a tank (buffer region) in which the electrolytic polishing liquid 560 is accumulated. Then, the electrolytic polishing liquid 560 once accumulated in the buffer region may be supplied to the polishing pad 530 side through the supply hole 550. By providing the buffer region, the electropolishing liquid 560 touches the entire lower surface of the electrode sheet 570, and when Cu equivalent to Cu electropolished on the wafer 300 adheres, the allowable adhesion amount is increased. Can do. Therefore, the replacement life of the electrode sheet 570 can be improved. Further, in order to increase the rigidity of the polishing pad 530, the insulating plate 580, and the electrode sheet 570 so as not to bend, a support column or a support beam is provided in the buffer region so that the electrode sheet 570 is supported by the platen 520. It doesn't matter. The allowable amount of Cu adhesion can be increased by setting the area that the electrolytic polishing liquid 560 touches to an area larger than the inner wall area of the supply hole 550 in the electrode sheet 570.

図９は、研磨パッドの表面形状を示す図である。
図９（ａ）に示すように、研磨パッド５３０の表面には、格子状の溝が形成されている。溝の交差する位置の底部に前記供給孔５５０が設けられている。研磨パッド５３０の上面に溝が形成され、前記溝の底部から電解研磨液５６０が供給されることにより、溝をつたって電解研磨液５６０をウエハ３００表面全体に供給することができる。また、前記研磨パッド５３０とウエハ３００表面との間に残った電解研磨液５６０を排出し、新しい電解研磨液５６０と置換することができる。そして、前記溝が格子状に形成されることで、さらに、電解研磨液の広がりを促進することができる。図９（ｂ）に示すように、溝は、例えば、幅２ｍｍ、深さ１ｍｍに形成する。図９では、格子状の溝が形成されているが、これに限るものではなく、例えば、同心円状の溝が形成されてもよい。 FIG. 9 is a diagram showing the surface shape of the polishing pad.
As shown in FIG. 9A, lattice-like grooves are formed on the surface of the polishing pad 530. The supply hole 550 is provided at the bottom of the position where the grooves intersect. A groove is formed on the upper surface of the polishing pad 530, and the electrolytic polishing liquid 560 is supplied from the bottom of the groove, so that the electrolytic polishing liquid 560 can be supplied to the entire surface of the wafer 300 through the groove. Further, the electrolytic polishing liquid 560 remaining between the polishing pad 530 and the surface of the wafer 300 can be discharged and replaced with a new electrolytic polishing liquid 560. And the spreading | diffusion of electropolishing liquid can be further promoted by forming the said groove | channel in a grid | lattice form. As shown in FIG. 9B, the groove is formed with a width of 2 mm and a depth of 1 mm, for example. In FIG. 9, the lattice-like grooves are formed, but the present invention is not limited to this, and for example, concentric grooves may be formed.

以上のように、研磨液は、研磨布となる研磨パッド５３０に形成された穴を通して研磨プラテン５２０の裏側からウエハ３００表面に供給されることが望ましい。特に、研磨パッド５３０の表面に格子状の溝や同心円状の溝が施されていることが研磨液を高速に流動させる観点から望ましい。研磨布中の溝が施されている面積は１０％から４０％であることが高研磨速度を維持する上で望ましい。   As described above, the polishing liquid is desirably supplied to the surface of the wafer 300 from the back side of the polishing platen 520 through the holes formed in the polishing pad 530 serving as a polishing cloth. In particular, it is desirable that the surface of the polishing pad 530 be provided with lattice-like grooves or concentric grooves from the viewpoint of allowing the polishing liquid to flow at high speed. In order to maintain a high polishing rate, it is desirable that the area of the polishing cloth provided with grooves is 10% to 40%.

上述の条件でＣｕの電解研磨を行った結果、３００ｎｍ／分の速度でＣｕが研磨され、研磨を始めてから約９０秒で光学式終点信号が検知されて研磨が終了した。従来、終点信号が検出されても研磨残りが発生するという問題があったが、本実施の形態による電解研磨方式によれば研磨残りは全く発生しなかった。その後、ＴａＮのＣＭＰをＣＭＰスラリーに切り替えて１分間研磨を行い、キャップＳｉＯ２膜４が露出するまで研磨した。ＴａＮのＣＭＰでは硬度（Ｓｈｏｒｅ Ｄ）が７０以下のソフトパッドを用いて、ｌｏｗ−ｋ膜の剥離を防止するようにした。   As a result of electrolytic polishing of Cu under the above-described conditions, Cu was polished at a rate of 300 nm / min, and an optical end point signal was detected about 90 seconds after the polishing was started, and the polishing was completed. Conventionally, there is a problem that a polishing residue is generated even when an end point signal is detected. However, according to the electrolytic polishing method according to the present embodiment, no polishing residue occurs. Thereafter, TaN CMP was switched to CMP slurry, and polishing was performed for 1 minute, and polishing was performed until the cap SiO 2 film 4 was exposed. In TaN CMP, a soft pad having a hardness (Shore D) of 70 or less is used to prevent peeling of the low-k film.

図１０は、オービタル型とロータリ型とにおける電解研磨時の電流波形を示す図である。
オービタル型の電解研磨装置では、電圧を１０Ｖ、電流を３Ａ必要とした。
ＣＭＰ後のウエハを顕微鏡で検査したところ、ｌｏｗ−ｋ膜の剥離は全く見られなかった。これに対してロータリ型の電解研磨装置でＣＭＰを行った場合、図１０に示すように、プラテンの電極に研磨液が付着して度々電流が不安定になり、電解研磨がストップする問題が発生した。また、電極が回転する端子によって擦れ（図１４参照）、かつそこが研磨液によって腐食する問題が多発した。オービタル式の電解研磨装置では電極を被覆することができるために腐食することは無く、安定で信頼性の高い研磨を行うことが可能であった（図１参照）。また、ロータリ型の電解研磨装置でＣＭＰを行った場合、研磨残りは頻発した。そのため、Ｃｕ研磨の途中段階でＣｕ用のＣＭＰスラリーを用いて研磨を行う必要があった。つまり、Ｃｕ研磨を電解研磨のみで安定して終了させることはできなかった。本実施の形態では、Ｃｕ用のＣＭＰスラリーを用いて研磨荷重を上げて化学機械研磨を行なうといったことは必要なく、電解研磨液を用いて小さい研磨荷重のまま電解研磨および、研磨パッド５３０をウエハ３００に接触させることによる小さい研磨荷重のままでの化学機械研磨により所定のＣｕ膜の平坦化を行なうことができる。また、ロータリ型の電解研磨装置では、電圧を１０Ｖ、電流を５Ａ必要とした。オービタル型の方が、ウエハ面積とパット面積の差がはるかに小さいので、少ない電流で効率よく研磨することができる。
研磨パッドの溝に関しては、本実施例では格子溝のものを用いた。溝部分の面積比が３０％のものを用いたが、溝が全く形成されていない研磨パッドを用いた場合と比較すると研磨速度が４倍以上増加した。
研磨パッドに設けられた研磨液の供給穴の数については、１０個、３０個、１００個、３００個の場合で比較すると、多ければ多いほど研磨速度が増加し、かつウエハ内の研磨均一性が向上することがわかった。
本実験をデバイスが搭載されたウエハで実施しても同様の効果を確認することができた。１層目のＣｕ配線層だけでなく、２層目のＣｕ配線層においてもｌｏｗ−ｋ膜が剥離なく研磨することができ、さらに３層目以上のＣｕ配線層でも剥離なく研磨することができた。ｌｏｗ−ｋ材料としては、ＨＳＱやポリマー、ＣＶＤ法によるＳｉＯＣを用いても剥離なく研磨することができた。 FIG. 10 is a diagram showing current waveforms during electrolytic polishing in the orbital type and the rotary type.
The orbital type electropolishing apparatus required a voltage of 10 V and a current of 3 A.
When the wafer after CMP was examined with a microscope, no peeling of the low-k film was observed. On the other hand, when CMP is performed with a rotary type electropolishing apparatus, as shown in FIG. 10, the polishing liquid adheres to the electrode of the platen, the current is often unstable, and there is a problem that the electropolishing stops. did. In addition, the electrodes frequently rub against the rotating terminals (see FIG. 14) and corrode with the polishing liquid. Since the orbital type electropolishing apparatus can coat the electrode, it does not corrode and can perform stable and reliable polishing (see FIG. 1). Further, when CMP was performed with a rotary type electropolishing apparatus, the polishing residue occurred frequently. Therefore, it was necessary to perform polishing using a CMP slurry for Cu in the middle of Cu polishing. In other words, Cu polishing could not be stably completed only by electrolytic polishing. In the present embodiment, it is not necessary to increase the polishing load using the CMP slurry for Cu and perform chemical mechanical polishing, and the electrolytic polishing and the polishing pad 530 can be applied to the wafer using the electrolytic polishing liquid with a small polishing load. A predetermined Cu film can be flattened by chemical mechanical polishing with a small polishing load by contacting with 300. Further, the rotary type electropolishing apparatus requires a voltage of 10 V and a current of 5 A. Since the difference between the wafer area and the pad area is much smaller in the orbital type, polishing can be efficiently performed with a small current.
Regarding the grooves of the polishing pad, those of the lattice grooves were used in this example. A groove portion with an area ratio of 30% was used, but the polishing rate increased by a factor of four or more compared to the case where a polishing pad having no grooves formed was used.
As for the number of polishing liquid supply holes provided in the polishing pad, the polishing rate increases as the number of holes, 10, 30, 100, and 300 increases, and the polishing uniformity within the wafer increases. Was found to improve.
The same effect could be confirmed even when this experiment was carried out on a wafer with a device mounted. The low-k film can be polished without peeling not only in the first Cu wiring layer but also in the second Cu wiring layer, and further, the third or higher Cu wiring layer can be polished without peeling. It was. As a low-k material, HSQ, polymer, or CVD using SiOC could be polished without peeling.

半導体装置の製造をさらに進めていくには、以下のようにしていけばよい。
図１１は、平坦化する研磨工程後、第２の絶縁膜としてのｌｏｗ−ｋ膜形成工程までを示す工程断面図である。
図１１において、研磨処理後、還元性プラズマ処理工程として、ＣＶＤ装置内でアンモニア（ＮＨ_３）プラズマ処理を行なう。この処理により図５における平坦化工程でのＣｕ−電解研磨の際にスラリーとの反応によって形成されたＣｕ表面の錯体を還元し、キャップＳｉＯ_２膜上に存在する残留有機物を除去することができる。この処理によりＣｕ−電解研磨の際にスラリーとの反応によって形成されたＣｕ表面の錯体が還元され、キャップＳｉＯ２膜上にある残留有機物も除去されることから絶縁耐圧は改善される。前記還元性のプラズマはアンモニアプラズマ、もしくは水素（Ｈ_２）プラズマが効果的であり、特にアンモニアプラズマが処理装置内におけるガスの扱い易さから好ましい。 In order to further advance the manufacturing of semiconductor devices, the following may be performed.
FIG. 11 is a process cross-sectional view illustrating a process from a polishing process for planarization to a process for forming a low-k film as a second insulating film.
In FIG. 11, after the polishing process, ammonia (NH ₃ ) plasma treatment is performed in a CVD apparatus as a reducing plasma treatment step. By this treatment, the complex on the Cu surface formed by the reaction with the slurry during the Cu-electrolytic polishing in the planarization step in FIG. 5 can be reduced, and the residual organic substances present on the cap SiO ₂ film can be removed. . By this treatment, the complex on the Cu surface formed by reaction with the slurry during Cu-electropolishing is reduced, and residual organic substances on the cap SiO 2 film are also removed, so that the withstand voltage is improved. As the reducing plasma, ammonia plasma or hydrogen (H ₂ ) plasma is effective, and ammonia plasma is particularly preferable because of easy handling of gas in the processing apparatus.

還元性プラズマ処理工程では、図示していないＣＶＤ装置内におけるチャンバの内部にて、下部電極を兼ねた温度が４００℃に制御された基板ホルダの上に基体２００となる半導体基板を設置する。そして、チャンバの内部に上部電極内部からガスを供給する。供給するガス流量は１１．８Ｐａ・ｍ^３／ｓ（７０００ｓｃｃｍ）とした。真空ポンプにより２３３Ｐａのガス圧力になるように真空引きされたチャンバの内部の上記上部電極と下部電極との間に高周波電源を用いてプラズマを生成させる。高周波パワーは５６０Ｗ、低周波パワーは２５０Ｗ、処理時間は１０秒とした。 In the reducing plasma processing step, a semiconductor substrate serving as the base 200 is placed on a substrate holder whose temperature serving as the lower electrode is controlled to 400 ° C. inside a chamber in a CVD apparatus (not shown). Then, gas is supplied into the chamber from the upper electrode. The gas flow rate to be supplied was 11.8 Pa · m ³ / s (7000 sccm). Plasma is generated using a high frequency power source between the upper electrode and the lower electrode inside the chamber evacuated to a gas pressure of 233 Pa by a vacuum pump. The high frequency power was 560 W, the low frequency power was 250 W, and the processing time was 10 seconds.

そして、次の層における第２の絶縁膜形成工程の一部であるＳｉＣ膜形成工程として、還元性プラズマ処理した同じＣＶＤ装置内で４００℃の温度で３０ｎｍの膜厚のＳｉＣ膜２７５を形成する。ＳｉＣ膜２７５は拡散防止膜の働きがあり、このＳｉＣ膜２７５を形成することで、Ｃｕの拡散を防止することができる。かかるＣＶＤ法で形成されるＳｉＣ膜２７５の他に、ＳｉＣＮ膜、ＳｉＣＯ膜、ＳｉＮ膜、ＳｉＯ_２膜を用いることができる。そして、ｌｏｗ−ｋ膜形成工程として、図３（ｃ）で説明した工程と同様に、ＳｉＣ膜２７５の上にＳｉＣ膜２７５よりも比誘電率の低い低誘電率膜である、多孔質の絶縁性材料を用いたｌｏｗ−ｋ膜２８０を形成する。以降、多層配線を必要に応じ順次形成する。 Then, as the SiC film forming process which is a part of the second insulating film forming process in the next layer, an SiC film 275 having a thickness of 30 nm is formed at the temperature of 400 ° C. in the same CVD apparatus subjected to the reducing plasma treatment. . The SiC film 275 functions as a diffusion preventing film, and by forming this SiC film 275, diffusion of Cu can be prevented. In addition to the SiC film 275 formed by the CVD method, a SiCN film, a SiCO film, a SiN film, or a SiO ₂ film can be used. Then, as a low-k film forming step, a porous insulating film having a low dielectric constant lower than that of the SiC film 275 on the SiC film 275 is the same as the step described with reference to FIG. A low-k film 280 using a conductive material is formed. Thereafter, multilayer wiring is sequentially formed as necessary.

以上のように、上記のＣｕ電解研磨の電極の信頼性の問題は、オービタル型の回転機構を備えた電解研磨装置でＣｕの研磨平坦化を行うことにより克服することができる。これにより低荷重で、かつ高い研磨速度でダマシンＣｕ配線を形成することが可能となり、ｌｏｗ−ｋ膜の剥離も防止することが可能となる。   As described above, the above-described problem of reliability of the electrode for Cu electropolishing can be overcome by performing Cu polishing flattening with an electropolishing apparatus equipped with an orbital rotation mechanism. This makes it possible to form damascene Cu wiring with a low load and a high polishing rate, and to prevent peeling of the low-k film.

前記実施の形態において、比誘電率が２．６以下の場合、ポーラスｌｏｗ−ｋ膜が主流となるため、配線溝におけるｌｏｗ−ｋ膜の側壁が２０ｎｍ以下の膜厚のＣＶＤ膜で被覆保護されていることが望ましい。これはポーラスｌｏｗ−ｋ膜のポアシーリングの働きがある。特に、バリアメタル膜をＣＶＤ法やＡＬＤ法によって形成する場合に染み込みが無くなるために効果的である。このポアシーリングのためのＣＶＤ膜の種類としては、ＳｉＣ膜、ＳｉＣＨ膜、ＳｉＣＮ膜、ＳｉＣＯ膜、ＳｉＮ膜が望ましい。特に、低誘電率の観点からＳｉＣ膜やＳｉＣＨ膜が最適である。   In the above embodiment, when the relative dielectric constant is 2.6 or less, the porous low-k film is mainly used. Therefore, the sidewall of the low-k film in the wiring trench is covered and protected with a CVD film having a thickness of 20 nm or less. It is desirable that This has the function of pore sealing of the porous low-k film. This is particularly effective when the barrier metal film is formed by the CVD method or the ALD method because the penetration does not occur. As a kind of CVD film for this pore sealing, a SiC film, a SiCH film, a SiCN film, a SiCO film, and a SiN film are desirable. In particular, a SiC film or a SiCH film is optimal from the viewpoint of a low dielectric constant.

以上の説明において、バリアメタルとして、Ｔａ、ＴａＮに限らず、ＴａＣＮ（炭化窒化タンタル）、ＷＮ（窒化タングステン）、ＷＣＮ（炭化窒化タングステン）、ＴｉＮ（窒化チタン）等の高融点金属の窒化膜或いは窒化炭素膜であっても構わない。或いはチタン（Ｔｉ）、ＷＳｉＮ等であっても構わない。   In the above description, the barrier metal is not limited to Ta and TaN, but is a nitride film of a refractory metal such as TaCN (tantalum carbonitride), WN (tungsten nitride), WCN (tungsten carbonitride), TiN (titanium nitride), or the like. A carbon nitride film may be used. Alternatively, titanium (Ti), WSiN, or the like may be used.

ここで、上記各実施の形態における配線層の材料として、Ｃｕ以外に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｔｉ合金、Ｃｕ−Ａｌ合金等の、半導体産業で用いられるＣｕを主成分とする材料を用いて同様の効果が得られる。   Here, as a material of the wiring layer in each of the above embodiments, a material mainly containing Cu used in the semiconductor industry, such as a Cu—Sn alloy, a Cu—Ti alloy, and a Cu—Al alloy, is used in addition to Cu. The same effect can be obtained.

なお、多層配線構造などを形成する場合には、各図において基体２００は、下層の配線層と絶縁膜とが形成されたものである。   In the case of forming a multilayer wiring structure or the like, the substrate 200 in each drawing is formed by forming a lower wiring layer and an insulating film.

上記各実施の形態においては、多孔質絶縁膜の材料としては、多孔質誘電体薄膜材料としてのＭＳＱに限らず、他の多孔質無機絶縁体膜材料、多孔質有機絶縁体膜材料を用いても同様の効果を得ることができる。
特に、多孔質の低誘電率材料に上記各実施の形態を適用した場合には、上述の如く顕著な効果が得られる。上記各実施の形態において多孔質絶縁膜の材料として用いることができるものとしては、例えば、各種のシルセスキオキサン化合物、ポリイミド、炭化フッ素（ｆｌｕｏｒｏｃａｒｂｏｎ）、パリレン（ｐａｒｙｌｅｎｅ）、ベンゾシクロブテンをはじめとする各種の絶縁性材料を挙げることができる。 In each of the embodiments described above, the material of the porous insulating film is not limited to the MSQ as the porous dielectric thin film material, and other porous inorganic insulating film materials and porous organic insulating film materials are used. The same effect can be obtained.
In particular, when the above-described embodiments are applied to a porous low dielectric constant material, a remarkable effect can be obtained as described above. Examples of materials that can be used as the material for the porous insulating film in each of the above embodiments include various silsesquioxane compounds, polyimide, fluorocarbon, parylene, benzocyclobutene, and the like. Various insulating materials can be mentioned.

以上、具体例を参照しつつ各実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。   The embodiments have been described above with reference to specific examples. However, the present invention is not limited to these specific examples.

例えば、各実施の形態で層間絶縁膜が形成された基体２００は、図示しない各種の半導体素子あるいは構造を有するものとすることができる。また、半導体基板ではなく、層間絶縁膜と配線層とを有する配線構造の上に、さらに層間絶縁膜を形成してもよい。開口部も半導体基板が露出するように形成してもよいし、配線構造の上に形成してもよい。   For example, the substrate 200 on which an interlayer insulating film is formed in each embodiment can have various semiconductor elements or structures not shown. Further, an interlayer insulating film may be further formed on a wiring structure having an interlayer insulating film and a wiring layer instead of the semiconductor substrate. The opening may be formed so that the semiconductor substrate is exposed, or may be formed on the wiring structure.

さらに、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。   Further, the film thickness of the interlayer insulating film and the size, shape, number, and the like of the opening can be appropriately selected from those required in the semiconductor integrated circuit and various semiconductor elements.

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。   In addition, any semiconductor device manufacturing method that includes the elements of the present invention and whose design can be changed as appropriate by those skilled in the art is included in the scope of the present invention.

また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれることは言うまでもない。   In addition, for the sake of simplicity of explanation, techniques usually used in the semiconductor industry, such as a photolithography process, cleaning before and after processing, are omitted, but it goes without saying that these techniques are included.

実施の形態１における研磨装置の概要構成図である。1 is a schematic configuration diagram of a polishing apparatus in a first embodiment. 実施の形態１におけるオービタル運動の様子を説明するための図である。FIG. 5 is a diagram for explaining a state of orbital exercise in the first embodiment. 半導体装置の構成のうち、層間絶縁膜として、下層のＳｉＯ_２膜形成工程からｌｏｗ−ｋ膜上のＳｉＯ_２膜形成工程までを示す工程断面図である。FIG. 5 is a process cross-sectional view illustrating a process from a lower SiO ₂ film formation process to a SiO ₂ film formation process on a low-k film as an interlayer insulating film in the configuration of the semiconductor device. 配線形成のための開口部形成工程からめっき工程までを示す工程断面図である。It is process sectional drawing which shows from the opening part formation process for wiring formation to a plating process. 平坦化する研磨工程を示す工程断面図である。It is process sectional drawing which shows the grinding | polishing process which planarizes. 実施の形態１における研磨装置の概要構成断面図である。1 is a schematic cross-sectional view of a polishing apparatus in a first embodiment. 実施の形態１における研磨装置の概要構成断面図である。1 is a schematic cross-sectional view of a polishing apparatus in a first embodiment. 実施の形態１における研磨装置の別の概要構成断面図である。FIG. 5 is another schematic configuration cross-sectional view of the polishing apparatus in the first embodiment. 導電性パッドの表面形状を示す図である。It is a figure which shows the surface shape of an electroconductive pad. オービタル型とロータリ型とにおける電解研磨時の電流波形を示す図である。It is a figure which shows the electric current waveform at the time of the electropolishing in an orbital type and a rotary type. 平坦化する研磨工程後、第２の絶縁膜としてのｌｏｗ−ｋ膜形成工程までを示す工程断面図である。It is process sectional drawing which shows to the low-k film | membrane formation process as a 2nd insulating film after the grinding | polishing process which planarizes. 従来のｌｏｗ−ｋ膜とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the semiconductor device which has the multilayer wiring structure which combined the conventional low-k film | membrane and Cu wiring. ＣＭＰを用いた研磨工程時の半導体装置の断面例を示す図である。It is a figure which shows the example of a cross section of the semiconductor device at the time of the grinding | polishing process using CMP. ロータリ型ＣＭＰ装置の概念図である。It is a conceptual diagram of a rotary type CMP apparatus. 研磨残りが発生する様子を説明するための図である。It is a figure for demonstrating a mode that a grinding | polishing remainder generate | occur | produces.

符号の説明Explanation of symbols

１５０ 開口部
２００ 基体
２１０，２２２ ＳｉＯ_２膜
２１２，２７５ ＳｉＣ膜
２２０，２８０ ｌｏｗ−ｋ膜
２２１，２８１ 絶縁膜
２４０ バリアメタル膜
２５０ シード膜
２６０ Ｃｕ膜
３００ ウエハ
５１０，６１０ キャリア
５２０，６２０ プラテン
５３０ 研磨パッド
５４０，５４２，６４０ 接点
５５０ 供給孔
５６０，６６０ 電解研磨液
５７０ 電極シート
５８０ 絶縁板
６３０ 研磨パッド
６５０ 供給ノズル
６７０ 対向電極 150 Opening 200 Base 210, 222 SiO ₂ film 212, 275 SiC film 220, 280 Low-k film 221, 281 Insulating film 240 Barrier metal film 250 Seed film 260 Cu film 300 Wafer 510, 610 Carrier 520, 620 Platen 530 Polishing Pads 540, 542, 640 Contacts 550 Supply holes 560, 660 Electrolytic polishing liquid 570 Electrode sheet 580 Insulating plate 630 Polishing pad 650 Supply nozzle 670 Counter electrode

Claims (8)

基板を保持する保持部と、
前記保持部と対向して設けられ、前記基板を電解研磨する研磨パッドと、
前記研磨パッドと対向して前記保持部とは反対側に配置され、前記研磨パッドをアノード電極として前記研磨パッドとの間で通電されるカソード電極と、
を備えたことを特徴とする研磨装置。 A holding unit for holding the substrate;
A polishing pad provided opposite to the holding portion and for electropolishing the substrate;
A cathode electrode facing the polishing pad and disposed on the opposite side of the holding portion, and being energized between the polishing pad using the polishing pad as an anode electrode;
A polishing apparatus comprising: 前記電解研磨装置は、さらに、アノード電極となる前記研磨布と前記カソード電極とにより挟持される絶縁板を備え、
前記カソード電極と前記絶縁板と前記研磨パッドとには、前記カソード電極側から前記研磨布側に向かって電解研磨液を供給する貫通する供給孔が設けられていることを特徴とする請求項１記載の研磨装置。 The electrolytic polishing apparatus further includes an insulating plate sandwiched between the polishing cloth to be an anode electrode and the cathode electrode,
2. The supply hole for supplying an electrolytic polishing liquid from the cathode electrode side toward the polishing cloth side is provided in the cathode electrode, the insulating plate, and the polishing pad. The polishing apparatus as described. 前記カソード電極と前記研磨パッドとは、オービタル運動をすることを特徴とする請求項２記載の研磨装置。   The polishing apparatus according to claim 2, wherein the cathode electrode and the polishing pad perform orbital motion. 前記研磨パッドの材料として、カーボン材料を用いることを特徴とする請求項１〜３いずれか記載の研磨装置。   The polishing apparatus according to claim 1, wherein a carbon material is used as a material of the polishing pad. 前記電解研磨液は、リン酸或いは硫酸を含有することを特徴とする請求項２記載の研磨装置。   The polishing apparatus according to claim 2, wherein the electrolytic polishing liquid contains phosphoric acid or sulfuric acid. 基体上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜上に導電性材料膜を形成する導電性材料膜形成工程と、
アノード電極に前記導電性材料膜面を接触させて、前記アノード電極と所定のカソード電極との間で通電することで、前記導電性材料膜を電解研磨する電解研磨工程と、
を備えたことを特徴とする半導体装置の製造方法。 An insulating film forming step of forming an insulating film on the substrate;
A conductive material film forming step of forming a conductive material film on the insulating film;
An electropolishing step of electropolishing the conductive material film by bringing the conductive material film surface into contact with an anode electrode and energizing between the anode electrode and a predetermined cathode electrode;
A method for manufacturing a semiconductor device, comprising: 前記絶縁膜形成工程において、
前記低誘電率材料を用いた低誘電率材料膜を形成する低誘電率材料膜形成工程と、
前記低誘電率材料膜上に前記低誘電率材料膜を覆うキャップ膜を形成するキャップ膜形成工程と、
を有することを特徴とする請求項６記載の半導体装置の製造方法。 In the insulating film forming step,
A low dielectric constant material film forming step of forming a low dielectric constant material film using the low dielectric constant material;
A cap film forming step of forming a cap film covering the low dielectric constant material film on the low dielectric constant material film;
The method of manufacturing a semiconductor device according to claim 6, wherein: 前記導電性材料膜形成工程において、前記導電性材料膜の材料として、銅（Ｃｕ）を用いることを特徴とする請求項６又は７記載の半導体装置の製造方法。   8. The method of manufacturing a semiconductor device according to claim 6, wherein copper (Cu) is used as a material of the conductive material film in the conductive material film forming step.

Images