JP2006129697A - 短絡保護回路を備えた回路装置 - Google Patents

Abstract

【課題】電圧制御された電圧源と、出力段と、短絡保護回路とを備えた回路装置において、従来技術における欠点に鑑み、特に短絡電流の温度依存性及び／又は負荷電流による出力信号の影響を少なくとも部分的に回避することができるように改善を行うこと。
【解決手段】短絡保護回路に電圧フォロア回路と、該電圧フォロア回路に並列に接続された導出抵抗を所属させ、前記電圧フォロア回路と導出抵抗からなる並列回路が一方では第２の出力端子に接続され、もう一方では第２の入力端子に接続されるように構成する。
【選択図】図３

Description

本発明は、第１の入力端子と、第２の入力端子と、第１の出力端子と、第２の出力端子と、給電端子と、電圧制御された電圧源と、出力段と、短絡保護回路とを備え、出力信号が入力端子に印加される入力電圧から電圧制御された電圧源と出力段を介して生成される、形式の回路装置に関している。

前記形式の手法の回路装置は、様々な実施形態のものが既に公知であり、１つの入力電圧が１つの出力信号に変換される至る所で回路技術が用いられている。この場合回路装置を駆動するためには、通例では出力側の方が入力側に要される電力よりも高い電力を得られる。典型的にはこの種の回路装置は、例えば緩衝増幅器、信号変換器、パワーモジュールに存在する。さらにこの種の回路装置の適用に対する応用ケースとして、例えば第１の電圧から規格化された電圧（例えば０〜１０Ｖ）のインターフェースへの適応化のために、第１の電圧領域から第２の電圧領域への電圧変換の例が挙げられる。

基本的には、ここで取り上げる形式の回路装置構想のもとでは、実際上の利便性、作動の確実性、若しくは主要な規格のもとでの証明性の理由から、回路が出力側で短絡した場合に、つまり出力側端子が相互に非常に低抵抗に接続した場合に、どのような状態をとるかが考慮される。回路技術的に何ら特別な手段が講じられない場合には、回路装置の出力側特性がもはや制御不能となり、当該回路装置ないしは当該回路装置の出力段において高い損失電力に転換され当該回路装置及び／又はその出力側に接続された電気機器が損なわれる危険性が生じる。

このような理由から、ここで取り上げる形式の回路装置はその出力側に電子的な電流リミッタを備え、これが短絡のケースにおいて少なくとも当該回路装置の損傷を回避している。例えば出力段が電圧制御された電圧源から流れる電流を介して制御されるならば、実務や関連文献からも公知のように、（短絡した）出力端子を介して流れる負荷電流ないし短絡電流を測定し、出力段を制御する電流を、この負荷電流のレベルに依存して同じように出力段においてやり過ごさなければならない。この種の短絡保護回路は、例えばバイポーラトランジスタによって実現可能である。このバイポーラトランジスタは、負荷回路に設けられた“検知”抵抗において降下する電圧に依存して導通制御され、出力段を制御する電流を出力段の入力側に通過させ、さらなる負荷電流の上昇を阻止し、それによって短絡電流を制限する（公知文献“Tietze,U.;Schenk, Ch.:Halbleiter-Schaltungstechnik, 12.Auflage, Springer-Verlag, 2002, P909-910”参照）。

“検知”抵抗を介して負荷電流パス内の負荷電流ないし最終的短絡電流のレベルが検出されるこの種の短絡保護回路の欠点は、当該抵抗に係る負荷電流に依存した電圧降下が出力信号、つまり例えば出力端子から送出される電圧に通常の動作モードにおいて影響を及ぼし、定常的な電力損失を引き起こすことである。さらに未制御の簡単な半導体構成素子、例えばバイポーラトランジスタなどを短絡保護回路に用いた場合の欠点は、保護回路をトリガする短絡電流のレベルが半導体素子の温度依存性に基づいて温度に左右されてしまうことである。前記したようなバイポーラトランジスタのケースにおいては、このことは例えばバイポーラトランジスタ内で導通方向に作用するダイオードの通流電圧の温度依存性といえる。ベース−エミッタ区間を介して制御されるバイポーラシリコントランジスタの適用のもとでは、ベース−エミッタダイオードの通流電圧の温度依存性は、約２ｍＶ／Ｋとなる。
"Tietze,U.;Schenk, Ch.:Halbleiter-Schaltungstechnik, 12. Auflage, Springer-Verlag, 2002, P909-910"

それ故に本発明の課題は、電圧制御された電圧源と、出力段と、短絡保護回路とを備えた回路装置において、従来技術における欠点に鑑み、特に短絡電流の温度依存性及び／又は負荷電流による出力信号の影響を少なくとも部分的に回避することができるように改善を行うことである。

前記課題は本発明により、短絡保護回路に電圧フォロア回路と、該電圧フォロア回路に並列に接続された導出抵抗を所属させ、前記電圧フォロア回路と導出抵抗からなる並列回路が一方では第２の出力端子に接続され、もう一方では第２の入力端子に接続されるように構成されて解決される。

本発明の特異的な短絡保護回路の実現によれば、負荷電流のパス内への、すなわち出力段と出力端子の接続路への直接の介入が避けられるため、出力端子を介して送出される出力信号が負荷電流自体による影響を受けなくて済む。

電圧フォロア回路並びにそれと並列に接続された導出抵抗と、当該回路装置の第２の入力端子との接続によって、前述した回路部分の共通の基準電位が保証される。この場合の回路的に用いられる基準電位は、例えばアース電位であり得るが、その他の任意の適切な電位であってもよい。

電圧フォロア回路は、本発明によれば次のように配置構成される。すなわちその入力側は、第２の入力端子に接続され、出力側は、第２の出力端子に接続される。それにより、第２の入力端子に印加される基準電位が、電圧フォロア回路を介して当該回路装置の第２の出力端子に転送される。電圧フォロア回路がその通常の作動範囲で動作している限りは、電圧フォロア回路がどの電流を受入れないしは送出するかに依存することなく、その入力側からその出力側への基準電位の転送が保証される。この通常の作動範囲では、電圧フォロア回路と導出抵抗からなる並列回路と、電圧フォロア回路の入力側と出力側の間の同一電位とに基づいて、導出抵抗には電位差は生じない。そのためそれを通って流れる電流も生じ得ない。これらの関係から、電圧フォロア回路は当該回路装置の通常作動モードにおいて、すなわち短絡の生じていないケースにおいて、負荷が出力端子に接続されている限り、出力端子を介して流れる負荷電流を完全に受容しなければならない。

電圧フォロア回路がもはやその通常動作範囲で使用できなくなった場合に初めて、つまり電圧フォロア回路が例えばその内的接続構成で受容可能である電流よりも高い電流を受入れなければならなくなった場合に、電圧フォロア回路は、入力側の所定の電位をその出力側に転送できない状態となる。その結果電圧フォロア回路の出力側の電位は、入力側の所定の電位からずれる。ここにおいて導出抵抗の端子に生じる電位差に基づいて、もはや電圧フォロア回路によって収容不能な短絡電流成分が当該導出抵抗を介して導出される。

電圧フォロア回路は通常は、制御に差のない十分な制御回路によって実現され、さらに温度に依存する影響が補償でき、オーミック抵抗（例えば導出抵抗）も際立った温度依存性を示さないので、本発明による回路装置を用いれば、際立った温度依存性の伴わない短絡保護が実現可能となる。

本発明の構想をさらに改善する多くの手段も存在する。本発明の有利な改善例ないし別の構成例は、従属請求項に記載されており、以下の明細書でも説明する。

本発明の有利な実施例によれば、電圧制御された電圧源が簡単な演算増幅器によって実現される。この演算増幅器の反転入力側は、２つの相互接続抵抗のそれぞれ１つの端子に接続され、前記演算増幅器の非反転入力側は、当該回路装置の第１の入力端子に接続され、第１の相互接続抵抗は、出力段を介して前記演算増幅器の出力側と接続され、第２の相互接続抵抗は当該回路装置の第２の出力端子に接続されている。この手段により、当該回路装置は、入力端子間に高抵抗な入力側を備える。同時に演算増幅器の低抵抗な出力側を介して電圧制御回路内に包含された出力段が駆動制御される。

さらに別の有利な実施例によれば、前記出力段がトランジスタを利用して実現されており、該トランジスタは、その制御電極を介して、電圧制御された電圧源の出力側によって駆動される。この出力段のトランジスタは別の２つの電極と共に負荷回路内に集積されており、この場合第１の負荷回路電極は給電端子に接続され、第２の負荷回路電極は、当該回路装置の第１の出力端子に接続されている。出力段への適切なトランジスタの適用によって、小さな信号領域にも、高い電力要求にも適した回路装置が簡単な形式で実現できる。

さらに別の有利な実施例によれば、電圧フォロア回路が第２の演算増幅器と帰還結合抵抗を用いて実現される。この帰還結合抵抗は、第２の演算増幅器の出力側を当該第２の演算増幅器の反転入力側に帰還結合させている。第２の演算増幅器の非反転入力側は、電圧フォロア回路の入力側を表し、当該回路装置の第２の入力端子に接続されている。それに対して第２の演算増幅器の反転入力側は、当該回路装置の出力側に接続されると共に当該回路装置の第２の出力端子にも接続されている。

前述した当該回路装置の有利な実施例が共に実現されれば、回路全体で以下に述べるような特に有利な効果が得られる。

演算増幅器の作動範囲は、通常は自身に接続された作動電圧源の電圧範囲によって定められる。この作動電圧範囲が上方の作動電圧と下方の作動電圧によって確定された場合、前述した電圧フォロア回路の有利な実施例は、出力側で次のような負荷電流を受入れる。すなわち帰還抵抗を介して下方の作動電圧を低下させる位の規模の負荷電流を受入れる。この場合は、第２の演算増幅器の反転入力側はまだ自身の非反転入力側の電位によって定められる電位に維持されている。第２の演算増幅器の出力側の電圧は、このケースでは第２の演算増幅器のそれ以下には低下できない下方の作動電圧に等しい。

電流のさらなる上昇は、次のような結果を強いる。すなわち帰還抵抗を介して下方の作動電圧の絶対値を上回る電圧降下と、電圧フォロア回路の入力側の所定の電位を超える電圧フォロア回路出力側の電位上昇を引き起こす。このケースでは、短絡保護回路を介して流れる電流が、当該回路装置の第２の出力側に生じる電位と、第２の演算増幅器の下方の一定の作動電圧と、電圧フォロア回路の帰還抵抗の大きさと、短絡保護回路に使用されている導出抵抗の大きさに依存するだけである。つまり短絡電流は、第２の出力端子に生じる電位の変化に比例して変化する。

本発明の有利な実施例によれば、出力端子の短絡のケースにおいて特に有利な特性が得られる。なぜなら電圧制御された電圧源の相互接続抵抗からなる直列回路が出力側で短絡され、それによって当該回路装置の第２の出力側に入力電圧が印加されるからである。しかしながらこのケースでは前述したように、短絡保護回路を介して流れる電流が入力電圧と、第２の演算増幅器の下方の一定の作動電圧と、帰還抵抗と、導出抵抗に依存するだけであり、詳細には短絡保護回路を介して流れる短絡電流は、入力電圧の変化に比例して変化する。

これにより本発明による回路装置の特に有利な実施例は、通常の作動モードにおいては短絡保護機能を備えた電圧制御された電圧源、短絡時には電圧制御された電流源を表すものとなる。それにより当該回路装置の出力信号は、短絡時においても所定のように生じることができ、さらに入力電圧の変化によっても所定のように変化し得る。従って短絡のケースも当該の有利な回路装置の通常の作動状況として受け止めることができる。この特性は、例えば回路装置の出力端子を介して所定の電圧信号も所定の電流信号も送出されるべき場合に有利に利用することができる。

本発明の別の有利な実施例は従属請求項に記載されている。

次に本発明の実施例を図面に基づき以下の明細書で詳細に説明する。

以下では本発明による回路装置を所定のテクノロジ（バイポーラトランジスタ、演算増幅器）に基づく電子構成素子の利用のもとで有利な実施例に基づいて説明する。また本発明は、別のテクノロジ（例えば電界効果トランジスタ、演算増幅器回路と別個の構造、高密度集積回路など）に基づく構成素子の利用のもとでも全く支障なく良好に実現可能である。一般的に本発明の実現に対する唯一の前提条件は、回路装置の上位モジュールの本発明による相互作用であり、個々のモジュールが実現されるテクノロジに依存しないことである。

図１の実施例には、第１の入力端子２と、第２の入力端子３と、第１の出力端子４と、第２の出力端子５と、給電端子６と、電圧制御された電圧源７と、出力段８を備えた回路装置１が示されているが、但しこの回路装置は短絡保護回路を有していない。この回路は、入力端子２，３に印加される入力電圧Ｕ_１から、電圧制御された電圧源７と出力段８を用いて出力信号、詳細には出力電圧Ｕ_２を出力端子４，５から得るのに適している。

通常の作動状態においては、当該回路装置１の出力側は、出力端子４，５に接続されている電気的な負荷（抵抗Ｒ_Ｌ）によって負荷されており、この場合負荷電流は完全に導通制御された出力段８のもとでも負担のない値まで制限されるべきである。しかしながら出力端子４，５が短絡した場合には、所要の出力側電流制限は失われ、出力段８若しくは出力端子を介して短絡電流を受入れる機器は、短絡電流による損傷を直接受ける危険にさらされる。

従来技術からは、図２に示されているような回路装置１が公知である。この回路装置には、短絡の際の負荷電流を制限するために短絡保護回路９が設けられている。公知の短絡保護回路９はこの場合負荷電流のパスにおいてオーム性の“検知”抵抗Ｒ_Ｆを備えている。この抵抗においては、負荷電流に比例した電圧が降下する。この電圧降下がバイポーラ保護トランジスタＴ_Ｓ（これのベース−エミッタ区間は“検知”抵抗Ｒ_Ｆに並列に接続されている）のベース−エミッタ通流電圧の値に達すると、導通接続された当該保護トランジスタＴ_Ｓが出力段８を駆動する電流の大半を導出し、それは出力段８が負荷電流ないし短絡電流を所定の値に低減するまで続く。

この短絡保護回路９の構成の欠点は、“検知”抵抗Ｒ_Ｆを介して当該回路装置１の通常動作モードにおいても損失電力が置き換えられ、負荷パス内の“検知”抵抗Ｒ_Ｆの配置構成によって当該回路装置１の出力信号が影響を受けることである。さらに保護トランジスタＴ_Ｓのベース−エミッタ区間の通流電圧の温度依存性が、短絡の際に生じた短絡電流の温度依存性も引き起こすことである。

図３に示されている本発明による回路装置１の有利な実施例は、電圧フォロア回路１０と、該電圧フォロア回路１０に並列に接続された導出抵抗Ｒ_０を含んだ短絡保護回路９を備えている。この電圧フォロア回路１０と導出抵抗Ｒ_０からなる並列回路は、一方では第２の出力端子５に接続され、もう一方では第２の入力端子３に接続されている。この場合電圧フォロア回路１０は、その入力側が第２の入力端子３に接続されその出力側は第２の出力端子５に接続されるように配列される。

図３による有利な実施例では、電圧制御された電圧源７は簡単な演算増幅回路によって実現されており、この回路は１つの演算増幅器ＯＰ_１と２つの相互接続抵抗Ｒ_１，Ｒ_２を含んでいる。この場合前記演算増幅器ＯＰ_１の反転入力側１１は２つの相互接続抵抗Ｒ_１，Ｒ_２のそれぞれ１つの端子に接続され、前記演算増幅器ＯＰ_１の非反転入力側１２は第１の入力端子２に接続されている。さらに第１の相互接続抵抗Ｒ_１は、出力段８を介して演算増幅器ＯＰ_１の出力側１３と接続され、第２の相互接続抵抗Ｒ_２は、第２の出力端子５に接続されている。この有利な実施例においては、出力段８がバイポーラトランジスタＴ_１の利用のもとで実現されている。この場合このトランジスタＴ_１は、そのベース１４を介して、電圧制御された電圧源７の出力側１３によって駆動され、そのコレクタ電極は給電端子６７に接続され、そのエミッタ電極１６は第１の出力端子４に接続されている。

当該回路装置１の有利な実施例は、入力電圧から出力信号を生成するための当該回路装置１の主要な特性、とりわけ入力端子２，３間の高い入力抵抗と出力信号の制御可能な出力を簡単な形式で実現する。この出力（電力）は給電端子６の給電電圧Ｕ_Ｂに依存して、及びトランジスタＴ_１の適切な選択によってさらなる領域に変更可能である。

電圧フォロア回路１０は、図３による本発明の回路装置１の有利な実施例においては、第２の演算増幅器ＯＰ_２と帰還抵抗Ｒ_３によって置き換えられる。その場合帰還抵抗Ｒ_３は第２の演算増幅器ＯＰ_２の出力側１７を第２の演算増幅器ＯＰ_２の反転入力側１８に帰還結合させている。第２の演算増幅器ＯＰ_２の反転入力側１８は、第２の出力端子５に接続され、第２の演算増幅器ＯＰ_１の非反転入力側１９は、第２の入力端子３に接続されている。この第２の演算増幅器ＯＰ_２の作動範囲は、上方の作動電圧Ｕ_ＣＣと下方の作動電圧Ｕ_ＳＳによって確定される。第２の演算増幅器ＯＰ_２の非反転入力側１９を介して電圧フォロア回路１０の入力側に印加されるアース電位は、第２の演算増幅器ＯＰ_２の出力側１７と反転入力側１８の間の帰還抵抗Ｒ_３を介した電位補償に対して、出力側１７で上方及び下方の作動電圧Ｕ_ＣＣ，Ｕ_ＳＳによって定められる電圧範囲外にある電圧を何も必要としないうちは、第２の演算増幅器ＯＰ_２の反転入力側１８に応用できる（“仮想アース”）。

短絡時に電圧フォロア回路１０によって受入れられる短絡電流が、電圧フォロア回路１０がその作動範囲外での動作を強いられ第２の演算増幅器ＯＰ_２の反転入力側１８にアース電位とは異なる別の電位が生じるくらいに大きくなると、当該回路装置１の第２の出力端子５は、導出抵抗Ｒ_０の端子と同じようにポテンシャル的に引き上げられる。短絡のケースでは、短絡電流の一部が導出抵抗Ｒ_０を介してアースに流出する。有利な実施例によれば、端子４と５の間の短絡は、電圧制御された電圧源７の相互接続抵抗Ｒ_１，Ｒ_２からなる直列回路が短絡することと同時に生じ、それによって入力電圧Ｕ_１は、演算増幅器ＯＰ_１の反転入力側にも当該回路装置の第２の出力端子にも印加される。短絡保護回路９を介して流出する短絡電流Ｉ_Ｋは、以下の式、
Ｉ_Ｋ＝Ｕ_１/Ｒ_０＋(Ｕ_１+Ｕ_ＳＳ)/Ｒ_３
から得られる。

これにより図３による有利な実施例に対しては、短絡保護機能を備えた電圧制御された電圧源から短絡の際に電圧制御された電流源が得られるという特に驚異的な効果が得られる。これにより出力信号は、短絡時において引き続き入力端子２，３の入力電圧Ｕ_１によって制御可能である。図３による回路装置の適用のもとでは、短絡のケースは例外的状態のない制御可能な作動ケースとなる。図３による有利な回路装置は、短絡の作動状態においても、例えば非常に低抵抗な負荷が出力端子４，５に接続されることによって意図的に使用することができる。このケースでは出力信号は電圧ではなくて、入力電圧Ｕ_１によって制御される例えば０〜２０ｍＡの範囲で動作する規格化された電流インターフェースに使用される出力電流であり得る。

短絡保護回路なしの回路装置の実施例を示した図 短絡保護回路を備えた従来技術で公知の回路装置の実施例を示した図 本発明による回路装置の有利な実施例を示した図

符号の説明

２ 第１の入力端子
３ 第２の入力端子
４ 第１の出力端子
５ 第２の出力端子
６ 給電端子
７ 電圧源
８ 出力段
９ 短絡保護回路
１０ 電圧フォロア回路
１２ 非反転入力側
１３ 出力側
１４ 制御電極
１５ 第１の負荷回路電極
１６ 第２の負荷回路電極

Claims (5)

1. 第１の入力端子（２）と、第２の入力端子（３）と、第１の出力端子（４）と、第２の出力端子（５）、給電端子（６）と、電圧制御された電圧源（７）と、出力段（８）と、短絡保護回路（９）とを備え、出力信号が入力端子（２，３）に印加される入力電圧から電圧制御された電圧源（７）と出力段（８）を介して生成される、回路装置において、
   短絡保護回路（９）に電圧フォロア回路（１０）と、該電圧フォロア回路（１０）に並列に接続された導出抵抗（Ｒ_０）を所属させ、
   前記電圧フォロア回路（１０）と導出抵抗（Ｒ_０）からなる並列回路が一方では第２の出力端子（５）に接続され、もう一方では第２の入力端子（３）に接続されるように構成されていることを特徴とする回路装置。
2. 電圧制御された電圧源（７）に、演算増幅器（ＯＰ_１）と２つの相互接続抵抗（Ｒ_１，Ｒ_２）が所属しており、前記演算増幅器（ＯＰ_１）の反転入力側（１１）は、２つの相互接続抵抗（Ｒ_１，Ｒ_２）のそれぞれ１つの端子に接続され、前記演算増幅器（ＯＰ_１）の非反転入力側（１２）は、第１の入力端子（２）に接続され、第１の相互接続抵抗（Ｒ_１）は、出力段（８）を介して前記演算増幅器（ＯＰ_１）の出力側（１３）と接続され、第２の相互接続抵抗（Ｒ_２）は第２の出力端子（５）に接続されている、請求項１記載の回路装置。
3. 前記出力段（８）にトランジスタ（Ｔ_１）が所属しており、該トランジスタ（Ｔ1）は、その制御電極（１４）を介して、電圧制御された電圧源（７）の出力側によって駆動され、第１の負荷回路電極（１５）と第２の負荷回路電極（１６）を有しており、前記第１の負荷回路電極（１５）は給電端子（６）に接続され、前記第２の負荷回路電極（１６）は、第１の出力端子（４）に接続されている、請求項１または２記載の回路装置。
4. 前記トランジスタは、バイポーラトランジスタであり、特にｎｐｎ−トランジスタである、請求項３記載の回路装置。
5. 電圧フォロア（１０）に第２の演算増幅器（ＯＰ_２）と帰還抵抗（Ｒ_３）が所属しており、前記帰還抵抗は第２の演算増幅器（ＯＰ_２）の出力側（１７）を当該第２の演算増幅器（ＯＰ_２）の反転入力側（１８）に帰還結合させており、前記第２の演算増幅器（ＯＰ_２）の反転入力側（１８）は、第２の出力端子（５）に接続され、前記第２の演算増幅器（ＯＰ_２）の非反転入力側（１９）は、第２の入力端子（３）に接続されている、請求項１から４いずれか１項記載の回路装置。

Images