JP2006121345A - Ic, interface system between ics, module, mobile electronic equipment, and electronic equipment - Google Patents
Ic, interface system between ics, module, mobile electronic equipment, and electronic equipment Download PDFInfo
- Publication number
- JP2006121345A JP2006121345A JP2004306151A JP2004306151A JP2006121345A JP 2006121345 A JP2006121345 A JP 2006121345A JP 2004306151 A JP2004306151 A JP 2004306151A JP 2004306151 A JP2004306151 A JP 2004306151A JP 2006121345 A JP2006121345 A JP 2006121345A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switch means
- supply voltage
- voltage
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Description
本発明は、第1電源電圧で動作しそれと異なる第2電源電圧電圧レベルで信号を出力する第1IC(半導体集積回路)、この第1ICと第2電源電圧で動作する第2ICとの間のインターフェースシステム、及びそれらICを備えたモジュール、携帯電子機器や電子機器に関する。 The present invention provides a first IC (semiconductor integrated circuit) that operates at a first power supply voltage and outputs a signal at a different second power supply voltage level, and an interface between the first IC and a second IC that operates at the second power supply voltage. The present invention relates to a system, a module including the IC, a portable electronic device, and an electronic device.
一般に、ICでは、その内部回路で所要の信号処理を行い、その信号処理の結果を他のICに出力するように構成される。そのICの内部回路を駆動するための内部電圧レベルと、その内部回路で処理された信号を他のICに出力する電圧レベルが異なる場合がある。 In general, an IC is configured to perform required signal processing in its internal circuit and output the result of the signal processing to another IC. The internal voltage level for driving the internal circuit of the IC may be different from the voltage level for outputting a signal processed by the internal circuit to another IC.
このような場合には、通常、IC内部の信号処理に用いる第1の電圧レベルを、他のICへインターフェースするために第2の電圧レベルにレベルシフトしてから出力するように構成されている(特許文献1)。 In such a case, normally, the first voltage level used for signal processing inside the IC is shifted to the second voltage level for interfacing with another IC and then output. (Patent Document 1).
しかし、この特許文献1のような従来のものでは、第1電源電圧と第2電源電圧を外部の電源回路から取り込むためにICに2つの電源用端子が必要になる。電源端子を複数設けることは、部品の寸法の増大や、基板配線の複雑化の要因となる。特に、携帯電話機などの小型の電子機器においては、例えば2電源を必要とする赤外線送受信モジュール(IrDA規格に準拠)等の部品の小型化やそれらを搭載する基板の基板配線の簡素化等の観点から、異なる電源電圧毎に電源用端子を設けることは困難な場合がある。また、この困難さを避けるために、1種類の電源電圧でICを構成しようとすると、伝達すべき信号の時間幅が変わるなどの他の問題が発生することもある。
そこで、本発明は、第1電源電圧のみで動作しそれより低い電圧レベルで出力信号を出力するための第1ICを提供することを目的とする。また、第1電源電圧のみで動作しそれより低い電圧レベルで出力信号を出力するための第1ICと、第1電源電圧よりも低い第2電源電圧で動作する第2ICとの間のインターフェースシステムを提供することを目的とする。さらに、それらICを備えたモジュール、携帯電子機器、及び電子機器を提供することを目的とする。 Therefore, an object of the present invention is to provide a first IC that operates only with a first power supply voltage and outputs an output signal at a lower voltage level. An interface system between a first IC that operates only with a first power supply voltage and outputs an output signal at a lower voltage level and a second IC that operates with a second power supply voltage lower than the first power supply voltage is provided. The purpose is to provide. Furthermore, it aims at providing the module provided with these IC, a portable electronic device, and an electronic device.
請求項1のICは、電源電圧を外部から入力するための電源電圧入力用端子と、
基準電圧(例、グランド電圧)を外部から入力するための基準電圧入力用端子と、
信号出力用端子と、
前記電源電圧点と前記信号出力用端子との間に、直列に接続された第1スイッチ手段と第2スイッチ手段と、
前記信号出力用端子と前記基準電圧点との間に接続された第3スイッチ手段と、
指令信号に応じて前記第2スイッチ手段と前記第3スイッチ手段とを、互いに逆の状態にオンあるいはオフさせる駆動回路と、
前記信号出力用端子の電圧レベルを監視し、その電圧レベルが前記電源電圧より低い所定レベルに達しないときに前記第1スイッチをオンし、その電圧レベルが前記所定レベルを超えるときに前記第1スイッチをオフさせる電圧検出回路とを、有することを特徴とする。
The IC of claim 1 includes a power supply voltage input terminal for inputting a power supply voltage from the outside,
A reference voltage input terminal for inputting a reference voltage (eg, ground voltage) from the outside;
A signal output terminal;
First switch means and second switch means connected in series between the power supply voltage point and the signal output terminal;
A third switch means connected between the signal output terminal and the reference voltage point;
A drive circuit for turning on or off the second switch means and the third switch means in opposite states in response to a command signal;
The voltage level of the signal output terminal is monitored, the first switch is turned on when the voltage level does not reach a predetermined level lower than the power supply voltage, and the first level when the voltage level exceeds the predetermined level. And a voltage detection circuit for turning off the switch.
請求項2のICは、請求項1に記載のICにおいて、前記第2スイッチ手段がオンからオフへ移る際に、前記第2スイッチ手段及び前記第3スイッチ手段がともにオフしている第1オフ期間を設け、前記第3スイッチ手段がオンからオフへ移る際に、前記第2スイッチ手段及び前記第3スイッチ手段がともにオフしている第2オフ期間を設けることを特徴とする。 The IC according to claim 2 is the IC according to claim 1, wherein both the second switch means and the third switch means are turned off when the second switch means moves from on to off. A period is provided, and when the third switch means shifts from on to off, a second off period is provided in which both the second switch means and the third switch means are off.
請求項3のICは、請求項2に記載のICにおいて、前記第1オフ期間が前記第2オフ期間より所定時間だけ長いことを特徴とする。 According to a third aspect of the present invention, in the IC according to the second aspect, the first off period is longer than the second off period by a predetermined time.
請求項4のICは、請求項1乃至3のいずれかに記載のICにおいて、前記電源電圧点と前記信号出力用端子との間に、前記第1スイッチ手段、前記第2スイッチ手段と直列に抵抗器を接続していることを特徴とする。 The IC according to claim 4 is the IC according to any one of claims 1 to 3, wherein the first switch means and the second switch means are connected in series between the power supply voltage point and the signal output terminal. It is characterized by connecting a resistor.
請求項5のIC間のインターフェースシステムは、第1電源電圧を外部から入力するための第1電源電圧入力用端子と、基準電圧(例、グランド電圧)を外部から入力するための基準電圧入力用端子と、信号出力用端子と、前記第1電源電圧点と前記信号出力用端子との間に、直列に接続された第1スイッチ手段と第2スイッチ手段と、前記信号出力用端子と前記基準電圧点との間に接続された第3スイッチ手段と、指令信号に応じて前記第2スイッチ手段と前記第3スイッチ手段とを、互いに逆の状態にオンあるいはオフさせる駆動回路と、前記信号出力用端子の電圧レベルを監視し、その電圧レベルが前記第1電源電圧より低い所定レベルに達しないときに前記第1スイッチをオンし、その電圧レベルが前記所定レベルを超えるときに前記第1スイッチをオフさせる電圧検出回路とを、有する第1ICと、
第2電源電圧を外部から入力するための第2電源電圧入力用端子と、前記基準電圧を外部から入力するための基準電圧入力用端子と、前記信号出力用端子に接続される信号入力用端子と、前記第2電源電圧点と前記信号用入力端子との間に接続されたプルアップ用インピーダンス手段と、前記第2電源電圧と前記基準電圧とを動作電源とし、前記信号入力用端子への出力信号が入力される信号処理回路とを、有する第2ICとを備えることを特徴とする。
The interface system between ICs according to claim 5 is a first power supply voltage input terminal for inputting a first power supply voltage from the outside, and a reference voltage input for inputting a reference voltage (eg, ground voltage) from the outside. A first switch means and a second switch means connected in series between the terminal, the signal output terminal, the first power supply voltage point, and the signal output terminal; the signal output terminal; and the reference A third switch means connected between the voltage points, a drive circuit for turning on or off the second switch means and the third switch means in opposite states in response to a command signal, and the signal output The voltage level of the terminal is monitored, and the first switch is turned on when the voltage level does not reach a predetermined level lower than the first power supply voltage, and before the voltage level exceeds the predetermined level. A voltage detection circuit for turning off the first switch, a second 1IC having,
A second power supply voltage input terminal for inputting a second power supply voltage from the outside, a reference voltage input terminal for inputting the reference voltage from the outside, and a signal input terminal connected to the signal output terminal A pull-up impedance means connected between the second power supply voltage point and the signal input terminal, and the second power supply voltage and the reference voltage as an operating power supply to the signal input terminal. And a second IC having a signal processing circuit to which an output signal is input.
請求項6のIC間のインターフェースシステムは、請求項5に記載のIC間のインターフェースシステムにおいて、前記第1ICは、前記第2スイッチ手段がオンからオフへ移る際に、前記第2スイッチ手段及び前記第3スイッチ手段がともにオフしている第1オフ期間を設け、前記第3スイッチ手段がオンからオフへ移る際に、前記第2スイッチ手段及び前記第3スイッチ手段がともにオフしている第2オフ期間を設けることを特徴とする。 The interface system between ICs according to claim 6 is the interface system between ICs according to claim 5, wherein the first IC is configured such that the second switch means and the second switch means when the second switch means moves from on to off. A first off period in which both the third switch means are off is provided, and when the third switch means shifts from on to off, the second switch means and the third switch means are both off. An off period is provided.
請求項7のIC間のインターフェースシステムは、請求項6に記載のIC間のインターフェースシステムにおいて、前記第1オフ期間が前記第2オフ期間より所定時間だけ長いことを特徴とする。 The interface system between ICs according to claim 7 is the interface system between ICs according to claim 6, wherein the first off period is longer than the second off period by a predetermined time.
請求項8のIC間のインターフェースシステムは、請求項5乃至7のいずれかに記載のIC間のインターフェースシステムにおいて、前記第1ICは、前記第1電源電圧点と前記信号出力用端子との間に、前記第1スイッチ手段、前記第2スイッチ手段と直列に抵抗器を接続していることを特徴とする。 The interface system between ICs according to claim 8 is the interface system between ICs according to any of claims 5 to 7, wherein the first IC is between the first power supply voltage point and the signal output terminal. A resistor is connected in series with the first switch means and the second switch means.
請求項9の電子機器は、第1電源電圧と該第1電源電圧より低い第2電源電圧とを発生する電源回路と、請求項5乃至8のいずれかに記載のIC間のインターフェースシステムと、該インターフェースシステムを制御するための制御回路とを、備えることを特徴とする。 An electronic apparatus according to claim 9 is a power supply circuit that generates a first power supply voltage and a second power supply voltage lower than the first power supply voltage, and an interface system between ICs according to any one of claims 5 to 8; And a control circuit for controlling the interface system.
請求項10のモジュールは、請求項1乃至4のいずれかに記載のICと、受信素子及びまたは送信素子とを、1つのフレームに設けたことを特徴とする。 A module according to a tenth aspect is characterized in that the IC according to any one of the first to fourth aspects and a receiving element and / or a transmitting element are provided in one frame.
請求項11の携帯電子機器は、請求項1乃至4のいずれかに記載のICを含むことを特徴とする。 A portable electronic device according to an eleventh aspect includes the IC according to any one of the first to fourth aspects.
本発明によれば、第1電源電圧のみで動作する第1ICから、その第1電源電圧より低い電圧レベルの出力信号を出力する。これにより、第1ICの電源電圧用端子数を、従来のものより削減することができる。したがって、第1ICや、この第1ICをパッケージした部品(例えば、IrDAモジュール)の小型化に寄与することができるし、また、それらを搭載する基板配線を簡素化することができる。また、端子数が少なくなるから、基板設計が容易になる。 According to the present invention, an output signal having a voltage level lower than the first power supply voltage is output from the first IC that operates only with the first power supply voltage. Thereby, the number of power supply voltage terminals of the first IC can be reduced as compared with the conventional one. Therefore, it is possible to contribute to miniaturization of the first IC and a component (for example, an IrDA module) in which the first IC is packaged, and it is possible to simplify the substrate wiring for mounting them. Further, since the number of terminals is reduced, the board design is facilitated.
また、第1ICからの出力信号を低レベルから高レベルに立ち上げる際に、所定レベルまでは第1電源電圧にて急速に立ち上げる。そして、出力信号が所定レベルに達した後は、第2電源電圧でプルアップする。したがって、出力信号の立ち上がりを短時間で行える。これにより、出力信号のパルス幅を、入力信号のパルス幅とほぼ等しくすることが可能になる。 Further, when the output signal from the first IC is raised from the low level to the high level, it is rapidly raised to the predetermined level with the first power supply voltage. Then, after the output signal reaches a predetermined level, it is pulled up with the second power supply voltage. Therefore, the rise of the output signal can be performed in a short time. As a result, the pulse width of the output signal can be made substantially equal to the pulse width of the input signal.
以下、本発明のICと、IC間のインターフェースシステム、およびそれらを備えた電子機器の実施例について、図を参照して説明する。 Hereinafter, embodiments of an IC of the present invention, an interface system between the ICs, and an electronic apparatus including them will be described with reference to the drawings.
図1は、本発明に係る電子機器の全体構成を示す図である。電子機器としては、携帯電話機等であり、電圧レベルの異なる電源電圧を使用する。 FIG. 1 is a diagram showing an overall configuration of an electronic apparatus according to the present invention. The electronic device is a mobile phone or the like, and uses power supply voltages having different voltage levels.
図1において、高い第1電源電圧Vcc1を用いる第1IC100と、第1電源電圧よりは低い第2電源電圧Vcc2を用いる第2IC200と、第1電源電圧Vcc1と第2電源電圧Vcc2とを発生する電源回路300と、それらを制御する制御回路400を備えている。 In FIG. 1, a first IC 100 using a high first power supply voltage Vcc1, a second IC 200 using a second power supply voltage Vcc2 lower than the first power supply voltage, and a power supply for generating a first power supply voltage Vcc1 and a second power supply voltage Vcc2. A circuit 300 and a control circuit 400 for controlling them are provided.
第1IC100は、第1電源電圧Vcc1が第1電源電圧入力用端子Pvcc1を介して外部の電源回路300から供給され、基準電圧であるグランド電圧Vgndがグランド電圧入力用端子Pgnd1を介して外部の電源回路300から入力される。また、信号出力用端子Pout1から出力信号Soutが第2IC200へ出力される。 In the first IC 100, the first power supply voltage Vcc1 is supplied from the external power supply circuit 300 through the first power supply voltage input terminal Pvcc1, and the ground voltage Vgnd as the reference voltage is supplied from the external power supply through the ground voltage input terminal Pgnd1. Input from the circuit 300. Further, the output signal Sout is output from the signal output terminal Pout1 to the second IC 200.
第1電源電圧Vcc1点と信号出力用端子Pout1との間に、第1スイッチ手段であるP型MOSトランジスタ11と、第2スイッチ手段であるP型MOSトランジスタ12と、抵抗器13(抵抗値R1)とが直列に接続される。 Between the first power supply voltage Vcc1 point and the signal output terminal Pout1, the P-type MOS transistor 11 as the first switch means, the P-type MOS transistor 12 as the second switch means, and the resistor 13 (resistance value R1 Are connected in series.
信号出力用端子Pout1とグランド電圧Vgnd点との間に、第3スイッチ手段であるN型MOSトランジスタ14が接続される。 An N-type MOS transistor 14 serving as third switch means is connected between the signal output terminal Pout1 and the ground voltage Vgnd point.
駆動回路であるドライバ回路20は、例えばパルス形状の指令信号Sinが入力され、P型MOSトランジスタ12のゲートにゲート制御信号Sinpを供給し、N型MOSトランジスタ14のゲートにゲート制御信号Sinnを供給する。この制御信号Sinpと制御信号Sinnは、P型MOSトランジスタ12とN型MOSトランジスタ14とを互いに逆の状態にオンあるいはオフさせる。 The driver circuit 20 which is a drive circuit, for example, receives a pulse-shaped command signal Sin, supplies a gate control signal Sinp to the gate of the P-type MOS transistor 12, and supplies a gate control signal Sinn to the gate of the N-type MOS transistor 14. To do. The control signal Sinp and the control signal Sinn turn the P-type MOS transistor 12 and the N-type MOS transistor 14 on and off in opposite states.
そして、P型MOSトランジスタ12がオンしている状態からオフ状態へ移る際に、P型MOSトランジスタ12及びN型MOSトランジスタ14がともにオフしている第1オフ期間τ1を設ける。また、N型MOSトランジスタ14がオンしている状態からオフ状態へ移る際に、P型MOSトランジスタ12及びN型MOSトランジスタ14がともにオフしている第2オフ期間τ2を設ける。さらに、この第1オフ期間τ1が第2オフ期間τ2より所定時間だけ長くなるように設定されていることがよい。 Then, when the P-type MOS transistor 12 shifts from the on state to the off state, a first off period τ1 in which both the P-type MOS transistor 12 and the N-type MOS transistor 14 are off is provided. Further, a second off period τ2 in which both the P-type MOS transistor 12 and the N-type MOS transistor 14 are turned off when the N-type MOS transistor 14 is turned off is provided. Furthermore, the first off period τ1 may be set to be longer than the second off period τ2 by a predetermined time.
このように、オフ期間τ1、τ2を設けることにより、第1電源電圧Vcc1点からグランド電圧Vgnd点へ流れる貫通電流を阻止することができる。また、第1オフ期間τ1を第2オフ期間τ2より所定時間だけ長くすることにより、出力信号Soutの立ち上がり制御と関連して、出力信号Soutのパルス幅を指令信号Sinのパルス幅にほぼ等しくする。 Thus, by providing the off periods τ1, τ2, it is possible to prevent a through current flowing from the first power supply voltage Vcc1 point to the ground voltage Vgnd point. Further, by making the first off period τ1 longer than the second off period τ2 by a predetermined time, the pulse width of the output signal Sout is made substantially equal to the pulse width of the command signal Sin in connection with the rising control of the output signal Sout. .
電圧検出回路30は、第1電源電圧Vcc1とグランド電圧Vgnd間に接続され、信号出力用端子Pout1の電圧レベル(即ち、出力信号Soutのレベル)を監視する。その出力信号Soutの電圧レベルが第1電源電圧Vcc1より低い所定レベルに達しないときにP型MOSトランジスタ11をオンし、その電圧レベルが所定レベルを超えるときにP型MOSトランジスタ11をオフさせる、ゲート制御信号Soutpを発生する。その所定レベルは、第2電源電圧Vcc2よりさらに若干低い電圧レベルに設定することがよい。 The voltage detection circuit 30 is connected between the first power supply voltage Vcc1 and the ground voltage Vgnd, and monitors the voltage level of the signal output terminal Pout1 (that is, the level of the output signal Sout). P-type MOS transistor 11 is turned on when the voltage level of output signal Sout does not reach a predetermined level lower than first power supply voltage Vcc1, and P-type MOS transistor 11 is turned off when the voltage level exceeds a predetermined level. A gate control signal Soutp is generated. The predetermined level is preferably set to a voltage level slightly lower than the second power supply voltage Vcc2.
図2は、電圧検出回路30の構成例を示す図である。図2において、第1電源電圧Vcc1点とグランド電圧Vgnd点との間に、P型MOSトランジスタ31と抵抗器32とN型MOSトランジスタ33とがその順序で接続されている。P型MOSトランジスタ31のゲートとN型MOSトランジスタ33のゲートが共通に接続され、それらゲートに出力信号Soutが印加される。このP型MOSトランジスタ31と抵抗器32とN型MOSトランジスタ33とで、入力される出力信号Soutが所定電圧レベルで出力が反転するインバータ回路が構成される。 FIG. 2 is a diagram illustrating a configuration example of the voltage detection circuit 30. In FIG. 2, a P-type MOS transistor 31, a resistor 32, and an N-type MOS transistor 33 are connected in this order between a first power supply voltage Vcc1 point and a ground voltage Vgnd point. The gate of the P-type MOS transistor 31 and the gate of the N-type MOS transistor 33 are connected in common, and the output signal Sout is applied to these gates. The P-type MOS transistor 31, the resistor 32, and the N-type MOS transistor 33 constitute an inverter circuit whose output is inverted when the input output signal Sout is at a predetermined voltage level.
その抵抗器32とN型MOSトランジスタ33との接続点の電圧レベル(高(H)レベルまたは低(L)レベル)が、反転回路34により反転されて、P型MOSトランジスタ11へのゲート制御信号Soutpとして 出力される。 The voltage level (high (H) level or low (L) level) at the connection point between the resistor 32 and the N-type MOS transistor 33 is inverted by the inversion circuit 34 and the gate control signal to the P-type MOS transistor 11 is inverted. Output as Soutp.
図1に戻って、説明する。第2IC200は、第2電源電圧Vcc2が第2電源電圧入力用端子Pvcc2を介して外部の電源回路300から入力され、グランド電圧Vgndがグランド電圧入力用端子Pgnd2を介して外部から入力される。また、出力信号Soutが、第1IC100の信号出力用端子Pout1に接続された信号入力用端子Pin2に入力される。 Returning to FIG. In the second IC 200, the second power supply voltage Vcc2 is input from the external power supply circuit 300 through the second power supply voltage input terminal Pvcc2, and the ground voltage Vgnd is input from the outside through the ground voltage input terminal Pgnd2. The output signal Sout is input to the signal input terminal Pin2 connected to the signal output terminal Pout1 of the first IC 100.
キャパシタ15が信号出力用端子Pout1とグランド電圧入力用端子Pgnd1との間に存在する。このキャパシタ15はキャパシタンスCsを持っているが、浮遊キャパシタで構成されることがよい。ただ、必要とされるキャパシタンスCsによっては、ディスクリート部品のキャパシタや、第1IC100や第2IC200内部に作り込んだキャパシタでもよい。 The capacitor 15 exists between the signal output terminal Pout1 and the ground voltage input terminal Pgnd1. The capacitor 15 has a capacitance Cs, but is preferably composed of a floating capacitor. However, depending on the required capacitance Cs, it may be a discrete component capacitor or a capacitor built in the first IC 100 or the second IC 200.
第2IC200の内部では、第2電源電圧Vcc2点と信号用入力端子Pin2との間に接続されたプルアップ用インピーダンス手段202を設けている。このプルアップ用インピーダンス手段202は、高抵抗値の抵抗器や微少な電流を流せる電流源などが用いられる。 Inside the second IC 200, a pull-up impedance unit 202 connected between the second power supply voltage Vcc2 point and the signal input terminal Pin2 is provided. As the pull-up impedance means 202, a high-resistance resistor, a current source capable of passing a minute current, or the like is used.
また、信号処理回路201は、第2電源電圧Vcc2とグランド電圧Vgndとを動作電源とし、信号入力用端子Pin2への出力信号Soutが入力され、所要の信号処理を行う。また、信号処理回路201は、制御回路400との間で、入出力端子Pi/oを介して、入出力制御信号Si/oをやり取りする。 In addition, the signal processing circuit 201 uses the second power supply voltage Vcc2 and the ground voltage Vgnd as operation power supplies, and receives the output signal Sout to the signal input terminal Pin2, and performs necessary signal processing. The signal processing circuit 201 exchanges an input / output control signal Si / o with the control circuit 400 via the input / output terminal Pi / o.
本発明の実施例の動作を、図3のタイミングチャート及びその一部を拡大した図4をも参照して、説明する。 The operation of the embodiment of the present invention will be described with reference to the timing chart of FIG. 3 and FIG.
図3(a)のような、所定時間幅Tpの指令信号Sinがドライバ回路20に入力される。所定時間幅Tpは、1種類の場合もあるが、複数種類を用いてその時間幅によって異なる情報を伝達することが行われる。したがって、複数の時間幅の指令信号Sinを用いるものでは、その時間幅を正確に伝達することが重要となる。 A command signal Sin having a predetermined time width Tp as shown in FIG. Although the predetermined time width Tp may be one type, different information is transmitted depending on the time width using a plurality of types. Therefore, in the case of using the command signal Sin having a plurality of time widths, it is important to accurately transmit the time widths.
時点t1以前の区間iでは、図3(a)〜(e)に示されているように、指令信号SinはLレベル、ゲート制御信号SinpはLレベル、ゲート制御信号SinnはLレベル、出力信号SoutはHレベル、ゲート制御信号SoutpはHレベルにある。これらの信号の中で、出力信号SoutのHレベルは第2電源電圧Vcc2にあり、他の信号のHレベルは、第1電源電圧Vcc1にある。 In section i before time t1, as shown in FIGS. 3A to 3E, the command signal Sin is L level, the gate control signal Sinp is L level, the gate control signal Sinn is L level, and the output signal Sout is at the H level, and the gate control signal Soutp is at the H level. Among these signals, the H level of the output signal Sout is at the second power supply voltage Vcc2, and the H levels of the other signals are at the first power supply voltage Vcc1.
時点t1で、指令信号SinがHレベルになると、ドライバ回路20は、ゲート制御信号Sinpを直ちにHレベルにするとともに、ゲート制御信号Sinnを第1オフ期間τ1時間後の時点t2でHレベルにする。この第1オフ期間τ1の区間iiは、P型MOSトランジスタ12とN型MOSトランジスタ14がともにオフしているから、それらを通した第1電源電圧Vcc1点とグランド電圧Vgnd点間の貫通電流が流れることが阻止される。 When the command signal Sin becomes H level at time t1, the driver circuit 20 immediately sets the gate control signal Sinp to H level, and sets the gate control signal Sinn to H level at time t2 after the first off period τ1 hour. . In the section ii of the first off period τ1, since both the P-type MOS transistor 12 and the N-type MOS transistor 14 are turned off, the through current between the first power supply voltage Vcc1 point and the ground voltage Vgnd point passing through them is Flow is prevented.
時点t2で、ゲート制御信号SinnがHレベルにされると、N型MOSトランジスタ14がオンして、第2電源電圧Vcc2に充電されていたキャパシタ15の電荷が直ちに放電され、出力信号SoutはLレベルになる。出力信号SoutがLレベルになったことが電圧検出回路30で検出されて、ゲート制御信号SoutpがLレベルになり、P型MOSトランジスタ11がオンされる。 At time t2, when the gate control signal Sinn is set to the H level, the N-type MOS transistor 14 is turned on, and the charge of the capacitor 15 charged to the second power supply voltage Vcc2 is immediately discharged, and the output signal Sout becomes L Become a level. The voltage detection circuit 30 detects that the output signal Sout has become L level, the gate control signal Soutp becomes L level, and the P-type MOS transistor 11 is turned on.
時点t3で指令信号SinがLレベルになるまでの区間iiiは、P型MOSトランジスタ11がオン、P型MOSトランジスタ12がオフ、N型MOSトランジスタ14がオンの状態にある。 In a section iii until the command signal Sin becomes L level at time t3, the P-type MOS transistor 11 is on, the P-type MOS transistor 12 is off, and the N-type MOS transistor 14 is on.
時点t3で、指令信号SinがLレベルになると、ドライバ回路20はゲート制御信号Sinnを直ちにLレベルにして、N型MOSトランジスタ14がオフする。その後、第2オフ期間τ2が経過後の時点t4でゲート制御信号SinpがLレベルにされ、P型MOSトランジスタ12がオンする。その第2オフ期間τ2の区間ivは、P型MOSトランジスタ12とN型MOSトランジスタ14がともにオフしているから、それらを通した第1電源電圧Vcc1点とグランド電圧Vgnd点間の貫通電流が流れることが阻止される。この第2オフ期間τ2は、さらに第1オフ期間τ1よりも短い時間とされていることがよい。 When the command signal Sin becomes L level at time t3, the driver circuit 20 immediately sets the gate control signal Sinn to L level, and the N-type MOS transistor 14 is turned off. Thereafter, the gate control signal Sinp is set to L level at time t4 after the second off period τ2 has elapsed, and the P-type MOS transistor 12 is turned on. In the section iv of the second off period τ2, since the P-type MOS transistor 12 and the N-type MOS transistor 14 are both turned off, the through current between the first power supply voltage Vcc1 point and the ground voltage Vgnd point passing through them is reduced. Flow is prevented. The second off period τ2 is preferably shorter than the first off period τ1.
時点t4で、P型MOSトランジスタ12がオンされることによって、浮遊キャパシタ15が抵抗器13を通して第1電源電圧Vcc1で充電が開始される。この充電時のタイミングチャートの拡大図が、図4に示されている。 At time t4, the P-type MOS transistor 12 is turned on, so that the floating capacitor 15 starts to be charged with the first power supply voltage Vcc1 through the resistor 13. An enlarged view of the timing chart at the time of charging is shown in FIG.
時点t4で充電が開始されると、浮遊キャパシタ15の充電電圧は、抵抗器13の抵抗値R1及びプルアップ用インピーダンス手段202のインピーダンス値Z1と浮遊キャパシタ15のキャパシタンスCsとで決まる時定数にしたがって、図4に破線で示されるような曲線で第1電源電圧Vcc1に向けて、主に第1電源電圧Vcc1により速やかに充電されていく。 When charging starts at time t4, the charging voltage of the floating capacitor 15 is in accordance with a time constant determined by the resistance value R1 of the resistor 13, the impedance value Z1 of the pull-up impedance means 202, and the capacitance Cs of the floating capacitor 15. The battery is quickly charged mainly by the first power supply voltage Vcc1 toward the first power supply voltage Vcc1 in a curve as shown by a broken line in FIG.
その浮遊キャパシタ15の充電電圧が電圧検出回路30の所定電圧レベルに達した時点t5で、電圧検出回路30からHレベルのゲート制御信号Soutpが出力されて、P型MOSトランジスタ11がオフする。即ち、時点t4から時点t5までの区間vでは、浮遊キャパシタ15が第1電源電圧Vcc1から急速に充電される。 At a time t5 when the charging voltage of the floating capacitor 15 reaches a predetermined voltage level of the voltage detection circuit 30, an H level gate control signal Soutp is output from the voltage detection circuit 30, and the P-type MOS transistor 11 is turned off. That is, in the section v from the time point t4 to the time point t5, the floating capacitor 15 is rapidly charged from the first power supply voltage Vcc1.
なお、時点t4から時点t5の間に、第2電源電圧Vcc2からプルアップ用インピーダンス手段202を通しても浮遊キャパシタ15に充電されているが、プルアップ用インピーダンス手段202のインピーダンス値が高いこと(Z1≫R1)及び、第2電源電圧Vcc2が低いこと(Vcc2<Vcc1)により、プルアップ用インピーダンス手段202はキャパシタ15の充電にはほとんど寄与していない。 The floating capacitor 15 is also charged from the second power supply voltage Vcc2 through the pull-up impedance means 202 between the time t4 and the time t5, but the impedance value of the pull-up impedance means 202 is high (Z1 >> R1) and the second power supply voltage Vcc2 is low (Vcc2 <Vcc1), the pull-up impedance means 202 hardly contributes to the charging of the capacitor 15.
時点t5で、P型MOSトランジスタ11がオフされると、その所定電圧レベルが第2電源電圧Vcc2より低く設定されている場合には、浮遊キャパシタ15は、第2電源電圧Vcc2に向けてプルアップ用インピーダンス手段202を通って、図4に実線で示すように緩やかに充電されて行く。 When the P-type MOS transistor 11 is turned off at time t5, if the predetermined voltage level is set lower than the second power supply voltage Vcc2, the floating capacitor 15 is pulled up toward the second power supply voltage Vcc2. The battery is slowly charged through the impedance means 202 for use as shown by the solid line in FIG.
この出力信号Soutが信号処理回路201に入力されるが、信号処理回路201での信号の判定レベルを、電圧検出回路30での所定電圧レベルと同じにすることにより、出力信号Soutのパルス幅は、指令信号Sinのパルス幅Tpとほぼ等しくすることができる。この場合には、区間ivと区間v(第2オフ期間τ2)の合計時間が、区間ii(第1オフ期間τ1)と等しくなる。 The output signal Sout is input to the signal processing circuit 201. By making the determination level of the signal in the signal processing circuit 201 the same as the predetermined voltage level in the voltage detection circuit 30, the pulse width of the output signal Sout is The pulse width Tp of the command signal Sin can be made substantially equal. In this case, the total time of the section iv and the section v (second off period τ2) is equal to the section ii (first off period τ1).
時点t5以後の区間viでは、各信号レベルは、区間iと同様になる。 In section vi after time t5, each signal level is the same as section i.
このように、第1電源電圧Vcc1のみで動作する第1IC100から、その第1電源電圧Vcc1より低い電圧レベルの出力信号を出力する。これにより、第1IC100の電源電圧用端子数を、従来のものより削減することができる。したがって、第1IC100や、それを搭載する基板配線を簡素化することができる。また、第1ICを含む携帯電子機器を構成することにより、端子数が少なくなり、基板設計が容易になり、且つ小型化が容易になる。 As described above, the first IC 100 operating only with the first power supply voltage Vcc1 outputs an output signal having a voltage level lower than the first power supply voltage Vcc1. Thereby, the number of terminals for power supply voltage of the first IC 100 can be reduced as compared with the conventional one. Therefore, it is possible to simplify the first IC 100 and the substrate wiring on which the first IC 100 is mounted. In addition, by configuring the portable electronic device including the first IC, the number of terminals is reduced, the board design is facilitated, and the miniaturization is facilitated.
また、第1IC100からの出力信号SoutをLレベルからHレベルに立ち上げる際に、所定電圧レベルまでは第1電源電圧Vcc1にて急速に立ち上げる。そして、出力信号Soutが所定電圧レベルに達した後は、第2電源電圧Vcc2で緩やかにプルアップする。したがって、出力信号Soutの立ち上がりを短時間で行える。これにより、出力信号Soutのパルス幅を、引き延ばすことなく、指令信号Sinのパルス幅Tpとほぼ等しくすることが可能になる。 Further, when the output signal Sout from the first IC 100 is raised from the L level to the H level, the first power supply voltage Vcc1 is rapidly raised to a predetermined voltage level. Then, after the output signal Sout reaches a predetermined voltage level, the output signal Sout is gently pulled up with the second power supply voltage Vcc2. Therefore, the output signal Sout can rise in a short time. As a result, the pulse width of the output signal Sout can be made substantially equal to the pulse width Tp of the command signal Sin without extending.
図1では、第1IC100と第2IC200との間で、第1IC100から第2IC200への出力信号Soutが伝達されることとして示されている。しかし、実際には、出力信号Soutのみではなく、各種の制御信号や指令信号が第1IC100と第2IC200との間で送受信される。また、そのための各端子や回路部が、第1IC100と第2IC200に、それぞれ設けられる。 In FIG. 1, the output signal Sout from the first IC 100 to the second IC 200 is shown as being transmitted between the first IC 100 and the second IC 200. However, actually, not only the output signal Sout but also various control signals and command signals are transmitted and received between the first IC 100 and the second IC 200. Moreover, each terminal and circuit part for that are provided in 1st IC100 and 2nd IC200, respectively.
図5は、第1IC100の適用例を示す、光送受信モジュールの内部構造の例を模式的に示す図である。 FIG. 5 is a diagram schematically showing an example of the internal structure of the optical transceiver module, showing an application example of the first IC 100.
この図5は、例えばIrDA規格に対応した赤外線送受信モジュールであり、ガラスエポキシなどのフレーム140に、図1の第1IC100や、光信号を送信するためのLED(発光ダイオード)110、光信号を受信するためのホトダイオード(PINダイオード)120等が設けられ、また、第1IC100とLED110、ホトダイオード120との間を接続するワイヤ130が設けられる。外部端子群は、フレーム140に形成される。 FIG. 5 shows an infrared transmission / reception module that complies with, for example, the IrDA standard, and receives the first IC 100 of FIG. 1, the LED (light emitting diode) 110 for transmitting an optical signal, and the optical signal on a frame 140 such as glass epoxy. For example, a photodiode (PIN diode) 120 or the like is provided, and a wire 130 for connecting the first IC 100 to the LED 110 and the photodiode 120 is provided. The external terminal group is formed on the frame 140.
これらが、非難燃性エポキシ性樹脂などモールド材150で、図のようにモールドされる。LED110の上部の凸部160とホトダイオード120の上部の凸部170は、光信号を通すレンズ部分となっている。 These are molded with a molding material 150 such as a non-flame retardant epoxy resin as shown. The convex portion 160 on the upper side of the LED 110 and the convex portion 170 on the upper side of the photodiode 120 are lens portions through which an optical signal passes.
第1IC100の内部には、図1で示した各回路の他に、LED110に駆動電流を流すためのバッファ回路や、ホトダイオード120に受光量に応じて流れる電流を電圧に変換する抵抗器や、その変換された電圧を増幅する増幅器や波形整形回路や、外部からの制御信号に応じて内部回路の動作を停止させるためのパワーダウン回路等が含まれている。 In the first IC 100, in addition to the circuits shown in FIG. 1, a buffer circuit for passing a driving current to the LED 110, a resistor for converting a current flowing to the photodiode 120 according to the amount of received light into a voltage, It includes an amplifier that amplifies the converted voltage, a waveform shaping circuit, a power down circuit for stopping the operation of the internal circuit in accordance with an external control signal, and the like.
このIrDA規格に対応した赤外線送受信モジュールでは、LED110を発光させたり、また、ホトダイオード120で光信号を受信させるために、比較的高い電源電圧を必要とする。このために、それらを制御する第1IC100は高い第1電源電圧Vcc1を用いることになり、一方、主にディジタル信号の処理を行う第2IC200は低い第2電源電圧Vcc2を用いる。したがって、本発明の第1IC100、及びIC間のインターフェースシステムは、IrDA規格等に対応した赤外線送受信モジュール、及びそのモジュールを用いた電子機器に、好適に用いることができる。また、第1IC100と、受信素子及びまたは送信素子とを、1つのフレームに設けたモジュールを構成することができる。このモジュールは、端子数が少なくなり、基板設計が容易になる。 In the infrared transmission / reception module corresponding to the IrDA standard, a relatively high power supply voltage is required in order to cause the LED 110 to emit light and to receive an optical signal with the photodiode 120. Therefore, the first IC 100 that controls them uses the high first power supply voltage Vcc1, while the second IC 200 that mainly processes digital signals uses the low second power supply voltage Vcc2. Therefore, the first IC 100 of the present invention and the interface system between the ICs can be suitably used for an infrared transmission / reception module compatible with the IrDA standard and the like and an electronic device using the module. Further, it is possible to configure a module in which the first IC 100 and the receiving element and / or transmitting element are provided in one frame. This module reduces the number of terminals and facilitates board design.
100 第1IC
11、12 P型MOSトランジスタ
13 抵抗器
14 N型MOSトランジスタ
15 浮遊キャパシタ
20 ドライバ回路
30 電圧検出回路
31 P型MOSトランジスタ
32 抵抗器
33 N型MOSトランジスタ
34 反転回路
200 第2IC
201 信号処理回路
202 プルアップ用インピーダンス手段
300 電源回路
400 制御回路
Pvcc1、Pvcc2 第1、第2電源電圧入力用端子
Pgnd1、Pgnd2 グランド電圧入力用端子
Pout1 信号出力用端子
Pin2 信号入力用端子
Pi/o 入出力端子
Vcc1 第1電源電圧
Vcc2 第2電源電圧
Sin 指令信号
Sinp、Sinn、Soutp ゲート制御信号
Sout 出力信号
100 1st IC
11, 12 P-type MOS transistor 13 Resistor 14 N-type MOS transistor 15 Floating capacitor 20 Driver circuit 30 Voltage detection circuit 31 P-type MOS transistor 32 Resistor 33 N-type MOS transistor 34 Inversion circuit 200 Second IC
201 signal processing circuit 202 pull-up impedance means 300 power supply circuit 400 control circuit Pvcc1, Pvcc2 first and second power supply voltage input terminals Pgnd1, Pgnd2 ground voltage input terminal Pout1 signal output terminal Pin2 signal input terminal Pi / o Input / output terminal Vcc1 First power supply voltage Vcc2 Second power supply voltage Sin Command signals Sinp, Sinn, Soutp Gate control signal Sout Output signal
Claims (11)
基準電圧を外部から入力するための基準電圧入力用端子と、
信号出力用端子と、
前記電源電圧点と前記信号出力用端子との間に、直列に接続された第1スイッチ手段と第2スイッチ手段と、
前記信号出力用端子と前記基準電圧点との間に接続された第3スイッチ手段と、
指令信号に応じて前記第2スイッチ手段と前記第3スイッチ手段とを、互いに逆の状態にオンあるいはオフさせる駆動回路と、
前記信号出力用端子の電圧レベルを監視し、その電圧レベルが前記電源電圧より低い所定レベルに達しないときに前記第1スイッチをオンし、その電圧レベルが前記所定レベルを超えるときに前記第1スイッチをオフさせる電圧検出回路とを、有することを特徴とする、IC。 A power supply voltage input terminal for inputting the power supply voltage from the outside;
A reference voltage input terminal for inputting a reference voltage from the outside;
A signal output terminal;
First switch means and second switch means connected in series between the power supply voltage point and the signal output terminal;
A third switch means connected between the signal output terminal and the reference voltage point;
A drive circuit for turning on or off the second switch means and the third switch means in opposite states in response to a command signal;
The voltage level of the signal output terminal is monitored, the first switch is turned on when the voltage level does not reach a predetermined level lower than the power supply voltage, and the first level when the voltage level exceeds the predetermined level. An IC comprising: a voltage detection circuit for turning off the switch.
第2電源電圧を外部から入力するための第2電源電圧入力用端子と、前記基準電圧を外部から入力するための基準電圧入力用端子と、前記信号出力用端子に接続される信号入力用端子と、前記第2電源電圧点と前記信号用入力端子との間に接続されたプルアップ用インピーダンス手段と、前記第2電源電圧と前記基準電圧とを動作電源とし、前記信号入力用端子への出力信号が入力される信号処理回路とを、有する第2ICとを備えることを特徴とする、IC間のインターフェースシステム。 A first power supply voltage input terminal for inputting a first power supply voltage from the outside; a reference voltage input terminal for inputting a reference voltage from the outside; a signal output terminal; the first power supply voltage point; First switch means and second switch means connected in series between the signal output terminals, third switch means connected between the signal output terminals and the reference voltage point, and a command signal And the voltage level of the signal output terminal is monitored, and the voltage level is monitored by the first power supply. A first IC having a voltage detection circuit that turns on the first switch when the predetermined level lower than the voltage is not reached and turns off the first switch when the voltage level exceeds the predetermined level;
A second power supply voltage input terminal for inputting a second power supply voltage from the outside, a reference voltage input terminal for inputting the reference voltage from the outside, and a signal input terminal connected to the signal output terminal A pull-up impedance means connected between the second power supply voltage point and the signal input terminal, and the second power supply voltage and the reference voltage as an operating power supply to the signal input terminal. An interface system between ICs, comprising: a second IC having a signal processing circuit to which an output signal is input.
A portable electronic device comprising the IC according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004306151A JP4573620B2 (en) | 2004-10-20 | 2004-10-20 | IC, inter-IC interface system, module, portable electronic device and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004306151A JP4573620B2 (en) | 2004-10-20 | 2004-10-20 | IC, inter-IC interface system, module, portable electronic device and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006121345A true JP2006121345A (en) | 2006-05-11 |
JP4573620B2 JP4573620B2 (en) | 2010-11-04 |
Family
ID=36538826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004306151A Expired - Fee Related JP4573620B2 (en) | 2004-10-20 | 2004-10-20 | IC, inter-IC interface system, module, portable electronic device and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4573620B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05335504A (en) * | 1992-03-31 | 1993-12-17 | Toshiba Corp | Semiconductor integrated circuit device |
JPH09200023A (en) * | 1996-01-11 | 1997-07-31 | Kawasaki Steel Corp | Power supply voltage detection circuit |
JP2004165993A (en) * | 2002-11-13 | 2004-06-10 | Matsushita Electric Ind Co Ltd | Multiple power supply interface of semiconductor integrated circuit |
JP2005092480A (en) * | 2003-09-17 | 2005-04-07 | Hitachi Global Storage Technologies Netherlands Bv | Interface circuit and electronic equipment |
-
2004
- 2004-10-20 JP JP2004306151A patent/JP4573620B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05335504A (en) * | 1992-03-31 | 1993-12-17 | Toshiba Corp | Semiconductor integrated circuit device |
JPH09200023A (en) * | 1996-01-11 | 1997-07-31 | Kawasaki Steel Corp | Power supply voltage detection circuit |
JP2004165993A (en) * | 2002-11-13 | 2004-06-10 | Matsushita Electric Ind Co Ltd | Multiple power supply interface of semiconductor integrated circuit |
JP2005092480A (en) * | 2003-09-17 | 2005-04-07 | Hitachi Global Storage Technologies Netherlands Bv | Interface circuit and electronic equipment |
Also Published As
Publication number | Publication date |
---|---|
JP4573620B2 (en) | 2010-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7208978B2 (en) | Semiconductor device | |
US20070229124A1 (en) | Driving circuit | |
US7733142B2 (en) | Edge rate control for 12C bus applications | |
KR101959709B1 (en) | Bidirectional transceiver and method | |
US11387821B2 (en) | Pulse signal sending circuit | |
KR20110060720A (en) | Output driver | |
TWI224900B (en) | Light-sending apparatus | |
JP2016058769A (en) | Output circuit and optical coupling device | |
JP4573620B2 (en) | IC, inter-IC interface system, module, portable electronic device and electronic device | |
JP4098214B2 (en) | Infrared transmitter circuit and electronic device | |
US8384055B2 (en) | Output circuit, light-receiver circuit using the same, and photocoupler | |
US9407243B1 (en) | Receiver circuit | |
US7385434B2 (en) | Circuit for preventing latch-up in DC-DC converter | |
CN109979405B (en) | Time sequence control circuit and display device | |
US10644694B2 (en) | Power-on reset circuit with hysteresis | |
KR20200018998A (en) | Electronic device and method of operating the same | |
JP2005192350A (en) | Step-down charge pump type power supply circuit and monolithic integrated circuit | |
US7304465B2 (en) | Power supply circuit capable of efficiently supplying a supply voltage | |
JP5181777B2 (en) | Power supply state notification method and power supply state notification circuit | |
US8937510B2 (en) | Operational amplifier module and method for enhancing driving capability of operational amplifier circuit | |
US20040150425A1 (en) | Output signal circuit capable of automatically detecting polarity | |
JP4628185B2 (en) | Semiconductor device, module and portable terminal device | |
JP2000216833A (en) | Receiving circuit interface | |
KR100729142B1 (en) | Output terminal circuit of semiconductor device for preventing ground bouncing | |
US9297973B2 (en) | Optical coupling device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070904 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090122 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100817 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |