JP2007111832A - Ｍｅｍｓ素子の製造方法およびｍｅｍｓ素子 - Google Patents
Ｍｅｍｓ素子の製造方法およびｍｅｍｓ素子 Download PDFInfo
- Publication number
- JP2007111832A JP2007111832A JP2005306732A JP2005306732A JP2007111832A JP 2007111832 A JP2007111832 A JP 2007111832A JP 2005306732 A JP2005306732 A JP 2005306732A JP 2005306732 A JP2005306732 A JP 2005306732A JP 2007111832 A JP2007111832 A JP 2007111832A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- film
- insulating film
- ions
- mems element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
【課題】ＭＥＭＳ素子の構造体のリリース工程で、構造体の周辺部に配置された配線への
損傷を与えず、集積度の向上を可能とするＭＥＭＳ素子の製造方法およびＭＥＭＳ素子を
提供する。
【解決手段】半導体基板１０に絶縁膜１１を形成する工程と、絶縁膜１１の一部を除去し
絶縁膜１１の上に構造体形成膜１４を形成する工程と、構造体形成膜１４をエッチングし
構造体１８の形状を形成する工程と、構造体形成膜１４の上方に層間絶縁膜２０，２４と
配線２３とを設けた配線層を形成する工程と、構造体１８の上方に位置する部分の層間絶
縁膜２０，２４にＢイオンを注入する工程と、構造体１８の上方の層間絶縁膜２０，２４
にＢイオンを注入した領域より内側の領域を少なくとも構造体１８表面までエッチングし
て開口部を形成する工程と、構造体１８に接するＢイオンを注入した層間絶縁膜２２およ
び絶縁膜１１をエッチングし構造体１８をリリースする工程とを備える。
【選択図】図４
損傷を与えず、集積度の向上を可能とするＭＥＭＳ素子の製造方法およびＭＥＭＳ素子を
提供する。
【解決手段】半導体基板１０に絶縁膜１１を形成する工程と、絶縁膜１１の一部を除去し
絶縁膜１１の上に構造体形成膜１４を形成する工程と、構造体形成膜１４をエッチングし
構造体１８の形状を形成する工程と、構造体形成膜１４の上方に層間絶縁膜２０，２４と
配線２３とを設けた配線層を形成する工程と、構造体１８の上方に位置する部分の層間絶
縁膜２０，２４にＢイオンを注入する工程と、構造体１８の上方の層間絶縁膜２０，２４
にＢイオンを注入した領域より内側の領域を少なくとも構造体１８表面までエッチングし
て開口部を形成する工程と、構造体１８に接するＢイオンを注入した層間絶縁膜２２およ
び絶縁膜１１をエッチングし構造体１８をリリースする工程とを備える。
【選択図】図４
Description
本発明は半導体基板に構造体を備えた、ＭＥＭＳ素子の製造方法およびＭＥＭＳ素子に
関する。
関する。
近年、ＭＥＭＳ（Micro Electro Mechanical System）技術を利用し、半導体基板に
ＭＥＭＳ素子を備えたセンサや共振器、通信用デバイスなどが注目されている。ＭＥＭＳ
素子は半導体製造プロセスを用い、半導体基板上に製作された微小な構造体からなる機能
素子である。この構造体は、電気的な力、または加速度などの外力で変形する片持ち梁あ
るいは両持ち梁構造の可動部（可動電極）と、固定部（固定電極）を備えている。例えば
、特許文献１に示すような櫛歯状可動電極と櫛歯状固定電極を備えたＭＥＭＳ素子が知ら
れている。
ＭＥＭＳ素子を備えたセンサや共振器、通信用デバイスなどが注目されている。ＭＥＭＳ
素子は半導体製造プロセスを用い、半導体基板上に製作された微小な構造体からなる機能
素子である。この構造体は、電気的な力、または加速度などの外力で変形する片持ち梁あ
るいは両持ち梁構造の可動部（可動電極）と、固定部（固定電極）を備えている。例えば
、特許文献１に示すような櫛歯状可動電極と櫛歯状固定電極を備えたＭＥＭＳ素子が知ら
れている。
このようなＭＥＭＳ素子において、構造体の電気信号を取り出すための配線、あるいは
回路素子を同じ半導体基板に形成する場合には、構造体の周辺部に配線層を積層すること
が行われる。
具体的には図５を用いて説明する。図５は上記のような構成を備えたＭＥＭＳ素子の製
造工程の一部を示す断面図である。
回路素子を同じ半導体基板に形成する場合には、構造体の周辺部に配線層を積層すること
が行われる。
具体的には図５を用いて説明する。図５は上記のような構成を備えたＭＥＭＳ素子の製
造工程の一部を示す断面図である。
ＭＥＭＳ素子１００は、半導体基板１０１に下部電極１０２を形成し、その上に形成し
た絶縁膜１０３の一部を除去して構造体１１０が形成される。そして、構造体１１０の上
に層間絶縁膜１０４、下部電極１０２に接続する配線１０５、層間絶縁膜１０６、パッシ
ベーション膜１０７を順次積層して形成する。その後、図５（ａ）に示すように、構造体
１１０上部のパッシベーション膜１０７、層間絶縁膜１０６，１０４を構造体１１０の表
面までドライエッチング（異方性エッチング）し、開口部１１１を形成する。そして、最
後に図５（ｂ）に示すように、層間絶縁膜１０４の一部と絶縁膜１０３をウェットエッチ
ング（等方性エッチング）して、構造体１１０をリリースしている。
た絶縁膜１０３の一部を除去して構造体１１０が形成される。そして、構造体１１０の上
に層間絶縁膜１０４、下部電極１０２に接続する配線１０５、層間絶縁膜１０６、パッシ
ベーション膜１０７を順次積層して形成する。その後、図５（ａ）に示すように、構造体
１１０上部のパッシベーション膜１０７、層間絶縁膜１０６，１０４を構造体１１０の表
面までドライエッチング（異方性エッチング）し、開口部１１１を形成する。そして、最
後に図５（ｂ）に示すように、層間絶縁膜１０４の一部と絶縁膜１０３をウェットエッチ
ング（等方性エッチング）して、構造体１１０をリリースしている。
しかしながら、このようなＭＥＭＳ素子の製造工程において、構造体１１０をリリース
するための等方性エッチングで開口部１１１に露出する層間絶縁膜１０４，１０６も同時
にエッチングが進行し、さらには配線１０５にまで達して配線１０５に損傷を与えること
がある。この場合、配線１０５の配置をエッチングが進行しない位置に遠ざけることも考
えられるが、ＭＥＭＳ素子１００の集積度を低下させることになる。
するための等方性エッチングで開口部１１１に露出する層間絶縁膜１０４，１０６も同時
にエッチングが進行し、さらには配線１０５にまで達して配線１０５に損傷を与えること
がある。この場合、配線１０５の配置をエッチングが進行しない位置に遠ざけることも考
えられるが、ＭＥＭＳ素子１００の集積度を低下させることになる。
本発明は上記課題を解決するためになされたものであり、その目的は構造体のリリース
工程で、この構造体の周辺部に配置された配線への損傷を与えることがなく、集積度の向
上を可能とするＭＥＭＳ素子の製造方法およびＭＥＭＳ素子を提供することにある。
工程で、この構造体の周辺部に配置された配線への損傷を与えることがなく、集積度の向
上を可能とするＭＥＭＳ素子の製造方法およびＭＥＭＳ素子を提供することにある。
上記課題を解決するために、本発明は、半導体基板に配線と層間絶縁膜とを含む配線層
が積層され、前記配線層の一部が前記半導体基板上まで開口され、この開口部内の半導体
基板上に構造体が備えられたＭＥＭＳ素子の製造方法であって、半導体基板に絶縁膜を形
成する工程と、前記絶縁膜の一部を除去し前記絶縁膜の上に構造体形成膜を形成する工程
と、前記構造体形成膜をエッチングし構造体の形状を形成する工程と、前記構造体形成膜
の上方に層間絶縁膜と配線とを設けた配線層を形成する工程と、前記構造体の上方に位置
する部分の前記層間絶縁膜にＢイオンを注入する工程と、前記構造体の上方の前記層間絶
縁膜にＢイオンを注入した領域より内側の領域を少なくとも前記構造体表面までエッチン
グして開口部を形成する工程と、前記構造体に接する前記層間絶縁膜および前記絶縁膜を
エッチングし前記構造体をリリースする工程と、を備えることを特徴とする。
が積層され、前記配線層の一部が前記半導体基板上まで開口され、この開口部内の半導体
基板上に構造体が備えられたＭＥＭＳ素子の製造方法であって、半導体基板に絶縁膜を形
成する工程と、前記絶縁膜の一部を除去し前記絶縁膜の上に構造体形成膜を形成する工程
と、前記構造体形成膜をエッチングし構造体の形状を形成する工程と、前記構造体形成膜
の上方に層間絶縁膜と配線とを設けた配線層を形成する工程と、前記構造体の上方に位置
する部分の前記層間絶縁膜にＢイオンを注入する工程と、前記構造体の上方の前記層間絶
縁膜にＢイオンを注入した領域より内側の領域を少なくとも前記構造体表面までエッチン
グして開口部を形成する工程と、前記構造体に接する前記層間絶縁膜および前記絶縁膜を
エッチングし前記構造体をリリースする工程と、を備えることを特徴とする。
このＭＥＭＳ素子の製造方法によれば、配線層の一部が前記半導体基板上まで開口され
た開口部の側壁に露出している層間絶縁膜にはＢ（ボロン）イオンが注入されている。Ｂ
イオンを注入したＳｉＯ2などの層間絶縁膜は、ＳｉＯ2などの層間絶縁膜に比べてフッ酸
系のエッチング液に対してエッチングレートが低いことが知られている。
このことから、構造体のリリース工程で、開口部の側壁に露出している層間絶縁膜はエ
ッチング液によるエッチングの進行が遅いため、配線層に設けられた配線までエッチング
が進行せず、配線に損傷を与えることがない。このため、配線を開口部近くに配置するこ
とができ、集積度の向上を可能とするＭＥＭＳ素子の製造方法を提供できる。
た開口部の側壁に露出している層間絶縁膜にはＢ（ボロン）イオンが注入されている。Ｂ
イオンを注入したＳｉＯ2などの層間絶縁膜は、ＳｉＯ2などの層間絶縁膜に比べてフッ酸
系のエッチング液に対してエッチングレートが低いことが知られている。
このことから、構造体のリリース工程で、開口部の側壁に露出している層間絶縁膜はエ
ッチング液によるエッチングの進行が遅いため、配線層に設けられた配線までエッチング
が進行せず、配線に損傷を与えることがない。このため、配線を開口部近くに配置するこ
とができ、集積度の向上を可能とするＭＥＭＳ素子の製造方法を提供できる。
本発明のＭＥＭＳ素子の製造方法は、多数の前記層間絶縁膜に対して、複数の前記層間
絶縁膜ごとに分けてＢイオンを注入することが好ましい。
絶縁膜ごとに分けてＢイオンを注入することが好ましい。
このＭＥＭＳ素子の製造方法によれば、構造体の上方に多数の配線層を積層してなる多
数の層間絶縁膜の部分にＢイオンを注入する際、複数の層間絶縁膜ごとに分けてＢイオン
を注入することで、層間絶縁膜に１層ごとＢイオンを注入する必要がなく、Ｂイオンの層
間絶縁膜への注入が効率的にできる。
数の層間絶縁膜の部分にＢイオンを注入する際、複数の層間絶縁膜ごとに分けてＢイオン
を注入することで、層間絶縁膜に１層ごとＢイオンを注入する必要がなく、Ｂイオンの層
間絶縁膜への注入が効率的にできる。
本発明のＭＥＭＳ素子の製造方法は、多数の前記層間絶縁膜に対して、一括して層間絶
縁膜にＢイオンを注入することが好ましい。
縁膜にＢイオンを注入することが好ましい。
このＭＥＭＳ素子の製造方法によれば、構造体の上方に多数の配線層を積層してなる多
数の前記層間絶縁膜の部分にＢイオンを注入する際、一括して層間絶縁膜にＢイオンを注
入することで、層間絶縁膜に１層ごとＢイオンを注入する必要がなく、Ｂイオンの層間絶
縁膜への注入が効率的にできる。
数の前記層間絶縁膜の部分にＢイオンを注入する際、一括して層間絶縁膜にＢイオンを注
入することで、層間絶縁膜に１層ごとＢイオンを注入する必要がなく、Ｂイオンの層間絶
縁膜への注入が効率的にできる。
本発明は、半導体基板に配線と層間絶縁膜とを含む配線層が積層され、前記配線層の一
部が前記半導体基板上まで開口され、この開口部内の半導体基板上に構造体が備えられた
ＭＥＭＳ素子であって、前記開口部の側壁に露出される層間絶縁膜にＢ元素が含まれてい
ることを特徴とする。
部が前記半導体基板上まで開口され、この開口部内の半導体基板上に構造体が備えられた
ＭＥＭＳ素子であって、前記開口部の側壁に露出される層間絶縁膜にＢ元素が含まれてい
ることを特徴とする。
この構成によれば、開口部の側壁に露出される層間絶縁膜にＢ（ボロン）元素が含まれ
ている。ＭＥＭＳ素子の製造において、Ｂ元素が含まれているＳｉＯ2などの層間絶縁膜
は、ＳｉＯ2などの層間絶縁膜と比べてフッ酸系のエッチング液に対してエッチングレー
トが低いことから、長時間のエッチングによる開口部の側壁がオーバーハング形状となる
のを防ぐことができる。
また、開口部の側壁がオーバーハング形状とならないことから、構造体のリリース工程
でエッチングが進行して、この構造体の周辺部に配置された配線へ損傷を与えることがな
く、集積度の向上を可能とするＭＥＭＳ素子を提供することができる。
ている。ＭＥＭＳ素子の製造において、Ｂ元素が含まれているＳｉＯ2などの層間絶縁膜
は、ＳｉＯ2などの層間絶縁膜と比べてフッ酸系のエッチング液に対してエッチングレー
トが低いことから、長時間のエッチングによる開口部の側壁がオーバーハング形状となる
のを防ぐことができる。
また、開口部の側壁がオーバーハング形状とならないことから、構造体のリリース工程
でエッチングが進行して、この構造体の周辺部に配置された配線へ損傷を与えることがな
く、集積度の向上を可能とするＭＥＭＳ素子を提供することができる。
以下、本発明を具体化した実施形態について図面に従って説明する。
（実施形態）
（実施形態）
図１は本発明に係るＭＥＭＳ素子としてのＭＥＭＳ共振器の実施形態を示す概略構成図
である。図１（ａ）はＭＥＭＳ素子の平面図、１図（ｂ）は同図（ａ）のＡ−Ａ断線に沿
う断面図である。
である。図１（ａ）はＭＥＭＳ素子の平面図、１図（ｂ）は同図（ａ）のＡ−Ａ断線に沿
う断面図である。
図１において、ＭＥＭＳ素子１は、シリコンからなる半導体基板１０上に、ポリシリコ
ンからなる櫛歯状の可動電極１５および櫛歯状の固定電極１６ａ，１６ｂで構成される構
造体１８が形成されている。この構造体１８はそれぞれ両持ち梁構造に設けられている。
さらに、半導体基板１０にはｎ型の下部電極１３が形成され、構造体１８との電気的接続
がなされている。また、構造体１８の周辺部には、半導体基板１０の上に形成されたＳｉ
Ｏ2からなる熱酸化膜である絶縁膜１１が形成され、その上に層間絶縁膜２０、配線２３
、層間絶縁膜２４、パッシベーション膜２７が積層されている。
層間絶縁膜２０，２４はＳｉＯ2膜からなり、パッシベーション膜２７はＳｉ3Ｎ4膜か
ら形成されている。また、配線２３はＡｌまたはＣｕなどからなり、下部電極１３あるい
は半導体基板１０に形成される回路素子と接続されている（図示せず）。
なお、配線と層間絶縁膜を配線層として、何層にも配線層を積層する構成としても良い
。
ンからなる櫛歯状の可動電極１５および櫛歯状の固定電極１６ａ，１６ｂで構成される構
造体１８が形成されている。この構造体１８はそれぞれ両持ち梁構造に設けられている。
さらに、半導体基板１０にはｎ型の下部電極１３が形成され、構造体１８との電気的接続
がなされている。また、構造体１８の周辺部には、半導体基板１０の上に形成されたＳｉ
Ｏ2からなる熱酸化膜である絶縁膜１１が形成され、その上に層間絶縁膜２０、配線２３
、層間絶縁膜２４、パッシベーション膜２７が積層されている。
層間絶縁膜２０，２４はＳｉＯ2膜からなり、パッシベーション膜２７はＳｉ3Ｎ4膜か
ら形成されている。また、配線２３はＡｌまたはＣｕなどからなり、下部電極１３あるい
は半導体基板１０に形成される回路素子と接続されている（図示せず）。
なお、配線と層間絶縁膜を配線層として、何層にも配線層を積層する構成としても良い
。
このように、ＭＥＭＳ素子１は、半導体基板１０に配線２３と層間絶縁膜２０，２４と
を含む配線層が積層され、配線層の一部がこの配線層の最上面から半導体基板１０上まで
開口され、この開口部内の半導体基板１０上に構造体１８が備えられた構成となっている
。
そしてこの開口部の側壁３１には全周にわたり層間絶縁膜が露出し、この露出した部分
はＢイオンが注入された（Ｂ元素を含む）層間絶縁膜２２，２６で構成されている。
を含む配線層が積層され、配線層の一部がこの配線層の最上面から半導体基板１０上まで
開口され、この開口部内の半導体基板１０上に構造体１８が備えられた構成となっている
。
そしてこの開口部の側壁３１には全周にわたり層間絶縁膜が露出し、この露出した部分
はＢイオンが注入された（Ｂ元素を含む）層間絶縁膜２２，２６で構成されている。
以上の構成のＭＥＭＳ素子１は、一方の固定電極１６ａと接地電極（図示せず）との間
に交流電圧を印加することにより、櫛歯状の固定電極１６ａと可動電極１５との間に静電
力を発生させて可動電極１５を平面的に振動させ、この振動の共振周波数を他方の固定電
極１６ｂから取り出している。
に交流電圧を印加することにより、櫛歯状の固定電極１６ａと可動電極１５との間に静電
力を発生させて可動電極１５を平面的に振動させ、この振動の共振周波数を他方の固定電
極１６ｂから取り出している。
次に、ＭＥＭＳ素子１の製造方法について説明する。このＭＥＭＳ素子の製造において
は、半導体ＣＭＯＳプロセスを用いている。
図２、図３、図４はＭＥＭＳ素子１の製造工程を示す概略断面図である。
は、半導体ＣＭＯＳプロセスを用いている。
図２、図３、図４はＭＥＭＳ素子１の製造工程を示す概略断面図である。
まず、図２（ａ）においてシリコンからなる半導体基板１０上に熱酸化膜（ＳｉＯ2膜
）である絶縁膜１１を形成し、その上にフォトレジストを塗布し、フォトレジスト膜１２
を形成する。そして、フォトレジスト膜１２を所定の形状にパターニングする。その後、
図２（ｂ）に示すように、パターニングされた半導体基板１０の上からＰ（リン）イオン
を注入し半導体基板１０にｎ型の下部電極１３を形成する。次に、フォトレジスト膜１２
を除去し、再度フォトレジストを塗布し、下部電極１３の上方の絶縁膜１１の一部を除去
するためにパターニングを行う。そして、図２（ｃ）に示すようにエッチングにより絶縁
膜１１の一部を下部電極１３までエッチングし、フォトレジストを除去する。次に、その
上から図２（ｄ）に示すように、ポリシリコンからなる構造体形成膜１４を形成する。こ
のとき、絶縁膜１１の一部を除去した部分にもポリシリコンが回り込んでいる。次に、図
２（ｅ）に示すように、構造体形成膜１４をパターニングして、構造体１８（可動電極１
５、固定電極１６ａ，１６ｂ）の形状を分離する。
）である絶縁膜１１を形成し、その上にフォトレジストを塗布し、フォトレジスト膜１２
を形成する。そして、フォトレジスト膜１２を所定の形状にパターニングする。その後、
図２（ｂ）に示すように、パターニングされた半導体基板１０の上からＰ（リン）イオン
を注入し半導体基板１０にｎ型の下部電極１３を形成する。次に、フォトレジスト膜１２
を除去し、再度フォトレジストを塗布し、下部電極１３の上方の絶縁膜１１の一部を除去
するためにパターニングを行う。そして、図２（ｃ）に示すようにエッチングにより絶縁
膜１１の一部を下部電極１３までエッチングし、フォトレジストを除去する。次に、その
上から図２（ｄ）に示すように、ポリシリコンからなる構造体形成膜１４を形成する。こ
のとき、絶縁膜１１の一部を除去した部分にもポリシリコンが回り込んでいる。次に、図
２（ｅ）に示すように、構造体形成膜１４をパターニングして、構造体１８（可動電極１
５、固定電極１６ａ，１６ｂ）の形状を分離する。
そして、図３（ａ）に示すように、可動電極１５、固定電極１６ａ，１６ｂの上にＳｉ
Ｏ2からなる層間絶縁膜２０を形成する。
その後、図３（ｂ）に示すように、層間絶縁膜としてのＳｉＯ2膜２０の上にフォトレ
ジストを塗布し、可動電極１５、固定電極１６ａ，１６ｂの上方部を取り除くようにフォ
トレジスト膜２１をパターニングする。続いて、その上からＢ（ボロン）イオンを注入す
る。
そして、図３（ｃ）に示すように、フォトレジスト膜２１を除去して、層間絶縁膜はＢ
イオンを注入したＳｉＯ2膜２２とＳｉＯ2膜２０に分離される。
Ｏ2からなる層間絶縁膜２０を形成する。
その後、図３（ｂ）に示すように、層間絶縁膜としてのＳｉＯ2膜２０の上にフォトレ
ジストを塗布し、可動電極１５、固定電極１６ａ，１６ｂの上方部を取り除くようにフォ
トレジスト膜２１をパターニングする。続いて、その上からＢ（ボロン）イオンを注入す
る。
そして、図３（ｃ）に示すように、フォトレジスト膜２１を除去して、層間絶縁膜はＢ
イオンを注入したＳｉＯ2膜２２とＳｉＯ2膜２０に分離される。
次に、図３（ｄ）に示すように、ＳｉＯ2膜２０の上に配線２３をパターニングして形
成し、その上から層間絶縁膜としてのＳｉＯ2膜２４を形成する。
そして、図３（ｅ）に示すように、層間絶縁膜としてのＳｉＯ2膜２４の上にフォトレ
ジストを塗布し、可動電極１５、固定電極１６ａ，１６ｂの上方部を取り除くようにフォ
トレジスト膜２５をパターニングする。ここで、このフォトレジスト膜２５のパターニン
グ位置は図３（ｂ）で説明したフォトレジスト膜２１のパターニング位置とほぼ同一の位
置である。続いて、その上からＢイオンを注入する。
成し、その上から層間絶縁膜としてのＳｉＯ2膜２４を形成する。
そして、図３（ｅ）に示すように、層間絶縁膜としてのＳｉＯ2膜２４の上にフォトレ
ジストを塗布し、可動電極１５、固定電極１６ａ，１６ｂの上方部を取り除くようにフォ
トレジスト膜２５をパターニングする。ここで、このフォトレジスト膜２５のパターニン
グ位置は図３（ｂ）で説明したフォトレジスト膜２１のパターニング位置とほぼ同一の位
置である。続いて、その上からＢイオンを注入する。
次に、図４（ａ）に示すように、フォトレジスト膜２５を除去して、層間絶縁膜はＢイ
オンを注入したＳｉＯ2膜２６とＳｉＯ2膜２４に分離される。
続いて、図４（ｂ）に示すように、Ｂイオンを注入したＳｉＯ2膜２６とＳｉＯ2膜２２
の上にＳｉ3Ｎ4膜からなるパッシベーション膜２７を形成する。
オンを注入したＳｉＯ2膜２６とＳｉＯ2膜２４に分離される。
続いて、図４（ｂ）に示すように、Ｂイオンを注入したＳｉＯ2膜２６とＳｉＯ2膜２２
の上にＳｉ3Ｎ4膜からなるパッシベーション膜２７を形成する。
次に、図４（ｃ）に示すように、フォトレジストをパッシベーション膜２７の上に塗布
し、可動電極１５、固定電極１６ａ，１６ｂの上方部を取り除くようにフォトレジスト膜
２８をパターニングする。このときのパターニング位置は、図３（ｂ）、（ｅ）において
、層間絶縁膜にＢイオンを注入した際のフォトレジスト膜２１，２５のパターニング位置
より内側に１μｍ以上入った位置でパターニングを行う。そして、フォトレジスト膜２８
をマスクとして、パッシベーション膜２７，Ｂイオンを注入したＳｉＯ2膜２６，２２を
少なくとも可動電極１５、固定電極１６ａ，１６ｂの表面が露出するまでドライエッチン
グ（異方性エッチング）する。
し、可動電極１５、固定電極１６ａ，１６ｂの上方部を取り除くようにフォトレジスト膜
２８をパターニングする。このときのパターニング位置は、図３（ｂ）、（ｅ）において
、層間絶縁膜にＢイオンを注入した際のフォトレジスト膜２１，２５のパターニング位置
より内側に１μｍ以上入った位置でパターニングを行う。そして、フォトレジスト膜２８
をマスクとして、パッシベーション膜２７，Ｂイオンを注入したＳｉＯ2膜２６，２２を
少なくとも可動電極１５、固定電極１６ａ，１６ｂの表面が露出するまでドライエッチン
グ（異方性エッチング）する。
このようにすることで、ドライエッチッグにより形成された開口部の側壁３０には、Ｂ
イオンを注入したＳｉＯ2膜２６，２２が開口部の全周に露出した状態となる。
なお、Ｓｉ3Ｎ4膜からなるパッシベーション膜２７のドライエッチングではＣＦ4など
のエッチングガスが用いられ、Ｂイオンを注入したＳｉＯ2膜２６，２２のドライエッチ
ングにはフッ素系あるいは塩素系のエッチングガスが用いられている。
イオンを注入したＳｉＯ2膜２６，２２が開口部の全周に露出した状態となる。
なお、Ｓｉ3Ｎ4膜からなるパッシベーション膜２７のドライエッチングではＣＦ4など
のエッチングガスが用いられ、Ｂイオンを注入したＳｉＯ2膜２６，２２のドライエッチ
ングにはフッ素系あるいは塩素系のエッチングガスが用いられている。
次に、図４（ｄ）に示すように、可動電極１５、固定電極１６ａ，１６ｂの表面より下
のＢイオンを注入したＳｉＯ2膜２２およびＳｉＯ2膜からなる絶縁膜１１をフッ酸系のエ
ッチング液を用いてウェットエッチング（等方性エッチング）し、可動電極１５、固定電
極１６ａ，１６ｂから構成される構造体１８の一部をリリースする。このとき、開口部の
側壁３１に露出したＢイオンを注入したＳｉＯ2膜２６，２２もエッチングされるが、絶
縁膜１１のＳｉＯ2膜に比べてエッチングレートが遅いため、構造体１８の一部をリリー
スした後でも露出したＢイオンを注入したＳｉＯ2膜２６，２２が側壁３１に残っている
。そして、最後にフォトレジスト膜２８を除去してＭＥＭＳ素子１が完成する。
のＢイオンを注入したＳｉＯ2膜２２およびＳｉＯ2膜からなる絶縁膜１１をフッ酸系のエ
ッチング液を用いてウェットエッチング（等方性エッチング）し、可動電極１５、固定電
極１６ａ，１６ｂから構成される構造体１８の一部をリリースする。このとき、開口部の
側壁３１に露出したＢイオンを注入したＳｉＯ2膜２６，２２もエッチングされるが、絶
縁膜１１のＳｉＯ2膜に比べてエッチングレートが遅いため、構造体１８の一部をリリー
スした後でも露出したＢイオンを注入したＳｉＯ2膜２６，２２が側壁３１に残っている
。そして、最後にフォトレジスト膜２８を除去してＭＥＭＳ素子１が完成する。
以上のＭＥＭＳ素子１の製造方法によれば、開口部の側壁３１には層間絶縁膜としての
Ｂイオンを注入したＳｉＯ2膜２６，２２が露出している。Ｂイオンを注入したＳｉＯ2膜
は、ＳｉＯ2膜に比べてフッ酸系のエッチング液に対してエッチングレートが低いことか
ら、構造体１８のリリース工程において、層間絶縁膜のエッチングが配線にまで進行して
配線に損傷を与えることがなく、集積度の向上を可能とするＭＥＭＳ素子の製造方法を提
供できる。
また、この製造方法で製造されたＭＥＭＳ素子１は、従来のように構造体１８のリリー
ス工程における長時間のエッチングで開口部の側壁３１がオーバーハング形状となるのを
防ぐことができる。
Ｂイオンを注入したＳｉＯ2膜２６，２２が露出している。Ｂイオンを注入したＳｉＯ2膜
は、ＳｉＯ2膜に比べてフッ酸系のエッチング液に対してエッチングレートが低いことか
ら、構造体１８のリリース工程において、層間絶縁膜のエッチングが配線にまで進行して
配線に損傷を与えることがなく、集積度の向上を可能とするＭＥＭＳ素子の製造方法を提
供できる。
また、この製造方法で製造されたＭＥＭＳ素子１は、従来のように構造体１８のリリー
ス工程における長時間のエッチングで開口部の側壁３１がオーバーハング形状となるのを
防ぐことができる。
また、上記実施形態において、層間絶縁膜としてのＳｉＯ2膜２０，２４を形成するご
とに構造体１８の上方に位置する部分にＢイオンを注入したが、図３（ｂ）で説明したＢ
イオンを注入する工程を経ずに、図３（ｅ）で説明した工程で一括してＳｉＯ2膜２０，
２４にＢイオンを注入することも可能である。
さらに、構造体の周辺に配線と層間絶縁膜を配線層として、多層に配線層を積層する構
成の場合、多数の層間絶縁膜としてのＳｉＯ2膜にＢイオンを注入する必要があるが、複
数の層間絶縁膜ごとに分けてＢイオンを注入することも可能である。
このような、複数のＳｉＯ2膜にＢイオンを注入する際には、イオン化したＢ（ボロン
）の加速度を高くすることでＳｉＯ2膜の深くまで注入することができ、また、段階的に
加速度を制御することで、ＳｉＯ2膜の深い部分から浅い部分にまでＢイオンを注入する
ことができる。
以上のように複数の層間絶縁膜にＢイオンを注入することで、層間絶縁膜に１層ごとＢ
イオンを注入する必要がなく、Ｂイオンの層間絶縁膜への注入が効率的にできる。
とに構造体１８の上方に位置する部分にＢイオンを注入したが、図３（ｂ）で説明したＢ
イオンを注入する工程を経ずに、図３（ｅ）で説明した工程で一括してＳｉＯ2膜２０，
２４にＢイオンを注入することも可能である。
さらに、構造体の周辺に配線と層間絶縁膜を配線層として、多層に配線層を積層する構
成の場合、多数の層間絶縁膜としてのＳｉＯ2膜にＢイオンを注入する必要があるが、複
数の層間絶縁膜ごとに分けてＢイオンを注入することも可能である。
このような、複数のＳｉＯ2膜にＢイオンを注入する際には、イオン化したＢ（ボロン
）の加速度を高くすることでＳｉＯ2膜の深くまで注入することができ、また、段階的に
加速度を制御することで、ＳｉＯ2膜の深い部分から浅い部分にまでＢイオンを注入する
ことができる。
以上のように複数の層間絶縁膜にＢイオンを注入することで、層間絶縁膜に１層ごとＢ
イオンを注入する必要がなく、Ｂイオンの層間絶縁膜への注入が効率的にできる。
なお、本実施形態における層間絶縁膜へのＢイオンの注入量は共に１×１０19個／ｃｍ
2程度であることが好ましい。
また、上記実施形態では半導体基板の材料としてシリコンにて説明したが、他にＧｅ、
ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＺｎＳｅな
どを用いることができる。
また、本実施形態で可動部をポリシリコンで形成したが、ＣＭＯＳトランジスタにおけ
るシリサイド化された他のゲート電極材料を用いて実施することもできる。
さらに、ＭＥＭＳ素子として、ＭＥＭＳ共振器をはじめとしてＭＥＭＳ技術を利用した
アクチュエータ、ジャイロセンサ、加速度センサなどに利用が可能である。
2程度であることが好ましい。
また、上記実施形態では半導体基板の材料としてシリコンにて説明したが、他にＧｅ、
ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＺｎＳｅな
どを用いることができる。
また、本実施形態で可動部をポリシリコンで形成したが、ＣＭＯＳトランジスタにおけ
るシリサイド化された他のゲート電極材料を用いて実施することもできる。
さらに、ＭＥＭＳ素子として、ＭＥＭＳ共振器をはじめとしてＭＥＭＳ技術を利用した
アクチュエータ、ジャイロセンサ、加速度センサなどに利用が可能である。
１…ＭＥＭＳ素子、１０…半導体基板、１１…絶縁膜、１３…下部電極、１４…構造体
形成膜、１５…構造体を形成する可動電極、１６ａ，１６ｂ…構造体を構成する固定電極
、１８…構造体、２０…層間絶縁膜としてのＳｉＯ2膜、２２…Ｂイオンを注入したＳｉ
Ｏ2膜、２３…配線、２４…層間絶縁膜としてのＳｉＯ2膜、２６…Ｂイオンを注入したＳ
ｉＯ2膜、２７…パッシベーション膜、３１…開口部の側壁。
形成膜、１５…構造体を形成する可動電極、１６ａ，１６ｂ…構造体を構成する固定電極
、１８…構造体、２０…層間絶縁膜としてのＳｉＯ2膜、２２…Ｂイオンを注入したＳｉ
Ｏ2膜、２３…配線、２４…層間絶縁膜としてのＳｉＯ2膜、２６…Ｂイオンを注入したＳ
ｉＯ2膜、２７…パッシベーション膜、３１…開口部の側壁。
Claims (4)
- 半導体基板に配線と層間絶縁膜とを含む配線層が積層され、前記配線層の一部が前記半
導体基板上まで開口され、この開口部内の半導体基板上に構造体が備えられたＭＥＭＳ素
子の製造方法であって、
半導体基板に絶縁膜を形成する工程と、
前記絶縁膜の一部を除去し前記絶縁膜の上に構造体形成膜を形成する工程と、
前記構造体形成膜をエッチングし構造体の形状を形成する工程と、
前記構造体形成膜の上方に層間絶縁膜と配線とを設けた配線層を形成する工程と、
前記構造体の上方に位置する部分の前記層間絶縁膜にＢイオンを注入する工程と、
前記構造体の上方の前記層間絶縁膜にＢイオンを注入した領域より内側の領域を少なく
とも前記構造体表面までエッチングして開口部を形成する工程と、
前記構造体に接する前記層間絶縁膜および前記絶縁膜をエッチングし前記構造体をリリ
ースする工程と、を備えることを特徴とするＭＥＭＳ素子の製造方法。 - 請求項１に記載のＭＥＭＳ素子の製造方法において、
多数の前記層間絶縁膜に対して、複数の前記層間絶縁膜ごとに分けてＢイオンを注入す
ることを特徴とするＭＥＭＳ素子の製造方法。 - 請求項１に記載のＭＥＭＳ素子の製造方法において、
多数の前記層間絶縁膜に対して、一括して層間絶縁膜にＢイオンを注入することを特徴
とするＭＥＭＳ素子の製造方法。 - 半導体基板に配線と層間絶縁膜とを含む配線層が積層され、前記配線層の一部が前記半
導体基板上まで開口され、この開口部内の半導体基板上に構造体が備えられたＭＥＭＳ素
子であって、
前記開口部の側壁に露出される層間絶縁膜にＢ元素が含まれていることを特徴とするＭ
ＥＭＳ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005306732A JP2007111832A (ja) | 2005-10-21 | 2005-10-21 | Ｍｅｍｓ素子の製造方法およびｍｅｍｓ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005306732A JP2007111832A (ja) | 2005-10-21 | 2005-10-21 | Ｍｅｍｓ素子の製造方法およびｍｅｍｓ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007111832A true JP2007111832A (ja) | 2007-05-10 |
Family
ID=38094474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005306732A Withdrawn JP2007111832A (ja) | 2005-10-21 | 2005-10-21 | Ｍｅｍｓ素子の製造方法およびｍｅｍｓ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007111832A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8872287B2 (en) | 2008-03-27 | 2014-10-28 | United Microelectronics Corp. | Integrated structure for MEMS device and semiconductor device and method of fabricating the same |
| JP2021136704A (ja) * | 2020-02-21 | 2021-09-13 | 株式会社鷺宮製作所 | Ｍｅｍｓ素子および振動発電デバイス |
-
2005
- 2005-10-21 JP JP2005306732A patent/JP2007111832A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8872287B2 (en) | 2008-03-27 | 2014-10-28 | United Microelectronics Corp. | Integrated structure for MEMS device and semiconductor device and method of fabricating the same |
| US9988264B2 (en) | 2008-03-27 | 2018-06-05 | United Microelectronics Corp. | Method of fabricating integrated structure for MEMS device and semiconductor device |
| JP2021136704A (ja) * | 2020-02-21 | 2021-09-13 | 株式会社鷺宮製作所 | Ｍｅｍｓ素子および振動発電デバイス |
| JP7258796B2 (ja) | 2020-02-21 | 2023-04-17 | 株式会社鷺宮製作所 | Ｍｅｍｓ素子および振動発電デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101710826B1 (ko) | 반도체 디바이스의 형성 방법 | |
| CN106829846B (zh) | 半导体器件及其制造方法 | |
| JP4544140B2 (ja) | Ｍｅｍｓ素子 | |
| TWI621242B (zh) | 具有紅外線吸收結構層的氮化鋁（ａｉｎ）裝置 | |
| JP2009160728A (ja) | 単結晶シリコンで作製されるｍｅｍｓ又はｎｅｍｓ構造の機械部品の製造方法 | |
| JP2010158734A (ja) | Ｍｅｍｓデバイス及びその製造方法 | |
| US8536666B2 (en) | Silicon microphone with integrated back side cavity | |
| JP4501715B2 (ja) | Ｍｅｍｓ素子およびｍｅｍｓ素子の製造方法 | |
| JP2010030020A (ja) | 電子装置 | |
| JP2006224219A (ja) | Ｍｅｍｓ素子の製造方法 | |
| JP2007111832A (ja) | Ｍｅｍｓ素子の製造方法およびｍｅｍｓ素子 | |
| US8703516B2 (en) | MEMS substrates, devices, and methods of manufacture thereof | |
| CN107799386B (zh) | 半导体装置及其制造方法 | |
| EP3009793B1 (en) | Method of fabricating piezoelectric mems device | |
| US9162877B2 (en) | Lateral etch stop for NEMS release etch for high density NEMS/CMOS monolithic integration | |
| JP4857718B2 (ja) | マイクロマシン混載の電子回路装置、およびマイクロマシン混載の電子回路装置の製造方法 | |
| KR100758641B1 (ko) | Ｃｍｏｓ 회로가 집적된 실리콘 기판 상에 미세구조물을 형성하는 방법 및 상기 방법에 의하여 형성된 미세 구조물을 포함하는 ｍｅｍｓ 소자 | |
| JP2007111831A (ja) | Ｍｅｍｓ素子の製造方法およびｍｅｍｓ素子 | |
| JP2005118943A (ja) | マイクロマシンの製造方法およびマイクロマシン | |
| US8502328B2 (en) | Micro electronic mechanical system structure | |
| JP2008238391A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006095607A (ja) | Ｍｅｍｓ素子の製造方法及びｍｅｍｓ素子 | |
| JP2008221394A (ja) | Ｍｅｍｓ構造体の製造方法及び半導体装置の製造方法 | |
| JP2008307686A (ja) | Ｍｅｍｓ・半導体複合回路及びｍｅｍｓ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070405 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090106 |