JP2006120750A - 固体撮像素子及び固体撮像素子の製造方法 - Google Patents
固体撮像素子及び固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP2006120750A JP2006120750A JP2004305180A JP2004305180A JP2006120750A JP 2006120750 A JP2006120750 A JP 2006120750A JP 2004305180 A JP2004305180 A JP 2004305180A JP 2004305180 A JP2004305180 A JP 2004305180A JP 2006120750 A JP2006120750 A JP 2006120750A
- Authority
- JP
- Japan
- Prior art keywords
- region
- light
- layer
- imaging device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】 受光部の形成領域よりも受光部の非形成領域におけるシャッタ電圧の影響を低減し、シャッタ電圧の印加による不具合を抑制する。
【解決手段】 不要電荷を排出するドレイン領域として機能するn型シリコン基板3の表層にN+層2を形成し、N+層が形成されたn型シリコン基板の受光部形成領域に溝部5を形成する。その後、n型シリコン基板の上層にエピタキシャル層4を形成し、このエピタキシャル内に受光部6及び垂直電荷転送部7を形成すると共に、転送電極8及び遮光膜10を形成する。
【選択図】 図1
【解決手段】 不要電荷を排出するドレイン領域として機能するn型シリコン基板3の表層にN+層2を形成し、N+層が形成されたn型シリコン基板の受光部形成領域に溝部5を形成する。その後、n型シリコン基板の上層にエピタキシャル層4を形成し、このエピタキシャル内に受光部6及び垂直電荷転送部7を形成すると共に、転送電極8及び遮光膜10を形成する。
【選択図】 図1
Description
本発明は固体撮像素子及び固体撮像素子の製造方法に関する。詳しくは、受光領域よりも非受光領域におけるシャッタ電圧の影響を低減することによって、シャッタ電圧の印加による不具合を抑制しようとした固体撮像素子及びこうした固体撮像素子の製造方法に係るものである。
図7は従来のCCD(Charge Coupled Device)固体撮像素子を説明するための模式的な断面図である。
従来のCCD固体撮像素子は、表層にN+層101が形成されたn型シリコン基板102の上層にエピタキシャル層103が形成され、このエピタキシャル層内に、マトリクス状に配列された複数の受光部104、この受光部で取り込んだ電荷を垂直方向に転送する垂直電荷転送部105、垂直電荷転送部により転送された電荷を水平方向に転送する水平電荷転送部(図示せず)が設けられている。また、垂直電荷転送部に転送パルスを印加する転送電極106が垂直電荷転送部の上層に形成され、転送電極の上層には受光部領域に開口部107を有する遮光膜108が形成されている(例えば、特許文献1参照。)。
従来のCCD固体撮像素子は、表層にN+層101が形成されたn型シリコン基板102の上層にエピタキシャル層103が形成され、このエピタキシャル層内に、マトリクス状に配列された複数の受光部104、この受光部で取り込んだ電荷を垂直方向に転送する垂直電荷転送部105、垂直電荷転送部により転送された電荷を水平方向に転送する水平電荷転送部(図示せず)が設けられている。また、垂直電荷転送部に転送パルスを印加する転送電極106が垂直電荷転送部の上層に形成され、転送電極の上層には受光部領域に開口部107を有する遮光膜108が形成されている(例えば、特許文献1参照。)。
また、従来のCCD固体撮像素子では、電子シャッタを利用して、非感光期間に光発生し、受光部に蓄積された不要電荷を、オーバーフロードレインを構成するn型シリコン基板に捨てている(所謂縦型オーバーフロードレイン構造である。)。
ところで、最近のデジタルカメラ等の小型化、高画素化によりCCD固体撮像素子においては、チップサイズの小型化と多画素化の相反する需要を満たす為、画素サイズの縮小化の必要がある。そして、画素サイズの縮小化を図るために受光部領域の縮小や垂直電荷転送部の縮小を行なっている。
しかしながら、画素サイズの縮小化で受光部領域と垂直転送部のお互いの配置が接近し、それにより電子シャッタに対しての機能を分離するための充分な距離が取れない。この場合には、電子シャッタ時に垂直電荷転送部から基板方向へのポテンシャルバリアが確保できなくなり、垂直電荷転送部にまで電子シャッタがかかってしまうことが考えられる。なお、このことはセルサイズの大きな従来構造では生じなかった問題である。
また、上記ではCCD固体撮像素子を例に挙げて、電子シャッタ時における不具合の説明を行ったが、MOS型撮像デバイスの場合であっても、シャッタ電圧が受光部の周辺に形成された周辺回路等に悪影響を及ぼすことが懸念される。
本発明は以上の点に鑑みて創案されたものであって、受光領域(受光部の形成領域)よりも非受光領域(受光部の非形成領域)におけるシャッタ電圧の影響を低減し、シャッタ電圧の印加による不具合を抑制しようとした固体撮像素子及びこうした固体撮像素子の製造方法を提供することを目的とするものである。
上記の目的を達成するために、本発明に係る固体撮像素子は、縦型オーバーフロードレイン構造を有し、不要電荷を排出するドレイン領域として機能する基板と、該基板の上層に受光領域と非受光領域が形成された素子形成領域を備える固体撮像素子において、前記ドレイン領域として機能する基板深さが前記受光領域下よりも前記非受光領域下の方が深くなる様に構成されている。
ここで、ドレイン領域として機能する基板の深さが受光領域下よりも非受光領域下の方が深いことによって、受光領域下よりも非受光領域下の方がシャッタ電圧による影響が小さくなる。
以下、この点について詳細に説明する。
図8は受光部(受光領域)の深さ方向の断面を示した一般的な模式図であり、受光部表面からP+層、N層、P層、N+層及びN型Si基板の順に積層されている。また、図9は垂直転送部(非受光領域)の深さ方向の断面を示した一般的な模式図であり、垂直転送部表面からP+層、N層、P層、N+層及びN型Si基板の順に積層されている。
ここで、P+層は固定電圧(多くの場合は接地)が印加され、N型Si基板は通常時には基板電圧が印加されており、この様に電圧が印加された場合には、受光部の深さ方向の断面電荷分布は図10の様になる。
なお、P+層が形成された領域(以下P1領域と言う。)、N層が形成された領域(以下N1領域と言う。)、P層が形成された領域(以下P2領域と言う。)、N+層及びN型Si基板が形成された領域(以下N2領域と言う。)のそれぞれにおいて空乏層がそれぞれの不純物濃度に相当する長さに形成され、P2領域のP層は不純物濃度がN1領域、N2領域のNの不純物濃度に比べて薄いため、N1領域及びN2領域の空乏層の長さより長いのが一般的である。
図8は受光部(受光領域)の深さ方向の断面を示した一般的な模式図であり、受光部表面からP+層、N層、P層、N+層及びN型Si基板の順に積層されている。また、図9は垂直転送部(非受光領域)の深さ方向の断面を示した一般的な模式図であり、垂直転送部表面からP+層、N層、P層、N+層及びN型Si基板の順に積層されている。
ここで、P+層は固定電圧(多くの場合は接地)が印加され、N型Si基板は通常時には基板電圧が印加されており、この様に電圧が印加された場合には、受光部の深さ方向の断面電荷分布は図10の様になる。
なお、P+層が形成された領域(以下P1領域と言う。)、N層が形成された領域(以下N1領域と言う。)、P層が形成された領域(以下P2領域と言う。)、N+層及びN型Si基板が形成された領域(以下N2領域と言う。)のそれぞれにおいて空乏層がそれぞれの不純物濃度に相当する長さに形成され、P2領域のP層は不純物濃度がN1領域、N2領域のNの不純物濃度に比べて薄いため、N1領域及びN2領域の空乏層の長さより長いのが一般的である。
さて、電子シャッタの動作原理は一般に、N型Si基板に通常時の電圧に加えて更に高電圧(シャッタ電圧)を印加することによって、不要電荷をN型Si基板に排出するものである。
ここで、基板電圧にシャッタ電圧が印加された場合を考えると、N2領域の+の電荷が増えることから、それに対応してP1領域の−の電荷、N1領域の+の電荷もそれぞれ増えることとなる。そして、空乏層で考えると、シャッタ電圧を増していくとP1領域の両端の空乏層がつながり、同様にN1領域の両端の空乏層がつながる電圧がある。この双方の空乏層がつながった電圧が電子シャッタ電圧となる(実際には信号電荷が蓄積した状態だと条件が異なるが、原理的には同様である。)。
ここで、基板電圧にシャッタ電圧が印加された場合を考えると、N2領域の+の電荷が増えることから、それに対応してP1領域の−の電荷、N1領域の+の電荷もそれぞれ増えることとなる。そして、空乏層で考えると、シャッタ電圧を増していくとP1領域の両端の空乏層がつながり、同様にN1領域の両端の空乏層がつながる電圧がある。この双方の空乏層がつながった電圧が電子シャッタ電圧となる(実際には信号電荷が蓄積した状態だと条件が異なるが、原理的には同様である。)。
ここで、P2領域及びN2領域と電子シャッタ電圧の関係を考えると、電子シャッタは上記の通り空乏層がつながることで達成されることから、(1)P2領域が距離的に短ければ空乏層がつながりやすい、(2)P2領域の不純物濃度が薄ければ空乏層がつながりやすい、(3)N2領域の不純物濃度が濃ければP2領域の空乏層がつながりやすいことが分かる。
なお、P1領域及びN1領域についても電子シャッタに関わるが、本発明では関係しないために、P1領域及びN1領域については従来と同様の構造とする。
なお、P1領域及びN1領域についても電子シャッタに関わるが、本発明では関係しないために、P1領域及びN1領域については従来と同様の構造とする。
このことからP2領域とN2領域を受光領域下と非受光領域下で作り分けることにより、それぞれに基板電圧と各層での空乏層の形成を調整できるため、受光領域での空乏層を非受光領域のそれより形成しやすくするようP2領域、N2領域を作ることによって受光領域下よりも非受光領域下の方がシャッタ電圧による影響を小さくできる。
従って、ドレイン領域として機能する基板の深さが受光領域下よりも非受光領域下の方が深くなる様に構成することによって、上述の通り、受光領域下よりも非受光領域下の方がシャッタ電圧による影響を小さくできる。
また、本発明に係る固体撮像素子は、縦型オーバーフロードレイン構造を有し、不要電荷を排出するドレイン領域として機能する基板と、該基板の上層に受光領域と非受光領域が形成された素子形成領域を備える固体撮像素子において、前記ドレイン領域として機能する基板の担体濃度が前記受光領域下よりも前記非受光領域下の方が薄くなる様に構成されている。
ここで、ドレイン領域として機能する基板の担体濃度が受光領域下よりも非受光領域下の方が薄くなる様に構成されることによって、受光領域下よりも非受光領域下の方がシャッタ電圧による影響を小さくできる。
また、上記の目的を達成するために、本発明に係る固体撮像素子の製造方法は、縦型オーバーフロードレイン構造を有し、不要電荷を排出するドレイン領域として機能する基板と、該基板の上層に受光領域と非受光領域が形成された素子形成領域を備える固体撮像素子の製造方法において、前記ドレイン領域として機能する基板の非受光領域下に溝部を形成する工程を備える。
ここで、ドレイン領域として機能する基板の非受光領域下に溝部を形成することによって、受光領域下よりも非受光領域下の方がシャッタ電圧による影響を小さくできる。
また、本発明に係る固体撮像素子の製造方法は、縦型オーバーフロードレイン構造を有し、不要電荷を排出するドレイン領域として機能する基板と、該基板の上層に受光領域と非受光領域が形成された素子形成領域を備える固体撮像素子の製造方法において、前記ドレイン領域として機能する基板の担体濃度を前記受光領域下よりも前記非受光領域下を薄く形成する工程を備える。
ここで、ドレイン領域として機能する基板の担体濃度を受光領域下よりも非受光領域下を薄く形成することによって、受光領域下よりも非受光領域下の方がシャッタ電圧による影響を小さくできる。
上記した本発明の固体撮像素子及び本発明の固体撮像素子の製造方法によって得られる固体撮像素子では、受光領域下よりも非受光領域下の方がシャッタ電圧による影響が小さいので、受光領域下に蓄積された不要電荷をドレイン領域に捨てるべく印加するシャッタ電圧によって非受光領域下に及ぼす影響を低減することができる。
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図1は本発明を適用した固体撮像素子の一例であるCCD固体撮像素子を説明するための模式的な断面図であり、ここで示すCCD固体撮像素子1は、表層にN+層2が形成されたn型シリコン基板3の上層にエピタキシャル層4が設けられており、N+層は受光部の形成領域に溝部5が形成されている。
図1は本発明を適用した固体撮像素子の一例であるCCD固体撮像素子を説明するための模式的な断面図であり、ここで示すCCD固体撮像素子1は、表層にN+層2が形成されたn型シリコン基板3の上層にエピタキシャル層4が設けられており、N+層は受光部の形成領域に溝部5が形成されている。
なお、エピタキシャル層内には、従来のCCD固体撮像素子と同様に、マトリクス状に配列された複数の受光部6と、この受光部で取り込んだ電荷を垂直方向に転送する垂直電荷転送部7と、垂直電荷転送部により転送された電荷を水平方向に転送する水平電荷転送部(図示せず)が設けられている。更に、垂直電荷転送部に転送パルスを印加する転送電極8が垂直電荷転送部の上層に形成され、転送電極の上層にはSiO2層15を介して受光部領域に開口部9を有する遮光膜10が形成されている。
ここで、本実施例では、N+層に溝部を形成することによって、オーバーフロードレインを構成するn型シリコン基板から受光部までの距離aよりもn型シリコン基板から垂直電荷転送部までの距離bを長くしているが、n型シリコン基板から受光部までの距離よりもn型シリコン基板から垂直電荷転送部までの距離が長くなるのであれば、必ずしもN+層に溝部を形成する必要は無く、図2(a)で示す様に、溝部を形成したn型シリコン基板の表面に一定膜厚のN+層を形成しても良いし、図2(b)で示す様に、溝部を形成したn型シリコン基板のみであっても良い。
以下、上記したCCD固体撮像素子の製造方法について説明する。即ち、本発明を適用した固体撮像素子の製造方法の一例について説明する。
上記したCCD固体撮像素子の製造方法では、先ず、図3(a)で示す様に、n型シリコン基板に、As+やP+等の不純物注入を行なってN+層2を形成した後に、図3(b)で示す様に、n型シリコン基板3表面を熱酸化してパッド酸化膜11(SiO2膜)を成長させ、パッド酸化膜の上層にアンモニア(NH3)とシラン(SiH4)を反応させてシリコン窒化膜12(Si3N4)を堆積する。
上記したCCD固体撮像素子の製造方法では、先ず、図3(a)で示す様に、n型シリコン基板に、As+やP+等の不純物注入を行なってN+層2を形成した後に、図3(b)で示す様に、n型シリコン基板3表面を熱酸化してパッド酸化膜11(SiO2膜)を成長させ、パッド酸化膜の上層にアンモニア(NH3)とシラン(SiH4)を反応させてシリコン窒化膜12(Si3N4)を堆積する。
次に、図3(c)で示す様に、汎用のフォトリソグラフィー技術及びエッチング技術によって、後述する不純物の注入工程によって受光部を形成する領域13(以下、受光部形成領域と言う)の周辺のシリコン窒化膜及びパッド酸化膜を除去する。
続いて、図3(d)で示す様に、耐酸化性を有するシリコン窒化膜をマスクとして、熱酸化法によりシリコン窒化膜に覆われていない領域のn型シリコン基板表面上に厚いSiO2膜14を成長させた後に、図3(e)で示す様に、シリコン窒化膜を熱リン酸で、パッド酸化膜をフッ酸で除去する。
次に、図4(f)で示す様に、エピタキシャル成長法によってエピタキシャル層4を形成した後に、図4(g)で示す様に、受光部形成領域に不純物注入を行なってマトリクス状の受光部6を形成し、更に不純物注入を行なって垂直電荷転送部7及び水平電荷転送部(図示せず)も形成する。
その後、垂直電荷転送部を被覆する様に転送電極8を形成し、転送電極の上層にSiO2層15を介して受光部領域に開口部9を有する遮光膜10を形成することによって、図4(h)で示す様なCCD固体撮像素子を得ることができる。
ここで、本実施例では、LOCOS酸化を用いて溝部を形成する方法を例に挙げて説明を行ったが、溝部の形成方法はLOCOS酸化に限定されるものではなく、エッチング法等どの様な方法で溝部を形成しても良い。
なお、LOCOS酸化を用いてn型シリコン基板に溝部を形成した後に、As+やP+等の不純物注入を行なうことによって、図2(a)で示す様な溝部を形成したn型シリコン基板の表面に一定膜厚のN+層を形成することができる。また、As+やP+等の不純物注入を行なわなければ、図2(b)で示す様なN+層を有しないn型シリコン基板を得ることができる。
上記した本発明を適用したCCD固体撮像素子では、オーバーフロードレインを構成するn型シリコン基板から受光部までの距離が、n型シリコン基板から垂直電荷転送部までの距離よりも短いために、受光部の方が垂直電荷転送部よりもシャッタ電圧の影響を受けやすい。従って、受光部に電子シャッタがかかった状態であっても垂直電荷転送部にはシャッタ電圧がかかりにくいこととなり、シャッタ電圧印加時に垂直電荷転送部からの信号漏れを抑制することができる。
なお、本実施例では、固体撮像素子の一例としてCCD固体撮像素子を例に挙げて説明を行ったが、MOS型撮像デバイスの場合であっても、n型シリコン基板から受光部までの距離を、n型シリコン基板から受光部の周辺領域(以下、単に「周辺領域」と言う)までの距離よりも短くすることによって、受光部の方が周辺領域よりもシャッタ電圧の影響を受けやすくなり、受光部にシャッタ電圧を印加した際に、周辺領域に形成された周辺回路等に及ぼす悪影響を低減することができる。
図5は本発明を適用した固体撮像素子の他の一例であるCCD固体撮像素子を説明するための模式的な断面図であり、ここで示すCCD固体撮像素子1は、表層にN+層2及びN層16が形成されたn型シリコン基板の上層にエピタキシャル層が設けられており、受光部の形成領域にN+層が形成され、受光部の形成領域の周辺にN+層よりも担体濃度が小さなN層が形成されている。なお、上記した本発明を適用した固体撮像素子の一例と同様に、エピタキシャル層内には受光部、垂直電荷転送部、水平電荷転送部(図示せず)が形成されると共に、転送電極及び遮光膜が形成されている。
以下、上記したCCD固体撮像素子の製造方法について説明する。即ち、本発明を適用した固体撮像素子の製造方法の他の一例について説明する。
上記したCCD固体撮像素子の製造方法では、先ず、図6(a)で示す様に、n型シリコン基板表面にレジストを塗布した後に、汎用のフォトリソグラフィー技術及びエッチング技術によって、受光部形成領域が開口したレジストパターン17を形成する。
上記したCCD固体撮像素子の製造方法では、先ず、図6(a)で示す様に、n型シリコン基板表面にレジストを塗布した後に、汎用のフォトリソグラフィー技術及びエッチング技術によって、受光部形成領域が開口したレジストパターン17を形成する。
次に、図6(b)で示す様に、レジストパターンが形成されたn型シリコン基板に、As+やP+等の不純物注入を行なってN+層を形成した後にレジストを除去する。
続いて、図6(c)で示す様に、n型シリコン基板に、AsやPの不純物注入を行なって、N層を形成した後、図6(d)で示す様に、エピタキシャル成長法によってエピタキシャル層4を形成する。
その後、上記した本発明を適用した固体撮像素子の一例と同様にして受光部、垂直転送部、水平電荷転送部(図示せず)、転送電極、遮光膜を形成することによって、図6(e)で示す様なCCD固体撮像素子を得ることができる。
ここで、本実施例では、n型シリコン基板表層にN+層及びN層を形成し、エピタキシャル成長法によってエピタキシャル層を形成した後に、受光部、垂直転送部等を形成する方法を例に挙げて説明を行ったが、高エネルギーでn型シリコン基板の深い位置に不純物を注入してN+層及びN層を形成し、その後、n型シリコン基板の浅い位置に不純物を注入して受光部、垂直電荷転送部等を形成しても良い。
上記した本発明を適用したCCD固体撮像素子では、受光部の形成領域にN+層が形成され、垂直電荷転送部の形成領域にN層が形成されているために、受光部の方が垂直電荷転送部よりもシャッタ電圧の影響を受けやすい。従って、受光部に電子シャッタがかかった状態であっても垂直電荷転送部はシャッタ電圧がかかりにくいこととなり、シャッタ電圧印加時に垂直電荷転送部からの信号漏れを抑制することができる。
なお、本実施例では、固体撮像素子の一例としてCCD固体撮像素子を例に挙げて説明を行ったが、MOS型撮像デバイスの場合であっても、受光部の形成領域にN+層を形成し、周辺領域にN層を形成することによって、受光部の方が周辺領域よりもシャッタ電圧の影響を受けやすくなり、受光部にシャッタ電圧を印加した際に、周辺領域に形成された周辺回路等に及ぼす悪影響を低減することができる。
1 CCD固体撮像素子
2 N+層
3 n型シリコン基板
4 エピタキシャル層
5 溝部
6 受光部
7 垂直電荷転送部
8 転送電極
9 開口部
10 遮光膜
11 パッド酸化膜
12 シリコン窒化膜
13 受光部形成領域
14 SiO2膜
15 SiO2層
16 N層
17 レジストパターン
2 N+層
3 n型シリコン基板
4 エピタキシャル層
5 溝部
6 受光部
7 垂直電荷転送部
8 転送電極
9 開口部
10 遮光膜
11 パッド酸化膜
12 シリコン窒化膜
13 受光部形成領域
14 SiO2膜
15 SiO2層
16 N層
17 レジストパターン
Claims (5)
- 縦型オーバーフロードレイン構造を有し、不要電荷を排出するドレイン領域として機能する基板と、
該基板の上層に受光領域と非受光領域が形成された素子形成領域を備える固体撮像素子において、
前記ドレイン領域として機能する基板深さが前記受光領域下よりも前記非受光領域下の方が深い
ことを特徴とする固体撮像素子。 - 前記ドレイン領域として機能する基板の非受光領域下に溝部を形成する
ことを特徴とする請求項1に記載の固体撮像素子。 - 縦型オーバーフロードレイン構造を有し、不要電荷を排出するドレイン領域として機能する基板と、
該基板の上層に受光領域と非受光領域が形成された素子形成領域を備える固体撮像素子において、
前記ドレイン領域として機能する基板の担体濃度が前記受光領域下よりも前記非受光領域下の方が薄い
ことを特徴とする固体撮像素子。 - 縦型オーバーフロードレイン構造を有し、不要電荷を排出するドレイン領域として機能する基板と、
該基板の上層に受光領域と非受光領域が形成された素子形成領域を備える固体撮像素子の製造方法において、
前記ドレイン領域として機能する基板の非受光領域下に溝部を形成する工程を備える
ことを特徴とする固体撮像素子の製造方法。 - 縦型オーバーフロードレイン構造を有し、不要電荷を排出するドレイン領域として機能する基板と、
該基板の上層に受光領域と非受光領域が形成された素子形成領域を備える固体撮像素子の製造方法において、
前記ドレイン領域として機能する基板の担体濃度を前記受光領域下よりも前記非受光領域下を薄く形成する工程を備える
ことを特徴とする固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004305180A JP2006120750A (ja) | 2004-10-20 | 2004-10-20 | 固体撮像素子及び固体撮像素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004305180A JP2006120750A (ja) | 2004-10-20 | 2004-10-20 | 固体撮像素子及び固体撮像素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006120750A true JP2006120750A (ja) | 2006-05-11 |
Family
ID=36538366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004305180A Pending JP2006120750A (ja) | 2004-10-20 | 2004-10-20 | 固体撮像素子及び固体撮像素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006120750A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010182887A (ja) * | 2009-02-05 | 2010-08-19 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器 |
-
2004
- 2004-10-20 JP JP2004305180A patent/JP2006120750A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010182887A (ja) * | 2009-02-05 | 2010-08-19 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器 |
US8482040B2 (en) | 2009-02-05 | 2013-07-09 | Sony Corporation | Solid-state image capturing device, method of manufacturing solid-state image capturing device, method of driving solid-state image capturing device, and electronic apparatus |
TWI419313B (zh) * | 2009-02-05 | 2013-12-11 | Sony Corp | 固態影像擷取裝置、固態影像擷取裝置之製造方法、固態影像擷取裝置之驅動方法及電子設備 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7217961B2 (en) | Solid-state image pickup device and method for producing the same | |
JP4313789B2 (ja) | 半導体撮像装置およびその製造方法 | |
JP5365144B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
US8466401B2 (en) | Photoelectric conversion apparatus and imaging system using the photoelectric conversion apparatus | |
TWI830988B (zh) | 影像感測器及其形成方法及製造用於影像感測器之電晶體之方法 | |
KR20110109873A (ko) | 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기 | |
KR101103179B1 (ko) | 고체 촬상 소자 | |
US20150008482A1 (en) | Semiconductor device and manufacturing method thereof | |
TWI836198B (zh) | 影像感測器及用於形成其之方法 | |
US7732245B2 (en) | Photodiode of CMOS image sensor and method for manufacturing the same | |
US20070069259A1 (en) | CMOS image sensor and method of manufacturing the same | |
JP4910275B2 (ja) | 固体撮像素子及びその製造方法 | |
KR100545972B1 (ko) | 고체 촬상 소자 및 그 구동 방법 | |
JP2006120750A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
JP2000091551A (ja) | 固体撮像装置およびその製造方法 | |
JP4882207B2 (ja) | 固体撮像素子 | |
JPH0697416A (ja) | 固体撮像装置及びその製造方法 | |
JP2003229559A (ja) | 固体撮像装置及びその製造方法 | |
JP2003224254A (ja) | 固体撮像素子及びその製造方法 | |
JP2009177018A (ja) | 固体撮像素子及びその製造方法 | |
KR20110079283A (ko) | 시모스 이미지 센서와 이의 제조방법 | |
JP2000077645A (ja) | 固体撮像装置およびその製造方法 |