JP3524817B2 - Burst gate pulse timing correction circuit - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明はＮＴＳＣ方式の搬送
色信号を処理するＴＶ、ＶＴＲに関する。 【０００２】 【従来の技術】近年ＴＶや家庭用ＶＴＲにおいて信号処
理をデジタル処理するものが増えている。 【０００３】このようなシステムでは入力信号の搬送色
信号におけるバースト部を抜き取り、色副搬送波である
３．５８ＭＨｚの４倍の周波数ｆｓｃ＝１４．３ＭＨｚ
を入力信号のバーストにＰＬＬで位相同期させるのが一
般的である。 【０００４】図３に回路例を示す。以下この図にしたが
って説明する。 【０００５】Ａ／Ｄ変換入力された輝度信号，または複
合映像信号は同期分離回路内１のローパスフィルタ（以
下ＬＰＦ）により高域ノイズ及び色信号が除去され、Ｌ
ＰＦ出力をスレッシュレベルと比較してスレッシュレベ
ル以下の期間を同期信号とする。 【０００６】バーストの検出に用いるバーストゲートパ
ルス（以下、ＢＧＰと略記する）のタイミングは前記の
同期信号からＨカウンタ２及びラインカウンタ３の値を
固定して決定している。 【０００７】例えば１４．３ＭＨｚのクロックの場合、
同期信号の立ち下がりからＨカウンタ値で約７５〜１１
０クロック程度の期間”Ｈ”となるＢＧＰ６を作成し、
この”Ｈ”期間の色信号をバーストと見なしている。 【０００８】ところで、ＮＴＳＣ信号における正式な色
差信号はＩ，Ｑ信号であるが、以下の説明においては、
処理が簡単なＵ，Ｖ信号を色差信号として説明する。 【０００９】民生用機器においては、一般的にＵ，Ｖ信
号が用いられている。なお、Ｂ−Ｙ信号がＵ信号で、Ｒ
−Ｙ信号がＶ信号である。 【００１０】デコード回路８にて搬送色信号をＵＶの色
差信号にデコードするが、ＢＧＰ内のデコード結果であ
るＵＶのレベルからＰＬＬ用の誤差信号を生成し外部の
電圧制御水晶発振器（以下、ＶＣＸＯと略記する）の発
振位相を制御することでメインクロックをバーストに位
相ロックさせる。 【００１１】ここでサグがある場合シンクチップのＤＣ
レベルが上昇するので、同期分離のスレッシュを下回る
のがサグが無い場合と比べてタイミングが早くなる。 【００１２】この為バーストと同期分離したＨとの間隔
は長くなり、ＢＧＰ内にバーストが入らなくなる場合が
ある。 【００１３】このためサグのある垂直帰線期間ではＰＬ
Ｌの引き込みができず、有効画像がはじまる画面上部で
サグの影響がなくなりＰＬＬが引き込むので画面上部で
は色相が異なってしまう。 【００１４】 【発明が解決しようとする課題】家庭用ＶＴＲの再生信
号はアナログ処理が大半でＹＣ別々に処理するので、ダ
ビングを繰り返したりするとＹＣの時間ずれが発生しや
すい。 【００１５】またサグにより垂直帰線期間中の同期信号
の直流分が失われ、この期間Ｙ信号がＣ信号に対して時
間進みとなる。従って同期信号から作成したＢＧＰと実
際のバースト信号とに時間ずれが発生することでＰＬＬ
の誤差信号が不正確になるので、正しいレベルの色差信
号に復調することができず色ムラや色相ズレとなる。ま
た色ずれはずれ量が定量化できず自動的に補正できな
い。 【００１６】 【課題を解決するための手段】本発明はこうした課題を
解決するための手段を提供するもので、各請求項の発明
は、以下の技術手段を構成する。 【００１７】上記目的を達成するために、本発明のバー
ストゲートパルスタイミング補正回路装置は以下の構成
要素を有する。 【００１８】Ａ／Ｄ変換後の入力輝度信号から水平同期
と垂直同期を分離する同期分離回路と、前記同期分離回
路から出力される水平同期によりリセットされ１クロッ
ク毎に増加する水平カウンター手段と、垂直同期でリセ
ットされ水平同期毎に増加するラインカウンター手段
と、水平カウンタとラインカウンタの値からバースト判
別用パルスを生成するバースト判別用パルス生成回路手
段と、入力色信号を色差に変換するデコード回路、デコ
ード回路出力を平滑するローパスフィルタ、前記ＬＰＦ
出力のうち前記バースト判別用パルス生成回路出力のバ
ースト判別用パルス内の最小値を検出し、その最小値が
得られたバースト判別用パルス内の位置をカウンタ値で
出力する最小値検出回路手段と、前記最小値検出回路出
力とＢＧＰの中心との差分を算出する差分算出回路と、
Ｙ，Ｃいずれかの信号の遅延量を可変する可変遅延回路
と、を具備し差分値に応じて前記ＢＧＰ生成回路の出力
タイミングと、Ｙ，Ｃいずれかの信号の遅延量を可変す
ることで色ムラと色ずれの無い高品位の画像を提供する
ことを特徴とする。 【００１９】 【発明の実施の形態】図１に本発明のブロック図を示
す。以下図１に従って説明する。 【００２０】入力の輝度またはビデオ信号はＡＤコンバ
ータによってデジタル値に変換されビデオ信号はＹＣ分
離４によってＹとＣに分離される。 【００２１】またＡＤ後の輝度またはビデオ信号から同
期分離回路１にて水平同期（Ｈ）、垂直同期（Ｖ）が得
られ、Ｈより水平方向のＨカウンター２を、ＨＶより垂
直方向のラインカウンター３を生成する。 【００２２】バーストはＮＴＳＣの場合１０Ｈ〜２６３
Ｈ、２７３Ｈ〜５２５Ｈに存在するので、ＢＧＰは該当
するラインのＨカウンター値がデフォルトで７５〜１０
７程度に各回路での遅延分を考慮した期間”Ｈ”を６の
ブロックから出力する。 【００２３】分離色信号またはＡＤ入力色信号は７のＳ
Ｗで選択後８でデコードされＵＶそれぞれＬＰＦ９、１
０を通すことで３．５８Ｍのキャリア成分を除去する。 【００２４】バーストは負のＵ成分しかないのでデコー
ド後のＢＧＰ内のＵレベルを調べればＢＧＰとバースト
の位相関係が解る。 【００２５】この様子を図２に示す。ＢＧＰの中心とＵ
レベルの最小値とのＨカウントの差をＤｉｆｆとする
と、ＢＧＰとバーストの位相が合っているときは図２Ａ
のようにＢＧＰの中心と、ＢＧＰ内Ｕレベルの最小値が
一致するのでＤｉｆｆ＝０となる。 【００２６】ＢＧＰがバーストに対して進んでいる場
合、図２Ｂのように、逆に遅れている場合は、図２Ｃの
ようになる。 【００２７】図２Ｂの場合、Ｄｉｆｆは正の値、図２Ｃ
の場合、負の値となる。 【００２８】垂直帰線期間はサグが発生しやすく、ＹＣ
の時間がずれていなくてもＢＧＰとバーストの位相が合
わない場合がある。 【００２９】６のＢＧＰ生成回路では１２の垂直帰線期
間用Ｄｉｆｆ＿Ｉを１０Ｈ〜２１Ｈ、２７３Ｈ〜２８４
Ｈに適用し、２２Ｈ〜２６３Ｈ、２８５Ｈ〜５２５Ｈの
有効画像領域については１３出力のＤｉｆｆ＿Ｖを適用
する。 【００３０】Ｄｉｆｆ＿Ｉ，Ｄｉｆｆ＿Ｖいずれも垂直
同期毎にリセットされ、該当ラインの最初のライン（Ｄ
ｉｆｆ＿Ｖの場合２２Ｈと２８５Ｈ）での検出結果を許
容誤差を超える検出結果が出ない限りこれを保持する。 【００３１】許容誤差を超える検出結果が出た場合Ｄｉ
ｆｆ＿Ｉ、Ｄｉｆｆ＿Ｖ共に値が更新される。Ｄｉｆｆ
＿Ｉ及びＤｉｆｆ＿ＶをデフォルトのＢＧＰスタートカ
ウント値に加算して次のラインに反映させればバースト
とＢＧＰの位相は一致する。 【００３２】Ｄｉｆｆ＿Ｖはサグの影響がないのでＹＣ
の時間ずれが発生の主要因である。 【００３３】従ってＤｉｆｆ＿Ｖの値に応じてＹ信号の
遅延量を制御すればＹＣの時間ずれも補正できる。 【００３４】例えばＤｉｆｆ＿Ｖ＝３の時Ｙの遅延量を
デフォルトから３クロック遅らせれば良い。 【００３５】 【発明の効果】上記にて説明された本発明により以下の
効果がもたらされる。 【００３６】本発明によればＢＧＰとバーストの位相関
係が常に一致した状態なので、ダビングを繰り返してＹ
Ｃの時間差が大きい信号や、サグにより垂直帰線期間だ
け同期分離したＨ信号とバーストの位置関係が離れた場
合でもＰＬＬの誤差信号が不正確にならず、ＵＶを正し
いレベルで復調することができ、またＹＣの時間ずれも
補正できるので色ムラや色相ずれ、時間ずれのない高品
位の画像を提供することができる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a TV and a VTR for processing a carrier color signal of the NTSC system. 2. Description of the Related Art In recent years, TVs and home VTRs that perform digital processing of signal processing have increased. In such a system, a burst portion in a carrier chrominance signal of an input signal is extracted, and a frequency fsc = 14.3 MHz which is four times the 3.58 MHz which is a chrominance subcarrier is used.
Is generally synchronized with the burst of the input signal by a PLL. FIG. 3 shows a circuit example. Hereinafter, description will be given with reference to FIG. [0005] The luminance signal or the composite video signal input to the A / D converter is subjected to low-pass filter (hereinafter, LPF) in a sync separation circuit 1 to remove high-frequency noise and color signals.
The PF output is compared with the threshold level, and a period that is equal to or lower than the threshold level is defined as a synchronization signal. The timing of a burst gate pulse (hereinafter abbreviated as BGP) used for burst detection is determined by fixing the values of the H counter 2 and the line counter 3 from the synchronization signal. For example, in the case of a clock of 14.3 MHz,
Approximately 75 to 11 in H counter value from the fall of the synchronization signal
Create BGP6 that is "H" for about 0 clocks,
The color signal in the “H” period is regarded as a burst. The formal color difference signals in the NTSC signal are the I and Q signals, but in the following description,
The U and V signals whose processing is simple will be described as color difference signals. In consumer equipment, U and V signals are generally used. Note that the BY signal is the U signal and the R signal is the R signal.
The -Y signal is the V signal. The carrier chrominance signal is decoded into a UV color difference signal by a decoding circuit 8. An error signal for PLL is generated from a UV level which is a decoding result in the BGP, and an external voltage controlled crystal oscillator (hereinafter, VCXO) is generated. The main clock is phase-locked to the burst by controlling the oscillation phase. If there is a sag, the DC of the sync chip
Since the level rises, timing below the threshold for sync separation is earlier than when there is no sag. For this reason, the interval between the burst and the synchronously separated H becomes long, and the burst may not be included in the BGP. For this reason, in the vertical flyback period with sag, PL
Since L cannot be pulled in, the effect of sag disappears at the upper part of the screen where the effective image starts, and the PLL pulls in, so that the hue differs at the upper part of the screen. [0014] Most of the reproduction signals of a home VTR are analog-processed separately for YC, and therefore, when dubbing is repeated, a YC time shift is likely to occur. Further, the DC component of the synchronizing signal during the vertical blanking period is lost due to the sag, and in this period, the Y signal leads the C signal in time. Therefore, a time lag occurs between the BGP created from the synchronization signal and the actual burst signal, so that the PLL
Is inaccurate, and cannot be demodulated into a color difference signal of a correct level, resulting in color unevenness and hue shift. The color shift cannot be automatically corrected because the shift amount cannot be quantified. The present invention provides means for solving such problems, and the invention of each claim constitutes the following technical means. To achieve the above object, the burst gate pulse timing correction circuit device of the present invention has the following components. A synchronization separation circuit for separating horizontal synchronization and vertical synchronization from the input luminance signal after A / D conversion, horizontal counter means reset by the horizontal synchronization output from the synchronization separation circuit and increasing every clock, Line counter means reset by vertical synchronization and increased every horizontal synchronization, burst discrimination pulse generation circuit means for generating a burst discrimination pulse from the horizontal counter and line counter values, and a decoding circuit for converting an input color signal into a color difference , A low-pass filter for smoothing the output of a decoding circuit, the LPF
Minimum value detection circuit means for detecting a minimum value in a burst determination pulse of the output of the burst determination pulse generation circuit among outputs, and outputting a position in the burst determination pulse at which the minimum value is obtained as a counter value; A difference calculation circuit for calculating a difference between the output of the minimum value detection circuit and the center of BGP;
A variable delay circuit for varying the delay amount of any of the Y and C signals, and by varying the output timing of the BGP generation circuit and the delay amount of the Y or C signal in accordance with the difference value. It is characterized by providing a high-quality image without color unevenness and color shift. FIG. 1 is a block diagram of the present invention. This will be described below with reference to FIG. The input luminance or video signal is converted into a digital value by an AD converter, and the video signal is separated into Y and C by a YC separator 4. A horizontal synchronizing signal (H) and a vertical synchronizing signal (V) are obtained from the luminance or the video signal after the AD by the synchronizing / separating circuit 1. 3 is generated. The burst is 10H to 263 in the case of NTSC.
H, 273H to 525H, the BGP sets the H counter value of the corresponding line to 75 to 10 by default.
A period “H” considering the delay in each circuit to about 7 is output from the six blocks. The separated color signal or the AD input color signal is 7 S
After selecting by W, it is decoded by 8 and UV respectively LPF9, 1
By passing 0, 3.58M carrier components are removed. Since the burst has only a negative U component, the phase relationship between the BGP and the burst can be understood by examining the U level in the BGP after decoding. FIG. 2 shows this state. BGP center and U
Assuming that the difference between the H count and the minimum value of the level is Diff, FIG.
Since the center of the BGP coincides with the minimum value of the U level in the BGP, Diff = 0. When the BGP is advanced with respect to the burst, as shown in FIG. 2B, and when the BGP is delayed, it is as shown in FIG. 2C. In the case of FIG. 2B, Diff is a positive value.
Is a negative value. In the vertical flyback period, sag is likely to occur, and YC
Even if the time is not shifted, the BGP and the burst may not be in phase. In the BGP generation circuit 6, 12 Diff_Is for the vertical blanking period are set to 10H to 21H, 273H to 284.
H, and Diff_V of 13 outputs is applied to the effective image areas of 22H to 263H and 285H to 525H. Each of Diff_I and Diff_V is reset every vertical synchronization, and the first line (D
In the case of if_V, the detection results at 22H and 285H) are held unless a detection result exceeding an allowable error is obtained. When the detection result exceeds the allowable error, Di
The values of both ff_I and Diff_V are updated. Diff
By adding _I and Diff_V to the default BGP start count value and reflecting the result on the next line, the phases of the burst and the BGP match. Since Diff_V is not affected by sag,
Is the main cause of the occurrence. Therefore, by controlling the amount of delay of the Y signal in accordance with the value of Diff_V, the time lag of YC can be corrected. For example, when Diff_V = 3, the delay amount of Y may be delayed by three clocks from the default. According to the present invention described above, the following effects can be obtained. According to the present invention, since the phase relationship between the BGP and the burst is always the same, dubbing is repeated to
Even if the signal has a large time difference of C, or the H signal, which is synchronously separated only for the vertical retrace period due to sag, and the positional relationship between the burst and the H signal, the error signal of the PLL does not become inaccurate and the UV can be demodulated at the correct level. In addition, since the YC time shift can be corrected, it is possible to provide a high-quality image without color unevenness, hue shift, and time shift.

【図面の簡単な説明】 【図１】本発明によるバーストゲートパルスタイミング
補正回路装置の一実施形態例を示す機能ブロック図であ
る。 【図２】本発明によるバーストゲートパルスタイミング
補正回路装置の動作説明図である。 【図３】従来技術のブロック図を示す。 【符号の説明】 １：同期分離 ２：水平カウンター ３：ラインカウンター ４：Ｙ／Ｃ分離 ５：ＳＷ ６：ＢＧＰ生成回路 ７：ＳＷ ８：デコード回路 ９：Ｕ用ローパスフィルター １０：Ｖ用ローパスフィルター １１：最小値検出回路 １２：垂直帰線期間用差分値検出回路 １３：有効画像用差分値検出回路 １４：輝度信号可変遅延線 １５：位相検出回路BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a functional block diagram showing an embodiment of a burst gate pulse timing correction circuit device according to the present invention. FIG. 2 is an operation explanatory diagram of a burst gate pulse timing correction circuit device according to the present invention. FIG. 3 shows a block diagram of the prior art. [Description of Signs] 1: Sync separation 2: Horizontal counter 3: Line counter 4: Y / C separation 5: SW 6: BGP generation circuit 7: SW 8: Decode circuit 9: Low-pass filter for U 10: Low-pass filter for V 11: minimum value detection circuit 12: vertical flyback period difference value detection circuit 13: effective image difference value detection circuit 14: luminance signal variable delay line 15: phase detection circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 9/455 H04N 5/08 H04N 9/77 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. ⁷ , DB name) H04N 9/455 H04N 5/08 H04N 9/77

Claims (1)

(57)【特許請求の範囲】 【請求項１】 ａ）Ａ／Ｄ変換後の入力輝度信号から水
平同期と垂直同期を分離する同期分離回路と、 ｂ）前記同期分離回路から出力される水平同期によりリ
セットされ１クロック毎に増加する水平カウンター手段
と、 ｃ）垂直同期でリセットされ水平同期毎に増加するライ
ンカウンター手段と、 ｄ）水平カウンタとラインカウンタの値からバースト判
別用パルスを生成するバースト判別用パルス生成回路手
段と、 ｅ）入力色信号を色差に変換するデコード回路、デコー
ド回路出力を平滑するローパスフィルタ、前記ＬＰＦ出
力のうち前記バースト判別用パルス生成回路出力のバー
スト判別用パルス内の最小値を検出し、その最小値が得
られたバースト判別用パルス内の位置をカウンタ値で出
力する最小値検出回路手段と、 ｆ）前記最小値検出回路出力とバースト判別用パルスの
中心との差分を算出する差分算出回路と、 ｇ）Ｙ，Ｃいずれかの信号の遅延量を可変する可変遅延
回路と、を具備し差分値に応じて前記バースト判別用パ
ルス生成回路の出力タイミングと、Ｙ，Ｃいずれかの信
号の遅延量を可変することで色ムラと色ずれの無い高品
位の画像を提供することを特徴とするバーストゲートパ
ルスタイミング補正回路装置。(57) [Claims 1] a) A synchronization separation circuit for separating horizontal synchronization and vertical synchronization from an input luminance signal after A / D conversion, and b) a horizontal output from the synchronization separation circuit. Horizontal counter means which is reset by synchronization and increases every clock; c) line counter means which is reset by vertical synchronization and increases every horizontal synchronization; d) a burst discrimination pulse is generated from the values of the horizontal counter and the line counter. E) a decoding circuit for converting an input color signal into a color difference, a low-pass filter for smoothing the output of the decoding circuit, and a burst discrimination pulse output from the burst discrimination pulse generation circuit output of the LPF output. The minimum value detection circuit detects the minimum value of the pulse and outputs the position in the burst discrimination pulse at which the minimum value was obtained as a counter value. F) a difference calculation circuit for calculating a difference between the output of the minimum value detection circuit and the center of the burst discrimination pulse; and g) a variable delay circuit for varying a delay amount of one of the Y and C signals. The present invention provides a high-quality image free from color unevenness and color misregistration by varying the output timing of the burst determination pulse generation circuit and the delay amount of one of the Y and C signals in accordance with the difference value. Characteristic burst gate pulse timing correction circuit device.