JP2006108377A - カーボンナノチューブ構造体、半導体装置、および半導体パッケージ - Google Patents

カーボンナノチューブ構造体、半導体装置、および半導体パッケージ Download PDF

Info

Publication number
JP2006108377A
JP2006108377A JP2004292843A JP2004292843A JP2006108377A JP 2006108377 A JP2006108377 A JP 2006108377A JP 2004292843 A JP2004292843 A JP 2004292843A JP 2004292843 A JP2004292843 A JP 2004292843A JP 2006108377 A JP2006108377 A JP 2006108377A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductor
carbon nanotube
catalyst layer
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004292843A
Other languages
English (en)
Other versions
JP4167212B2 (ja
Inventor
Akio Kawabata
章夫 川端
Mizuhisa Nihei
瑞久 二瓶
Masahiro Horibe
雅弘 堀部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004292843A priority Critical patent/JP4167212B2/ja
Priority to US11/041,891 priority patent/US7948081B2/en
Publication of JP2006108377A publication Critical patent/JP2006108377A/ja
Application granted granted Critical
Publication of JP4167212B2 publication Critical patent/JP4167212B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/832—Nanostructure having specified property, e.g. lattice-constant, thermal expansion coefficient
    • Y10S977/833—Thermal property of nanomaterial, e.g. thermally conducting/insulating or exhibiting peltier or seebeck effect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 カーボンナノチューブ束の密度を向上し、電気抵抗や熱抵抗の低減を図るカーボンナノチューブ構造体、半導体装置、および半導体パッケージを提供する。
【解決手段】 第１配線層２１、層間絶縁膜２２、第２配線層２３が順次積層され、層間絶縁膜２２を貫通するビアホール２４に、第１配線層２１と第２配線層２３を電気的に接続するカーボンナノチューブ束２５が形成されてなるビア２６から構成する。カーボンナノチューブ束２５は、第１配線層２１の凹部２８の側面および底面に形成された触媒層２９から成長させ、側面から成長したカーボンナノチューブ２５ａによりカーボンナノチューブ束２５の密度を向上する。
【選択図】 図３

Description

本発明はカーボンナノチューブ構造体、半導体装置、および半導体パッケージに係り、特に、ビアやコンタクト等の垂直配線部を備えた半導体装置や、放熱器を備えた半導体パッケージに関する。
半導体装置、例えばＣＭＯＳ型のＬＳＩ（大規模集積回路）は、高性能化、多機能化、小型化のニーズに対応するため、ＬＳＩのトランジスタ素子や配線等の回路の縮小化と共に、搭載されるトランジスタ素子が増加するにしたがって多層配線化が進められている。
回路の縮小化、多層配線化の下、配線ピッチやビアやコンタクトの基板面に平行な断面の面積はますます低減され、断面積の減少によりビア等の電気抵抗が増大している。また、Ｃｕ等の金属材料は、断面積が減少するにつれてその体積抵抗率が、バルクの場合の体積抵抗率よりも増大することが知られている。したがって、ますますビア等の配線抵抗が増加し、ＣＲ積の増加により配線遅延が増大し、縮小化による効果が打ち消され、高速伝送の障害となる。
他方、カーボンナノチューブは、グラファイトの１枚面（グラフェンシート）を巻いて筒状にした形状を有しており、その直径はおおよそ数ｎｍから十ｎｍの範囲であり、長さは数μｍに及ぶ。したがって、アスペクト比（長さ／直径）が１０００程度となり、かかる形状異方性に起因する一次元的電子的性質が注目されている。カーボンナノチューブは、断線することなく流すことができる最大電流密度が１平方センチあたり１００万アンペアと銅配線より１００倍以上大きいという特徴を有している。また熱伝導についても伝導率で銅の１０倍高い。電気抵抗の観点からは、カーボンナノチューブ内を流れる電子は、不純物や格子振動（フォノン）との散乱現象のない、いわゆる弾道電子輸送が実現することが報告されており、その場合、カーボンナノチューブ１本当たりの抵抗は約６．４５ｋΩになることが知られている。
このようなカーボンナノチューブの電気的特長を生かした、図１に示すカーボンナノチューブをビア等に用いた配線構造１００が提案されている（例えば、特許文献１参照。）。図１に示す配線構造１００は、第１導電層１０１と第２導電層１０２との間に設けられた非導電層１０３を貫通するホール１０４中に、第１導電層１０１上の触媒層１０５からカーボンナノチューブ１０６を成長させて、第１導電層１０１と第２導電層１０２との間をカーボンナノチューブ１０６により電気的に接続する。
特表２００３−５２３６０８号公報
しかしながら、図１に示す配線構造１００では、カーボンナノチューブ１０６は、ホール１０４に露出した第１導電層１０１上の触媒層１０５からのみ成長し、カーボンナノチューブ１０６は、触媒層１０５の離間した核から成長するので、隣接するカーボンナノチューブ１０６間に隙間が生じ、第１導電層１０１に平行なホール１０４の断面におけるカーボンナノチューブ１０６の数密度には限界が生じる。その結果、ホール１０４の断面積に対する電気抵抗を十分に低減できないという問題が生じる。
他方、ＬＳＩを高密度実装基板に搭載した半導体パッケージ、例えばＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）では、ＬＳＩからの発熱をＡｌ等からなるヒートシンクを介して熱輸送を行い外気に放熱する。ＬＳＩとヒートシンクとは、通常熱伝導性のペーストを介して貼付されているが、その熱抵抗が十分低減されていないと、近年高集積化により発熱量が増大するＬＳＩの動作時の温度が上昇し、誤動作や短寿命化等の信頼性低下の問題が生じるおそれがある。
そこで、本発明は上記問題点に鑑みてなされたもので、本発明の目的は、カーボンナノチューブ束の密度を向上し、電気抵抗や熱抵抗の低減を図るカーボンナノチューブ構造体、半導体装置、および半導体パッケージを提供することである。
本発明の一観点によれば、第１の導電体と、前記第１の導電体を覆う絶縁膜と、前記絶縁膜上に配設された第２の導電体と、前記絶縁膜を貫通し第１の導電体の表面を露出する開口部に充填され、第１の導電体と第２の導電体とを電気的に接続するカーボンナノチューブとを備え、前記カーボンナノチューブの一端は、前記第１の導電体の表面に設けられた凹部に固着されてなる半導体装置が提供される。
本発明によれば、カーボンナノチューブが第１の導電体の表面の凹部に沿って固着されているので、凹部形状による表面積の増加に対応して第１の導電体と第２の導電体を電気的に接続するカーボンナノチューブの数密度が向上するので、電気伝導性が著しく向上する。また、第１の導電体に凹部を設けることでカーボンナノチューブとの接触面積が増加するので、第１の導電体と第２の導電体間を流通可能な最大電流量を増加することができる。
前記凹部に沿って覆う触媒層をさらに備え、前記カーボンナノチューブは、触媒層に固着してなるものでもよい。カーボンナノチューブが、凹部に沿って覆う形成された触媒層に固着され、触媒層から成長することで、凹部形状による表面積の増加に対応して第１の導電体と第２の導電体を電気的に接続するカーボンナノチューブの数密度が向上し、上記の効果が得られると共に、根元成長モードにより成長することで、第１の導電体とカーボンナノチューブとの接触抵抗が低く、接着強度が大きくなる。
本発明の他の観点によれば、半導体装置と、前記半導体装置に接続される回路基板と、前記半導体装置の表面に配設された放熱部とを備える半導体パッケージであって、前記放熱部は、熱伝導性基体と、該熱伝導性基体の表面に配設されたカーボンナノチューブと、該カーボンナノチューブの先端部を半導体装置に固着する接着層を有し、前記カーボンナノチューブは、前記熱導電性基体の表面に設けられた凹部に沿って覆う触媒層に固着されてなる半導体パッケージが提供される。
本発明によれば、カーボンナノチューブが熱伝導性基体の表面の凹部に沿って覆う触媒層から成長しており、凹部形状による表面積の増加に応じてカーボンナノチューブの数密度が向上するので、熱伝導性が著しく向上し、半導体装置の発熱を効率よく放熱できる。したがって、半導体装置の過熱による誤動作、低寿命化を抑制し、信頼性が向上する。
本発明のその他の観点によれば、基体と、前記基体の表面の凹部に沿って覆う触媒層と、前記触媒層の表面から成長したカーボンナノチューブとを備えるカーボンナノチューブ構造体が提供される。
本発明によれば、カーボンナノチューブが基体の表面の凹部に沿って覆う触媒層から成長しており、凹部形状による表面積の増加に応じてカーボンナノチューブの数密度が向上するので、カーボンナノチューブの集合体による電気伝導性および熱伝導性が向上する。
図２（Ａ）は本発明の原理を説明するための図、（Ｂ）は本発明のカーボンナノチューブ構造体のＳＥＭ写真の模式図である。
図２（Ａ）および（Ｂ）を参照するに、本願発明者等は、基板１１に形成した凹部１２の表面にカーボンナノチューブ１４ａの成長核となる触媒層１３を形成し、ＣＶＤ法により触媒層１３の表面からカーボンナノチューブ１４ａを成長させたところ、凹部１２の側面の触媒層１３ａから成長したカーボンナノチューブ１４ａは、凹部１２の中央に向かって横方向（基体の表面の方向）に伸び、さらに上方に湾曲した。カーボンナノチューブ１４ａは、凹部１２の底面の触媒層１３ｂから上方に成長したカーボンナノチューブ１４ｂと共に高密度のカーボンナノチューブ束を形成し、従来の平面に形成された触媒層から成長する場合よりも著しく向上することを知見した。
図２（Ｂ）は（Ａ）のカーボンナノチューブ構成体１０と同様の構成のカーボンナノチューブ構造体を、斜め上方からＳＥＭを用いて写真撮影したものである。凹部の側面の触媒層１３ａから成長したカーボンナノチューブ１４ａが中央に向かって横方向に伸び、さらに上方に伸び、凹部の底部から成長したカーボンナノチューブと自己組織的に密接して、先端部１４ｃが数密度の高いカーボンナノチューブ束を形成していることが分かる。
本発明の効果を見積もると、凹部の底面が半径ｒの円形状で深さがｈの孔である場合、カーボンナノチューブが触媒層の単位面積あたりａ本が成長すると仮定すると、凹部から成長するカーボンナノチューブの数は、πｒ2ａ（底面）＋２πｒｈａ（側面）となる。一方、従来の平面に半径ｒの円形状に形成された触媒層から成長するカーボンナノチューブの数は、πｒ2ａとなる。ここで、半径ｒ＝０．６５μｍ、深さｈ＝０．３μｍとすると、カーボンナノチューブの数の比（本発明／従来）＝１．９となり、従来と比較して本発明のカーボンナノチューブ構造体は１．９倍の数密度となり、電気抵抗が１／１．９となることが分かる。
本発明によれば、カーボンナノチューブ束の密度を向上し、電気抵抗や熱抵抗の低減を図るカーボンナノチューブ構造体、半導体装置、および半導体パッケージを提供できる。
以下図面を参照しつつ実施の形態を説明する。
（第１の実施の形態）
図３（Ａ）は本発明の第１の実施の形態に係る半導体装置の要部断面図、図３（Ｂ）は（Ａ）に示すＡ−Ａ断面図である。である。
図３（Ａ）および（Ｂ）を参照するに、半導体装置２０は、第１配線層２１、層間絶縁膜２２、第２配線層２３が順次積層され、層間絶縁膜２２を貫通するビアホール２４に、第１配線層２１と第２配線層２３を電気的に接続するカーボンナノチューブ束２５が形成されてなるビア２６から構成される。ビアホール２４により露出する第１配線層２１の表面には凹部２８が設けられ、凹部２８の表面には、バリア層３１ａおよびＴｉ膜３１ｂを介してカーボンナノチューブ２５ａを成長させる触媒層２９が設けられ、触媒層２９から各々のカーボンナノチューブ２５ａがビア２６の上方に伸び、カーボンナノチューブ束２５を形成している。
第１配線層２１および第２配線層２３は、Ｃｕ、Ｔｉ、Ｗ、Ａｌ、ＴｉＮ、およびこれらを含む合金から選択される導電材料、あるいは、これらの導電材料の積層膜から構成される。
層間絶縁膜２２は、材料に制限はなく、例えば厚さ３００ｎｍのシリコン酸化膜からなる。層間絶縁膜２２は、例えば、スパッタ法によるシリコン酸化膜、ＣＶＤ法によるＴＥＯＳ（テトラエトキシシラン）ガスを用いたシリコン酸化膜、ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＳＩＯＣ（シロキサン・アルコキシ系）膜等を用いることができる。なお、層間絶縁膜２２にシロキサン系の無機あるいは有機のＳＯＤ（Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）や、ポリアリルエーテル等の有機材料のｌｏｗ−ｋ膜を用いてもよい。
カーボンナノチューブ束２５を構成するカーボンナノチューブ２５ａは、単層カーボンナノチューブ（ＳＷＣＮＴ）および多層カーボンナノチューブ（ＭＷＣＮＴ）のいずれでもよい。また、カーボンナノチューブ２５ａは、その直径が０．４ｎｍ〜５０ｎｍであることが好ましい。５０ｎｍよりも大であるとカーボンナノチューブ自体の剛性が過度となり、凹部の側面２８ａから成長したカーボンナノチューブ２５ａが上方に曲がり難くなる。
カーボンナノチューブ２５ａの成長モードは、触媒層２９を根元に残して成長する根元成長モードでもよく、触媒層２９が微粒子状となってカーボンナノチューブ２５ａの先端部に存在する状態で成長する先端成長モードでもよい。カーボンナノチューブ２５ａが成長した後に、根元成長モードの場合はカーボンナノチューブ２５ａの根元に触媒層２９が残り、先端成長モードの場合はカーボンナノチューブ２５ａの先端部に微粒子状の触媒層２９が残り、根元にはほとんど触媒層２９は残らない。根元成長モード、すなわちカーボンナノチューブ２５ａの根元に触媒層２９が残った状態が、先端成長モードよりも第１配線層２１とカーボンナノチューブ２５ａとの接触抵抗が低く、接着強度が大きい点で好ましい。なお、成長モードは触媒層２９の材料や成長条件により適宜選択できる。
バリア層３１ａおよびＴｉ膜３１ｂは、この順に第１配線層２１の凹部２８の表面を覆うように設けられ、バリア層３１ａは、例えば厚さが５ｎｍのＴａ、ＴａＮ、ＴｉＮ等からなり、第１配線層がＣｕからなる場合に触媒層２９へのＣｕの拡散を防止する。第１配線層がＣｕ以外の材料からなる場合、例えばＡｌの場合はバリア層３１ａを設けなくてもよい。また、Ｔｉ膜３１ｂは、例えば厚さ１ｎｍからなり、触媒層２９から成長するカーボンナノチューブ２５ａの密度を向上させる。Ｔｉ膜３１ｂは設けてもよく、設けなくともよい。
触媒層２９は、凹部２８にバリア層３１ａおよびＴｉ膜３１ｂを介して凹部２８の表面を覆うように設けられ、厚さが例えば０．１ｎｍ〜５．０ｎｍのＦｅ、Ｎｉ、Ｃｏ、Ｍｏ、Ｐｄおよびこれらの金属を含む合金から選択される金属材料、あるいはこの金属材料とＰ、あるいはＮを含む金属間化合物からなる。また、触媒層２９の材料に制限はなく公知の材料を用いてもよい。触媒層２９は連続層でもよく、島状に堆積されていてもよく、さらには、連続層と島状堆積物の両方から形成されていてもよい。
凹部２８は、第１配線層２１の表面に設けられ、その表面に直交する断面形状が矩形であり、側面２８ａと底面２８ｂからなり、表面が上述したバリア層３１ａおよびＴｉ膜３１ｂを介して触媒層２９で覆われている。カーボンナノチューブ２５ａは、凹部２８の表面、すなわち凹部の側面２８ａおよび底面２８ｂの触媒層２９から成長する。底面２８ｂの触媒層２９から成長したカーボンナノチューブ２５ａはほぼ上方に延在し、側面２８ａの触媒層２９から成長したカーボンナノチューブ２５ａは、触媒層表面では側面に垂直方向、すなわち横方向に延在後、底面からのカーボンナノチューブに沿って湾曲し上方に延在する。したがって、ビア２６を形成するカーボンナノチューブ束２５は、第１配線層２１の表面に平行な断面の密度が、従来の平面に触媒層が形成された場合よりも著しく高くなる。
凹部２８の４つの側面２８ａから形成される開口部２８−１の一辺の長さ（開口部２８−１を同面積の正方形と仮定した場合の一辺の長さ）と凹部２８の深さとのアスペクト比（＝一辺の長さ／深さ）が０．０２５〜１０の範囲に設定されることが好ましい。アスペクト比が１０よりも大きいと凹部２８が過度に深く底面２８ｂから成長したカーボンナノチューブ２５ａが開口部２８−１に達し難くなり、０．０２５よりも小さいとカーボンナノチューブの密度の増加の程度が１０％以下となり効果が少なくなる。なお、凹部２８の開口部２８−１は、触媒層２９の厚さが開口部２８ａのサイズと比較して極めて小さいため、特に断らない限り触媒層２８を含めた開口部とする。
凹部２８の開口部２８−１の形状が、ビアホール２４の断面形状（第１配線層２１の表面に平行な断面形状）と同様の形状、例えば矩形に形成される。また、凹部２８の開口部２８−１の面積がビアホール２４の断面積よりも大きくてもよく小さくてもよい。カーボンナノチューブ束２５の密度の点では、開口部２８−１の面積がビアホール２４の断面積よりも大きい方が好ましい。カーボンナノチューブ束２５が絞り込まれ、ビアホール中のカーボンナノチューブ２５ａの密度が向上する。
凹部２８の表面の触媒層２９の表面積Ｓcatとビアホール２４の断面の面積Ｓviaとの比Ｓcat／Ｓvia＝０．０５〜１０の範囲であることが好ましい。比Ｓcat／Ｓviaが１０よりも大きいとカーボンナノチューブの密度の増加の程度が１０％以下となり効果が少なくなり、０．０５よりも小さいと底面２８ｂから成長したカーボンナノチューブ２５ａが開口部２８−１に達し難くなる。
図４（Ａ）〜（Ｄ）は第１の実施の形態の変形例に係る半導体装置の要部拡大図である。図４（Ａ）〜（Ｄ）は、凹部付近のみを拡大し、他の領域は図３（Ａ）と同様であるので省略して示している。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図４（Ａ）を参照するに、半導体装置の第１配線層の凹部３０は、第１配線層２１の表面に直交する断面形状が半楕円状となっている。この場合も触媒層２９表面から成長したカーボンナノチューブ２５ａは、半楕円状の凹部３０の周囲側から成長したカーボンナノチューブ２５ａは横方向に成長し、凹部３０の中央寄りから上方に成長したカーボンナノチューブ２５ａに沿って上方に延在する。触媒層２９の表面積は、触媒層２９が平面である場合よりも大きく、その結果、カーボンナノチューブ２５ａは第１配線層２１の表面に平行な断面の密度が向上する。以下に示す図４（Ｂ）〜（Ｄ）の凹部形状の場合も同様である。
また、図４（Ｂ）を参照するに、凹部３２はＶ字形の溝状となっており、斜面に形成された触媒層２９から成長したカーボンナノチューブ２５ａは斜め上方に成長し、それぞれが集合すると共に上方に延在する。
図４（Ｃ）および図４（Ｄ）を参照するに、凹部３４、３６は、それぞれ図４（Ａ）および図４（Ｂ）の断面形状に、さらに第１配線層２１の表面に略直交する側面３４ａ、３６ａが設けられている。その結果、触媒層２９の面積が増加し、第１配線層２１の表面に平行な断面のカーボンナノチューブ２５ａの密度が一層向上する。
なお、図示されていないが、凹部は、第１配線層２１の表面に直交する断面形状が図４（Ｂ）に示すような断面形状で、かつ第１配線層２１の表面に平行な断面形状が円形あるいは楕円形の逆円錐状でもよく、図４（Ｃ）に示すような断面形状で、第１配線層２１の表面に平行な断面形状が四角形の逆蒲鉾型形状でもよい。さらに一つの凹部にこれらの形状が複数組み合わされた形状でもよい。さらに、第１配線層２１の表面に直交する断面形状が逆台形でもよい。ビアホール２４の第１配線層２１の表面に平行な断面の面積に対して、触媒層２９の面積を増加させることができ、カーボンナノチューブ２５ａの密度を一層向上させることができる。
次に、第１の実施の形態に係る半導体装置の製造方法について説明する。
図５（Ａ）〜（Ｃ）は、第１の実施の形態に係る半導体装置の製造工程図である。最初に、図５（Ａ）の工程では、スパッタ法、ＣＶＤ法、電気めっき法、無電解めっき法等により、上述したＣｕ、Ｔｉ、Ｗ等の導電材料よりなるベタ膜の第１配線層２１を形成する。次いで、図示を省略するが、第１配線層２１をエッチングにより配線パターンを形成する。なお、ダマシン法により第１配線層を形成する場合は、第１配線層の下地となる絶縁膜に配線溝を形成し、スパッタ法によりメタルシード層（例えばＴｉ膜／ＴｉＮ膜の積層体）を形成し、次いで電気めっき法等によりＣｕを用いて配線溝を埋め込み、Ｃｕ膜の表面をＣＭＰ法により平坦化する。
図５（Ａ）の工程ではさらに、スパッタ法、ＣＶＤ法等により上述した材料を用いて、第１配線層２１を覆う、例えば厚さ３００ｎｍの層間絶縁膜２２を形成する。層間絶縁膜２２は、上述した材料、例えばシリコン酸化膜からなる。
図５（Ａ）の工程ではさらに、層間絶縁膜２２を覆うレジスト膜３８を形成し、ビアのパターンを露光・現像してレジスト膜３８に開口部３８−１を形成する。
図５（Ａ）の工程ではさらに、レジスト膜３８−１をマスクとしてＲＩＥ法により、例えば層間絶縁膜２２がシリコン酸化膜の場合はＣＦ4とＨ2の混合ガスを用いて、第１配線層２１の表面を露出するビアホール２４を形成する。
図５（Ａ）の工程ではさらに、レジスト膜３８をマスクとして例えばＡｒイオンを用いたイオンミリングや、ＲＩＥ法により第１配線層２１をエッチングし、凹部２８を形成する。エッチングは、凹部２８の形状に合わせて異方性エッチングと等方性エッチングとの程度をエッチングガス種やその混合比により制御して行うことが好ましい。なお、第１配線層２１がＣｕからなる場合は、例えば塩化第二鉄水溶液を用いたウェットエッチングにより凹部２８を形成する。凹部２８の大きさは、エッチング時間により制御する。
次いで図５（Ｂ）の工程では、レジスト膜３８をマスクとして、スパッタ法、ＣＶＤ法等により凹部２８の表面に、例えば厚さ５ｎｍの上述した材料のバリア層３１ａと、厚さ１ｎｍのＴｉ膜を形成し、さらに例えば厚さ５ｎｍの上述した材料の触媒層２９を形成する。
次いで図５（Ｃ）の工程では、図５（Ｂ）の構造体のレジスト膜３８を除去し、次いで、ＣＶＤ法やＳｉＣ昇華法を用いて触媒層２９の表面にカーボンナノチューブ２５ａを形成する。具体的には、熱ＣＶＤ装置を用いて、容器内にアセチレンガス（流量２０ｓｃｃｍ）、およびアルゴンガス（流量１８０ｓｃｃｍ）を供給し、圧力を１ｋＰａに設定し、構造体に対向するホットフィラメントに電流（約１０Ａ）を流し、構造体を４００℃〜６００℃に加熱して、処理時間１分〜１５分に設定してカーボンナノチューブ束２５を形成する。カーボンナノチューブ束２５は、凹部２８の側面の触媒層２９から横方向に成長したカーボンナノチューブ２５ａが、底面の触媒層２９から成長したカーボンナノチューブ２５ａと共に上方に伸び、ビアホール２４から突出する程度まで成長させる。
次いで図５（Ｃ）の後の工程では、層間絶縁膜２２とカーボンナノチューブ束２５を覆う第２配線層２３を上述した第１配線層２１と同様にして形成し、図３（Ａ）に示す半導体装置２０が形成される。
本実施の形態によれば、半導体装置２０は、第１配線層２１と第２配線層２３とが従来よりも高密度のカーボンナノチューブ束２５により接続されているので、ビア２６を流通可能な最大電流量を増加することができ、ビア２６の断面寸法の縮小化も可能となる。また、本実施の形態によれば、ビア２６の電気抵抗率も低減でき、ＣＲ遅延を抑制できるので、伝送特性の高速化が可能である。さらに、ビア２６の断面寸法の縮小化に合わせて半導体装置２０の微細化および素子の高集積化が可能となるので、伝送特性の一層の高速化が可能となる。
また、第１配線層２１に凹部２８を設けることでカーボンナノチューブ２５ａが第１配線層２１と接触する面積が増加するので、第１配線層２１と第２配線層２３との間を流通可能な最大電流量を増加することができる。
なお、ここではビア２６を例として説明したが、第１配線層２１のかわりにシリコン基板やゲート電極に形成されたシリサイド膜の場合、すなわちコンタクトにも同様に適用できる。
図６は第１の実施の形態の変形例に係る半導体装置の要部断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図６を参照するに、半導体装置４０は、シリコン基板４１と、シリコン基板４１に、素子分離領域４２により画成された素子領域４３に形成されたゲート酸化膜４４ａ、ゲート電極４４ｂ、および側壁絶縁膜４４ｃからなるゲート積層体４４と、シリコン基板４１の表面およびゲート積層体４４を覆うシリコン窒化膜４５ａおよび層間絶縁膜４５ｂと、層間絶縁膜４５ｂおよびシリコン窒化膜４５ａを貫通し、ソース・ドレイン領域４６に形成されたシリサイド膜４８に接触すると共に配線４９に電気的に接続されたコンタクト５０と、ゲート電極４４ｃのシリサイド膜５２に接触すると共に配線４９に電気的に接続されたコンタクト５３等から構成される。
本実施の形態の半導体装置４０は、ソース・ドレイン領域４６やゲート電極４４ｃに電気的に接続するコンタクト５０、５３の構造に主な特徴があり、ゲート積層体４４、および層間絶縁膜４５ｂは公知の材料から構成され、その説明を省略する。
コンタクト５０、５３は、カーボンナノチューブ束５４から構成され、シリサイド膜４８、５２に凹部５５、５６が設けられ、凹部５５、５６の表面をＴｉ膜３１ｂを介して覆う触媒層２９から成長したカーボンナノチューブ５４ａから構成される。コンタクト５０、５３は上述した図３（Ａ）および図４（Ａ）〜（Ｃ）に示すビアと同様の構成とすることができる。また、Ｔｉ膜３１ｂは設けてもよく、設けなくてもよい。
なお、シリサイド膜４８、５２のエッチングには、例えば、ウェットエッチングを用いてもよく、プラズマエッチングやＲＩＥ法を用いることができる。凹部５５、５６の深さは接触抵抗の増大を抑制する点で、シリサイド膜４８、５２の厚さよりも小さい方が好ましい。なお、図示を省略するが、シリコン基板４１に凹部を形成した後、凹部の表面をシリサイド化してもよく、凹部の表面にシリサイド膜をスパッタ法等により形成してもよい。
本変形例によれば、上述した実施の形態のビアと同様に、高密度のカーボンナノチューブ束５４により充填されたコンタクト５０、５３によりソース・ドレイン領域４６と配線４９とが接続されているので、半導体装置４０のドレイン電流を増加することができ、コンタクトの断面寸法の縮小化も可能となる。また、本実施の形態によれば、コンタクトの電気抵抗率も低減でき、ＣＲ遅延を抑制できるので伝送特性の高速化が可能となり、さらに、半導体装置の微細化および素子の高集積化が可能となるので、伝送特性の一層の高速化が可能となる。
なお、シリコン基板４１にカーボンナノチューブ５４ａを形成する場合は、凹部５５を結晶学的な面異方性エッチングを用いて形成してもよい。エッチング液には、例えばＫＯＨ、Ｎ2Ｈ4、ＮＨ2（ＣＨ2）2ＮＨ2、ＮＨ4ＯＨ等のアルカリ性水溶液を用いる。また、シリコン基板を貫通し、基板の表裏の配線等を接続する貫通電極としても用いることができる。
［実施例］
シリコン基板に下部電極となるＣｕ膜を形成した後、Ｃｕ膜を覆うシリコン酸化膜を形成し、シリコン酸化膜に直径２μｍの開口部を形成し、その開口部に連通する直径２μｍ、深さ３５０ｎｍの凹部をＣｕ膜に形成し、凹部表面に沿ってＴａ膜（厚さ５ｎｍ）、Ｔｉ膜（厚さ１ｎｍ）、Ｃｏからなる触媒層（厚さ２．５ｎｍ）をスパッタ法により形成した。次いで、熱ＣＶＤ装置を用いて、アセチレンガス（流量２０ｓｃｃｍ）、およびアルゴンガス（流量１８０ｓｃｃｍ）を供給し、圧力を１ｋＰａに設定し、触媒層から長さ約２０００ｎｍのカーボンナノチューブ束を成長させた。次いで、スパッタ法によりカーボンナノチューブ束の先端にＣｕ膜を形成して上部電極とし、二端子法により下部電極と上部電極との間のカーボンナノチューブ束の電気抵抗を測定した。
［比較例］
比較のため、Ｃｕ膜に凹部を形成せずにＣｕ膜の表面に直径２μｍのＴａ膜（厚さ５ｎｍ）、Ｔｉ膜（厚さ１ｎｍ）、Ｃｏからなる触媒層（厚さ２．５ｎｍ）をこの順に積層した以外は実施例と同様にしてカーボンナノチューブ束を形成し、カーボンナノチューブ束の電気抵抗を測定した。
実施例と比較例とを比較すると、比較例の電気抵抗は４２Ωであるのに対し、実施例のカーボンナノチューブ構造体の電気抵抗は７Ωであり、電気抵抗値が１／６に低減することを確認した。以上により、Ｃｕ膜に凹部を形成することで、カーボンナノチューブ束の密度が増加し、電気抵抗値を低減できることが分かる。
（第２の実施の形態）
図７（Ａ）は、本発明の第２の実施の形態に係る半導体パッケージの要部断面図、図７（Ｂ）は（Ａ）の拡大図である。
図７（Ａ）および（Ｂ）を参照するに、本実施の形態の半導体装置パッケージ６０は、支持基板６１と、支持基板６１に設けられた多層配線層６２と、支持基板６１に設けられた開口部６１ａに配置され、バンプ６５を介して多層配線層６２に電気的に接続された半導体チップ６４と、半導体チップの表面に配置されたヒートシンク６６等から構成される。
支持基板６１および多層配線層６２は、特に制限はなく公知の材料をもちいることができる。支持基板６１は、例えばＣｕ、コバール（Ｎｉ２９％−Ｃｏ１７％−Ｆｅ残余）等のＣｕ合金、Ｆｅ、Ｎｉ、６２アロイ（Ｎｉ４２％−Ｆｅ残余）等のＦｅＮｉ合金、Ｍｏ、またはＷからなる板材やＣｕ／インバー／Ｃｕ等のクラッドメタルが挙げられる。また、多層配線層６２は、例えばエポキシ樹脂や、低誘電率材料のポリイミド樹脂、ビスマレイミド−トリアジン樹脂の絶縁層６２ｂと、Ｃｕ、Ｃｕ合金、Ａｌ等の導電材料からなる配線層６２ａからなる。
ヒートシンク６６の基体６６ａは、板状あるいはフィン状の、例えばＡｌ、Ａｌ合金、Ｃｕ、Ｃｕ合金等の熱伝導性の良好な材料からなり、半導体チップ６４側の表面には、多数の凹部６７が設けられ、凹部６７の表面には触媒層２９が形成されている。触媒層２９には多数のカーボンナノチューブ６８ａからなるカーボンナノチューブ束６８が固着され、カーボンナノチューブ束６８の先端部に接着層６９が設けられている。
触媒層２９は、第１の実施の形態と同様の材料から構成される。触媒層２９は凹部６７の表面に沿って、凹部６７を覆うように形成されているので、カーボンナノチューブ６８ａは、凹部６７の側面および底面から成長している。したがって、カーボンナノチューブ束６８の数密度が、単なる平面に触媒層が形成されている場合よりも向上する。なお、カーボンナノチューブ６８ａは、第１の実施の形態と同様の方法で形成される。
凹部６７の形状は、図７（Ｂ）に示すように斜面および底面からなり、紙面に対して垂直方向に溝状に形成されていてもよく、格子状に凹部が配置されていてもよい。また、凹部６７の形状は、第１の実施の形態で説明した凹部の形状と同様でもよく、例えば図３（Ａ）および図４（Ａ）〜（Ｄ）に示す凹部の形状と同様でもよい。凹部６７の形成方法は、特に制限はなく、機械的研削加工や、ウエットおよびドライエッチングによる表面加工、鋳型成型等のいずれでもよい。
接着層６９は熱導電性材料からなり、特に制限はないが、Ａｕや、Ｓｎ、これらの合金等の低融点金属であることが好ましい。接着層６９は、カーボンナノチューブ束６８の先端部および半導体チップ６４の表面に例えば蒸着法により厚さ５００ｎｍに形成し、互いに接触させながら加熱して固定する。
本実施の形態によれば、半導体パッケージ６０は、半導体チップ６４に熱的に接続されたヒートシンク６６が、半導体チップ６４と接する側に高密度のカーボンナノチューブ束６８を備えているので、熱抵抗が低減され、熱伝導性が向上している。その結果、半導体チップ６４の放熱が効率的に行われるので、過熱による誤動作、低寿命化を抑制し、信頼性が向上する。
なお、半導体パッケージ６０はヒートシンク６６の構造に主な特徴があり、半導体パッケージ６０の構成は上記実施の形態に限定されない。
以上、本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。
なお、以上の説明に関して更に以下の付記を開示する。
（付記１） 第１の導電体と、
前記第１の導電体を覆う絶縁膜と、
前記絶縁膜上に配設された第２の導電体と、
前記絶縁膜を貫通し第１の導電体の表面を露出する開口部に充填され、第１の導電体と第２の導電体とを電気的に接続するカーボンナノチューブとを備え、
前記カーボンナノチューブの一端は、前記第１の導電体の表面に設けられた凹部に固着されてなる半導体装置。
（付記２） 前記カーボンナノチューブは、前記凹部に沿って覆う触媒層から成長してなることを特徴とする付記１記載の半導体装置。
（付記３） 前記凹部は、第１の導電体の表面に直交する断面が、矩形、Ｖ字型、楕円形、台形、および逆台形からなる群のうちいずれか一つの形状からなることを特徴とする付記１または２記載の半導体装置。
（付記４） 前記凹部は、第１の導電体の表面に略直交する側面を有することを特徴とする付記１〜３のうち、いずれか一項記載の半導体装置。
（付記５） 前記凹部と触媒層との間に、該凹部の表面を覆うようにバリア膜およびＴｉ膜をこの順に設けてなることを特徴とする付記２〜４のうち、いずれか一項記載の半導体装置。
（付記６） 前記触媒層は、連続膜および／または粒子状堆積物からなることを特徴とする付記２〜５のうち、いずれか一項記載の半導体装置。
（付記７） 前記触媒層は、Ｆｅ、Ｎｉ、Ｃｏ、Ｍｏ、Ｐｄおよびこれらの金属を含む合金から選択される金属材料、あるいはこの金属材料とＰあるいはＮを含む金属間化合物から選択されることを特徴とする付記２〜６のうち、いずれか一項記載の半導体装置。
（付記８） 前記凹部の開口部の一辺の長さと凹部の深さとのアスペクト比（一辺の長さ／深さ）が０．０２５〜１０の範囲に設定されることを特徴とする付記１〜７のうち、いずれか一項記載の半導体装置。
（付記９） 前記触媒層の表面積Ｓcatと前記開口部の第１の導電体の表面に平行な断面の面積Ｓviaとの比Ｓcat／Ｓviaが０．０５〜１０の範囲に設定してなることをを特徴とする付記２〜８のうち、いずれか一項記載の半導体装置。
（付記１０） 前記第１の導電体および第２の導電体は、Ｃｕ、Ｔｉ、Ｗ、Ａｌ、ＴｉＮ、およびこれらを含む合金から選択される導電材料、あるいは、これらの導電材料の積層膜からなることを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置。
（付記１１） 前記第１の導電体は、半導体基板あるいはゲート電極の表面に形成されたシリサイド膜であることを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置。
（付記１２） 半導体装置と、
前記半導体装置に接続される回路基板と、
前記半導体装置の表面に配設された放熱部とを備える半導体パッケージであって、
前記放熱部は、熱伝導性基体と、該熱伝導性基体の表面に配設されたカーボンナノチューブと、該カーボンナノチューブの先端部を半導体装置に固着する接着層を有し、
前記カーボンナノチューブは、前記熱導電性基体の表面に設けられた凹部に沿って覆う触媒層に固着されてなる半導体パッケージ。
（付記１３） 前記カーボンナノチューブは、前記触媒層から成長してなることを特徴とする付記１２記載の半導体パッケージ。
（付記１４） 前記接着層は、Ａｕ、Ｓｎ、およびこれらの合金からなる群のうちいずれか一種からなることを特徴とする付記１２または１３記載の半導体パッケージ。
（付記１５） 基体と、
前記基体の表面の凹部に沿って覆う触媒層と、
前記触媒層の表面から成長したカーボンナノチューブとを備えるカーボンナノチューブ構造体。
（付記１６） 前記カーボンナノチューブは、その先端部が互いに密接したカーボンナノチューブ束を形成してなることを特徴とする付記１５記載のカーボンナノチューブ構造体。
（付記１７） 第１の導電体と、
前記第１の導電体を覆う絶縁膜と、
前記絶縁膜上に配設された第２の導電体と、
前記絶縁膜を貫通し第１の導電体の表面を露出する開口部に充填され、第１の導電体と第２の導電体とを電気的に接続するカーボンナノチューブとを備える半導体装置の製造方法であって、
前記絶縁膜を貫通し、第１の導電体を露出する開口部を形成する工程と、
前記第１の導電体の表面に開口部に連通する凹部を形成する工程と、
前記凹部に沿って覆う触媒層を形成する工程と、
前記触媒層から開口部を充填するカーボンナノチューブを成長させる工程と、
前記絶縁膜の表面にカーボンナノチューブの先端部を覆うように第２の導電体を形成する工程とを含むことを特徴とする半導体装置の製造方法。
（付記１８） 凹部を形成する工程は、イオンミリング法、ＲＩＥ法、またはウェットエッチング法を用いることを特徴とする付記１７記載の半導体装置の製造方法。
従来のコンタクトの断面図である。 （Ａ）は本発明の原理を説明するための図、（Ｂ）は本発明のカーボンナノチューブ構造体のＳＥＭ写真の模式図である。 （Ａ）は本発明の第１の実施の形態に係る半導体装置の要部断面図、（Ｂ）は（Ａ）に示すＡ−Ａ断面図である。 （Ａ）〜（Ｄ）は第１の実施の形態の変形例に係る半導体装置の要部断面図である。 （Ａ）〜（Ｃ）は第１の実施の形態に係る半導体装置の製造工程図である。 第１の実施の形態の変形例に係る半導体装置の要部断面図である。 （Ａ）は本発明の第２の実施の形態に係る半導体パッケージの要部断面図、（Ｂ）は（Ａ）の拡大図である。
符号の説明
１０ カーボンナノチューブ構造体
１１ 基板
１２、２８、３０、３２、３４、３６、５５、５６ 凹部
１３、２９、５０ 触媒層
１４、２５、４８、５４ カーボンナノチューブ束
１４ａ、１４ｂ、２５ａ、５４ａ カーボンナノチューブ
２０、４０ 半導体装置
２１ 第１配線層
２２ 間絶縁膜
２３ 第２配線層
２４ ビアホール
２６ ビア
３１ａ バリア層
３１ｂ Ｔｉ膜
３８ レジスト膜
４１ シリコン基板
４２ 素子分離領域
４３ 素子領域
４４ ゲート積層体
４４ａ ゲート酸化膜
４４ｂ ゲート電極
４４ｃ ゲート電極
４５ａ シリコン窒化膜
４５ｂ 層間絶縁膜
４６ ソース・ドレイン領域
４８、５２ シリサイド膜
４９ 配線
５０、５３ コンタクト
６０ 半導体パッケージ
６１ 支持基板
６２ 多層配線層
６３、６５ バンプ
６４ 半導体チップ
６６ ヒートシンク
６９ 接着層

Claims (8)

  1. 第１の導電体と、
    前記第１の導電体を覆う絶縁膜と、
    前記絶縁膜上に配設された第２の導電体と、
    前記絶縁膜を貫通し第１の導電体の表面を露出する開口部に充填され、第１の導電体と第２の導電体とを電気的に接続するカーボンナノチューブとを備え、
    前記カーボンナノチューブの一端は、前記第１の導電体の表面に設けられた凹部に固着されてなる半導体装置。
  2. 前記凹部に沿って覆う触媒層をさらに備え、
    前記カーボンナノチューブは、触媒層に固着してなることを特徴とする請求項１記載の半導体装置。
  3. 前記凹部は、第１の導電体の表面に直交する断面が、矩形、Ｖ字型、楕円形、台形、および逆台形からなる群のうちいずれか一つの形状からなることを特徴とする請求項１または２記載の半導体装置。
  4. 前記凹部は、第１の導電体の表面に略直交する側面を有することを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置。
  5. 前記第１の導電体および第２の導電体は、Ｃｕ、Ｔｉ、Ｗ、Ａｌ、ＴｉＮ、およびこれらを含む合金から選択される導電材料、あるいは、これらの導電材料の積層膜からなることを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置。
  6. 前記第１の導電体は、半導体基板あるいはゲート電極の表面に形成されたシリサイド膜であることを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置。
  7. 半導体装置と、
    前記半導体装置に接続される回路基板と、
    前記半導体装置の表面に配設された放熱部とを備える半導体パッケージであって、
    前記放熱部は、熱伝導性基体と、該熱伝導性基体の表面に配設されたカーボンナノチューブと、該カーボンナノチューブの先端部を半導体装置に固着する接着層を有し、
    前記カーボンナノチューブは、前記熱導電性基体の表面に設けられた凹部に沿って覆う触媒層に固着されてなる半導体パッケージ。
  8. 基体と、
    前記基体の表面の凹部に沿って覆う触媒層と、
    前記触媒層の表面から成長したカーボンナノチューブとを備えるカーボンナノチューブ構造体。
JP2004292843A 2004-10-05 2004-10-05 カーボンナノチューブ構造体、半導体装置、および半導体パッケージ Active JP4167212B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004292843A JP4167212B2 (ja) 2004-10-05 2004-10-05 カーボンナノチューブ構造体、半導体装置、および半導体パッケージ
US11/041,891 US7948081B2 (en) 2004-10-05 2005-01-25 Carbon nanotube structure, a semiconductor device, a semiconductor package and a manufacturing method of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004292843A JP4167212B2 (ja) 2004-10-05 2004-10-05 カーボンナノチューブ構造体、半導体装置、および半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2006108377A true JP2006108377A (ja) 2006-04-20
JP4167212B2 JP4167212B2 (ja) 2008-10-15

Family

ID=36124732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004292843A Active JP4167212B2 (ja) 2004-10-05 2004-10-05 カーボンナノチューブ構造体、半導体装置、および半導体パッケージ

Country Status (2)

Country Link
US (1) US7948081B2 (ja)
JP (1) JP4167212B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205273A (ja) * 2007-02-21 2008-09-04 Fujitsu Ltd 電子回路装置及び電子回路装置モジュール
JP2008210954A (ja) * 2007-02-26 2008-09-11 Fujitsu Ltd カーボンナノチューブバンプ構造体とその製造方法、およびこれを用いた半導体装置
JP2009508325A (ja) * 2005-08-26 2009-02-26 スモルテック エービー ナノ構造体に基づく相互接続および熱の散逸体
JP2009065010A (ja) * 2007-09-07 2009-03-26 Toyota Central R&D Labs Inc 半導体装置
JP2009130113A (ja) * 2007-11-22 2009-06-11 Fujitsu Ltd カーボンナノチューブを用いたパッケージ及び電子デバイス
JP2009170828A (ja) * 2008-01-21 2009-07-30 Fujitsu Ltd カーボンナノチューブシート、その製造方法、及び、電子装置
JP2010517267A (ja) * 2007-01-17 2010-05-20 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 基板貫通相互接続を形成する方法
JP2011051813A (ja) * 2009-08-31 2011-03-17 Kanagawa Univ カーボンナノチューブ製造用基材の製造方法、カーボンナノチューブの製造方法、半導体装置、及び半導体装置の製造方法
JP2011122843A (ja) * 2009-12-08 2011-06-23 Japan Electronic Materials Corp プローブ及びプローブカード
WO2011111112A1 (ja) 2010-03-12 2011-09-15 富士通株式会社 放熱構造体およびその製造方法
JP2012142442A (ja) * 2010-12-28 2012-07-26 Fujitsu Semiconductor Ltd 半導体構造およびその製造方法
JP2012188645A (ja) * 2011-03-09 2012-10-04 Ind Technol Res Inst 電気絶縁性熱伝導性組成物及び電子装置
JP2013168543A (ja) * 2012-02-16 2013-08-29 Fujitsu Ltd 冷却装置及びその製造方法
JP2015050209A (ja) * 2013-08-29 2015-03-16 株式会社東芝 半導体装置及びその製造方法
KR101518380B1 (ko) * 2008-12-26 2015-05-11 삼성전자주식회사 전계방출소자 및 그 제조방법
KR101804837B1 (ko) 2010-10-06 2017-12-06 한국전자통신연구원 비어 전극의 제조방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI309877B (en) * 2004-08-13 2009-05-11 Hon Hai Prec Ind Co Ltd Integrated circuit package
WO2007002297A2 (en) 2005-06-24 2007-01-04 Crafts Douglas E Temporary planar electrical contact device and method using vertically-compressible nanotube contact structures
US20070235847A1 (en) * 2005-09-19 2007-10-11 Shriram Ramanathan Method of making a substrate having thermally conductive structures and resulting devices
KR100657973B1 (ko) * 2005-12-02 2006-12-14 삼성에스디아이 주식회사 기계적 메모리 소자 및 그 제조방법
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
JP4744360B2 (ja) * 2006-05-22 2011-08-10 富士通株式会社 半導体装置
KR100813243B1 (ko) * 2006-07-04 2008-03-13 삼성에스디아이 주식회사 탄소나노튜브를 이용한 반도체 소자의 층간 배선 및 그제조 방법
US7731503B2 (en) * 2006-08-21 2010-06-08 Formfactor, Inc. Carbon nanotube contact structures
US8174084B2 (en) * 2006-09-19 2012-05-08 Intel Corporation Stress sensor for in-situ measurement of package-induced stress in semiconductor devices
US8130007B2 (en) * 2006-10-16 2012-03-06 Formfactor, Inc. Probe card assembly with carbon nanotube probes having a spring mechanism therein
US8354855B2 (en) * 2006-10-16 2013-01-15 Formfactor, Inc. Carbon nanotube columns and methods of making and using carbon nanotube columns as probes
DE102008004183A1 (de) 2007-01-12 2008-07-31 Samsung Electronics Co., Ltd., Suwon Integriertes Schaltkreisbauelement mit Kohlenstoffnanoröhren darin und Verfahren zur Herstellung desselben
KR100881621B1 (ko) * 2007-01-12 2009-02-04 삼성전자주식회사 반도체 장치 및 그 형성방법
US8138028B2 (en) * 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US8149007B2 (en) * 2007-10-13 2012-04-03 Formfactor, Inc. Carbon nanotube spring contact structures with mechanical and electrical components
US8299605B2 (en) * 2007-11-14 2012-10-30 International Business Machines Corporation Carbon nanotube structures for enhancement of thermal dissipation from semiconductor modules
CN101626674B (zh) * 2008-07-11 2015-07-01 清华大学 散热结构及其制备方法
JP5582727B2 (ja) * 2009-01-19 2014-09-03 株式会社東芝 半導体装置の製造方法及び半導体装置
FR2940799A1 (fr) * 2009-01-20 2010-07-09 Commissariat Energie Atomique Architecture favorisant la formation de faisceaux denses de nanotubes ou de nanofils.
FR2940798A1 (fr) * 2009-01-20 2010-07-09 Commissariat Energie Atomique Via a forte densite de nanotubes ou nanofils et leur procede de fabrication.
CN101826467B (zh) * 2009-03-02 2012-01-25 清华大学 热界面材料的制备方法
US8272124B2 (en) * 2009-04-03 2012-09-25 Formfactor, Inc. Anchoring carbon nanotube columns
US20100252317A1 (en) * 2009-04-03 2010-10-07 Formfactor, Inc. Carbon nanotube contact structures for use with semiconductor dies and other electronic devices
CN102412128B (zh) * 2010-09-17 2013-07-31 中芯国际集成电路制造(上海)有限公司 倒梯形替代栅极及倒梯形金属栅电极的制作方法
US8872176B2 (en) 2010-10-06 2014-10-28 Formfactor, Inc. Elastic encapsulated carbon nanotube based electrical contacts
CN102502587B (zh) * 2011-11-08 2013-06-05 北京富纳特创新科技有限公司 碳纳米管膜及其制备方法
US8803328B1 (en) * 2013-01-22 2014-08-12 International Business Machines Corporation Random coded integrated circuit structures and methods of making random coded integrated circuit structures
US9391023B2 (en) * 2014-02-14 2016-07-12 Taiwan Semiconductor Manufacturing Company Limited Method for producing salicide and a carbon nanotube metal contact
FR3018631B1 (fr) 2014-03-11 2016-04-29 St Microelectronics Sa Caloduc et son procede de fabrication
US9318439B2 (en) * 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method thereof
US20160106004A1 (en) * 2014-10-13 2016-04-14 Ntherma Corporation Carbon nanotubes disposed on metal substrates with one or more cavities
CN106611782B (zh) * 2016-12-27 2020-10-02 上海集成电路研发中心有限公司 一种降低FinFET寄生电阻的方法
KR102584991B1 (ko) * 2019-06-14 2023-10-05 삼성전기주식회사 반도체 패키지

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818700A (en) * 1996-09-24 1998-10-06 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
US6297063B1 (en) * 1999-10-25 2001-10-02 Agere Systems Guardian Corp. In-situ nano-interconnected circuit devices and method for making the same
US6333598B1 (en) * 2000-01-07 2001-12-25 The United States Of America As Represented By The Secretary Of The Navy Low gate current field emitter cell and array with vertical thin-film-edge emitter
DE10006964C2 (de) 2000-02-16 2002-01-31 Infineon Technologies Ag Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
US6891724B2 (en) * 2002-06-12 2005-05-10 Intel Corporation Increasing thermal conductivity of thermal interface using carbon nanotubes and CVD
US6856016B2 (en) * 2002-07-02 2005-02-15 Intel Corp Method and apparatus using nanotubes for cooling and grounding die
JP3948377B2 (ja) * 2002-09-12 2007-07-25 株式会社豊田中央研究所 圧接型半導体装置
US20040152240A1 (en) * 2003-01-24 2004-08-05 Carlos Dangelo Method and apparatus for the use of self-assembled nanowires for the removal of heat from integrated circuits
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
US7300860B2 (en) * 2004-03-30 2007-11-27 Intel Corporation Integrated circuit with metal layer having carbon nanotubes and methods of making same
US20050285116A1 (en) * 2004-06-29 2005-12-29 Yongqian Wang Electronic assembly with carbon nanotube contact formations or interconnections

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009508325A (ja) * 2005-08-26 2009-02-26 スモルテック エービー ナノ構造体に基づく相互接続および熱の散逸体
JP2010517267A (ja) * 2007-01-17 2010-05-20 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 基板貫通相互接続を形成する方法
JP2008205273A (ja) * 2007-02-21 2008-09-04 Fujitsu Ltd 電子回路装置及び電子回路装置モジュール
JP2008210954A (ja) * 2007-02-26 2008-09-11 Fujitsu Ltd カーボンナノチューブバンプ構造体とその製造方法、およびこれを用いた半導体装置
JP2009065010A (ja) * 2007-09-07 2009-03-26 Toyota Central R&D Labs Inc 半導体装置
JP2009130113A (ja) * 2007-11-22 2009-06-11 Fujitsu Ltd カーボンナノチューブを用いたパッケージ及び電子デバイス
JP2009170828A (ja) * 2008-01-21 2009-07-30 Fujitsu Ltd カーボンナノチューブシート、その製造方法、及び、電子装置
KR101518380B1 (ko) * 2008-12-26 2015-05-11 삼성전자주식회사 전계방출소자 및 그 제조방법
JP2011051813A (ja) * 2009-08-31 2011-03-17 Kanagawa Univ カーボンナノチューブ製造用基材の製造方法、カーボンナノチューブの製造方法、半導体装置、及び半導体装置の製造方法
JP2011122843A (ja) * 2009-12-08 2011-06-23 Japan Electronic Materials Corp プローブ及びプローブカード
WO2011111112A1 (ja) 2010-03-12 2011-09-15 富士通株式会社 放熱構造体およびその製造方法
KR101804837B1 (ko) 2010-10-06 2017-12-06 한국전자통신연구원 비어 전극의 제조방법
JP2012142442A (ja) * 2010-12-28 2012-07-26 Fujitsu Semiconductor Ltd 半導体構造およびその製造方法
JP2012188645A (ja) * 2011-03-09 2012-10-04 Ind Technol Res Inst 電気絶縁性熱伝導性組成物及び電子装置
US8530566B2 (en) 2011-03-09 2013-09-10 Industrial Technology Research Institute Electrically insulating and thermally conductive composition and electronic device
JP2013168543A (ja) * 2012-02-16 2013-08-29 Fujitsu Ltd 冷却装置及びその製造方法
JP2015050209A (ja) * 2013-08-29 2015-03-16 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4167212B2 (ja) 2008-10-15
US20060071334A1 (en) 2006-04-06
US7948081B2 (en) 2011-05-24

Similar Documents

Publication Publication Date Title
JP4167212B2 (ja) カーボンナノチューブ構造体、半導体装置、および半導体パッケージ
US7656027B2 (en) In-chip structures and methods for removing heat from integrated circuits
JP5656441B2 (ja) Ｃ４ボール内の均一な電流密度のための金属配線構造体
TWI569367B (zh) 互連結構及其製造方法
US8546935B2 (en) Semiconductor packages
US7118941B2 (en) Method of fabricating a composite carbon nanotube thermal interface device
US20040152240A1 (en) Method and apparatus for the use of self-assembled nanowires for the removal of heat from integrated circuits
US9484302B2 (en) Semiconductor devices and methods of manufacture thereof
JP2009117591A (ja) 配線構造及びその形成方法
JP4208668B2 (ja) 半導体装置およびその製造方法
JP5414987B2 (ja) カーボンナノチューブに基づく層間配線要素
US20090057823A1 (en) Semiconductor Structure with a Discontinuous Material Density for Reducing Eddy Currents
JP4713936B2 (ja) 半導体装置
US20200058590A1 (en) Method and structure to construct cylindrical interconnects to reduce resistance
JP3159040U (ja) カーボンナノチューブ放熱板
US20100140775A1 (en) Semiconductor device and method for manufacturing the same
JP5870758B2 (ja) 電子デバイス及びその製造方法
TW201740491A (zh) 裝配平台
CN102130091A (zh) 一种用于集成电路芯片的复合通孔互连结构及其制备方法
TWI474973B (zh) 於介層窗內使用離子束選擇性成長奈米管
JP2008172250A (ja) カーボンナノチューブを有する電気配線構造及びその形成方法
TW200536084A (en) Heat dissipation structure and method thereof
US20080067681A1 (en) Interconnection structure and manufacturing method thereof
JP4735314B2 (ja) 半導体装置およびその製造方法
JP2015061031A (ja) カーボン導電構造及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080731

R150 Certificate of patent or registration of utility model

Ref document number: 4167212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 5