JP2006108147A - パターン形成構造、パターン形成方法、デバイス及び電気光学装置、電子機器 - Google Patents

パターン形成構造、パターン形成方法、デバイス及び電気光学装置、電子機器 Download PDF

Info

Publication number
JP2006108147A
JP2006108147A JP2004288695A JP2004288695A JP2006108147A JP 2006108147 A JP2006108147 A JP 2006108147A JP 2004288695 A JP2004288695 A JP 2004288695A JP 2004288695 A JP2004288695 A JP 2004288695A JP 2006108147 A JP2006108147 A JP 2006108147A
Authority
JP
Japan
Prior art keywords
pattern
recess
partition
forming
partition wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004288695A
Other languages
English (en)
Other versions
JP4096933B2 (ja
Inventor
Toshimitsu Hirai
利充 平井
Katsuyuki Moriya
克之 守屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004288695A priority Critical patent/JP4096933B2/ja
Priority to US11/213,864 priority patent/US7335991B2/en
Priority to KR1020050084513A priority patent/KR100726271B1/ko
Priority to EP05020093A priority patent/EP1643300A1/en
Priority to CNB2005101068290A priority patent/CN100521875C/zh
Priority to TW094133783A priority patent/TWI297096B/zh
Publication of JP2006108147A publication Critical patent/JP2006108147A/ja
Application granted granted Critical
Publication of JP4096933B2 publication Critical patent/JP4096933B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract


【課題】 パターン形成時に、微細パターンと他のパターンとの各々の高さを同じくすることにより、上記パターン上を含む領域を平坦にするバンク構造体、パターン形成方法、及び電気光学装置、電子機器を提供する。
【解決手段】 機能液により形成するパターンに対応した凹部が設けられた隔壁構造体であって、第１パターンに対応して隔壁３４に設けられた第１凹部５５と、第１パターンに接続され、かつ、第１パターンよりも幅が狭い第２パターンに対応して隔壁３４に設けられた第２凹部５６と、を含み、第２凹部５６の底面の高さが、第１凹部５５の底面の高さよりも高く設けられていることを特徴とする。
【選択図】 図３

Description

本発明は、パターン形成構造、パターン形成方法、デバイス及び電気光学装置、電子機器に関する。
電子回路又は集積回路等に使用される所定パターンからなる配線等を形成する方法としては、例えば、フォトリソグラフィー処理が広く利用されている。このフォトリソグラフィー処理は、真空装置、露光装置等の大規模な設備が必要となる。そして、上記装置では所定パターンからなる配線等を形成するために、複雑な工程を必要とし、また材料使用効率も数％程度でそのほとんどを廃棄せざるを得ず、製造コストが高いという課題がある。
これに対して、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法、いわゆるインクジェット法を用いて基板上に所定パターンからなる配線等を形成する方法が提案されている（例えば、特許文献１、特許文献２参照）。このインクジェット法では、パターン用の液体材料（機能液）を基板に直接パターン配置し、その後熱処理やレーザー照射を行ってパターンに変換する。従って、この方法によれば、フォトリソグラフィー工程が不要となり、プロセスが大幅に簡略化されるとともに、パターン位置に原材料を直接配置することができるので、機能液の使用量も削減できるというメリットがある。
特開平１１−２７４６７１号公報 特開２０００−２１６３３０号公報
さて、近年、デバイスを構成する回路の高密度化が進み、例えば配線パターンについてもさらなる微細化、細線化が要求されている。上述した液滴吐出法を用いたパターン形成方法では、吐出した液滴が着弾後に基板上で広がるため、微細なパターンを安定的に形成するのが困難であった。特に、パターンを導電膜とする場合には、上述した液滴の広がりによって、液だまり（バルジ）が生じ、それが断線や短絡等の不具合の発生原因となるおそれがあった。
そこで、配線パターンの形成領域を区画するバンクの表面が撥液化された状態で配線の形成領域に向けて機能液を吐出することによって、液滴吐出法によって吐出した機能液の飛翔径よりも幅が狭い配線パターンを形成する技術も提案されている。このように、配線パターンの形成領域を区画するバンクを形成することによって、機能液の一部がバンクの上面に吐出された場合であっても、配線パターンの形成領域に全てに機能液が流れ込むようになっている。
しかしながら、上記微細配線パターンを毛細管現象により形成する場合、毛細管現象により形成した微細配線パターンは、他の配線パターンと比較して、形成される膜厚が薄くなるという問題があった。これにより、微細配線パターンと他の配線パターンとの上面においては、配線パターンの膜厚の差により段差が生じてしまい、この配線パターンを含むバンク上面に、さらに配線パターン等を積層する場合には、段差による断線及び短絡等が生じてしまうという問題があった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、微細パターンと他のパターンとの各々の配線の高さを等しくすることにより、上記配線上面を含む領域を平坦に形成するバンク構造体、パターン形成方法、及び電気光学装置、電子機器を提供することにある。
本願発明は、上記課題を解決するために、機能液により形成するパターンに対応した凹部が設けられた隔壁構造体であって、第１パターンに対応して前記隔壁に設けられた第１凹部と、前記第１パターンに接続され、かつ、前記第１パターンよりも幅が狭い第２パターンに対応して前記隔壁に設けられた第２凹部と、を含み、前記第２凹部の底面の高さが、前記第１凹部の底面の高さよりも高く設けられていることを特徴とする。
ここで、第１パターンの幅とは、第１パターンの延在する方向に対して直交する方向のパターンの一端から他端までの長さである。また、第２パターンの幅とは、第１パターンと第２パターンとの接続点から第２パターンに延在する方向に対して直交する方向のパターンの一端から他端までの長さである。
一般的に、毛細管現象により、微細パターンである第２凹部にパターンを形成する場合、他のパターンの膜厚と比較して第２凹部のパターンの膜厚が薄くなってしまう。これに対し、本発明によれば、第２凹部の底面の高さが、前記第１凹部の底面の高さよりも高く設けられている。そのため、第２凹部に配置される機能液は、第１凹部に配置される機能液に比べて底上げされた領域に配置される。従って、第１凹部に形成される第１パターンの高さと第２凹部のパターンの高さを等しくすることができ、第１凹部の第１パターン及び第２凹部の第２パターン上面の膜厚差による段差を回避し、第１パターン、第２パターン及び隔壁上面に平坦領域を形成することができる。この結果、平坦領域上にさらに所定パターンを積層する場合でも、段差に起因するパターンの短絡、断線等を防止することができる。
また本発明は、前記隔壁が、感光性材料を含有することも好ましい。
この構成によれば、隔壁材は機能液の濡れ広がりを防止する隔壁としての機能と、フォトレジストの機能との両機能を兼ね備えている。従って、機能液の濡れ広がりを防止することができるとともに、フォトリソグラフィー処理により隔壁材を直接露光、現像することができる。これにより、隔壁材上に別途フォトレジストを塗布する必要がなく、バンク形成工程の簡略化、低コスト化を図ることができる。
また本発明は、前記隔壁が、親液性の材料を含有することも好ましい。
この構成によれば、例えば、毛細管現象により、微細パターンである第２凹部にパターンを形成する場合、第２凹部の底面自体が親液性であるため、第２凹部のパターン形成面を別途親液処理を施すことなく第２凹部の底面を親液性に維持することができる。これにより、第１凹部及び第２凹部の凹部表面に吐出した機能液が凹部の全面に濡れ広がり、パターンの断線等を防止することができるとともに、親液処理工程を省略することができる。
また本発明は、前記第２凹部に配置する機能液の前記第２凹部底面に対する接触角が、
前記第１凹部に配置する機能液の前記第１凹部底面に対する接触角以下であることも好ま
しい。
この構成によれば、第２凹部に配置する機能液の第２凹部底面に対する接触角が、第１凹部に配置する機能液の第１凹部底面に対する接触角よりも小さい。そのため、毛細管現象により第２凹部に機能液を流入させる場合、機能液は接触角の小さい第２凹部方向に濡れ広がり易くなる。従って、第２凹部に対して毛細管現象による機能液の流入を促進し、第１凹部に形成されるパターンの高さと第２凹部に形成されるパターンの高さを等しくすることができ、第２凹部に形成されるパターンと第１凹部に形成される第１パターンの上面のパターンの膜厚差による段差を回避し、第１パターン、第２パターン及び隔壁上面に平坦領域を形成することができる。この結果、平坦領域上にさらに所定パターンを積層することができ、段差に起因するパターンの短絡、断線等を防止することができる。
本発明は、基板上に複数のパターンに対応した凹部を有する隔壁構造体を形成する方法であって、前記基板上に隔壁材を塗布する工程と、第１パターンに対応した第１凹部を有するとともに、前記第１パターンに接続され、かつ、前記第１パターンよりも狭い第２パターンに対応した第２凹部を有する隔壁を形成する工程と、を有し、前記隔壁形成工程において、第２凹部の底面の高さを、前記第１凹部の底面の高さよりも高く形成することを特徴とする。
本発明の隔壁構造体の形成方法によれば、第２凹部の底面の高さが、前記第１凹部の底面の高さよりも高く設けられている。そのため、第２凹部に配置される機能液は、第１凹部に配置される機能液に比べて底上げされた領域に配置される。従って、第１凹部に形成される第１パターンの高さと第２凹部のパターンの高さを等しくすることができる。これにより、第１凹部のパターン及び第２凹部の第１パターン上面のパターンの膜厚差による段差を回避し、第１パターン、第２パターン及び隔壁上面に平坦領域を形成することができる。この結果、平坦領域上にさらに所定パターンを積層する場合でも、段差に起因するパターンの短絡、断線等を防止することができる。
また本発明は、基板上に複数のパターンに対応した凹部を有する隔壁構造体を形成する方法であって、前記基板上に隔壁材を塗布する工程と、前記隔壁上にレジストを塗布する工程と、前記レジストを所定形状にパターニングする工程と、前記レジストをマスクとして前記隔壁を所定パターンにエッチングすることにより、第１パターンに対応した第１凹部を有する隔壁とともに、前記第１パターンと接続し、かつ、前記第１パターンよりも狭い第２パターンに対応した第２凹部を有する隔壁を形成する工程と、を有し、前記隔壁形成工程において、前記第２凹部の底面の高さを、前記第１凹部の底面の高さよりも高く形成することを特徴とする。
この隔壁構造体の形成方法は、隔壁材が感光性材料により形成されていない場合であるが、この形成方法においても上記隔壁構造体の形成方法と同様の作用効果を奏することができる。
また本発明は、前記基板上に塗布された前記隔壁材の表面のみを撥液処理することも好ましい。
この構成によれば、機能材を第１凹部及び第２凹部に配置した際に、機能材が第１凹部及び第２凹部の上面に配置された場合、隔壁の上面は撥液処理されているため、かかる領域においては、機能液との接触角を小さくすることができる。従って、隔壁の上面に配置された機能液ははじかれ、このはじかれた機能材は第１凹部及び第２凹部に流入する。これにより、隔壁の上面に機能材が付着することを回避することができ、この機能材の残渣に起因して発生する平坦領域上のパターンの短絡、断線等を防止することできる。
また本発明は、前記第２凹部をハーフトーン露光により形成することも好ましい。
この構成によれば、ハーフトーン露光により、フォトマスクを透過する露光光を制御することができる。即ち、上記フォトマスクの開口部の一部にスリット等の回折パターン等を設けることにより、このフォトマスク領域では、露光光の透過率を減少させて、隔壁に露光光を照射させることができる。これにより、第２凹部の底面に所定の膜厚を残して露光、現像することができる。この結果、第２凹部の底面を第１凹部の底面の高さよりも高く形成することができ段差に起因するパターンの短絡、断線等を防止することができる。
また本発明は、前記第１凹部の前記第１パターン形成側の表面を撥液処理し、前記第２凹部の前記第２パターン形成側の表面を親液処理することも好ましい。
第１凹部の第１パターン形成側の表面は、撥液処理されているため隔壁材との接触角が高く、かかる領域に配置される機能液は濡れ広がりにくい。一方、第２凹部の第１パターン形成側の表面は、親液処理されているため隔壁材との接触角が低く、かかる領域に配置される機能液は濡れ広がり易い。従って、機能液を第１凹部に配置した場合、機能液は親液処理が施された接触角の小さい第２凹部に流入し易くなる。これにより、第２凹部に対する毛細管現象による機能液の流入を促進し、第１凹部に形成されるパターンの膜厚と第２凹部に形成されるパターンの膜厚とを等しくすることができ、段差に起因するパターンの短絡、断線等を防止することができる。
また本発明は、上記隔壁構造体と、前記隔壁構造体の第１凹部及び第２凹部の内部に配置されたパターンと、を備えるデバイスである。
本発明のデバイスによれば、第２凹部の底面の高さが、前記第１凹部の底面の高さよりも高く設けられている。そのため、第２凹部に配置される機能液は、第１凹部に配置される機能液に比べて底上げされた領域に配置される。従って、第１凹部に形成される第１パターンの高さと第２凹部のパターンの高さを等しくすることができる。これにより、第１凹部のパターン及び第２凹部の第１パターン上面のパターンの膜厚差による段差を回避し、第１パターン、第２パターン及び隔壁上面に平坦領域を形成することができる。この結果、平坦領域上にさらに所定パターンを積層する場合でも、段差に起因するパターンの短絡、断線等を防止することができる。
また本発明のデバイスは、前記第１パターンがゲート配線であり、前記第２パターンが
ゲート電極であることも好ましい。
上述したバンク構造体を用いることにより、ゲート配線とゲート電極との高さを等しくすることができる。これにより、ゲート配線、ゲート電極及び隔壁上面に平坦領域を形成することができ、この上面に形成される配線等の短絡、断線等を防止することができる。
また本発明のデバイスは、前記第１パターンがソース配線であり、前記第２パターンが
ソース電極であることも好ましい。
上述したバンク構造体を用いることにより、ソース配線とソース電極との高さを等しく
することができる。これにより、ソース配線、ソース電極及び隔壁上面に平坦領域を形成
することができ、この上面に形成される配線等の短絡、断線等を防止することができる。
また本発明は、上記デバイスを備える電気光学装置である。さらに、また本発明は、上記電気光学装置を備える電子機器である。
これらの発明によれば、高精度なデバイスを有することから、品質や性能の向上を図った電気光学装置及び電子機器を実現することができる。
ここで、本発明において、電気光学装置とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。具体的には、電気光学物質として液晶を用いる液晶表示装置、電気光学物質として有機ＥＬ(Electro-Luminescence)を用いる有機ＥＬ装置、無機ＥＬを用いる無機ＥＬ装置、電気光学物質としてプラズマ用ガスを用いるプラズマディスプレイ装置等がある。さらには、電気泳動ディスプレイ装置（ＥＰＤ：Electrophoretic Display）、フィールドエミッションディスプレイ装置（ＦＥＤ：電界放出表示装置：Field Emission Display）等がある。
［第１の実施の形態］
以下、本発明の最良の１実施形態について図面を参照して説明する。なお、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではない。また、以下の説明に用いる各図面では、各層や各部材を図面上で認識可能な程度の大きさととするため、各層や各部材ごとに縮尺を適宜変更している。
<液滴吐出装置>
まず、本実施形態において、バンクを形成するための液滴吐出装置について図１を参照して説明する。
図１は、本発明のパターン形成方法に用いられる装置の一例として、液滴吐出法によって基板上に液体材料を配置する液滴吐出装置（インクジェット装置）ＩＪの概略構成を示す斜視図である。
液滴吐出装置ＩＪは、液滴吐出ヘッド１と、Ｘ軸方向駆動軸４と、Ｙ軸方向ガイド軸５と、制御装置ＣＯＮＴと、ステージ７と、クリーニング機構８と、基台９と、ヒータ１５とを備えている。
ステージ７は、この液滴吐出装置ＩＪによりインク（液体材料）を設けられる基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド１の下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド１の吐出ノズルからは、ステージ７に支持されている基板Ｐに対して、上述した導電性微粒子を含むインクが吐出される。
Ｘ軸方向駆動軸４には、Ｘ軸方向駆動モータ２が接続されている。Ｘ軸方向駆動モータ２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給されると、Ｘ軸方向駆動軸４を回転させる。Ｘ軸方向駆動軸４が回転すると、液滴吐出ヘッド１はＸ軸方向に移動する。
Ｙ軸方向ガイド軸５は、基台９に対して動かないように固定されている。ステージ７は、Ｙ軸方向駆動モータ３を備えている。Ｙ軸方向駆動モータ３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ７をＹ軸方向に移動する。
制御装置ＣＯＮＴは、液滴吐出ヘッド１に液滴の吐出制御用の電圧を供給する。また、Ｘ軸方向駆動モータ２に液滴吐出ヘッド１のＸ軸方向の移動を制御する駆動パルス信号を、Ｙ軸方向駆動モータ３にステージ７のＹ軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構８は、液滴吐出ヘッド１をクリーニングするものである。クリーニング機構８には、図示しないＹ軸方向の駆動モータが備えられている。このＹ軸方向の駆動モータの駆動により、クリーニング機構８は、Ｙ軸方向ガイド軸５に沿って移動する。クリーニング機構８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
液滴吐出装置ＩＪは、液滴吐出ヘッド１と基板Ｐを支持するステージ７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｘ軸方向を走査方向、Ｘ軸方向と直交するＹ軸方向を非走査方向とする。従って、液滴吐出ヘッド１の吐出ノズルは、非走査方向であるＹ軸方向に一定間隔で並んで設けられている。なお、図１では、液滴吐出ヘッド１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。
このようにすれば、液滴吐出ヘッド１の角度を調整することで、ノズル間のピッチを調節することができる。また、基板Ｐとノズル面との距離を任意に調節することが出来るようにしてもよい。
図２は、ピエゾ方式による機能液Ｌの吐出原理を説明するための図である。
図２において、機能液Ｌを収容する液体室２１に隣接してピエゾ素子２２が設置されている。液体室２１には、機能液Ｌを収容する材料タンクを含む機能液供給系２３を介して機能液Ｌが供給される。
ピエゾ素子２２は駆動回路２４に接続されており、この駆動回路２４を介してピエゾ素子２２に電圧を印加し、ピエゾ素子２２を変形させることにより、液体室２１が変形し、ノズル２５から機能液Ｌが吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子２２の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子２２の歪み速度が制御される。
なお、機能液Ｌの吐出原理としては、上述した圧電体素子であるピエゾ素子を用いてインクを吐出させるピエゾ方式の他にも、機能液Ｌを加熱し発生した泡（バブル）により機能液Ｌを吐出させるバブル方式等、公知の様々な技術を適用することができる。このうち、上述したピエゾ方式では、機能液Ｌに熱を加えないため、材料の組成等に影響を与えないという利点を有する。
ここで、機能液Ｌは、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒（分散媒）に分散した溶液からなるものである。
導電性微粒子としては、例えば、金、銀、銅、パラジウム、及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の表面にコーティングするコーティング材としては、例えばキシレン、トルエン等の有機溶剤やクエン酸等が挙げられる。
導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であることが好ましい。０．１μｍより大きいと、後述する液体吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、１ｎｍより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
上記導電性微粒子の分散液の表面張力は０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲内であることが好ましい。液滴吐出法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
上記分散液の粘度は１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。液滴吐出法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
<バンク構造体>
次に、本実施形態における機能液（インク）を配置するバンク構造体について図３（ａ）〜（ｃ）を参照して説明する。
図３（ａ）は、バンク構造体の概観構成を示す平面図である。図３（ｂ）は、図３（ａ）のＡ−Ａ‘線に沿ったバンク構造体の断面図である。図３（ｃ）は、図３（ａ）のＢ−Ｂ‘線に沿ったバンク構造体の断面図である。
図３（ａ）に示すように、本実施形態におけるバンク構造体は、基板４８上に形成されたバンク３４と、所定の配線パターンに対応してバンク３４に形成された溝部と、により構成されている。
また、バンク３４に所定の配線パターンに対応して形成された溝部は、第１溝部５５と第２溝部５６とから構成されている。
第１溝部５５（第１凹部）は、図１（ａ）中、Ｘ軸方向に延在して形成され、第１の幅Ｈ１及び第２の幅Ｈ２を有している。第１溝部５５の第１の幅Ｈ１は、後述するように、第２溝部５６（第２凹部）に機能液を毛細管現象により流入させるため、第２溝部５６と接続される部分に対応した領域に形成され、機能液Ｌが配置し易いように幅広の配線パターンとなっている。即ち、第１溝部５５の幅Ｈ１は、上述した液滴吐出装置ＩＪから吐出される機能液Ｌの飛翔径よりも大きくなるような配線パターン幅に形成されている。また、第１溝部５５の幅Ｈ２は、毛細管現象により、第１溝部５５の幅Ｈ１領域に配置される機能液Ｌを流入させるため、第１溝部５５の幅Ｈ１よりも狭くなるように形成されている。
一方、第２溝部５６は、第１溝部５５の幅Ｈ１を有する領域に対して略垂直に接続され、図１（ａ）中、Ｙ軸方向に延在して形成されている。また、第２溝部５６は第３の幅Ｈ３を有しており、この第２溝部５６の幅Ｈ３は、上記第１溝部５５の幅Ｈ１よりも狭く、かつ、第１溝部５５の幅Ｈ２と略同じ幅に形成されている。
このように、第２溝部５６の幅Ｈ３が第１溝部５５の第１の幅Ｈ１よりも狭く形成されることにより、第１溝部５５の幅Ｈ１領域に配置される機能液Ｌを毛細管現象によって第２溝部５６に流入させることができるようになっている。
次に、本実施形態のバンク構造体の溝部の断面構造について図３（ｂ）、（ｃ）を参照して説明する。
図３（ｂ）、（ｃ）に示すように、第２溝部５６の底面には、第２溝部５６の底面の全体を底上げするための底上げ部５６ａが形成され、この底上げ部５６ａは所定の厚みＨ４を有している。これにより、第２溝部５６と第１溝部５５との境界には、第２溝部５６の底上げ部５６ａによる段差が形成されている。このように、本実施形態においては、第２溝部５６の底面に所定の厚みＨ４を有する底上げ部５６ａを形成することにより、第２溝部５６の底面が第１の底面よりも高くなるように設定されている。
なお、本実施形態において、第２溝部５６の底面の底上げ部５６ａは、第２溝部５６の底面全体に形成しているが、第２溝部５６の底面の一部に形成し、この底面の一部を第１溝部５５の底面よりも高く形成することも好ましい。
本実施形態によれば、第２溝部５６の底面の高さが、第１溝部５５の底面の高さよりも高く設けられているため、第２溝部５６に配置される機能液Ｌは、第１溝部５５に配置される機能液Ｌに比べて底上げされた領域に配置されることになる。従って、第２溝部５６部の底面は底上げされているため、第１溝部５５に形成される配線パターンの高さと第２溝部５６に形成される配線パターンの高さを等しくすることができる。これにより、第２溝部５６に形成される配線パターンと第１溝部５５に形成される配線パターンの膜厚差による段差を回避することができ、配線パターン、配線パターン及びバンク上に平坦領域を形成することができる。この結果、配線パターンを含むバンク３４上に形成される配線パターンの短絡、断線等を防止することができる。
<バンク構造体及びパターンの形成方法>
図４は、バンク構造体及びパターンの形成方法を工程順に示した断面図である。図４中、左側に図示する工程は、図３のＣ−Ｃ‘線に沿った第１溝部５５に配線パターン４０を形成する工程を示した断面図である（以下、第１領域）。同様に、図４（ａ）中、中央に図示する工程は、図３のＡ−Ａ‘線に沿った第２溝部５６に配線パターン４１を形成する工程を示した断面図である（以下、第２領域）。図４中、右側に図示する工程は、図３のＢ−Ｂ‘線に沿った第１溝部５５及び第２溝部５６に配線パターン４０，４１を形成する工程を示した断面図である。図５の（ａ）、（ｂ）は、配線パターンの形成方法を示す断面図である。
（バンク材塗布工程）
まず、図４（ａ）に示すように、スピンコート等により、基板４８の全面にバンク材３４を塗布する。基板４８としては、ガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板等の各種材料を使用することができる。また、本実施形態においては、バンク材３４には、感光性のアクリル樹脂やポリイミド等からなる絶縁材料及び／又は親液性の材料を含有するものを使用している。これにより、バンク３４がレジストの機能を兼ね備えるため、フォトレジスト塗布工程を省略することができる。また、バンク３４に第１溝部５５及び第２溝部５６を形成した場合、これらの溝部の内側表面を予め親液性にすることができる。なお、この基板４８の表面に半導体膜、金属膜、誘電体膜、有機膜等の下地層を形成することも好ましい。また、上記バンク材３４の塗布方法として、スプレーコート、ロールコート、ダイコート、ディップコート等の各種方法を適用することが可能である。
（撥液化処理工程）
次に、基板４８の全面に塗布したバンク材３４の表面を、ＣＦ４、ＳＦ５、ＣＨＦ３等のフッ素含有ガスを処理ガスとしたプラズマ処理する。このプラズマ処理によりバンク材３４の表面を撥液性にする。撥液化処理法としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法（ＣＦ４ プラズマ処理法）を採用することができる。ＣＦ４ プラズマ処理の条件は、例えばプラズマパワーが５０〜１０００Ｗ、４フッ化メタンガス流量が５０〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基体搬送速度が０．５〜１０２０ｍｍ／ｓｅｃ、基体温度が７０〜９０℃とされる。なお、上記処理ガスとしては、テトラフルオロメタン（四フッ化炭素）に限らず、他のフルオロカーボン系のガスを用いることもできる。また、なお、上記撥液化処理は、後述するバンク材３４に所定パターンの溝部を形成した後に行うことも好ましい。
また、例えばフルオロアルキルシラン（ＦＡＳ）を用いることにより、膜の表面にフルオロアルキル基が位置するように各化合物が配向される自己組織化膜を形成してもよい。この場合もバンク材の表面に均一な撥液性が付与される。
自己組織化膜を形成する化合物としては、ヘプタデカフルオロ−１，１，２，２テトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロ−１，１，２，２テトラヒドロデシルトリメトキシシラン、ヘプタデカフルオロ−１，１，２，２テトラヒドロデシルトリクロロシラン、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリメトキシシラン、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン（以下「ＦＡＳ」という）を例示できる。これらの化合物は、単独で使用してもよく、２種以上を組み合わせて使用してもよい。なお、ＦＡＳを用いることにより、基板Ｐとの密着性と良好な撥液性とを得ることができる。
有機分子膜などからなる自己組織化膜は、上記の原料化合物と基板とを同一の密閉容器中に入れておき、室温で２〜３日程度の間放置することにより基板上に形成される。これらは気相からの形成法であるが、液相からも自己組織化膜を形成できる。例えば、原料化合物を含む溶液中に基板を浸積し、洗浄、乾燥することで基板Ｐ上に自己組織化膜が形成される。
また、なお、上記撥液化処理は、後述するバンク材３４に所定パターンの溝部を形成した後に、マイクロコンタクトプリンティング法で行ってもよい。
このように、バンク材３４の上面は撥液処理が施されているため、バンク材３４の上面に配置される機能液Ｌをはじくことができ、上面に形成される配線パターンの短絡、断線等を防止することできるようになっている。
次に、図４（ｂ）に示すように、フォトマスクにハーフトーンマスクを用いたフォトリソグラフィー処理により、基板４８の全面に塗布したバンク材３４に第１溝部５５及び第２溝部５６を形成する。ここで、ハーフトーンマスクとは、露光装置から照射される露光光を遮断する部分と、露光光を完全に透過させる部分と、露光光を部分的に透過させる部分とを有したフォトマスクである。このフォトマスクの部分的に露光光を透過させるフォトマスク領域には、スリットからなる回折格子等のパターンが設けられ、露光光の透過する光強度を制御することができるようになっている。なお、以下のフォトリソグラフィー処理において現像処理に用いられている光化学反応としては、ポジ型のレジストを前提にしている。
まず、図４（ｂ）に示すように、第１溝部５５に対応するバンク３４においては、上記ハーフトーンマスクの完全に露光光を透過させるフォトマスク領域を対応させて露光する。これにより、露光光を完全に透過させて第１溝部５５に対応する第１領域（バンク材）に照射することができる。
同時に、第２溝部５６に対応するバンク３４においては、図４（ｂ）に示すように、上記ハーフトーンマスクの部分的に露光光を透過させるフォトマスク領域を対応させて露光する。これにより、第２溝部５６に対応する第２領域（バンク材）に照射する露光光を抑制することができ、現像によるバンク材３４の溶解度を少なくすることができるようになっている。
さらに、その他の第１溝部５５及び第２溝部５６以外のバンク３４領域に対しては、上記ハーフトーンマスクの露光光を遮断させるフォトマスク領域を対応させて露光する。これにより、上記領域には、露光光が照射されず、現像処理の際にはバンク３４が溶解されないようになっている。
続けて、上記マスクパターンに基づいて現像処理を行い、図４（ｂ）に示すような、第１溝部５５、第２溝部５６を形成する。ここで、第２溝部５６の底面には、図４（ｂ）に示すように、膜厚Ｈ４を有する底上げ部５６ａが形成され、第１溝部５５の底面よりも高くなるように形成されている。一方、第１溝部５５の底面は、第２溝部５６とは異なり所定の膜厚を有しておらず、下層に形成される基板４８の表面が露出した状態となっている。
以上説明したようなハーフトーン露光を行うことによって、図４（ｂ）に示すように、
第２溝部５６の底面に、膜厚Ｈ４を有する底上げ部５６ａを形成し、第２溝部５６の底面を第１溝部５５の底面よりも高く形成する。このとき、第１溝部５５及び第２溝部５６は、上述したように、バンク３４に親液性の材料を使用しているため親液性を有する。また、バンク３４の上面は、上述したように、撥液処理が施されているため撥液性を有する。
（残渣処理工程）
次に、第１溝部５５及び第２溝部５６が形成されたバンク形成時のレジスト（有機物）残渣を除去するために、基板４８に対して残渣処理を施す。
残渣処理は、ＨＦなどによるライトエッチング等の各種方法を採用することができる。
（機能液配置工程）
次に、図４（ｃ）、図５（ａ）に示すように、液滴吐出装置ＩＪにより、第１溝部５５に配線パターン形成材料である機能液Ｌを配置する。なお、本実施形態において、第２領域の第２溝部５６は微細配線パターンであるため、バンク材３４に形成される第２溝部５６の幅Ｈ３が狭く、液滴吐出装置ＩＪでは機能液Ｌを直接配置することは困難である。従って、第２溝部５６への機能液Ｌの配置は、上述したように、第１溝部５５に配置した機能液Ｌを毛細管現象によって第２溝部５６に流入させる方法により行う。
液滴吐出装置ＩＪによって第１溝部５５に配置された機能液Ｌは、図４（ｃ）、図５（ａ）に示すように、第１溝部５５内部において濡れ拡がる。ここで、機能液Ｌの一部は、第１溝部５５の第２溝部５６との接続される領域に配置することが好ましい。これにより、第２溝部５６の機能液流入口付近に機能液Ｌを配置することができ、毛細管現象を利用して第２溝部５６に機能液Ｌを円滑に流入させることができる。具体的には、図５（ｂ）に示すように、機能液Ｌは、第１溝部５５の幅Ｈ１よりも狭く形成された第１溝部５５の幅Ｈ２の方向、及び第２溝部５６の幅Ｈ３の方向に毛細管現象によって濡れ広がる。これにより、第２溝部５６に直接機能液Ｌを吐出することなく、第２溝部５６に機能液Ｌを流入させ、第２溝部５６に機能液Ｌを配置することができるようになっている。このような工程により、第１溝部５５には配線パターン４０（第１パターン）が形成され、第２溝部５６には配線パターン４１（第２パターン）が形成される。
（中間乾燥工程）
次に、第１溝部５５及び第２溝部５６に機能液Ｌを配置して配線パターン４０，４１を形成した後、必要に応じて乾燥処理を行う。これにより、機能液Ｌの分散媒の除去して、配線パターン４０，４１の膜厚を確保することができる。乾燥処理は、例えば、基板４８を加熱する通常のホットプレート、電気炉、ランプアニールその他の各種方法により行うことが可能である。ここで、ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、ＹＡＧレーザー、アルゴンレーザー、炭酸ガスレーザー、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌ等のエキシマレーザー等を光源として使用することができる。これらの光源は一般には、出力１０Ｗ以上５０００Ｗ以下の範囲のものが用いられるが、本実施形態では１００Ｗ以上１０００Ｗ以下の範囲で十分である。
（焼成工程）
次に、機能液Ｌの導電性材料が例えば有機銀化合物の場合、導電性を得るために、熱処理を行い、有機銀化合物の有機分を除去し銀粒子を残留させる必要がある。そのため、機能液Ｌを配置した後の基板には熱処理及び／又は光処理を施すことが好ましい。熱処理及び／又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理及び／又は光処理の処理温度は、分散媒の沸点（蒸気圧）、雰囲気ガスの種類や圧力、微粒子や有機銀化合物の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。例えば、有機銀化合物の有機分を除去するためには、約２００℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上１００℃以下で行うことが好ましい。
以上の工程により機能液Ｌの銀粒子を残留させて、導電性膜に変換されることで、図４（ｄ）に示すように、連続した膜としての導電性パターン、すなわち配線パターン４０，４１を形成することができる。
従来においては、微細配線である配線パターン４１を毛細管現象により形成する場合、毛細管現象により形成した配線パターン４１は、他の配線パターン４０と比較して、膜厚が薄くなってしまった。これに対して、本実施形態によれば、図４（ｄ）に示すように、第２溝部５６の底面に所定の厚みＨ４を有する底上げ部５６ａを形成する。そのため、第２溝部５６に配置される機能液Ｌは、第１溝部５５に配置される機能液Ｌに比べて底上げされた領域に配置される。従って、第１溝部５５に形成される配線パターン４０の高さと第２溝部５６の配線パターン４１の高さを等しくすることができる。これにより、第１溝部５５に形成される配線パターン４０及び第２溝部５６に形成される配線パターン４１の上面に平坦領域を形成することができ、配線パターンの短絡、断線等を防止することができる。
次に、上述した本実施形態のバンク構造を利用して形成した画素及び画素の形成方法について図６〜図８を参照して説明する。
<画素の構造>
図６は、本実施形態の画素の構造を示した図である。
図６に示すように、画素は、基板４８上に、ゲート配線４０（第１パターン）と、このゲート配線４０から延出して形成されるゲート電極４１（第２パターン）と、ソース配線４２（第１パターン）と、このソース配線４２から延出して形成されるソース電極４３（第２パターン）と、ドレイン電極４４と、ドレイン電極４４に電気的に接続される画素電極４５とを備えている。ゲート配線４０はＸ軸方向に延在して形成され、ソース配線４２はゲート配線４０と交差してＹ軸方向に延在して形成されている。そして、ゲート配線４０とソース配線４２との交差点の近傍にはスイッチング素子であるＴＦＴが形成されている。このＴＦＴがオン状態となることにより、ＴＦＴに接続される画素電極４５に駆動電流が供給されるようになっている。
ここで、図６に示すように、ゲート電極４１の幅Ｈ３は、ゲート配線４０の幅Ｈ１よりも狭く形成されている。例えば、ゲート電極４１の幅Ｈ３は１０μｍであり、ゲート配線４０の幅Ｈ１は２０μｍである。また、ソース電極４３の幅Ｈ５は、ソース配線４２の幅Ｈ６よりも狭く形成されている。例えば、ソース電極４３の幅Ｈ５は１０μｍであり、ソース配線４２の幅Ｈ６は２０μｍである。このように形成することにより、機能液Ｌを直接吐出することができない微細パターン（ゲート電極４１，ソース電極４３）であっても、毛細管現象を利用することにより、機能液Ｌを微細パターンに流入させることができる。
<画素の形成方法>
図７（ａ）〜（ｅ）は、本実施形態の画素の形成工程を示した断面図である。
本実施形態においては、上述したバンク構造体及びパターンの形成方法を利用して、ボトムゲートＴＦＴ３０のゲート電極、ソース電極、ドレイン電極等を形成する。なお、以下の説明においては、上述した図４（ａ）〜（ｄ）及び図５（ａ）、（ｂ）に示すパターン形成工程と同様の工程を経るため、かかる工程についての説明は省略する。また、上記工程において形成したパターン４１は、以下に説明する画素の形成方法ではゲート電極として説明する。また、上記実施形態に示す構成要素と共通の構成要素については同一の符号を付す。
図７（ａ）に示すように、図４（ａ）〜（ｄ）に示す工程により形成された配線パターンを含むバンク平坦面上に、プラズマＣＶＤ法等により、ゲート絶縁膜３９を成膜する。ここで、ゲート絶縁膜３９は窒化シリコンからなる。次に、ゲート絶縁膜３９上に活性層を成膜する。続けて、フォトリソグラフィー処理及びエッチング処理により、図７（ａ）に示すように所定形状にパターニングしてアモルファスシリコン膜４６を形成する。
次に、アモルファスシリコン膜４６上にコンタクト層４７を成膜する。続けて、フォトリソグラフィー処理及びエッチング処理により、図７（ａ）に示すように所定形状にパターニングする。なお、コンタクト層４７はｎ＋型シリコン膜を原料ガスやプラズマ条件を変化させることにより形成する。
次に、図７（ｂ）に示すように、スピンコート法等により、コンタクト層４７上を含む全面にバンク材を塗布する。ここで、バンク材は、透明材料であるポリメチルシラザンによって形成され、さらに、感光性材料及び／又は親液性材料を含有している。続けて、この塗布したバンク材の上面に撥液性を持たせるためにＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す。以上のようにして撥液化されたバンク材の機能液Ｌに対する接触角としては、４０°以上を確保することが好ましい。
次に、１画素ピッチの１／２０〜１／１０となるソース・ドレイン電極用バンク３４ｂを形成する。具体的には、まず、フォトリソグラフィー処理により、ゲート絶縁膜３９の上面に塗布したバンク材のソース電極４３に対応する位置にソース電極用溝部４３ａを形成し、同様にドレイン電極４４に対応する位置にドレイン電極用溝部４４ａを形成する。このとき、上述したパターン形成方法と同様に、フォトマスクにハーフトーンマスクを用いることによって、図７（ｂ）に示すように、ソース電極用溝部４３ａの底面にソース電極用底上げ部４３ｂを形成する。具体的には、フォトリソグラフィー処理の際に、ソース電極４３に対応する領域には、部分的に露光光を透過させるフォトマスク領域を対応させて、露光、現像処理を行う。同様にして、ドレイン電極用溝部４４ａの底面にソース電極用底上げ部４４ｂを形成する。
続けて、液滴吐出装置ＩＪによって、ソース配線用溝部に機能液Ｌを配置する（図示省略）。ここで、ソース電極用溝部４３ａの幅Ｈ５は、ソース配線用溝部の幅Ｈ６よりも狭く形成されている。そのため、ソース配線用溝部に配置した機能液Ｌは、毛細管現象によりソース電極用溝部４３ａに流入する。これにより、図７（ｃ）に示すように、ソース電極４３が形成される。同様にして、ドレイン電極４４が形成される。
このようにして、本実施形態のパターン形成方法を利用することにより、ソース配線４２とソース電極４３とを同じ高さで形成することができ、これらの上面を平坦領域にすることができる。この結果、平坦領域上にさらに所定パターンを積層する場合でも、段差に起因するパターンの短絡、断線等を防止することができる。また、ソース・ドレイン電極用３４ｂの上面に撥液処理が施され、かつ、上記ソース電極用溝部４３ａ及びドレイン電極用溝部４４ａ内面が親液性であるため、機能液Ｌが溝部からはみ出すことなく、微細な配線パターンを形成することが可能となっている。
次に、図７（ｃ）に示すように、ソース電極４３及びドレイン電極４４を形成した後、ソース・ドレイン電極用バンク３４ｂを除去する。そして、コンタクト層４７上に残ったソース電極４３及びドレイン電極４４の各々をマスクとして、ソース電極４３及びドレイン電極４４間に形成されているコンタクト層４７のＮ＋型シリコン膜をエッチングする。このエッチング処理により、ソース電極４３及びドレイン電極４４間に形成されているコンタクト層４７のＮ＋シリコン膜が除去され、Ｎ＋シリコン膜の下層に形成されるアモルファスシリコン膜４６の一部が露出する。このようにして、ソース電極４３の下層には、Ｎ＋シリコンからなるソース領域３２が形成され、ドレイン電極４４の下層には、Ｎ＋シリコンからなるドレイン領域３３が形成される。そして、これらのソース領域３２及びドレイン領域３３の下層には、アモルファスシリコンからなるチャネル領域（アモルファスシリコン膜４６）が形成される。
以上説明した工程により、ボトムゲート型のＴＦＴ３０を形成する。
次に、図７（ｄ）に示すように、ソース電極４３、ドレイン電極４４、ソース領域３２、ドレイン領域３３、及び露出したシリコン層上に、蒸着法、スパッタ法等によりパッシベーション膜３８（保護膜）を成膜する。続けて、フォトリソグラフィー処理及びエッチング処理により、後述する画素電極４５が形成されるゲート絶縁膜３９上のパッシベーション膜３８を除去する。同時に、画素電極４５とソース電極４３とを電気的に接続するために、ドレイン電極４４上のパッシベーション膜３８にコンタクトホール４９を形成する。
次に、図７（ｅ）に示すように、画素電極４５が形成されるゲート絶縁膜３９を含む領域に、バンク材を塗布する。ここで、バンク材は、上述したように、感光性材料及び／又は親液性材料を含有している。続けて、このバンク材（画素電極用バンク３４ｃ）上面にプラズマ処理等により撥液処理を施す。次に、フォトマスクにハーフトーンマスクを用いたフォトリソグラフィー処理により、画素電極４５が形成される領域に画素電極用溝部を形成し、画素電極用バンク３４ｃを形成する。このときに、画素電極用溝部には、画素電極底上げ部３４ｄを形成する。
ここで、画素電極底上げ部３４ｄを形成する理由について説明する。
スイッチング素子であるＴＦＴ３０は所定の厚み、例えば、３０００Åを有している。一方、画素電極は、１５００〜２０００Åの膜厚範囲で形成される。従って、画素電極４５はＴＦＴ３０に比べて薄膜である。そのため、ＴＦＴ３０及びこれに隣接して形成される画素電極との上面に段差が生じ、上述したように、これらの上面に形成される配線等に短絡、断線等が発生してしまう。そこで、この問題を回避するために、本実施の形態においては、画素電極４５底上げ用の画素電極底上げ部３４ｄを形成している。これにより、ＴＦＴ３０及び画素電極を含む上面を平坦領域とすることができ、平坦領域上にさらに所定パターンを積層する場合でも、段差に起因するパターンの短絡、断線等を防止することができる。なお、上記画素電極用バンク３４ｃ及び画素電極底上げ部３４ｄは、透明材料であるポリメチルシラザンによって形成されており、透過率は９０％以上である。従って、画素電極４５の下層に形成される画素電極底上げ部３４ｄは、バックライトから照射される光を遮断することなく光を透過させることができる。
次に、蒸着法、インクジェット法等により、上記画素電極用バンク３４ｃに区画された領域にＩＴＯ（Indium Tin Oxide）からなる画素電極４５を形成する。また、画素電極４５を上述したコンタクトホール４９に充填させることによって、画素電極４５とドレイン電極４４との電気的接続が確保される。なお、本実施形態においては、画素電極用バンク３４ｃの上面に撥液処理を施し、かつ、上記画素電極底上げ部３４ｄの上面に親液処理を施す。そのため、画素電極４５を画素電極用溝部からはみ出すことなく形成することができる。このように、図７（ｅ）に示すように、画素電極４５は、所定の厚みを有する画素電極底上げ部３４ｄ上に形成されるため、ＴＦＴと画素電極４５の高さとＩＴＯからなる画素電極４５の高さを合わせることができ、画素電極用バンク３４ｃと画素電極４５上に段差のない平坦領域を形成することができる。この結果、平坦領域上にさらに所定パターンを積層することができ、段差に起因するパターンの短絡、断線等を防止することができる。
以上説明した形成工程により、図６に示すような、本実施形態の画素を形成することができる。
［第２実施形態］
次に、本実施形態のバンク構造体及びパターンの形成方法について図８を参照して詳細に説明する。
上記第１実施形態では、バンク材３４に感光性樹脂からなる材料を使用し、直接バンク材３４を露光、現像して所定パターンの溝部を形成していた。これに対して、本実施形態においては、バンク材３４に感光性材料を含有しない材料を使用している点において異なる。なお、その他のバンク構造及びパターンの形成方法の基本構成は、上記第１実施形態と同様であり、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
図８（ａ）〜（ｅ）は、図３のＡ−Ａ‘線に沿ったバンク構造体を有するパターンの形成方法を工程順に示した断面図である。
まず、図８（ａ）に示すように、スピンコート法により、基板４８の全面にバンク材３４を塗布する。次に、基板４８の全面に塗布したバンク材３４の表面を、ＣＦ４、ＳＦ５、ＣＨＦ３等のフッ素含有ガスを処理ガスとしたプラズマ処理し、バンク材３４の表面を撥液性にする。
次に、図８（ｂ）に示すように、上記撥液処理を施したバンク材３４上にフォトレジスト５８を塗布する。続けて、フォトリソグラフィー処理により、バンク材３４上に塗布したフォトレジスト５８を所定パターンにパターニングする。具体的には、フォトマスクにハーフトーンマスクを用いて、後述する第２溝部５６に対応する領域のフォトレジスト５８を露光、現像処理する。この結果、図８（ｃ）に示すように、露光、現像処理したフォトレジスト５８の第２溝部５６に対応する領域には、所定の厚みＨ４を有する溝部が形成される。
次に、図８（ｄ）に示すように、上記露光、現像処理したフォトレジスト５８をマスクとして、下層に形成されるバンク材３４をエッチングする。エッチング方法としては、ウエットエッチング、ドライエッチング等の各種エッチング方法を適用することが可能である。このフォトレジスト５８をマスクとしてエッチングすることによって、バンク３４に所定の膜厚Ｈ４の底上げ部５６ａを有する第２溝部５６を形成する。このように、本実施形態においては、第２溝部５６の底面に所定の厚みＨ４を有する底上げ部５６ａを形成することにより、第２溝部５６の底面を第１の底面よりも高く形成することができるようになっている。
次に、第２溝部５６が形成されたバンク形成時のレジスト（有機物）残渣を除去するために、基板４８に対して残渣処理を施す。
次に、図８（ｅ）に示すように、液滴吐出装置ＩＪにより、第１溝部５５に機能液Ｌを配置する（図示省略）。液滴吐出装置ＩＪによって第１溝部５５に配置された能液Ｌは、図８（ｅ）に示すように、毛細管現象により第２溝部５６に機能液Ｌが流入し、第２溝部５６に配線パターン４１を形成する。
以上の工程により、図８（ｅ）に示すように、第１溝部５５に配線パターン４０（図示省略）、第２溝部５６に配線パターン４１を形成する。
本実施形態によれば、上記第１実施形態と同様に、第２溝部５６の底面の高さが、第１溝部５５の底面の高さよりも高く設けられているため、１溝部５５に形成されるパターンと第２溝部５６に形成されるパターンとのパターンの厚さを合わせることができる。これにより、第２溝部５６に形成されるパターンと第１溝部５５に形成されるパターン及びバンクとの段差を回避することができ、パターンを含むバンク上に積層されるパターンの短絡、断線等を防止することができる。
<電気光学装置>
次に、上記バンク構造を有するパターン形成方法により形成した画素を備える本発明の電気光学装置の一例である液晶表示装置について説明する。
図９は、本発明にかかる液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図である。図１０は図９のＨ−Ｈ’線に沿う断面図である。図１１は、液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図で、なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
図９及び図１０において、本実施の形態の液晶表示装置（電気光学装置）１００は、対をなすＴＦＴアレイ基板１０と対向基板２０とが光硬化性の封止材であるシール材５２によって貼り合わされ、このシール材５２によって区画された領域内に液晶５０が封入、保持されている。シール材５２は、基板面内の領域において閉ざされた枠状に形成されてなり、液晶注入口を備えず、封止材にて封止された痕跡がない構成となっている。
シール材５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路２０１及び実装端子２０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通材２０６が配設されている。
なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape Automated Bonding）基板とＴＦＴアレイ基板１０の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置１００においては、使用する液晶５０の種類、すなわち、ＴＮ（Twisted Nematic）モード、Ｃ−ＴＮ法、ＶＡ方式、ＩＰＳ方式モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の後述する各画素電極に対向する領域に、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。
このような構造を有する液晶表示装置１００の画像表示領域においては、図１０に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素スイッチング用のＴＦＴ（スイッチング素子）３０が形成されており、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するデータ線６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次で供給してもよく、相隣接する複数のデータ線６ａ同士に対して、グループごとに供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加するように構成されている。
画素電極１９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２、…、Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極１９を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎは、図１０に示す対向基板２０の対向電極１２１との間で一定期間保持される。なお、保持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、画素電極１９と対向電極１２１との間に形成される液晶容量と並列に蓄積容量６０が付加されている。例えば、画素電極１９の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置１００を実現することができる。
図１２は、上記バンク構造及びパターン形成方法により形成した画素を備える有機ＥＬ装置の側断面図である。以下、図１２を参照しながら、有機ＥＬ装置の概略構成を説明する。
図１２において、有機ＥＬ装置４０１は、基板４１１、回路素子部４２１、画素電極４３１、バンク部４４１、発光素子４５１、陰極４６１（対向電極）、及び封止基板４７１から構成された有機ＥＬ素子４０２に、フレキシブル基板（図示略）の配線及び駆動ＩＣ（図示略）を接続したものである。回路素子部４２１は、アクティブ素子であるＴＦＴ６０が基板４１１上に形成され、複数の画素電極４３１が回路素子部４２１上に整列して構成されたものである。そして、ＴＦＴ６０を構成するゲート配線６１が、上述した実施形態の配線パターンの形成方法により形成されている。
各画素電極４３１間にはバンク部４４１が格子状に形成されており、バンク部４４１により生じた凹部開口４４４に、発光素子４５１が形成されている。なお、発光素子４５１は、赤色の発光をなす素子と緑色の発光をなす素子と青色の発光をなす素子とからなっており、これによって有機ＥＬ装置４０１は、フルカラー表示を実現するものとなっている。陰極４６１は、バンク部４４１及び発光素子４５１の上部全面に形成され、陰極４６１の上には封止用基板４７１が積層されている。
有機ＥＬ素子を含む有機ＥＬ装置４０１の製造プロセスは、バンク部４４１を形成するバンク部形成工程と、発光素子４５１を適切に形成するためのプラズマ処理工程と、発光素子４５１を形成する発光素子形成工程と、陰極４６１を形成する対向電極形成工程と、封止用基板４７１を陰極４６１上に積層して封止する封止工程とを備えている。
発光素子形成工程は、凹部開口４４４、すなわち画素電極４３１上に正孔注入層４５２及び発光層４５３を形成することにより発光素子４５１を形成するもので、正孔注入層形成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層４５２を形成するための液状体材料を各画素電極４３１上に吐出する第１吐出工程と、吐出された液状体材料を乾燥させて正孔注入層４５２を形成する第１乾燥工程とを有している。また、発光層形成工程は、発光層４５３を形成するための液状体材料を正孔注入層４５２の上に吐出する第２吐出工程と、吐出された液状体材料を乾燥させて発光層４５３を形成する第２乾燥工程とを有している。なお、発光層４５３は、前述したように赤、緑、青の３色に対応する材料によって３種類のものが形成されるようになっており、したがって前記の第２吐出工程は、３種類の材料をそれぞれに吐出するために３つの工程からなっている。
この発光素子形成工程において、正孔注入層形成工程における第１吐出工程と、発光層形成工程における第２吐出工程とで前記の液滴吐出装置ＩＪを用いることができる。
また、本発明に係るデバイス（電気光学装置）としては、上記の他に、ＰＤＰ（プラズマディスプレイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
<電子機器>
次に、本発明の電子機器の具体例について説明する。
図１３は、携帯電話の一例を示した斜視図である。図１３において、６００は携帯電話本体を示し、６０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図１３に示す電子機器は、上記実施形態のバンク構造を有するパターン形成方法により形成された液晶表示装置を備えたものであるので、高い品質や性能が得られる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
次に、本発明のバンク構造を有するパターン形成方法によって形成されるパターンを、アンテナ回路に適用した例について説明する。
図１４は、本実施形態例に係る非接触型カード媒体を示しており、非接触型カード媒体４００は、カード基体４０２とカードカバー４１８から成る筐体内に、半導体集積回路チップ４０８とアンテナ回路４１２を内蔵し、図示されない外部の送受信機と電磁波又は静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。
本実施形態では、上記アンテナ回路４１２が、本発明のパターン形成方法に基づいて形成されている。そのため、上記アンテナ回路４１２の微細化や細線化が図られ、高い品質や性能を得ることができる。
なお、上述した電子機器以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、第２溝部５６配置する機能液Ｌのバンク材に対する接触角が、第１溝部５５に配置する機能液Ｌのバンク材に対する接触角よりも小さくすることも好ましい。
図１は、本発明の液滴吐出装置の概略構成を示す斜視図である。 図２は、ピエゾ方式による液状体の吐出原理を説明するための図である。 図３の（ａ）は、バンク構造を模式的に示す平面図である。（ｂ）、（ｃ）は、（ａ）に示すバンク構造の断面図である。 図４の（ａ）〜（ｃ）は、配線パターンの形成工程を示す断面図である。 図５の（ａ）、（ｂ）は、配線パターンの形成方法を示す断面図である。 図６は、表示領域である１画素を模式的に示す平面図である。 図７は、１画素の形成工程を示す断面図である。 図８は、別の実施形態の配線パターンの形成工程を示す断面図である。 図９は、液晶表示装置を対向基板の側から見た平面図である。 図１０は、図９のＨ−Ｈ’線に沿う液晶表示装置の断面図である。 図１１は、液晶表示装置の等価回路図である。 図１２は、有機ＥＬ装置の部分拡大断面図である。 図１３は、本発明の電子機器の具体例を示す図である。 図１４は、非接触型カード媒体の分解斜視図である。
符号の説明
３４…バンク（隔壁）、 ３４ｂ…ソース・ドレイン電極用バンク、 ３４ｃ…画素電極用バンク、 ４０…配線パターン，ゲート配線（第１パターン）、 ４１…配線パターン，ゲート電極（第２パターン）、 ４２…ソース配線（第１パターン）、 ４３…ソース電極（第２パターン） ５５…第１溝部（第１凹部）、５６…第２溝部（第２凹部）
５５ａ…底上げ部、 Ｌ…機能液

Claims (14)

  1. 機能液により形成するパターンに対応した凹部が設けられた隔壁構造体であって、
    第１パターンに対応して前記隔壁に設けられた第１凹部と、
    前記第１パターンに接続され、かつ、前記第１パターンよりも幅が狭い第２パターンに対応して前記隔壁に設けられた第２凹部と、を含み、
    前記第２凹部の底面の少なくとも一部の高さが、前記第１凹部の底面の高さよりも高く設けられていることを特徴とする隔壁構造体。
  2. 前記隔壁が、感光性材料を含有することを特徴とする請求項１に記載の隔壁構造体。
  3. 前記隔壁が、親液性の材料を含有することを特徴とする請求項１又は請求項２に記載の隔壁構造体。
  4. 前記第２凹部に配置する機能液の前記第２凹部底面に対する接触角が、前記第１凹部に
    配置する機能液の前記第１凹部底面に対する接触角以下であることを特徴とする請求項１
    に記載の隔壁構造体。
  5. 基板上に複数のパターンに対応した凹部を有する隔壁構造体を形成する方法であって、
    前記基板上に隔壁材を塗布する工程と、
    第１パターンに対応した第１凹部を有するとともに、前記第１パターンに接続され、かつ、前記第１パターンよりも狭い第２パターンに対応した第２凹部を有する隔壁を形成する工程と、を有し、
    前記隔壁形成工程において、第２凹部の底面の高さを、前記第１凹部の底面の高さよりも高く形成することを特徴とする隔壁構造体の形成方法。
  6. 基板上に複数のパターンに対応した凹部を有する隔壁構造体を形成する方法であって、
    前記基板上に隔壁材を塗布する工程と、
    前記隔壁上にレジストを塗布する工程と、
    前記レジストを所定形状にパターニングする工程と、
    前記レジストをマスクとして前記隔壁を所定パターンにエッチングすることにより、第１パターンに対応した第１凹部を有する隔壁とともに、前記第１パターンと接続し、かつ、前記第１パターンよりも狭い第２パターンに対応した第２凹部を有する隔壁を形成する工程と、を有し、
    前記隔壁形成工程において、前記第２凹部の底面の高さを、前記第１凹部の底面の高さよりも高く形成することを特徴とする隔壁構造体の形成方法。
  7. 前記基板上に塗布された前記隔壁材上を撥液処理することを特徴とする請求項５又は請求項６に記載の隔壁構造体の形成方法。
  8. 前記第２凹部をハーフトーン露光により形成することを特徴とする請求項５乃至７のいずれか１項に記載の隔壁構造体の形成方法。
  9. 前記第１凹部の前記第１パターン形成側の表面を撥液処理し、前記第２凹部の前記第２パターン形成側の表面を親液処理することを特徴とする請求項５乃至８のいずれか１項に記載の隔壁構造体の形成方法。
  10. 前記請求項１乃至４のいずれか１項に記載の隔壁構造体と、前記隔壁構造体の第１凹部及び第２凹部の内部に配置されたパターンと、を備えるデバイス。
  11. 前記第１パターンがゲート配線であり、前記第２パターンがゲート電極であることを特
    徴とするデバイス。
  12. 前記第１パターンがソース配線であり、前記第２パターンがソース電極であることを特
    徴とするデバイス。
  13. 前記請求項１２に記載のデバイスを備える電気光学装置。
  14. 請求項１３に記載の電気光学装置を備える電子機器。
JP2004288695A 2004-09-30 2004-09-30 パターンの形成方法 Expired - Fee Related JP4096933B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004288695A JP4096933B2 (ja) 2004-09-30 2004-09-30 パターンの形成方法
US11/213,864 US7335991B2 (en) 2004-09-30 2005-08-30 Pattern forming structure, pattern forming method, device, electro-optical device, and electronic apparatus
KR1020050084513A KR100726271B1 (ko) 2004-09-30 2005-09-12 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
EP05020093A EP1643300A1 (en) 2004-09-30 2005-09-15 Barrier structure for forming a conductive pattern by ink jet printing
CNB2005101068290A CN100521875C (zh) 2004-09-30 2005-09-23 图案形成结构及形成方法、器件及电光学装置、电子仪器
TW094133783A TWI297096B (en) 2004-09-30 2005-09-28 Pattern forming structure, pattern forming method, device, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004288695A JP4096933B2 (ja) 2004-09-30 2004-09-30 パターンの形成方法

Publications (2)

Publication Number Publication Date
JP2006108147A true JP2006108147A (ja) 2006-04-20
JP4096933B2 JP4096933B2 (ja) 2008-06-04

Family

ID=35427540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004288695A Expired - Fee Related JP4096933B2 (ja) 2004-09-30 2004-09-30 パターンの形成方法

Country Status (6)

Country Link
US (1) US7335991B2 (ja)
EP (1) EP1643300A1 (ja)
JP (1) JP4096933B2 (ja)
KR (1) KR100726271B1 (ja)
CN (1) CN100521875C (ja)
TW (1) TWI297096B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319230A (ja) * 2005-05-16 2006-11-24 Seiko Epson Corp バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
JP2008058456A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法
JP2008152236A (ja) * 2006-11-22 2008-07-03 Mitsubishi Electric Corp アレイ基板、表示装置、及びその製造方法
JP2008227141A (ja) * 2007-03-13 2008-09-25 Konica Minolta Holdings Inc 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法
US9645457B2 (en) 2006-11-22 2017-05-09 Mitsubishi Electric Corporation Array substrate, display device, and method for manufacturing the array substrate

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4200981B2 (ja) * 2005-05-16 2008-12-24 セイコーエプソン株式会社 バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
GB0717055D0 (en) * 2007-09-01 2007-10-17 Eastman Kodak Co An electronic device
JP2011155035A (ja) * 2010-01-26 2011-08-11 Seiko Epson Corp 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
TWI404474B (zh) * 2010-02-06 2013-08-01 li li Fan Arrangement Method and Structure of Bridge Electrode
KR101274719B1 (ko) 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
WO2015111731A1 (ja) * 2014-01-24 2015-07-30 コニカミノルタ株式会社 パターン形成方法、透明導電膜付き基材、デバイス及び電子機器
JP6481994B2 (ja) * 2014-10-23 2019-03-13 東京エレクトロン株式会社 画素電極のパターン形成方法および形成システム
CN105552077B (zh) * 2016-02-16 2019-05-03 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、触摸显示面板
WO2018168627A1 (ja) * 2017-03-14 2018-09-20 パナソニックＩｐマネジメント株式会社 タッチセンサ
KR102268603B1 (ko) * 2019-07-10 2021-06-22 세메스 주식회사 기판, 디스플레이 패널 및 기판 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228181B2 (ja) * 1997-05-12 2001-11-12 ヤマハ株式会社 平坦配線形成法
JP4003273B2 (ja) 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
US6541861B2 (en) * 2000-06-30 2003-04-01 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method including forming step of SOI structure and semiconductor device having SOI structure
JP4511058B2 (ja) * 2001-02-06 2010-07-28 シャープ株式会社 液晶表示装置及び液晶配向方法
JP2003195329A (ja) 2001-12-27 2003-07-09 Sharp Corp 表示装置およびその製造方法
JP3787839B2 (ja) * 2002-04-22 2006-06-21 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP4170049B2 (ja) * 2002-08-30 2008-10-22 シャープ株式会社 パターン形成基材およびパターン形成方法
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3823981B2 (ja) 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP3788467B2 (ja) 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
KR100568790B1 (ko) * 2003-12-30 2006-04-07 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 및 그 형성 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319230A (ja) * 2005-05-16 2006-11-24 Seiko Epson Corp バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
JP4507978B2 (ja) * 2005-05-16 2010-07-21 セイコーエプソン株式会社 膜パターンの形成方法
JP2008058456A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法
JP2008152236A (ja) * 2006-11-22 2008-07-03 Mitsubishi Electric Corp アレイ基板、表示装置、及びその製造方法
US9645457B2 (en) 2006-11-22 2017-05-09 Mitsubishi Electric Corporation Array substrate, display device, and method for manufacturing the array substrate
JP2008227141A (ja) * 2007-03-13 2008-09-25 Konica Minolta Holdings Inc 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
TW200627035A (en) 2006-08-01
CN1770958A (zh) 2006-05-10
JP4096933B2 (ja) 2008-06-04
TWI297096B (en) 2008-05-21
KR100726271B1 (ko) 2007-06-11
US7335991B2 (en) 2008-02-26
KR20060051192A (ko) 2006-05-19
EP1643300A1 (en) 2006-04-05
CN100521875C (zh) 2009-07-29
US20060071984A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
JP3922280B2 (ja) 配線パターンの形成方法及びデバイスの製造方法
JP4507978B2 (ja) 膜パターンの形成方法
JP4200981B2 (ja) バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
JP2007053333A (ja) 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
US7667232B2 (en) Bank structure, method of forming bank structure, device, electro-optical device and electronic apparatus
JP2007027589A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4042798B2 (ja) 配線パターンの形成方法及びデバイスの製造方法
KR100797593B1 (ko) 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기
JP4075929B2 (ja) パターン形成方法
JP4042625B2 (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP2004356321A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2006269884A (ja) 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機ｅｌデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2004305989A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2007027588A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP2007242911A (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置及び電子機器
JP2007288203A (ja) 薄膜トランジスタ
JP2007103759A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器
JP2007103760A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20070507

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071219

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080303

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130321

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140321

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees