JP2006106757A - 半導体素子製造用マスク及びその製造方法 - Google Patents

半導体素子製造用マスク及びその製造方法 Download PDF

Info

Publication number
JP2006106757A
JP2006106757A JP2005292872A JP2005292872A JP2006106757A JP 2006106757 A JP2006106757 A JP 2006106757A JP 2005292872 A JP2005292872 A JP 2005292872A JP 2005292872 A JP2005292872 A JP 2005292872A JP 2006106757 A JP2006106757 A JP 2006106757A
Authority
JP
Japan
Prior art keywords
pattern
region
exposure
area
halftone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005292872A
Other languages
English (en)
Other versions
JP4786990B2 (ja
Inventor
Doo-Youl Lee
斗烈 李
Sekikan Go
錫煥 呉
Gi-Sung Yeo
起成 呂
Sanggyun Woo
相均 禹
Shuku Ri
淑 李
Joo-On Park
柱▲温▼ 朴
Sung-Gon Jung
成坤 丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006106757A publication Critical patent/JP2006106757A/ja
Application granted granted Critical
Publication of JP4786990B2 publication Critical patent/JP4786990B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】半導体素子製造用マスク及びその製造方法を提供する。
【解決手段】このマスクセットは、第1ハーフトーンパターンが形成されて前記第1パターン領域を画定する第1露光領域を含む第1マスクレイヤと、バイナリパターン及び第2ハーフトーンパターンが形成されて前記第2パターン領域を画定する第2露光領域を含む第2マスクレイヤを含む。バイナリパターンとハーフトーンパターンで構成された第2マスクレイヤを使用することで、第1マスクレイヤを使用して1次露光した後、ハーフトーン膜と遮光膜の誤整列及びレジストレーションによって誘発される1次露光の異常露光を2次露光で補正することができる。
【選択図】図5

Description

本発明は半導体素子製造用マスク及びその製造方法に係り、さらに具体的には基板にパターンを転写する二重露光に使われるマスクセット及びその製造方法に関する。
デザインルールが減少してレイアウト上に多様な形態のパターンが配置されることによって工程マージンを極大化することができる露光技術が要求される。一般的に半導体素子、特にメモリ素子は周期的に繰り返されるパターンが配置されるセルアレイ領域と多様な形態のパターンが配置される周辺回路領域で構成される。素子の高集積化のために最小デザインルールはセルアレイ領域によって決められる。したがって、セルアレイ領域で解像度(resolution)、焦点深度(DOF; depth of focus)、露光許容値(EL;exposure latitude)の工程マージンを確保することが重要である。パターンの線幅が縮小されることによって最小分解能(minimum resolution)を確保するために異軸光学系(OAI; off−axis illumination)が導入された。OAI光学系は解像度及び焦点深度などが優れており、ピッチの小さいパターン形成が可能であるが、パターンの大きさ、形状及び方向については露光条件において欠点を有するので、多様なパターンを転写するのには円形アパーチュア(annular aperture)を使用する一般の光学系(conventional illumination)が適する。どのような光学系を使っても特定パターンは最適の露光条件で形成されるが、パターンの形態及びジオメトリー(geometry)に応じて相対的に脆弱なパターン形成領域が発生する。このような露光限界を克服するために特定パターン領域に対して優れた露光条件で1次露光した後、前記1次露光条件に対して相対的に脆弱なパターン領域に対して優れた露光条件で2次露光する二重露光工程が使用される。
図1はピッチが異なるパターン領域を有する典型的な半導体素子の一部分を示す平面図である。
図1に示したように、一般的に半導体素子はパターンのピッチが互いに異なるように配置されたパターン領域を含む。メモリ素子のセルアレイ領域と周辺回路領域がそれである。一般的にデータ貯蔵容量を高めるためにセルアレイ領域には最小線幅のメモリセルが周期的に繰り返され、周辺回路領域は相対的にピッチが大きいパターンが配置される。図1に示したように、半導体素子は第1ピッチP1で形成された第1パターン34aと前記第1ピッチP1より大きい第2ピッチP2で形成された第2パターン34bを含むことができる。二重露光工程は半導体素子を領域に区分して各領域に対して最適の露光条件を適用して優れたパターンを形成することができる。1次露光で第1パターンが形成される領域16がオープンされて、第1パターン34aを露光し、2次露光で第2パターンが形成される領域26がオープンされて、第2パターン34bを露光する。
図2A及び2Bは従来の二重露光マスクセットを示す平面図である。
図2A及び図2Bは各々第1パターン34a及び第2パターン34bを形成するための第1及び第2マスクレイヤ10、20である。図示したように、第1パターン34aを形成するための第1マスクレイヤ10の第2パターン34bが形成される第1スクリーン領域13は遮光膜12で覆われ、第1遮光パターン14が露光領域11にレイアウトされている。また、第2パターン34bを形成するための第2マスクレイヤ20は第1マスクレイヤ10と反対に第1パターン34aが形成される第2スクリーン領域17は遮光膜22で覆われ、第2パターン24が第2露光領域15にレイアウトされている。したがって、第1マスクレイヤ10及び第2マスクレイヤ20を利用して二重露光を実施することで、基板上に第1パターン及び第2パターンを形成することができる。1次露光及び2次露光の誤整列を考慮して第1マスクレイヤ10と第2マスクレイヤ20はオーバーラップされた露光領域を有するように製作されることが一般的である。したがって、前記オーバーラップされた領域は二重露光を考慮してOPC(Optical Proximity Correction)を実施して所望するパターンを形成する。しかし、高いコントラストを有するハーフトーンマスクは露光境界で誤整列またはレジストレーションによって前記オーバーラップされた領域でパターン不良を引き起こすことがある。
図3A及び図3Bは第1マスクレイヤで発生することがあるパターン不良類型を示し、図3B及び3Cは第2マスクレイヤで発生することがあるパターン不良類型を示す図である。
誤整列またはレジストレーションが発生する場合、図3A及び3Cに示したように、露光領域の境界でハーフトーンパターン14が遮光膜12の外部に露出するか、図3B及び図3Cに示したように、遮光膜12の一部が露光領域まで伸張されてハーフトーンパターン14を覆うことがある。第1マスクレイヤ10と第2マスクレイヤ20はオーバーラップされた領域の二重露光を考慮してOPCになり、前記露光境界領域のパターン不良F1、F2、F3、F4はオーバーラップされた領域の二重露光を邪魔するか、所望しない二重露光を誘発して基板上に形成されるパターンの不良を起こすことがある。
本発明の課題は、特定パターンに対して優れた露光条件を使用して1次露光した後、1次露光に対して相対的に脆弱なパターンに対して優れた露光条件で2次露光する二重露光工程で1次露光と2次露光の境界領域のパターン不良を抑制することができるマスクセット及びその製造方法を提供することにある。
上述の課題を達成するために本発明は、第1パターン領域と第2パターン領域に区分されたパターンを画定するマスクセット及びその製造方法を提供する。このマスクセットは第1ハーフトーンパターンが形成されて前記第1パターン領域を画定する第1露光領域を含む第1マスクレイヤと、バイナリパターン及び第2ハーフトーンパターンが形成されて前記第2パターン領域を画定する第2露光領域を含む第2マスクレイヤとを含む。
具体的に、前記第1ハーフトーンパターンは第1ピッチを有し、前記バイナリパターン及び前記第2ハーフトーンパターンは前記第1ピッチより大きい第2ピッチを有する。前記バイナリパターンは前記第1パターン領域に隣接した第2パターン領域を画定し、前記第1ハーフトーンパターンで形成されるパターンと連結されたパターンを画定することができる。前記第1露光領域と前記第2露光領域の一部分がオーバーラップされ、前記バイナリパターンはオーバーラップされた領域から伸張されて前記オーバーラップされた領域に隣接する第2パターン領域を画定することができる。
本発明の一実施形態で、第1マスクレイヤは第1パターン領域を画定する第1ハーフトーンパターンが形成された第1露光領域と、前記第2パターン領域を覆う遮光膜が形成された第1スクリーン領域に区分され、第2マスクレイヤは、第2パターン領域を画定する第2ハーフトーンパターンが形成された第2露光領域と、前記第1パターン領域を覆う遮光膜が形成された第2スクリーン領域に区分される。前記第2マスクレイヤの第2スクリーン領域から伸張された遮光膜が前記第2ハーフトーンパターンの一部分を覆う。
前記第1露光領域と前記第2露光領域は所定の幅だけオーバーラップされることができ、前記第2ハーフトーンパターンを覆う遮光膜は前記第1露光領域と前記第2露光領域がオーバーラップされた領域より広い領域まで伸張されることができる。前記第1ハーフトーンパターンは周期的に繰り返されるパターンを画定し、前記第2ハーフトーンパターンは不規則パターンを画定することができる。例えば、前記第1露光領域は半導体素子のセルアレイを画定し、前記第2露光領域は周辺回路を画定することができる。
本発明によるマスクセットの製造方法は、ハーフトーン膜及び遮光膜が積層された一対のマスク基板を準備する段階を含む。前記ハーフトーン膜及び前記遮光膜をパターニングして第1パターン領域が画定された第1露光領域と第2パターン領域を覆う第1スクリーン領域に区分された第1マスクレイヤを形成し、第2パターン領域が画定された第2露光領域と第1パターン領域を覆う第2スクリーン領域に区分された第2マスクレイヤを形成する。前記第1露光領域の遮光膜と前記第2露光領域の遮光膜の一部分とを除去して、前記第1露光領域に第1ハーフトーンパターンを形成し、前記第2露光領域に前記第2スクリーン領域から伸張された遮光膜で一部分が覆われた第2ハーフトーンパターンを形成する。
具体的に、前記第1マスクレイヤと前記第2マスクレイヤは第1露光領域と前記第2露光領域の一部分が互いにオーバーラップされることができ、前記第2ハーフトーンパターンを覆う遮光膜は前記第1露光領域と前記第2露光領域のオーバーラップされた領域より広い領域まで伸張される。前記第1パターン領域は第1ピッチのパターンが形成される領域であり、前記第2パターン領域は前記第1ピッチより大きい第2ピッチのパターンが形成される領域であることを特徴とする。例えば、前記第1パターン領域はメモリ素子のセルアレイ領域でありうる。前記第2パターン領域はメモリ素子の周辺回路領域でありうる。
本発明はハーフトーンパターンを含む第1マスクレイヤを使用して1次露光した後、バイナリパターンとハーフトーンパターンとをともに含む第2マスクレイヤを使用することで、ハーフトーン膜と遮光膜の誤整列及びレジストレーションによって誘発される1次露光の異常露光を2次露光で補正することができる。
したがって、本発明はデザインルールの減少とレイアウトの多様性を克服して露光工程の工程マージンを極大化することができる。
以下、添付の図を参照して本発明の望ましい実施形態を詳細に説明する。しかし、本発明はここで説明される実施形態に限定されず、他の形態に具体化されることもできる。むしろ、ここで紹介される実施形態は開示された内容が徹底して完全になるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図において、層及び領域の厚さは明確性のために誇張されたものである。また、層が他の層または基板“上”にあると言及される場合に、それは他の層または基板上に直接形成されることができるもの、またはそれらの間に第3の層が介在されることもできるものである。明細書の全体にわたって同一の参照番号に表示された部分は同一の構成要素を示す。
図4A及び図4Bは本発明の望ましい実施形態による二重露光マスクセットを示す図である。
図4Aは1次露光に使用される第1マスクレイヤ30であり、図4Bは2次露光に使用される第2マスクレイヤ40である。第1マスクレイヤ30は第1パターン領域を画定する第1露光領域56と第2パターン領域の露光を阻む第1スクリーン領域とを含み、第2マスクレイヤ40は第2パターン領域を画定する第2露光領域66と第1パターン領域56を覆う第2スクリーン領域とを含む。前記第2マスクレイヤ40で前記第1露光領域56は遮光膜62で覆われて第2スクリーン領域になり、前記第1マスクレイヤ30で前記第2露光領域66は遮光膜52で覆われて前記第1スクリーン領域になる。第1マスクレイヤ30と第2マスクレイヤ40の誤整列マージンを確保するために前記第1露光領域56と前記第2露光領域66は幅Wmだけオーバーラップされるようにデザインすることができる。したがって、前記第1スクリーン領域は前記第2露光領域66から前記オーバーラップされた領域69を引いた領域になり、前記第2スクリーン領域は前記第1露光領域56から前記オーバーラップされた領域69を引いた領域になるであろう。この際、前記オーバーラップされる領域69は1次露光工程と2次露光工程の誤整列に影響を受ける位置に形成することができる。したがって、1次露光及び2次露光によって連結されるパターンを含む境界領域はオーバーラップされるようにデザインし、1次露光及び2次露光によってパターンが形成されないか、連結されるパターンを含まない境界領域はオーバーラップを考慮しなくても良い。前記オーバーラップされた領域は二重露光されるので、これを考慮してOPCすることができる。
前記第1マスクレイヤ30の第1露光領域56には第1ハーフトーンパターン54が形成され、前記第2マスクレイヤ40の第2露光領域66にはバイナリパターン67及び第2ハーフトーンパターン64が形成される。前記バイナリパターン67は前記オーバーラップされた領域に隣接するバイナリ領域68に形成される。前記バイナリパターン67は前記第2ハーフトーンパターン64上に前記第2スクリーン領域から遮光膜62が伸張されて形成される。したがって、前記バイナリパターン67は前記重畳された領域と前記バイナリ領域に形成されて第1パターン領域に隣接する第2パターン領域を画定する。図示したように、前記バイナリパターン67は前記第2露光領域66と前記第2スクリーン領域との境界領域、すなわち前記第1露光領域56と前記第2露光領域66のオーバーラップされた領域より広い領域まで伸張されて形成される。また、前記バイナリパターン67は前記第1ハーフトーンパターン54によって画定されるパターンと連結されるパターンを画定する。
前記バイナリパターン67と前記第2ハーフトーンパターン64との境界は、第1露光領域56と第2露光領域66がオーバーラップされた領域を脱して位置する。したがって、第2ハーフトーンパターン64と遮光膜62の誤整列やレジストレーションが発生しても従来のように二重露光によるパターン不良を起こさない。前記第1マスクレイヤ30のオーバーラップされた領域で遮光膜とハーフトーン膜の誤整列またはレジストレーションが発生しても、第2マスクレイヤ40のオーバーラップされた領域には誤整列またはレジストレーションが発生しないので、1次露光で発生したパターン不良は2次露光で補正されることができる。
前記バイナリパターン67と前記第2ハーフトーンパターン64との境界で線幅が不連続的なパターンが基板上に形成されることもある。しかし、第2パターン領域は工程マージンが高くて不連続パターンによる素子の特性劣化はそれほど考慮しなくても良い。また、バイナリパターン67とハーフトーンパターン64との境界部分にOPCを適用することで不連続パターン形成問題を解決することができる。
前記第1マスクレイヤ30はメモリ素子のセルアレイを画定することができ、前記第2マスクレイヤ40はメモリ素子の周辺回路領域を画定することができる。
図5は図4A及び図4Bの二重露光マスクセットを使用して形成されたレジストパターンを示す図である。
図5を参照すると、図4A及び図4Bに示したような二重露光マスクセットを利用して半導体基板にピッチによるレジストパターンを形成することができる。1次露光工程で第1露光領域56を通じて第1パターン領域が露光され、2次露光工程で第2露光領域66を通じて第2パターン領域が露光される。前記第1露光領域56と前記第2露光領域66のオーバーラップされた領域は二重露光されてパターンが形成される。二重露光の以後の現像工程を実施すれば、1次露光された第1レジストパターン74aと2次露光された第2レジストパターン74bが形成され、前記オーバーラップされた領域で二重露光されて第1レジストパターン74a及び第2レジストパターン74bの連結部位が形成される。前記第1レジストパターン74aは第1ピッチP1で配置され、前記第2レジストパターン74bは前記第1ピッチP1より大きい第2ピッチP2で配置される。
図6A及び図7Aは本発明の望ましい実施形態による二重露光マスクを構成する第1マスクレイヤの製造方法を説明するための平面図であり、図6B及び図7Bは各々図6A及び図7AのI−I'に沿って切断した断面図である。
図6A及び図6Bを参照すると、透明基板50上に積層されたハーフトーン膜54及び遮光膜52をパターニングして、ハーフトーン膜54と遮光膜52が積層された遮光パターン52pが形成された第1露光領域56と、ハーフトーン膜54と遮光膜52で覆われた第1スクリーン領域を形成する。
図7A及び7Bを参照すると、前記第1露光領域56の遮光膜52を除去して第1ハーフトーンパターン54pを形成する。その結果、第1ハーフトーンパターン54pが形成された第1露光領域56と遮光膜52で覆われた第1スクリーン領域で構成された第1マスクレイヤが完成する。
図8A及び図9Aは本発明の望ましい実施形態による二重露光マスクを構成する第2マスクレイヤの製造方法を説明するための平面図であり、図8B及び図9Bは各々図8A及び図9AのII−II'に沿って切断した断面図である。
図8A及び図8Bを参照すると、透明基板60上に積層されたハーフトーン膜64及び遮光膜62をパターニングして、ハーフトーン膜64と遮光膜62が積層された遮光パターン62pが形成された第2露光領域66と、ハーフトーン膜64と遮光膜62で覆われた第2スクリーン領域を形成する。
図9A及び図9Bを参照すると、前記第2露光領域66の遮光膜62の一部分を除去して第2ハーフトーンパターン64pを形成する。この際、前記第2スクリーン領域66と境界部分68の遮光パターンを構成する遮光膜を除いた第2露光領域66の遮光膜を除去することで、第2スクリーン領域に隣接して前記遮光膜62が伸張されたバイナリパターン67を形成することができる。結果的に、第2ハーフトーンパターン64pと、バイナリパターン67が形成された第2露光領域66と遮光膜62で覆われた第2スクリーン領域で構成された第2マスクレイヤが完成する。
図示したように、第1露光領域56と第2露光領域66は幅Wmだけ重畳されるように形成することができる。この場合、前記第1スクリーン領域は前記第2露光領域66から前記第1露光領域56と前記第2露光領域66のオーバーラップされた領域を引いた領域になり、前記第2スクリーン領域は前記第1露光領域56から前記第1露光領域56と前記第2露光領域66のオーバーラップされた領域を引いた領域になる。前記バイナリパターン67は前記第1露光領域56と第2露光領域66のオーバーラップされた領域より幅Wsだけもっと広い領域まで伸張されてバイナリ領域67を形成する。
図10A乃至図10Cは本発明の望ましい実施形態によるマスクを利用したフォトリソグラフィエッチング方法を説明するための工程図である。
図10Aを参照すると、半導体基板上にフォトレジスト膜74を形成し、前記第1マスクレイヤ30を使用して1次露光工程を実施する。図面で斜線で表示された部分が露光されない領域である。その結果、第1露光領域に対応される領域に第1ハーフトーンパターンに対応されるパターン74aが転写される。第1マスクレイヤ30はハーフトーン膜と遮光膜の誤整列が発生することがあり、これによって、第1スクリーン領域の境界に該当するフォトレジスト膜に異常露光(abnormal exposure;76)が発生することもある。
図10Bを参照すると、前記1次露光の後、前記第2マスクレイヤ40を使用して2次露光を実施する。図面でR2領域は第2マスクレイヤ40によって露光されない領域である。第2マスクレイヤ40によって前記第1ハーフトーンパターンのフォトレジストに転写された部分の一部が露光され、同時に異常露光部分76も露光される。前記第2マスクレイヤ40は第2スクリーン領域の境界がバイナリマスクであるので、前記第1マスクレイヤ30のような異常露光部分を形成しない。
図10Cを参照すると、前記第2マスクレイヤ40を使用して2次露光を実施して第2露光領域に対応される領域にバイナリパターンと第2ハーフトーンパターンが転写される。1次露光及び2次露光が完了した後に前記フォトレジスト74を現像して第1フォトレジストパターン74a及び第2フォトレジストパターン74bを形成する。
本発明は二重露光マスクセットを使用して1次露光及び2次露光が完了した後に、フォトレジストを現像することで、第1ピッチのフォトレジストパターンと第2ピッチのフォトレジストパターンが形成される。1次露光では微細パターン形成に有利なハーフトーンマスクを使用することができ、2次露光では露光領域とスクリーン領域の境界で異常露光されることを防止するためにバイナリマスクがフェッチされたハーフトーンマスクを使用することができる。また、1次露光と2次露光で形成するためのパターンに対して優れた露光条件を適用することでパターン依存効果を抑制することができる。
本発明は二枚のマスクレイヤを使用することだけでなく、パターン形状に応じて多数のマスクレイヤを使用することもできる。この際にも、露光及び現像工程を数回繰り返さなく、多数回の露光工程を実施した後に現像工程が実施されるので、繰り返される現像工程によるフォトレジストの変質を防止することができる。
ピッチが異なるパターン領域を有する典型的な半導体素子の一部分を示す平面図である。 従来の二重露光マスクセットを示す平面図である。 従来の二重露光マスクセットを示す平面図である。 従来の二重露光マスクセットで起こるパターン不良の類型を示す図である。 従来の二重露光マスクセットで起こるパターン不良の類型を示す図である。 従来の二重露光マスクセットで起こるターン不良の類型を示す図である。 従来の二重露光マスクセットで起こるパターン不良の類型を示す図である。 本発明の望ましい実施形態による二重露光マスクセットを示す図である。 本発明の望ましい実施形態による二重露光マスクセットを示す図である。 図4Aおよび図4Bの二重露光マスクセットを使用して形成されたレジストパターンを示す図である。 本発明の望ましい実施形態による二重露光マスクを構成する第1マスクの製造方法を説明するための平面図である。 図6AのI−I'に沿って切断した断面図である。 本発明の望ましい実施形態による二重露光マスクを構成する第1マスクの製造方法を説明するための平面図である。 図7AのI−I'に沿って切断した断面図である。 本発明の望ましい実施形態による二重露光マスクを構成する第2マスクの製造方法を説明するための平面図である。 図8AのII−II'に沿って切断した断面図である。 本発明の望ましい実施形態による二重露光マスクを構成する第2マスクの製造方法を説明するための平面図である。 図9AのII−II'に沿って切断した断面図である。 本発明の望ましい実施形態によるマスクを利用したフォトリソグラフィエッチング方法を説明するための工程図である。 本発明の望ましい実施形態によるマスクを利用したフォトリソグラフィエッチング方法を説明するための工程図である。 本発明の望ましい実施形態によるマスクを利用したフォトリソグラフィエッチング方法を説明するための工程図である。
符号の説明
30 第1マスクレイヤ
40 第2マスクレイヤ
54 第1ハーフトーンパターン
56 第1パターン領域
64 第2ハーフトーンパターン
66 第2パターン領域
67 バイナリパターン

Claims (22)

  1. 第1パターン領域と第2パターン領域とを画定するためのマスクセットにおいて、
    第1遮光領域と、第1ハーフトーンパターンが形成されて第1パターン領域を画定する第1露光領域と、を含む第1マスクレイヤと、
    バイナリパターン及び第2ハーフトーンパターンが形成されて前記第2パターン領域を画定する第2露光領域を含む第2マスクレイヤと、を含むことを特徴とするマスクセット。
  2. 前記第1ハーフトーンパターンは第1ピッチを有し、
    前記第2ハーフトーンパターンは前記第1ピッチより大きい第2ピッチを有することを特徴とする請求項1に記載のマスクセット。
  3. 前記バイナリパターンは前記第1パターン領域に隣接した第2パターン領域を画定することを特徴とする請求項1に記載のマスクセット。
  4. 前記バイナリパターンは前記第1ハーフトーンパターンと連結されるパターンを画定することを特徴とする請求項3に記載のマスクセット。
  5. 前記第1露光領域と前記第2露光領域の一部分がオーバーラップされることを特徴とする請求項1に記載のマスクセット。
  6. 前記バイナリパターンは、第1露光領域にオーバーラップされた第2露光領域部分と、前記第1露光領域にオーバーラップされた第2露光領域部分に隣接した第2露光領域の第2パターン領域とを画定することを特徴とする請求項5に記載のマスクセット。
  7. 第1ピッチのパターンが形成された第1パターン領域と、第2ピッチのパターンが形成された第2パターン領域と、を画定するマスクセットにおいて、
    前記第1パターン領域を画定する第1ハーフトーンパターンが形成された第1露光領域と、少なくとも第2パターン領域の一部分を覆う第1遮光膜が形成された第1スクリーン領域に区分された第1マスクレイヤと、
    前記第2パターン領域を画定する第2ハーフトーンパターンが形成された第2露光領域と、少なくとも前記第1パターン領域の一部を覆う第2遮光膜が形成された第2スクリーン領域とを含み、前記第2遮光膜が前記第2スクリーン領域から伸張されて前記第2ハーフトーンパターンの一部分を覆う第2マスクレイヤと、を含むことを特徴とする半導体素子用マスクセット。
  8. 前記第1露光領域と前記第2露光領域は所定幅だけオーバーラップされてオーバーラップ領域を画定することを特徴とする請求項7に記載の半導体素子用マスクセット。
  9. 前記オーバーラップ領域は所定幅より小さいことを特徴とする請求項8に記載の半導体素子用マスクセット。
  10. 前記第2ハーフトーンパターンが前記第2遮光膜で覆われた部分は前記オーバーラップ領域の広さの少なくとも2倍であることを特徴とする請求項8に記載のマスクセット。
  11. 前記第2ピッチは前記第1ピッチより大きいことを特徴とする請求項8に記載のマスクセット。
  12. 前記第1ハーフトーンパターンは周期的に繰り返されるパターンを画定し、前記第2ハーフトーンパターンは不規則なパターンを画定することを特徴とする請求項8に記載のマスクセット。
  13. 半導体記憶装置の製造でセルアレイ領域と周辺回路領域とを画定するマスクセットにおいて、
    セルアレイ領域を画定する第1ハーフトーンパターンと、周辺回路領域を覆う第1遮光膜と、を含む第1マスクレイヤと、
    周辺回路領域を画定する第2ハーフトーンパターンと、セルアレイ領域及び前記第2ハーフトーンパターンの一部分を覆う遮光膜とを含む第2マスクレイヤと、を含むことを特徴とするマスクセット。
  14. 前記第1ハーフトーンパターンは第1露光領域に位置し、前記第2ハーフトーンパターンは第2露光領域に位置し、第1露光領域と第2露光領域はオーバーラップされてオーバーラップ領域を画定することを特徴とする請求項13に記載のマスクセット。
  15. 前記第2ハーフトーンパターンが前記第2遮光膜で覆われた部分は前記オーバーラップ領域の広さの少なくとも2倍であることを特徴とする請求項14に記載のマスクセット。
  16. 前記第1ハーフトーンマスクの所定領域は、前記オーバーラップ領域であって前記第2ハーフトーンパターンとオーバーラップされない領域であることを特徴とする請求項14に記載のマスクセット。
  17. 前記第1露光領域は前記セルアレイ領域に隣接した周辺回路領域の一部まで伸張されたことを特徴とする請求項14に記載のマスクセット。
  18. 前記第1ハーフトーンパターンは周期的に繰り返されたパターンを画定し、前記第2ハーフトーンパターンは不規則なパターンを画定することを特徴とする請求項13に記載のマスクセット。
  19. 第1パターン領域と第2パターン領域で構成されたパターンを画定するマスクセットの製造方法において、
    第1マスク基板に第1ハーフトーン膜を形成する段階と、
    前記第1ハーフトーン膜上に第1遮光膜を形成する段階と、
    前記第1ハーフトーン膜及び前記第1遮光膜をパターニングして、第1パターン領域が画定された第1露光領域と第2パターン領域を覆う第1スクリーン領域を含む第1マスクレイヤを形成する段階と、
    第2マスク基板に第2ハーフトーン膜を形成する段階と、
    前記第2ハーフトーン膜上に第2遮光膜を形成する段階と、
    前記第2ハーフトーン膜及び前記第2遮光膜をパターニングして第2パターン領域が画定された第2露光領域と第1パターン領域を覆う第2スクリーン領域を含む第2マスクレイヤを形成する段階と、
    前記第1露光領域の前記第1遮光膜を除去する段階と、
    前記第2遮光膜が前記第2スクリーン領域から前記第2露光領域まで伸張されるように、前記第2露光領域の一部の前記第2遮光膜を除去する段階と、を含むことを特徴とするマスクセット製造方法。
  20. 前記第1露光領域と前記第2露光領域を部分的にオーバーラップしてオーバーラップ領域を画定することを特徴とする請求項19に記載のマスクセット製造方法。
  21. 前記第2遮光膜を含む前記第2露光領域は前記オーバーラップ領域の広さの少なくとも2倍であることを特徴とする請求項20に記載のマスクセット製造方法。
  22. 前記第1パターン領域は第1ピッチを有し、前記第2パターン領域は前記第1ピッチより大きい第2ピッチを有することを特徴とする請求項19に記載のマスクセット製造方法。
JP2005292872A 2004-10-05 2005-10-05 半導体素子製造用マスク及びその製造方法 Expired - Fee Related JP4786990B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040079042A KR100634437B1 (ko) 2004-10-05 2004-10-05 반도체 소자 제조용 마스크 및 그 제조방법
KR10-2004-0079042 2004-10-05

Publications (2)

Publication Number Publication Date
JP2006106757A true JP2006106757A (ja) 2006-04-20
JP4786990B2 JP4786990B2 (ja) 2011-10-05

Family

ID=36125937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005292872A Expired - Fee Related JP4786990B2 (ja) 2004-10-05 2005-10-05 半導体素子製造用マスク及びその製造方法

Country Status (6)

Country Link
US (1) US7604907B2 (ja)
JP (1) JP4786990B2 (ja)
KR (1) KR100634437B1 (ja)
CN (1) CN1758138B (ja)
DE (1) DE102005047475B4 (ja)
TW (1) TWI315024B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210821A (ja) * 2005-01-31 2006-08-10 Nec Electronics Corp 配線パターン形成方法および、この方法に用いられるマスク
JP2008096991A (ja) * 2006-09-13 2008-04-24 Asml Masktools Bv パターン分解フィーチャのためのモデルベースopcを行うための方法および装置
JP2008216586A (ja) * 2007-03-02 2008-09-18 Asahi Kasei Chemicals Corp 機械的性質及び熱的性質に優れる光学フィルム
KR20200029017A (ko) * 2017-08-04 2020-03-17 주식회사 다이셀 방현 필름
KR20200131304A (ko) * 2018-04-19 2020-11-23 유리타 아. 게. 노광 필드를 중첩함으로써 큰 주기적 패턴을 인쇄하기 위한 방법 및 시스템

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070027499A1 (en) * 2005-07-29 2007-02-01 Cyberonics, Inc. Neurostimulation device for treating mood disorders
KR101670458B1 (ko) * 2010-06-25 2016-10-28 삼성전자주식회사 오버레이 계측 방법
US8778604B2 (en) * 2012-04-24 2014-07-15 United Microelectronics Corp. Mask set for double exposure process and method of using the mask set
US9104833B2 (en) * 2012-04-24 2015-08-11 United Microelectronics Corp. Mask set for double exposure process and method of using the mask set
TWI669566B (zh) * 2018-01-18 2019-08-21 Powerchip Semiconductor Manufacturing Corporation 用於拼接式微影製程的光罩、半色調光罩及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106227A (ja) * 1993-10-04 1995-04-21 Nec Corp 半導体装置の製造方法
JPH11260699A (ja) * 1998-03-13 1999-09-24 Toshiba Corp パターン形成方法
JP2000260701A (ja) * 1999-03-10 2000-09-22 Toshiba Corp パターン形成方法及びそれを用いた半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316163B1 (en) 1997-10-01 2001-11-13 Kabushiki Kaisha Toshiba Pattern forming method
JP3352405B2 (ja) * 1998-09-10 2002-12-03 キヤノン株式会社 露光方法及びそれを用いたデバイス製造方法並びに半導体デバイス
JP2001085296A (ja) 1999-09-09 2001-03-30 Toshiba Corp レジストパターン形成方法
US6656663B2 (en) * 2000-02-16 2003-12-02 Nikon Corporation Microlithographic exposure methods using a segmented reticle defining pattern elements exhibiting reduced incidence of stitching anomalies when imaged on a substrate
DE10006952C2 (de) 2000-02-16 2002-05-16 Infineon Technologies Ag Doppelbelichtung für Negativlacksysteme unter Anwendung von chromlosen Phasenmasken
JP2001308004A (ja) 2000-02-16 2001-11-02 Nikon Corp 半導体装置の製造方法及び電子線露光方法
JP3760086B2 (ja) * 2000-07-07 2006-03-29 株式会社ルネサステクノロジ フォトマスクの製造方法
JP2002141268A (ja) * 2000-11-01 2002-05-17 Hitachi Ltd 電子デバイス及び半導体集積回路装置の製造方法
KR20020046489A (ko) 2000-12-14 2002-06-21 박종섭 이중노광에 의한 미세패턴 제조방법
US6566019B2 (en) * 2001-04-03 2003-05-20 Numerical Technologies, Inc. Using double exposure effects during phase shifting to control line end shortening
US6803155B2 (en) * 2001-07-31 2004-10-12 Micron Technology, Inc. Microlithographic device, microlithographic assist features, system for forming contacts and other structures, and method of determining mask patterns
KR100434954B1 (ko) 2001-11-28 2004-06-09 주식회사 하이닉스반도체 반도체 소자의 노광 방법
KR20030056019A (ko) 2001-12-27 2003-07-04 주식회사 하이닉스반도체 멀티 바이너리 하프톤 베리디컬 마스크의 제조 방법
US7014956B2 (en) * 2002-01-04 2006-03-21 Intel Corporation Active secondary exposure mask to manufacture integrated circuits
US6753116B2 (en) * 2002-01-25 2004-06-22 Mosel Vitelic, Inc. Multiple photolithographic exposures with different non-clear patterns
KR100446306B1 (ko) 2002-08-28 2004-09-01 삼성전자주식회사 고집적 회로 소자 제조용 마스크, 그 레이아웃 생성 방법,그 제조 방법 및 이를 이용한 고집적 회로 소자 제조 방법
US6861182B2 (en) * 2002-10-17 2005-03-01 Taiwan Semiconductor Manufacturing Co., Ltd Tri-tone attenuated phase shift trim mask for double exposure alternating phase shift mask process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106227A (ja) * 1993-10-04 1995-04-21 Nec Corp 半導体装置の製造方法
JPH11260699A (ja) * 1998-03-13 1999-09-24 Toshiba Corp パターン形成方法
JP2000260701A (ja) * 1999-03-10 2000-09-22 Toshiba Corp パターン形成方法及びそれを用いた半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210821A (ja) * 2005-01-31 2006-08-10 Nec Electronics Corp 配線パターン形成方法および、この方法に用いられるマスク
JP2008096991A (ja) * 2006-09-13 2008-04-24 Asml Masktools Bv パターン分解フィーチャのためのモデルベースopcを行うための方法および装置
US8111921B2 (en) 2006-09-13 2012-02-07 Asml Masktools B.V. Method and apparatus for performing model-based OPC for pattern decomposed features
US8391605B2 (en) 2006-09-13 2013-03-05 Asml Masktools B.V. Method and apparatus for performing model-based OPC for pattern decomposed features
US8644589B2 (en) 2006-09-13 2014-02-04 Asml Masktools B.V. Method and apparatus for performing model-based OPC for pattern decomposed features
JP2008216586A (ja) * 2007-03-02 2008-09-18 Asahi Kasei Chemicals Corp 機械的性質及び熱的性質に優れる光学フィルム
KR20200029017A (ko) * 2017-08-04 2020-03-17 주식회사 다이셀 방현 필름
KR20200131304A (ko) * 2018-04-19 2020-11-23 유리타 아. 게. 노광 필드를 중첩함으로써 큰 주기적 패턴을 인쇄하기 위한 방법 및 시스템
JP2021518930A (ja) * 2018-04-19 2021-08-05 ユーリタ アクチエンゲゼルシャフトEulitha Ag 露光フィールドのオーバラップにより大きい周期パターンを印刷する方法およびシステム
JP7044901B2 (ja) 2018-04-19 2022-03-30 ユーリタ アクチエンゲゼルシャフト 露光フィールドのオーバラップにより大きい周期パターンを印刷する方法およびシステム
KR102467826B1 (ko) 2018-04-19 2022-11-18 유리타 아. 게. 노광 필드를 중첩함으로써 큰 주기적 패턴을 인쇄하기 위한 방법 및 시스템

Also Published As

Publication number Publication date
JP4786990B2 (ja) 2011-10-05
CN1758138A (zh) 2006-04-12
TWI315024B (en) 2009-09-21
US7604907B2 (en) 2009-10-20
US20060073396A1 (en) 2006-04-06
DE102005047475B4 (de) 2009-01-22
KR20060030239A (ko) 2006-04-10
KR100634437B1 (ko) 2006-10-16
TW200632568A (en) 2006-09-16
CN1758138B (zh) 2010-12-01
DE102005047475A1 (de) 2006-04-27

Similar Documents

Publication Publication Date Title
JP4786990B2 (ja) 半導体素子製造用マスク及びその製造方法
KR100712996B1 (ko) 패턴더미를 갖는 반도체소자 및 패턴더미를 이용한반도체소자의 제조방법
JP5233219B2 (ja) 半導体装置の製造方法及びフォトマスクの設計方法
JP4641799B2 (ja) 半導体装置の製造方法
US5837426A (en) Photolithographic process for mask programming of read-only memory devices
US10593551B2 (en) Method to increase the process window in double patterning process
JP2001235850A (ja) フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法
JP2002323746A (ja) 位相シフトマスク及び、それを用いたホールパターン形成方法
US7741016B2 (en) Method for fabricating semiconductor device and exposure mask
TWI436157B (zh) 利用狹縫型半色調圖案的光掩膜製造方法及其製造出的光掩膜
US8192919B2 (en) Pattern forming method, semiconductor device manufacturing method and phase shift photomask having dummy gate patterns
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
KR100801738B1 (ko) 포토마스크 및 그 형성방법
WO2011101926A1 (ja) 半導体装置の製造方法及びフォトマスク
US7097949B2 (en) Phase edge phase shift mask enforcing a width of a field gate image and fabrication method thereof
JP4579609B2 (ja) マスクの製造方法
US7534727B2 (en) Method for manufacturing semiconductor device
KR100434707B1 (ko) 반도체 소자 제조용 노광 마스크
KR20090071047A (ko) 반도체 소자의 패턴 형성방법
KR100649871B1 (ko) 이중 노광을 이용한 패턴 형성 방법
JP5318140B2 (ja) レベンソン型マスクの製造方法
KR100809709B1 (ko) 포토리소그래피용 마스크 및 이를 이용한 포토레지스트패턴의 형성 방법
KR100732769B1 (ko) 포토마스크 제조방법
KR20040008762A (ko) 반도체소자의 형성방법
KR20080109561A (ko) 복굴절 보정을 이용한 포토마스크의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110714

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4786990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees