JP2006086891A - 増幅回路及び利得制御方法 - Google Patents

Abstract

【課題】出力信号レベルを所望のレベル以下に抑制する増幅回路及び利得制御方法に関し、出力電圧レベルを不要な制御を行なうことなく所望のレベルの範囲に抑制できる増幅回路及び利得制御方法を提供することを目的とする。
【解決手段】本発明は、出力信号を制限する増幅回路であって、出力信号と基準電圧とを比較して、その大小関係に応じた比較結果を出力する比較手段（１５、１１５）と、比較手段（１５、１１５）の比較結果に応じて選択された利得で、入力信号を増幅する増幅手段（１２）とを有することを特徴とする。
【選択図】図１

Description

本発明は増幅回路及び利得制御方法に係り、特に、出力信号レベルを所望のレベル以下に抑制する増幅回路及び利得制御方法に関する。

ヘッドフォン、イヤフォン、スピーカなどの負荷を駆動するための増幅回路では、負荷を過電流などから保護するために出力電圧をクリップする方法が取られている。

図５は従来の一例の動作説明図を示す。

図５に示すように出力信号を所望のクリップレベルＶclipでクリップした場合、出力信号波形がクリップレベルＶclipで切断され波形となる。このような出力電圧によってヘッドフォン、イヤフォン、スピーカなどの負荷を駆動すると、出力音声などに歪みなどの原因となる。

また、出力電圧をクリップする以外に、出力電圧のピーク値によって利得を制御し、出力電圧の振幅をするＡＧＣ（ａｕｔｏｍａｔｉｃ ｇａｉｎ ｃｏｎｔｒｏｌ）により出力電圧の振幅を所望のレベルに抑制する方法もある。

しかるに、従来のＡＧＣなどでは、通常、出力電圧のピーク値によって利得をリニアに制御し、出力電圧の振幅を制御しているため、ゲインの調整が不要な信号部分でもゲインが低減されるため、不要な利得制御がかかるなどの課題があった。

本発明は上記の点に鑑みてなされたもので、出力電圧レベルを不要な制御を行なうことなく所望のレベルの範囲に抑制できる増幅回路及び利得制御方法を提供することを目的とする。

本発明は、出力信号を制限する増幅回路であって、出力信号と基準電圧とを比較して、その大小関係に応じた比較結果を出力する比較手段（１５、１１５）と、比較手段（１５、１１５）の比較結果に応じて選択された利得で、入力信号を増幅する増幅手段（１２）とを有することを特徴とする。

また、本発明は、増幅手段（１５、１１５）で増幅された信号を反転増幅して一の出力信号として出力する第１の反転増幅手段（１３）を有する。

さらに、本発明は、第１の反転増幅手段（１３）で増幅された信号を反転増幅して他の出力信号として出力する第２の反転増幅手段（１４）を有し、比較手段（１５）は第１の反転増幅手段（１３）の出力信号と基準電圧とを比較して、その大小関係に応じた第１の比較結果を出力する第１の比較手段（５１）と、第２の反転増幅手段（１４）の出力信号と基準電圧とを比較して、その大小関係に応じた第２の比較結果を出力する第２の比較手段（５２）と、第１の比較手段（５１）の第１の比較結果と第２の比較手段（５２）の第２の比較結果との論理和を出力する論理和ゲート（５４）とを有し、増幅手段（１２）は、論理和ゲート（５４）の出力に応じて利得を選択することを特徴とする。

なお、上記参照符号は、あくまでも参考であり、これによって、特許請求の範囲の記載が限定されるものではない。

本発明によれば、出力信号が基準電圧を超えたときにのみ、利得が低下され、出力信号が抑制されるので、出力電圧レベルを不要な制御を行なうことなく所望のレベルの範囲に抑制できるなどの特長を有する。

〔第１実施例〕
〔構成〕
図１は本発明の第１実施例の回路構成図を示す。

本実施例の増幅回路１は、入力音声信号を増幅して、負荷ＲLに供給する。負荷ＲLは、例えば、スピーカなどである。

増幅回路１は、分圧回路１１、利得制御回路１２、反転増幅回路１３、１４、利得切換回路１５から構成される。分圧回路１１は、抵抗Ｒ11と抵抗Ｒ12とを端子Ｔinと基準となる定電圧Ｖcomとの間に直列に接続した構成とされている。分圧回路１１は、端子Ｔinに供給される入力音声信号を抵抗Ｒ11及び抵抗Ｒ12の抵抗比により分割し、抵抗Ｒ11と抵抗Ｒ12との接続点から出力する。

分圧回路１１で分割された入力音声信号は、利得制御回路１２に供給される。利得制御回路１２は、差動増幅回路２１、及び、抵抗Ｒ21、Ｒ22、並びに、利得切換用トランジスタＭ11により構成され、非反転増幅回路が構成されている。差動増幅回路２１は、非反転入力端子に分圧回路１１で分圧された入力音声信号が供給されている。抵抗Ｒ21は、差動増幅回路２１の出力端子と反転入力端子との間に接続されている。また、抵抗Ｒ22は、差動増幅回路２１の反転入力端子に一端が接続され、他端にはトランジスタＭ11を介して基準となる定電圧Ｖcomが印加される。

トランジスタＭ11は、例えば、ｐチャネルＭＯＳ電界効果トランジスタから構成されており、ソースが抵抗Ｒ22の他端に接続され、ドレイン及びバックゲートには基準となる定電圧Ｖcomが印加されている。また、トランジスタＭ11は、ゲートが利得切換回路１５に接続され、利得切換回路１５からの利得切換信号に応じてスイッチングする。

トランジスタＭ11がオンすると、差動増幅回路２１の反転入力端子は、抵抗Ｒ21を介して出力端子に接続されるとともに、抵抗Ｒ22を介して基準となる定電圧Ｖcomが印加される。このとき、利得制御回路１２の利得Ａ１は、
Ａ１＝（Ｒ21＋Ｒ22）／Ｒ22 ・・・（１）
となる。例えば、Ｒ21＝Ｒ22とすると、Ａ１＝２倍となる。

また、トランジスタＭ11がオフすると、差動増幅回路２１の反転入力端子は抵抗Ｒ21を介して出力端子に接続される。利得制御回路１２の利得Ａ２は、
Ａ２＝１ ・・・（２）
となる。

このように、利得制御回路１２は、利得切換回路１５からの切換制御信号によってトランジスタＭ11をスイッチングすることにより利得がＡ１又はＡ２に切換可能とされている。

利得制御回路１２の出力音声信号は、反転増幅回路１３に供給される。

反転増幅回路１３は、差動増幅回路３１及び抵抗Ｒ31、Ｒ32により反転増幅回路を構成している。利得制御回路１２からの音声信号は、抵抗Ｒ31を介して差動増幅回路３１の反転入力端子に供給される。差動増幅回路３１は、非反転入力端子に基準となる定電圧Ｖcomが印加され、出力端子と反転入力端子との間には、抵抗Ｒ32が接続されている。抵抗Ｒ31と抵抗Ｒ32とは、（Ｒ31＝Ｒ32）に設定されている。

反転増幅回路１３は、利得制御回路１２から供給された音声信号を−１倍して出力する。反転増幅回路１３の出力音声信号は、出力端子Ｔout+、及び、反転増幅回路１４、並びに、利得切換回路１５に供給される。

反転増幅回路１４は、差動増幅回路４１及び抵抗Ｒ41、Ｒ42により反転増幅回路を構成しており、反転増幅回路１３と同様に、抵抗Ｒ41と抵抗Ｒ42とが（Ｒ41＝Ｒ42）に設定されており、反転増幅回路１３から供給された音声信号を−１倍して出力する。

反転増幅回路１４の出力音声信号は、出力端子Ｔout-から出力されるとともに、利得切換回路１５に供給される。

利得切換回路１５は、コンパレータ５１、５２、基準電圧源５３、論理和ゲート５４から構成されている。コンパレータ５１の非反転入力端子には、反転増幅回路１３の出力音声信号が供給される。コンパレータ５１の反転入力端子には、基準電圧源５３から基準電圧が供給される。コンパレータ５１は、反転増幅回路１３の出力音声信号が基準電圧源５３により発生された基準電圧より大きくなると出力をハイレベルとし、反転増幅回路１３の出力音声信号が基準電圧源５３により発生された基準電圧より小さいときは出力をローレベルとする。コンパレータ５１の出力は、論理和ゲート５４に供給される。

コンパレータ５２の非反転入力端子には、反転増幅回路１４の出力音声信号が供給される。コンパレータ５２の反転入力端子には、基準電圧源５３から基準電圧が供給される。コンパレータ５２は、反転増幅回路１４の出力音声信号が基準電圧源５４により発生された基準電圧より大きくなると出力をハイレベルとし、反転増幅回路１３の出力音声信号が基準電圧源５３により発生された基準電圧より小さいときは出力をローレベルとする。コンパレータ５２の出力は、論理和ゲート５４に供給される。

論理和ゲート５４は、コンパレータ５１の出力とコンパレータ５２の出力との論理和を出力する。論理和ゲート５４の出力は、利得制御回路１２のトランジスタＭ11のゲートに供給される。トランジスタＭ11は、ｐチャネルＭＯＳトランジスタから構成されており、論理和ゲート５４の出力がローレベルのときにオンし、論理和ゲート５４の出力がハイレベルのときにオフする。

〔動作〕
図２は本発明の第１実施例の動作説明図を示す。図２（Ａ）は端子Ｔout+、Ｔout-の出力信号波形、図２（Ｂ）はコンパレータ５１の出力、図２（Ｃ）はコンパレータ５２の出力、図２（Ｄ）は論理和ゲート５４の出力、図２（Ｅ）はトランジスタＭ11のスイッチング状態、図２（Ｆ）は利得制御回路１２の利得の状態を示している。また、図２（Ａ）において実線は端子Ｔout+、破線は端子Ｔout-の電圧波形を示している。

時刻ｔ０で端子Ｔout+の電圧が基準電圧Ｖrefより小さい状態では、図２（Ｂ）に示すようにコンパレータ５１の出力はローレベルである。コンパレータ５１の出力がローレベルの状態では図２（Ｄ）に示すように論理和ゲート５４の出力はローレベルとなる。

論理和ゲート５４の出力がローレベルの状態では、トランジスタＭ11はオンする。トランジスタＭ11がオンの状態では、図２（Ｅ）に示すように利得制御回路１２の利得は、Ａ1＝２である。

次に、時刻ｔ１で図２（Ａ）に実線で示す出力端子Ｔout+の電圧が基準電圧Ｖrefを超えると、図２（Ｂ）に示すようにコンパレータ５１の出力がハイレベルとなる。コンパレータ５１の出力がハイレベルとなることによって、図２（Ｄ）に示すように論理和ゲート５４の出力がハイレベルとなる。

論理和ゲート５４の出力がハイレベルとなることにより、トランジスタＭ11がオフする。トランジスタＭ11がオフすると、図２（Ｅ）に示すように利得制御回路１２の利得は、Ａ2＝１となり、利得制御回路１２の利得が時刻ｔ0のときの半分になる。これによって、出力端子Ｔout+の電圧が抑制される。このとき、利得制御回路１２の利得がＡ2＝１に抑制されることにより、図２（Ａ）に破線で示す出力端子Ｔout-の電圧も抑制され、下限側の電圧も抑制されることになる。

また、時刻ｔ２で図２（Ａ）に破線で示す出力端子Ｔout-の電圧が基準電圧Ｖrefを超えると、図２（Ｃ）に示すようにコンパレータ５２の出力がハイレベルとなる。コンパレータ５２の出力がハイレベルとなることによって、図２（Ｄ）に示すように論理和ゲート５４の出力がハイレベルとなる。

論理和ゲート５４の出力がハイレベルとなることにより、トランジスタＭ11がオフする。トランジスタＭ11がオフすると、図２（Ｅ）に示すように利得制御回路１２の利得は、Ａ2＝１となり、利得制御回路１２の利得が時刻ｔ0のときの半分になる。これによって、出力端子Ｔout-の電圧が抑制される。

このとき、利得制御回路１２の利得がＡ2＝１に抑制されることにより、図２（Ａ）に実線で示す出力端子Ｔout+の電圧も抑制され、下限側の電圧も抑制されることになる。

このように、本実施例によれば、負荷ＲLへの印加電圧の振幅をΔＶ0の電圧範囲に抑制することができる。

また、本実施例では、出力端子Ｔout+又は出力端子Ｔout-の電圧が基準電圧Ｖrefを超えたときにのみ、利得制御回路１２の利得をＡ2に低下させている。このため、通常の電圧範囲で動作しているときには、通常の利得Ａ１で駆動することができ、不要な抑制をかけることなく負荷ＲLを駆動することが可能となる。

なお、本実施例の増幅回路１は、基準電圧源５２で発生される基準電圧Ｖrefを制御するための端子Ｔcntを有する。

〔第２実施例〕
〔構成〕
図３は本発明の第２実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。

本実施例の増幅回路１０１は、分圧回路１１、利得制御回路１２、反転増幅回路１３、利得切換回路１１５から構成され、片極性で負荷ＲLを駆動する構成とされている。負荷ＲLは、一端が出力端子Ｔoutに接続され、他端は接地されている。なお、これに伴い、分圧回路１１、利得制御回路１２の基準となる電圧Ｖcomも接地電位とされている。

利得切換回路１１５は、コンパレータ１５１、及び、基準電圧源１５３から構成されている。コンパレータ１５１は、非反転入力端子に反転増幅回路１３の出力が供給され、反転入力端子に基準電圧源１５３から基準電圧Ｖrefが供給されている。コンパレータ１５１は、反転増幅回路１３の出力、すなわち、出力端子Ｔoutの出力電圧が基準電圧Ｖrefより大きいときには、出力をハイレベルとし、出力端子Ｔoutの出力電圧が基準電圧Ｖrefより小さいときには、出力をローレベルとする。コンパレータ１５１の出力は、トランジスタＭ11のゲートに供給される。トランジスタＭ11は、コンパレータ１５１の出力がハイレベルのときにはオフし、利得制御回路１２の利得をＡ２に低下させ、コンパレータ１５１の出力がローレベルのときにはオンし、利得制御回路１２の利得をＡ１に上昇させる。

〔動作〕
図４は本発明の第２実施例の動作説明図を示す。図４（Ａ）は端子Ｔoutの出力信号波形、図４（Ｂ）はコンパレータ１５１の出力、図４（Ｃ）はトランジスタＭ11のスイッチング状態、図４（Ｄ）は利得制御回路１２の利得の状態を示している。

時刻ｔ10で、図４（Ａ）に示すように端子Ｔoutの電圧が基準電圧Ｖrefより小さい状態では、図４（Ｂ）に示すようにコンパレータ１５１の出力はローレベルである。コンパレータ１５１の出力がローレベルの状態では、図４（Ｃ）に示すようにトランジスタＭ11はオンする。トランジスタＭ11がオンの状態では、図４（Ｄ）に示すように利得制御回路１２の利得は、通常の利得Ａ1＝２である。

次に、時刻ｔ11、ｔ12で図４（Ａ）に示すように出力端子Ｔoutの電圧が基準電圧Ｖrefを超えると、図４（Ｂ）に示すようにコンパレータ５１の出力がハイレベルとなる。コンパレータ１５１の出力がハイレベルとなることによって、図４（Ｃ）に示すようにトランジスタＭ11がオフする。トランジスタＭ11がオフすると、図４（Ｄ）に示すように利得制御回路１２の利得は、利得Ａ2＝１となり、利得制御回路１２の利得が時刻ｔ10のときの半分になる。これによって、図４（Ａ）に示すように出力端子Ｔoutの電圧が抑制される。

本発明の第１実施例の回路構成図である。 本発明の第１実施例の動作説明図である。 本発明の第２実施例の回路構成図である。 本発明の第２実施例の動作説明図である。 従来の動作説明図である。

符号の説明

１、１０１ 増幅回路、ＲL 負荷
１１ 分圧回路、１２ 利得制御回路、１３、１４ 反転増幅回路
１５、１１５ 利得切換回路
２１、３１、４１ 差動増幅回路、５１、５２、１５１ コンパレータ
５３、１５３ 基準電圧源、５４ 論理和ゲート
Ｒ11、Ｒ12、Ｒ21、Ｒ22、Ｒ31、Ｒ32、Ｒ41、Ｒ42 抵抗
Ｍ11 トランジスタ

Claims (5)

1. 出力信号を制限する増幅回路であって、
   前記出力信号と基準電圧とを比較して、その大小関係に応じた比較結果を出力する比較手段と、
   前記比較手段の比較結果に応じて選択された利得で、入力信号を増幅する増幅手段とを有することを特徴とする増幅回路。
2. 前記増幅手段で増幅された信号を反転増幅して一の出力信号として出力する第１の反転増幅手段を有することを特徴とする請求項１記載の増幅回路。
3. 前記第１の反転増幅手段で増幅された信号を反転増幅して他の出力信号として出力する第２の反転増幅手段とを有し、
   前記比較手段は、前記第１の反転増幅手段の出力信号と基準電圧とを比較して、その大小関係に応じた第１の比較結果を出力する第１の比較手段と、
   前記第２の反転増幅手段の出力信号と基準電圧とを比較して、その大小関係に応じた第２の比較結果を出力する第２の比較手段と、
   前記第１の比較手段の前記第１の比較結果と前記第２の比較手段の前記第２の比較結果との論理和を出力する論理和ゲートとを有し、
   前記増幅手段は、前記論理和ゲートの出力に応じて利得を選択することを特徴とする請求項２記載の増幅回路。
4. 出力信号を制限する増幅回路の利得制御方法であって、
   前記出力信号と基準電圧とを比較し、
   その大小関係に応じた比較結果に応じて入力信号を増幅する増幅手段の利得を選択することを特徴とする増幅回路の利得制御方法。
5. 前記出力信号は、非反転出力信号と、その反転出力信号とから構成され、
   前記非反転出力信号と基準電圧とを比較して、その大小関係に応じた第１の比較結果を取得し、
   前記反転出力信号と基準電圧とを比較して、その大小関係に応じた第２の比較結果を取得し、
   前記第１の比較結果と前記第２の比較結果との論理和に応じて前記増幅手段の利得を選択することを特徴とする請求項４記載の増幅回路の利得制御方法。

Images