JP2006086488A - 受動素子内蔵型プリント基板およびその製造方法 - Google Patents

受動素子内蔵型プリント基板およびその製造方法 Download PDF

Info

Publication number
JP2006086488A
JP2006086488A JP2004381018A JP2004381018A JP2006086488A JP 2006086488 A JP2006086488 A JP 2006086488A JP 2004381018 A JP2004381018 A JP 2004381018A JP 2004381018 A JP2004381018 A JP 2004381018A JP 2006086488 A JP2006086488 A JP 2006086488A
Authority
JP
Japan
Prior art keywords
passive element
printed circuit
circuit board
built
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004381018A
Other languages
English (en)
Inventor
Chang Sup Ryu
リュ、チャン−ソプ
Myung-Sam Kang
カン、ミョン−サム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2006086488A publication Critical patent/JP2006086488A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49101—Applying terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】内蔵型受動素子の端子とプリント基板の回路パターンの接続が容易で精密な受動素子内蔵型プリント基板およびその製造方法を提供する。
【解決手段】回路パターンが形成された少なくとも二つの回路層と、前記回路層間にそれぞれ位置する少なくとも一つの絶縁層と、前記絶縁層にそれぞれ垂直に形成され、第１伝導性物質でメッキが施され、互いに所定距離だけ隔たっている一対の端子と、前記一対の端子間に位置し、両側に形成された電極が前記一対の端子からそれぞれ所定距離隔たっており、前記電極が第２伝導性物質を介して前記端子にそれぞれ電気的に接続される内蔵型受動素子とを含んでなる。
【選択図】図５

Description

本発明は受動素子内蔵型プリント基板およびその製造方法に関する。さらに詳しくはビアホールとビアホールを接続する一定の空間に受動素子を入れ、受動素子の電極と接続する端子としてビアホールの側壁を用いる受動素子内蔵型プリント基板およびその製造方法に関するものである。
近年、電子産業の発達による電子製品の小型化および高機能化の要求に応えるため、電子産業の技術は、抵抗、キャパシタ、ＩＣなどを基板に挿入する方向に発展している。
現在まで大部分のプリント基板の表面に一般の個別チップ抵抗（discrete chip resistor）または一般の個別チップキャパシタ（discrete chip capacitor）を実装しているが、最近、抵抗またはキャパシタなどの受動素子を内蔵したプリント基板が開発されている。
すなわち、受動素子内蔵型プリント基板技術とは、新材料と工程を用いてプリント基板の外部または内部に受動素子を挿入して既存のチップ抵抗またはチップキャパシタの役割を代替する技術をいう。
このような受動素子内蔵型プリント基板において、プリント基板の外部または内部に受動素子が埋め込まれている形態であって、プリント基板の大きさにかかわらず、受動素子がプリント基板の一部として組み込まれていると、これを“内蔵型受動素子”といい、このような基板を“受動素子内蔵型プリント基板”という。
このような受動素子内蔵型プリント基板のもっとも重要な特徴は、抵抗またはキャパシタなどの受動素子がプリント基板の一部として既に備えられているため、別個の受動素子をプリント基板の表面に実装する必要がないことである。
図１ａないし図１ｆは従来の受動素子内蔵型プリント基板の製造方法の流れを示す断面図である（例えば、特許文献１参照）。
図１ａに示すように、所定の回路パターンが形成されたコア基板１１０に、挿入用溝１１１を加工し、溝１１１の底面に接着剤１１２を塗布する。
図１ｂに示すように、チップキャパシタ１２０を接着剤１１２上に固定させる。
図１ｃに示すように、溝１１１の内部に熱硬化性樹脂を充填した後、加熱硬化させることで樹脂層１１３を形成する。
図１ｄに示すように、コア基板１１０上に熱硬化性エポキシ系樹脂シートを積層した後、５０〜１５０℃の温度で５ｋｇ／ｃｍ2の圧力で真空圧縮を行って樹脂絶縁層１１４を形成する。
図１ｅに示すように、レーザで樹脂絶縁層１１４を加工し、チップキャパシタ１２０の第１電極１２１および第２電極１２２と導通可能にするビアホール１１５を形成する。
図１ｆに示すように、通常のプリント基板のビルドアップ方式により、受動素子（またはキャパシタ）内蔵型プリント基板１００を製造する。
前述したような図１ａないし図１ｆに示すような方法で製造された従来の受動素子内蔵型プリント基板１００は、受動素子チップ（すなわち、キャパシタチップ１２０）の電気的接続のため、第１電極１２１および第２電極１２２の上部面または下部面と導通可能にするビアホール１１５を加工しなければならなかった。しかし、第１電極１２１および第２電極１２２の上部面または下部面はその表面積が非常に小さいため、ビアホール１１５の加工が容易でない問題点があった。
このようなビアホール１１５の加工の難しさのため、従来の受動素子内蔵型プリント基板１００は、ビアホール１１５が電極１２１、１２２の表面でない部分に加工されて、電気的短絡を起こし易く、ひいては電極１２１、１２２に接続されない場合も発生する問題点があった。
前述したようなプリント基板に溝を形成し受動素子を挿入する方式と、内層基板の両面に受動素子を積層する方式が研究された。
図２ａないし図２ｇは従来の受動素子内蔵型プリント基板のほかの製造方法の流れを示す断面図である（例えば、特許文献２参照）。
図２ａに示すように、コア基材２１１および銅箔層２１２を含み、所定の導通孔２１３が予め形成された銅張積層板２１０を用意する。
図２ｂに示すように、銅張積層板２１０の上下銅箔層２１２をエッチングして回路パターン２１４を形成する。
図２ｃに示すように、チップキャパシタ２２０を銅張積層板２１０上に接着剤で固定させる。
図２ｄに示すように、導電性ペースト２１５をスクリーン印刷法で塗布することで、チップキャパシタ２２０の側面電極と回路パターン２１４を電気的に接続させる。
図２ｅに示すように、チップキャパシタ２２０を埋め込むため、基板の両面に絶縁層２３０を形成する。
図２ｆに示すように、樹脂２４１がコートされた銅箔２４２であるＲＣＣ（Resin Coated Copper）２４０を基板の両面に積層する。
図２ｇに示すように、通常のプリント基板のビルドアップ方式で受動素子（またはキャパシタ）内蔵型プリント基板２００を製造する。
前述したような図２ａないし図２ｇに示す方法により製造された従来の受動素子内蔵型プリント基板２００は、導電性ペースト２１５を公差の大きいスクリーン印刷方式で塗布するため、微細な回路パターン間の短絡が発生しやすい問題点があった。これは、内蔵型受動素子（つまり、チップキャパシタ２２０）の電極と回路パターン間の不要な電気的接続を生じさせ、最終電子製品の信頼度を低下させる問題点となった。
特開２００２−１１８３６６号公報 特開２００４−１４６４９５号公報
前記問題点を解決するための本発明の技術的課題は、受動素子が内蔵されたプリント基板およびその製造方法を提供することにある。
本発明のほかの技術的課題は、内蔵型受動素子の端子とプリント基板の回路パターンの接続が容易で精密な受動素子内蔵プリント基板およびその製造方法を提供することにある。
前記のような技術的課題を解決するため、本発明は、回路パターンが形成された少なくとも二つの回路層と、前記回路層間にそれぞれ位置する少なくとも一つの絶縁層と、前記絶縁層にそれぞれ垂直に形成され、第１伝導性物質でメッキが施され、互いに所定距離だけ隔たっている一対の端子と、前記一対の端子間に位置し、両側に形成された電極が前記一対の端子からそれぞれ所定距離隔たっており、前記電極が第２伝導性物質を介して前記端子にそれぞれ電気的に接続される内蔵型受動素子とを含んでなる受動素子内蔵型プリント基板を提供する。
本発明による受動素子内蔵型プリント基板の前記第１伝導性物質が銅メッキ層であることが好ましい。
本発明による受動素子内蔵型プリント基板の前記第２伝導性物質が伝導性ペーストであることが好ましい。
本発明による受動素子内蔵型プリント基板の前記第２伝導性物質が銅メッキ層であることが好ましい。
また、前記技術的課題を解決するため、本発明は、絶縁層の内部に形成された受動素子収容部と、前記受動素子収容部に収容され、両側に一対の電極が形成された内蔵型受動素子と、前記受動素子収容部の内壁にそれぞれ形成され、伝導性物質を介して前記内蔵型受動素子の電極にそれぞれ接続される一対の端子と、前記端子に接続され、電気的信号を伝送する回路パターンとを含んでなる受動素子内蔵型プリント基板を提供する。
また、前記技術的課題を解決するため、本発明は、（Ａ）原板に多数の第１ビアホールを形成し、前記原板の外層および前記第１ビアホールの側壁に銅メッキ層を形成するステップと、（Ｂ）前記原板の外層および銅メッキ層に、前記第１ビアホールのランドおよび前記第１ビアホールのランドに接続される回路パタンを含む第１回路パターンを形成するステップと、（Ｃ）前記多数の第１ビアホールのなかで、一対の第１ビアホールの対向部がそれぞれ切り取られるように、前記一対の第１ビアホール間の部分を除去して受動素子収容部を形成するステップと、（Ｄ）前記受動素子収容部に受動素子を挿入するステップと、（Ｅ）前記第１ビアホールの残存部と前記受動素子の電極を電気的に接続するステップとを含んでなる受動素子内蔵型プリント基板の製造方法を提供する。
本発明による受動素子内蔵型プリント基板の製造方法は、前記（Ｂ）ステップの後、（Ｆ）前記原板の片面に絶縁層を積層するステップをさらに含むことが好ましい。
本発明による受動素子内蔵型プリント基板の製造方法は、前記（Ｃ）ステップの後、（Ｆ）前記原板の片面に絶縁層を積層するステップをさらに含むことが好ましい。
本発明による受動素子内蔵型プリント基板の製造方法は、前記（Ｂ）ステップの後、（Ｆ）前記原板の両面にそれぞれ絶縁層および銅箔を含む第１積層体を積層し、前記第１積層体の銅箔に第２回路パターンを形成するステップと、前記（Ｄ）ステップの後、（Ｇ）前記第１積層体上にそれぞれ絶縁層および銅箔を含む第２積層体を積層し、前記一対の第１ビアホールの残存部および前記受動素子の電極が露出するように、第２ビアホールを形成するステップとをさらに含むことが好ましい。
本発明による受動素子内蔵型プリント基板の製造方法の前記（Ｅ）ステップは、伝導性ペーストを介して前記第１ビアホールの残存部と前記受動素子の電極を電気的に接続することが好ましい。
本発明による受動素子内蔵型プリント基板の製造方法の前記（Ｅ）ステップは、銅メッキ層を介して前記第１ビアホールの残存部と前記受動素子の電極を電気的に接続することが好ましい。
以上のような本発明によると、ビアホールとビアホールを接続する一定の空間に受動素子を挿入し、端子としてビアホールの側壁を用いる受動素子内蔵型プリント基板およびその製造方法を提供する。
したがって、本発明による受動素子内蔵型プリント基板およびその製造方法は、伝導性ペーストまたは銅メッキ層で、端子であるビアホールの側壁と受動素子電極を電気的に接続するので、その接続がより容易で精密に行える効果がある。
また、本発明による受動素子内蔵型プリント基板およびその製造方法は、多様なサイズのチップキャパシタまたはチップ抵抗などの受動素子をプリント基板の内部に挿入することができるので、設計自由度が増加する効果もある。
また、本発明による受動素子内蔵型プリント基板およびその製造方法は、プリント基板の内部に受動素子を挿入してプリント基板表面の実装領域を増加させるので、電子部品をさらに実装することができるか、あるいはプリント基板の大きさを減少させることができる効果もある。
また、本発明による受動素子内蔵型プリント基板およびその製造方法は、受動素子の挿入後、さらに回路層を形成することができるので、電子製品の小型化、高集積化、および多機能化に応えて適用することができる効果もある。
また、本発明による受動素子内蔵型プリント基板およびその製造方法は、ビアホールに伝導性ペーストを使用して受動素子と電気的に接続する場合、ビアホールの上部にほかのビアホールを形成することができるので、回路の集積度を向上させることができる効果もある。
以下、添付図面に基づき、本発明による受動素子内蔵型プリント基板およびその製造方法を詳細に説明する。
図３ａないし図３ｊは本発明の第１実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。
図３ａに示すように、原板１１００として、絶縁樹脂層１１１０に銅箔層１１２０、１１２０′が被覆された銅張積層板を用意する。
ここで、原板１１００として使用された銅張積層板の種類には、その用途に応じて、ガラス／エポキシ銅張積層板、耐熱樹脂銅張積層板、紙／フェノール銅張積層板、高周波用銅張積層板、フレキシブル銅張積層板、複合銅張積層板などがある。しかし、プリント基板の製造には、主に使用される絶縁樹脂層１１１０に銅箔層１１２０、１１２０′が被覆されたガラス／エポキシ銅張積層板を使用することが好ましい。
この実施例において、原板１１００として２層の構造を示しているが、使用目的または用途に応じて、内部回路層に所定の回路パターンが形成された４層、６層および８層などの多層構造の原板１１００を使用することができる。
図３ｂに示すように、原板１１００の上下銅箔層１１２０、１１２０′の回路接続のため、二つのビアホールＡ１を形成した後、形成されたビアホールＡ１の電気的接続のため、上下銅箔層１１２０、１１２０′とビアホールＡ１の側壁に銅メッキ層１１３０、１１３０′を形成する。
ここで、原板１１００に形成されたビアホールＡ１が銅箔層１１２０とほかの銅箔層１１２０′を接続する導通孔であるので、ＣＮＣドリル（Computer Numerical Control drill）などの機械的ドリルを使用して、前もって設定された位置にビアホールＡ１を形成することが好ましい。
このようなＣＮＣドリルでビアホールＡ１を形成した後、ドリリング時に発生する銅箔層１１２０、１１２０′のバー（burr）、ビアホールＡ１の内壁の埃、銅箔層１１２０、１１２０′の表面の埃などを除去するデバリング（deburring）工程を行うことが好ましい。この場合、銅箔層の表面に粗さが付与されるので、後続の銅メッキ工程において、銅との密着力が向上する利点がある。
また、ＣＮＣドリルでビアホールＡ１を形成した後、形成時に発生する熱により絶縁樹脂層１１１０が溶けてビアホールＡ１の側壁で生じるスミア（smear）を除去するデスミア（desmear）工程を行うことが好ましい。
ここで、原板１１００のビアホールＡ１の側壁が絶縁樹脂層１１１０であるので、ビアホールＡ１の形成直後に電解銅メッキ処理を行うことができない。
したがって、形成されたビアホールＡ１の電気的接続および電解銅メッキ処理のため、無電解銅メッキを施す。無電解銅メッキは絶縁体に対するメッキであるので、電気を呈するイオンによる反応は期待することができない。このような無電解銅メッキは析出反応によりなされ、析出反応は触媒により促進される。メッキ液から銅を析出させるためには、メッキを施そうとする材料の表面に触媒を付着しなければならない。これは、無電解銅メッキが多くの前処理を必要とすることを示す。
一例として、無電解銅メッキ工程は、脱脂（cleanet）過程、ソフト腐食（soft etching）過程、予備触媒処理（pre-catalyst）過程、触媒処理過程、活性化過程、無電解銅メッキ過程、および酸化防止処理過程を含む。
脱脂過程において、上下銅箔層１１２０、１１２０′の表面に存在する酸化物または異物、特に油脂分などを酸またはアルカリ界面活性剤の含まれた薬品で除去した後、界面活性剤を完全に水洗する。
ソフト腐食過程において、上下銅箔層１１２０、１１２０′の表面に微細な粗さ（例えば、およそ１〜２μｍ）を与えて、メッキステップで銅粒子が均一に密着するようにし、脱脂過程で処理されていない汚染物を除去する。
予備触媒過程において、低濃度の触媒薬品に原板１１００を浸漬することにより、触媒処理ステップで使用される薬品が汚染するかまたは濃度が変化することを防止する。さらに、同種成分の薬品槽に原板１１００を浸漬するので、触媒処理がより活性化される効果がある。このような予備触媒処理過程には、１〜３％に希釈された触媒薬品を使用することが好ましい。
触媒処理過程において、原板１１００の銅箔層１１２０、１１２０′および絶縁樹脂層１１１０の面（すなわち、ビアホールＡ１の側壁）に触媒粒子を被せる。触媒粒子としてはＰｄ−Ｓｎ化合物を使用することが好ましく、このＰｄ−Ｓｎ化合物はメッキが施される粒子のＣｕ2+とＰｄ2-が結合してメッキ処理を促進する役割をする。
無電解銅メッキ過程において、メッキ液は、ＣｕＳＯ4、ＨＣＨＯ、ＮａＯＨおよびそのほかの安定剤からなることが好ましい。メッキ反応を持続させるためには、化学反応が均衡をとらなければならなく、このため、メッキ液の組成を制御することが重要である。組成を維持するためには、不足した成分の適切な供給、機械的撹拌、メッキ液の純化システムをうまく運営しなければならない。このような反応の結果として発生する副産物のための濾過装置が必要であり、これを活用することによりメッキ液の使用時間を延長することができる。
酸化防止処理過程において、無電解銅メッキ処理後に残存するアルカリ成分によりメッキ膜が酸化することを防止するため、酸化防止膜を全面にコートする。
しかし、前述した無電解銅メッキ工程は、一般に電解銅メッキに比べて物理的特性に劣るので、薄く形成する。
無電解銅メッキ処理が完了した後、原板１１００を銅メッキ処理槽に浸漬した後、直流整流器により電解銅メッキ処理を行う。このような電解銅メッキは、メッキを施そうとする面積を計算し、直流整流器に適した電流で銅を析出する方式を用いることが好ましい。
電解銅メッキは、無電解銅メッキ層より銅メッキ層の物理的特性に優れており、厚い銅メッキ層を形成し易い利点がある。
図３ｃに示すように、感光性物質のエッチングレジストによる露光、現像およびエッチング工程を行うことにより、原板１１００の上下銅箔層１１２０、１１２０′および銅メッキ層１１３０、１１３０′に所定の回路パターンを形成する。ここで、所定の回路パターンは、一般の回路パターン（図示せず）、端子１１４１、１１４２の一部であるビアホールのランド、前記端子１１４１、１１４２に接続される回路パターン１１５１、１１５２などを含む。
この実施例において、感光性物質のエッチングレジストとしてドライフィルムまたは液状の感光材を使用することができる。
ドライフィルムをエッチングレジストとして使用する場合、原板１１００の上下銅メッキ層１１３０、１１３０′にドライフィルムをそれぞれと付した後、所定のパターンが印刷されたアートワークフィルムをドライフィルム上に密着させ、紫外線を照射する。この際、アートワークフィルムの所定のパターンが印刷された黒い部分は紫外線が透過し得なく、印刷されていない部分は紫外線が透過するので、アートワークフィルム下側のドライフィルムを硬化させる。このようにドライフィルムが硬化した原板１１００を現像液に浸漬すると、硬化していないドライフィルム部分が現像液により除去され、硬化したドライフィルム部分のみ残ってエッチングレジストパターンを形成する。ここで、現像液としては、炭酸ナトリウム（Ｎａ2ＣＯ3）または炭酸カリウム（Ｋ2ＣＯ3）の水溶液などを使用する。ついで、ドライフィルムをエッチングレジストとして使用し、原板１１００にエッチング液を噴霧することにより、ドライフィルムの所定のパターンに対応する部分を除く残り部分の上下銅箔層１１２０、１１２０′および銅メッキ層１１３０、１１３０′を除去する。その後、原板１１００の上下両面に塗布されたドライフィルムを、水酸化ナトリウム（ＮａＯＨ）または水酸化カリウム（ＫＯＨ）などが含まれた剥離液を使用して除去する。
一方、液状の感光材をエッチングレジストとして使用する場合、紫外線に感光される液状の感光材を原板１１００の銅メッキ層１１３０、１１３０′に塗布した後、乾燥させる。ここで、液状の感光材をコートする方式としては、ディップコーティング方式、ロールコーティング方式、電気蒸着方式などがある。ついで、所定のパターンが形成されたアートワークフィルムを介して感光材を露光および現像することにより、感光材に所定のパターンを形成する。その後、所定のパターンが形成された感光材をエッチングレジストとして使用し、原板１１００にエッチング液を噴霧することにより、感光材の所定のパターンに対応する部分を除いた残り部分の上下銅箔層１１２０、１１２０′および銅メッキ層１１３０、１１３０′を除去した後、感光材を除去する。
このような液状の感光材をエッチングレジストして使用する方式は、ドライフィルムより薄く塗布することができるので、より微細な回路パターンを形成することができる利点がある。また、原板１１００の表面に凹凸がある場合、これをならして均一な表面を形成することができる利点もある。
図３ｄに示すように、原板１１００の両面にそれぞれ第１絶縁層１２１０、１２１０′（例えば、プレプレッグ）と第１銅箔１２２０、１２２０′を積層した後、所定の温度および圧力（例えば、およそ１５０℃〜２００℃および３０ｋｇ／ｃｍ2〜４０ｋｇ／ｃｍ2）で加温および加圧して第１積層体１２００、１２００′を形成する。
ここで、第１絶縁層１２１０、１２１０′および第１銅箔１２２０、１２２０′の代わりに、原板１１００の両面に第１ＲＣＣをそれぞれ積層して第１積層体１２００、１２００′を形成することもできる。
図３ｅに示すように、第１積層体１２００、１２００′の上下第１銅箔１２２０、１２２０′に感光性物質のエッチングレジストによる露光、現像およびエッチング工程を行うことにより、第１積層体１２００、１２００′の第１銅箔に所定の回路パターンを形成した後、受動素子を挿入するため、二つのビアホール間の部分を加工して受動素子収容部１４００を形成する。この際、二つのビアホールが半分くらい加工されるように受動素子収容部１４００を形成することが好ましい。
所定の回路パターン形成工程において、後続の受動素子の電極と受動端子１１４１、１１４２間の接続のためのレーザによるビアホール形成工程でビアホールの過食刻を防止するため、下部第１銅箔１２２０′にビアホール下部ランド１２３１、１２３２を形成する。
この実施例において、図３ｃの過程と同様に、エッチングレジストとしてドライフィルムまたは液状の感光材を使用して所定の回路パターンを形成することが好ましい。
また、受動素子収容部１４００の外部にある二つのビアホールの対向弧状領域は加工されなく側壁に銅メッキ層が残っているので、後に受動素子の電極に接続できる端子１１４１、１１４２の役割をし得る。
好ましい実施例において、二つのビアホール間の部分を加工する工程は、ＣＮＣドリル、およびルータドリルなどを用いて行うことが好ましく、後に収容される受動素子の製品公差に合わせて加工することが好ましい。
図３ｆに示すように、受動素子収容部１４００にチップキャパシタまたはチップ抵抗などの受動素子１５００を挿入する。
ここで、受動素子１５００が後続の工程で位置離脱しなく堅く固定されるよう、受動素子収容部１４００の底面に少量の接着剤を塗布した後、受動素子１５００を挿入することが好ましい。
図３ｇに示すように、基板の両面にそれぞれ第２絶縁層１３１０、１３１０′（例えば、プレプレッグ）と第２銅箔１３２０、１３２０′を積層した後、所定の温度および圧力（例えば、およそ１５０℃〜２００℃および３０ｋｇ／ｃｍ2〜４０ｋｇ／ｃｍ2）で加温および加圧して第２積層体１３００、１３００′を形成する。
図３ｄの第１積層体１２００、１２００′と同様に、第２絶縁層１３１０、１３１０′および第２銅箔１３２０、１３２０′の代わりに、基板の両面に第２ＲＣＣをそれぞれ積層して第２積層体１３００、１３００′を形成することもできる。
図３ｈに示すように、上部第２銅箔１３２０に感光性物質のエッチングレジストによる露光、現像およびエッチング工程を行って、ビアホールを形成するためのウィンドウＡ′を形成する。
図３ｉに示すように、上部第２銅箔１３２０に形成されたウィンドウＡ′を用いて、上部第２銅箔１３２０から第１積層体１２００′の下部第１銅箔１２２０′に形成された下部ビアホールランド１２３１、１２３２までビアホールＡ２を形成する。
ここで、ビアホールＡ２を形成する工程は、ビアホールＡ２が一端の閉塞したブラインドビアホールであるので、レーザドリルで絶縁層１２１０、１２１０′、１３１０を加工してビアホールＡ２を形成することが好ましい。この際、使用するレーザドリルとしては、二酸化炭素レーザドリルを使用することが好ましい。この場合、受動素子電極１５１０、１５２０と内部ビアホールＡ１の側壁である端子１１４１、１１４２が二酸化炭素レーザドリルで加工できない銅からなっているので、受動素子電極１５１０、１５２０と端子１１４１、１１４２がビアホールＡ２の加工のためのガイドの役割をする。
また、ビアホールＡ２の下部に銅からなったランド１２３１、１２３２が形成されているので、ビアホールＡ２を下部ビアホールランド１２３１、１２３２まで精密に加工することができる。
図３ｊに示すように、端子１１４１、１１４２と受動素子電極１５１０、１５２０の電気的接続のため、ビアホールＡ２の内部に伝導性ペースト１６００を充填した後、感光性物質のエッチングレジストによる露光、現像およびエッチング工程を行うことにより、上下第２銅箔１３２０、１３２０′に所定の回路パターンを形成する。
ここで、感光性物質のエッチングレジストしてドライフィルムまたは液状の感光材などを使用して所定の回路パターンを形成することが好ましい。
図４ａおよび図４ｂはそれぞれ本発明の第１実施例による６層および８層構造の受動素子内蔵型プリント基板の断面図である。
図４ａに示すように、本発明は、内蔵型受動素子１５００が収容され、一般の回路パターンが形成されている６層構造の受動素子内蔵型プリント基板１０００ａを形成することができる。
また、図４ｂに示すように、本発明は、内蔵型受動素子１５００が収容され、一般の回路パターンが形成されている８層構造の受動素子内蔵型プリント基板１０００ｂを形成することができる。
この際、伝導性ペースト１６００が充填されたビアホールの上部にほかのビアホールＡ３を形成することができるので、受動素子の電極１５１０、１５２０をほかの回路層に接続することもできる。
ここで、６層および８層構造の受動素子内蔵型プリント基板１０００ａ、１０００ｂを示しているが、８層以上の受動素子内蔵型プリント基板も本発明により製造可能なことが当業者であれば容易に分かる。
図５は本発明の第１実施例による内蔵型受動素子の斜視図である。
同図に示すように、本発明による内蔵型受動素子１５００は受動素子内蔵型プリント基板の絶縁層内部に埋め込まれ、両側面に受動素子電極１５１０、１５２０が形成されている。前記受動素子電極１５１０、１５２０は、所定距離だけ隔たって形成された端子１１４１、１１４２と伝導性ペースト１６００を介して電気的に接続される。前記端子１１４１、１１４２は、断面が弧状であるビアホールの側壁で、このビアホールの側壁に銅メッキ層が形成されているため、接続された回路パターン１１５１、１１５２と電気的に導通することができる。
図６ａないし図６ｊは本発明の第２実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。
図６ａに示すように、原板２１００として、絶縁樹脂層２１１０に銅箔層２１２０、２１２０′が被覆された銅張積層板を用意する。
ここで、原板２１００として２層の構造を示しているが、使用目的または用途に応じて、内部回路層に所定の回路パターンが形成された４層、６層および８層などの多層構造の原板２１００を使用することができる。
図６ｂに示すように、原板２１００の上下銅箔層２１２０、２１２０′の回路接続のため、二つのビアホールＢ１を形成した後、形成されたビアホールＢ１の電気的接続のため、上下銅箔層２１２０、２１２０′とビアホールＢ１の側壁に銅メッキ層２３３０、２３３０′を形成する。
ここで、原板２１００に形成されたビアホールＢ１はＣＮＣドリルなどの機械的ドリルを使用して、前もって設定された位置に形成することが好ましい。
ビアホールＢ１を形成した後、ドリリング時に発生する銅箔層２１２０、２１２０′のバー（burr）、ビアホールＢ１の内壁の埃、銅箔層２１２０、２１２０′の表面の埃などを除去するデバリング（deburring）工程、およびビアホールＢ１の形成時に発生する熱により絶縁樹脂層が溶けてビアホールＢ１の側壁で生じるスミア（smear）を除去するデスミア（desmear）工程をさらに行うことが好ましい。
ここで、原板２１００のビアホールＢ１の側壁が絶縁樹脂層２１１０であるので、無電界銅メッキ処理を先に行った後、物性に優れた電界銅メッキ処理を行って銅メッキ層２１３０、２１３０′を形成することが好ましい。
図６ｃに示すように、感光性物質のエッチングレジストによる露光、現像およびエッチング工程を行うことにより、原板２１００の上下銅箔層２１２０、２１２０′および銅メッキ層２３３０、２３３０′に所定の回路パターンを形成する。ここで、所定の回路パターンは、一般の回路パターン（図示せず）、端子２１４１、２１４２の一部であるビアホールＢ１のランド、前記端子２１４１、２１４２に接続される回路パターン２１５１、２１５２などを含む。
ここで、感光性物質のエッチングレジストとしてドライフィルムまたは液状の感光材を使用して所定の回路パターンを形成することができる。
図６ｄに示すように、原板２１００の両面にそれぞれ第１絶縁層２２１０、２２１０′（例えば、プレプレッグ）と第１銅箔２２２０、２２２０′を積層した後、所定の温度および圧力（例えば、およそ１５０℃〜２００℃および３０ｋｇ／ｃｍ2〜４０ｋｇ／ｃｍ2）で加温および加圧して第１積層体２２００、２２００′を形成する。
ここで、第１絶縁層２２１０、２２１０′および第１銅箔２２２０、２２２０′の代わりに、原板２１００の両面に第１ＲＣＣをそれぞれ積層して第１積層体２２００、２２００′を形成することもできる。
図６ｅに示すように、第１積層体２２００、２２００′の上下第１銅箔２２２０、２２２０′に感光性物質のエッチングレジストによる露光、現像およびエッチング工程を行うことにより、第１積層体２２００、２２００′の第１銅箔２２２０、２２２０′に所定の回路パターンを形成した後、受動素子を挿入するため、二つのビアホールＢ１間の部分を加工して受動素子収容部２４００を形成する。この際、二つのビアホールＢ１が半分くらい加工されるように受動素子収容部２４００を形成することが好ましい。
所定の回路パターン形成工程において、後続の受動素子の電極と受動端子２１４１、２１４２間の接続のためのレーザによるビアホール形成工程でビアホールの過食刻を防止するため、下部銅箔にビアホール下部ランド２２３１、２２３２を形成する。
この実施例において、図３ｃの過程と同様に、エッチングレジストとしてドライフィルムまたは液状の感光材を使用して所定の回路パターンを形成することが好ましい。
また、受動素子収容部２４００の外部にある二つのビアホールの対向弧状領域は加工されなく側壁に銅メッキ層が残っているので、後に受動素子の電極に接続できる端子２１４１、２１４２の役割をし得る。
好ましい実施例において、二つのビアホール間の部分を加工する工程は、ＣＮＣドリル、およびルータドリルなどを用いて行うことが好ましく、後に収容される受動素子の製品公差に合わせて加工することが好ましい。
図６ｆに示すように、受動素子収容部２４００にチップキャパシタまたはチップ抵抗などの受動素子２５００を挿入する。
ここで、受動素子２５００が後続の工程で位置離脱しなく堅く固定されるよう、受動素子収容部２４００の底面に少量の接着剤を塗布した後、受動素子２５００を挿入することが好ましい。
図６ｇに示すように、基板の両面にそれぞれ第２絶縁層２３１０、２３１０′（例えば、プレプレッグ）と第２銅箔２３２０、２３２０′を積層した後、所定の温度および圧力（例えば、およそ１５０℃〜２００℃および３０ｋｇ／ｃｍ2〜４０ｋｇ／ｃｍ2）で加温および加圧して第２積層体２３００、２３００′を形成する。
図６ｈに示すように、上部第２銅箔２３２０に感光性物質のエッチングレジストによる露光、現像およびエッチング工程を行って、ビアホールを形成するためのウィンドウＢ′を形成する。
図６ｉに示すように、上部第２銅箔２３２０に形成されたウィンドウＢ′を用いて、上部第１銅箔２３２０から第１積層体２２００′の下部第１銅箔２２２０′に形成された下部ビアホールランド２２３１、２２３２までビアホールＢ２を形成する。
ここで、ビアホールＢ２を形成する工程は、ビアホールＢ２が一端の閉塞したブラインドビアホールであるので、レーザドリルで絶縁層２２１０、２２１０′、２３１０を加工してビアホールＢ２を形成することが好ましい。この際、使用するレーザドリルとしては、二酸化炭素レーザドリルを使用することが好ましい。この場合、受動素子電極２５１０、２５２０と内部ビアホールＢ１の側壁である端子２１４１、２１４２が二酸化炭素レーザドリルで加工できない銅からなっているので、受動素子電極２５１０、２５２０と端子２１４１、２１４２がビアホールＢ２の加工のためのガイドの役割をする。
図６ｊに示すように、端子２１４１、２１４２と受動素子電極２５１０、２５２０の電気的接続のため、ビアホールＢ２の側壁（すなわち、端子２１４１、２１４２および受動素子電極２５１０、２５２０）および上下第２銅箔２３２０、２３２０′に銅メッキ層２３３０、２３３０′を形成した後、感光性物質のエッチングレジストによる露光、現像およびエッチング工程を行うことにより、上下第２銅箔２３２０、２３２０′および銅メッキ層２３３０、２３３０′に所定の回路パターンを形成する。
ここで、ビアホールＢ２の側壁が絶縁層であるので、無電解銅メッキ処理を先に行った後、物性に優れた電解銅メッキ処理を行うことが好ましい。
また、感光性物質のエッチングレジストしてドライフィルムまたは液状の感光材などを使用して所定の回路パターンを形成することが好ましい。
図７ａおよび図７ｂはそれぞれ本発明の第２実施例による６層および８層構造の受動素子内蔵型プリント基板の断面図である。
図７ａに示すように、本発明は、内蔵型受動素子２５００が収容され、一般の回路パターンが形成されている６層構造の受動素子内蔵型プリント基板２０００ａを形成することができる。
また、図７ｂに示すように、本発明は、内蔵型受動素子２５００が収容され、一般の回路パターンが形成されている８層構造の受動素子内蔵型プリント基板２０００ｂを形成することができる。
この際、受動素子電極２５１０、２５２０と端子２１４１、２１４２間の空間を絶縁層（例えば、プレプレッグ）で充填した後、さらに回路パターンを形成することができる。
図４ａおよび図４ｂの第１実施例と同様に、第２実施例においては、６層および８層構造の受動素子内蔵型プリント基板２０００ａ、２０００ｂを示しているが、８層以上の受動素子内蔵型プリント基板も本発明により製造可能なことが当業者であれば容易に分かる。
図８は本発明の第２実施例による内蔵型受動素子の斜視図である。
同図に示すように、本発明による内蔵型受動素子２５００は受動素子内蔵型プリント基板の絶縁層内部に埋め込まれ、両側面に受動素子電極２５１０、２５２０が形成されている。前記受動素子電極２５１０、２５２０は、所定距離だけ隔たって形成された端子２１４１、２１４２と銅メッキ層２３３０を介して電気的に接続される。前記端子２１４１、２１４２は、断面が弧状であるビアホールＢ２の側壁で、このビアホールＢ２の側壁に銅メッキ層２３３０が形成されているため、接続された回路パターン２１５１、２１５２と電気的に導通することができる。
図９ａないし図９ｈは本発明の第３実施例および第４実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図である。
図９ａに示すように、原板３１００として、絶縁樹脂層３１１０に銅箔層３１２０、３１２０′が被覆された銅張積層板を用意する。
第１および第２実施例と同様に、原板３１００として２層の構造を示しているが、使用目的または用途に応じて、内部回路層に所定の回路パターンが形成された４層、６層および８層などの多層構造の原板３１００を使用することができる。
図９ｂに示すように、原板３１００の上下銅箔層３１２０、３１２０′の回路接続のため、二つのビアホールＣ１を形成した後、形成されたビアホールＣ１の電気的接続のため、上下銅箔層３１２０、３１２０′とビアホールＣ１の側壁に銅メッキ層３３３０、３３３０′を形成する。
第１および第２実施例と同様に、原板３１００に形成されたビアホールＣ１はＣＮＣドリルなどの機械的ドリルを使用して、前もって設定された位置に形成することが好ましい。
ビアホールＣ１を形成した後、ドリリング時に発生する銅箔層３１２０、３１２０′のバー（burr）、ビアホールＣ１の内壁の埃、銅箔層３１２０、３１２０′の表面の埃などを除去するデバリング（deburring）工程、およびビアホールＣ１の形成時に発生する熱により絶縁樹脂層３１１０が溶けてビアホールＣ１の側壁で生じるスミア（smear）を除去するデスミア（desmear）工程をさらに行うことが好ましい。
ここで、原板３１００のビアホールＣ１の側壁が絶縁樹脂層３１１０であるので、無電界銅メッキ処理を先に行った後、物性に優れた電界銅メッキ処理を行って銅メッキ層３１３０、３１３０′を形成することが好ましい。
図９ｃに示すように、感光性物質のエッチングレジストによる露光、現像およびエッチング工程を行うことにより、原板３１００の上下銅箔層３１２０、３１２０′および銅メッキ層３３３０、３３３０′に所定の回路パターンを形成する。ここで、所定の回路パターンは、一般の回路パターン（図示せず）、端子３１４１、３１４２の一部であるビアホールＣ１のランド、前記端子３１４１、３１４２に接続される回路パターン３１５１、３１５２などを含む。
図９ｄに示すように、受動素子を収容するため、二つのビアホールＣ１間の部分を加工して受動素子収容部３４００を形成する。この際、二つのビアホールＣ１が半分くらい加工されるように受動素子収容部３４００を形成することが好ましい。
この実施例において、受動素子収容部３４００の外部にある二つのビアホールの対向弧状領域は加工されなく側壁に銅メッキ層が残っているので、後に受動素子の電極に接続できる端子３１４１、３１４２の役割をし得る。
好ましい実施例において、二つのビアホール間の部分を加工する工程は、ＣＮＣドリル、およびルータドリルなどを用いて行うことが好ましく、後に収容される受動素子の製品公差に合わせて加工することが好ましい。
図９ｅに示すように、原板３１００の一面に第１積層体３２００′で絶縁層（例えば、プレプレッグ）を積層した後、所定の温度および圧力（例えば、およそ１５０℃〜２００℃および３０ｋｇ／ｃｍ2〜４０ｋｇ／ｃｍ2）で加温および加圧する。
ここで、第１積層体３２００′を原板３１００の一面に積層することにより、後に受動素子を挿入するとき、受動素子が下方に通過することを防止する。
図９ｄおよび図９ｅのように、受動素子収容部３４００を形成してから第１積層体３２００′を積層したが、第１積層体３２００′を積層してから受動素子収容部３４００を形成することができる。
図９ｆに示すように、受動素子収容部３４００にチップキャパシタまたはチップ抵抗などの受動素子３５００を挿入する。
ここで、受動素子３５００が後続の工程で位置離脱しなく堅く固定されるよう、受動素子収容部３４００の底面に少量の接着剤を塗布した後、受動素子３５００を挿入することが好ましい。
図９ｇに示すように、端子３１４１、３１４２と受動素子電極３５１０、３５２０の電気液接続のため、端子３１４１、３１４２と受動素子電極３５１０、３５２０間の空間を伝導性ペースト３６００で充填する。
その後、通常のプリント基板のビルドアップ工程を行うと、本発明の第３実施例による受動素子内蔵型プリント基板が製造される。
一方、図９ｆの過程の後続工程として、図９ｈに示すように、端子３１４１、３１４２と受動素子電極３５１０、３５２０の電気的接続のため、端子３１４１、３１４２と受動素子電極３５１０、３５２０間に銅メッキ層３３００を形成することもできる。
その後、通常のプリント基板のビルドアップ工程を行うと、本発明の第４実施例による受動素子内蔵型プリント基板が製造される。
図１０ａおよび図１０ｂはそれぞれ本発明の第５実施例および第６実施例による内蔵型受動素子の斜視図である。
図１０ａに示すように、本発明の第５実施例による内蔵型受動素子４５００は受動素子内蔵型プリント基板の絶縁層内部に埋め込まれ、両側面に受動素子電極４５１０、４５２０が形成されている。前記受動素子電極４５１０、４５２０は、所定距離だけ隔たって形成された端子４１４１、４１４２と伝導性ペースト４６００を介して電気的に接続される。前記端子４１４１、４１４２は、断面が弧状であるビアホールの側壁で、このビアホールの側壁に銅メッキ層が形成されているため、接続された回路パターン４１５１、４１５２と電気的に導通することができる。
図５に示す本発明の第１実施例による内蔵型受動素子１５００と図１０ａに示す本発明の第５実施例による内蔵型受動素子４５００を比較してみると、第１実施例は、内蔵型受動素子１５００から離れている受動素子電極１５１０、１５２０の表面にそれぞれ伝導性ペースト１６００を介して端子１１４１、１１４２が接続（すなわち、±ｙ軸方向に接続）され、第５実施例は、内蔵型受動素子４５００に接している受動素子電極４５１０、４５２０の表面にそれぞれ伝導性ペースト４６００を介して端子４１４１、４１４２が接続（すなわち、±ｘ軸方向に接続）されている。
図１０ｂに示すように、本発明の第６実施例による内蔵型受動素子５５００は受動素子内蔵型プリント基板の絶縁層内部に埋め込まれ、両側面に受動素子電極５５１０、５５２０が形成されている。前記受動素子電極５５１０、５５２０は、所定距離だけ隔たって形成された端子５１４１、５１４２と銅メッキ層５３００を介して電気的に接続される。前記端子５１４１、５１４２は、断面が弧状であるビアホールの側壁で、このビアホールの側壁に銅メッキ層が形成されているため、接続された回路パターン５１５１、５１５２と電気的に導通することができる。
図８に示す本発明の第２実施例による内蔵型受動素子２５００と図１０ｂに示す本発明の第６実施例による内蔵型受動素子５５００を比較してみると、第２実施例は、内蔵型受動素子２５００から離れている受動素子電極２５１０、２５２０の表面にそれぞれ銅メッキ層２３３０を介して端子２１４１、２１４２が接続（すなわち、±ｙ軸方向に接続）され、第６実施例は、内蔵型受動素子５５００に接している受動素子電極５５１０、５５２０の表面にそれぞれ銅メッキ層５３００を介して端子５１４１、５１４２が接続（すなわち、±ｘ軸方向に接続）されている。
以上、本発明の実施例を説明したが、当業者であれば、本発明の技術的思想および範囲を逸脱しない範囲内で多様な変形および修正が可能であろう。このような変形および修正実施例も本発明の範囲内に属するものである。
従来の受動素子内蔵型プリント基板の製造方法の流れを示す断面図である。 従来の受動素子内蔵型プリント基板の製造方法の流れを示す断面図である。 従来の受動素子内蔵型プリント基板の製造方法の流れを示す断面図である。 従来の受動素子内蔵型プリント基板の製造方法の流れを示す断面図である。 従来の受動素子内蔵型プリント基板の製造方法の流れを示す断面図である。 従来の受動素子内蔵型プリント基板の製造方法の流れを示す断面図である。 従来の受動素子内蔵型プリント基板のほかの製造方法の流れを示す断面図である。 従来の受動素子内蔵型プリント基板のほかの製造方法の流れを示す断面図である。 従来の受動素子内蔵型プリント基板のほかの製造方法の流れを示す断面図である。 従来の受動素子内蔵型プリント基板のほかの製造方法の流れを示す断面図である。 従来の受動素子内蔵型プリント基板のほかの製造方法の流れを示す断面図である。 従来の受動素子内蔵型プリント基板のほかの製造方法の流れを示す断面図である。 従来の受動素子内蔵型プリント基板のほかの製造方法の流れを示す断面図である。 本発明の第１実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第１実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第１実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第１実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第１実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第１実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第１実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第１実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第１実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第１実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第１実施例による６層および８層構造の受動素子内蔵型プリント基板の断面図である。 本発明の第１実施例による６層および８層構造の受動素子内蔵型プリント基板の断面図である。 本発明の第１実施例による内蔵型受動素子の斜視図である。 本発明の第２実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第２実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第２実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第２実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第２実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第２実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第２実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第２実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第２実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第２実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図および平面図である。 本発明の第２実施例による６層および８層構造の受動素子内蔵型プリント基板の断面図である。 本発明の第２実施例による６層および８層構造の受動素子内蔵型プリント基板の断面図である。 本発明の第２実施例による内蔵型受動素子の斜視図である。 本発明の第３および第４実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図である。 本発明の第３および第４実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図である。 本発明の第３および第４実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図である。 本発明の第３および第４実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図である。 本発明の第３および第４実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図である。 本発明の第３および第４実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図である。 本発明の第３および第４実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図である。 本発明の第３および第４実施例による受動素子内蔵型プリント基板の製造方法の流れを示す断面図である。 本発明の第５および第６実施例による内蔵型受動素子の斜視図である。 本発明の第５および第６実施例による内蔵型受動素子の斜視図である。
符号の説明
１０００ａ、１０００ｂ、２０００ａ、２０００ｂ 受動素子内蔵型プリント基板
１１１０、２１００、３１００ 原板
１１１０、２１１０、３１１０ 絶縁樹脂層
１１２０、１１２０′、２１２０、２１２０′、３１２０、３１２０′ 銅箔層
１１３０、１１３０′、２３３０、２３３０′、３３００、５３００ 銅メッキ層
１１４１、１１４２、２１４１、２１４２、３１４１、３１４２、４１４１、４１４２、５１４１、５１４２ 端子
１１５１、１１５２、２１５１、２１５２、３１５１、３１５２、４１５１、４１５２、５１４１、５１４２ 端子に接続された回路パターン
１２００、１２００′、２２００、２２００′、３２００′ 第１積層体
１２１０、１２１０′、２２１０、２２１０′ 第１銅箔
１２２０、１２２０′、２２２０、２２２０′ 第１絶縁層
１２３１、１２３２、２２３１、２２３２ ビアホール下部ランド
１３００、１３００′、２３００、２３００′ 第２積層体
１３１０、１３１０′、２３１０、２３１０′ 第２銅箔
１３２０、１３２０′、２３２０、２３２０′ 第２絶縁層
１４００、２４００、３４００ 受動素子収容部
１５００、２５００、３５００、４５００、５５００ 受動素子
１５１０、１５２０、２５１０、２５２０、３５１０、３５２０、４５１０、４５２０、５５１０、５５２０ 受動素子電極
１６００、３６００、４６００ 伝導性ペースト
Ａ１、Ａ２、Ａ３、Ｂ１、Ｂ２、Ｃ１ ビアホール
Ａ′、Ｂ′ ビアホールのウィンドウ

Claims (20)

  1. 回路パターンが形成された少なくとも一つの回路層と、
    前記回路層間にそれぞれ位置する少なくとも一つの絶縁層と、
    前記絶縁層にそれぞれ垂直に形成され、第１伝導性物質でメッキが施され、互いに所定距離だけ隔たっている一対の端子と、
    前記一対の端子間に位置し、両側に形成された電極が前記一対の端子からそれぞれ所定距離隔たっており、前記電極が第２伝導性物質を介して前記端子にそれぞれ電気的に接続される内蔵型受動素子とを含んでなることを特徴とする受動素子内蔵型プリント基板。
  2. 前記第１伝導性物質が銅メッキ層であることを特徴とする請求項１記載の受動素子内蔵型プリント基板。
  3. 前記第２伝導性物質が伝導性ペーストであることを特徴とする請求項１記載の受動素子内蔵型プリント基板。
  4. 前記伝導性ペーストの一側に形成されたビアホールをさらに含むことを特徴とする請求項３記載の受動素子内蔵型プリント基板。
  5. 前記第２伝導性物質が銅メッキ層であることを特徴とする請求項１記載の受動素子内蔵型プリント基板。
  6. 前記端子が弧状の断面を有することを特徴とする請求項１記載の受動素子内蔵型プリント基板。
  7. 絶縁層の内部に形成された受動素子収容部と、
    前記受動素子収容部に収容され、両側に一対の電極が形成された内蔵型受動素子と、
    前記受動素子収容部の内壁にそれぞれ形成され、伝導性物質を介して前記内蔵型受動素子の電極にそれぞれ接続される一対の端子と、
    前記端子に接続され、電気的信号を伝送する回路パターンとを含んでなることを特徴とする受動素子内蔵型プリント基板。
  8. 前記伝導性物質が伝導性ペーストであることを特徴とする請求項７記載の受動素子内蔵型プリント基板。
  9. 前記伝導性ペーストの一側に形成されたビアホールをさらに含むことを特徴とする請求項８記載の受動素子内蔵型プリント基板。
  10. 前記伝導性物質が銅メッキ層であることを特徴とする請求項７記載の受動素子内蔵型プリント基板。
  11. 前記端子が弧状の断面を有することを特徴とする請求項７記載の受動素子内蔵型プリント基板。
  12. （Ａ）原板に多数の第１ビアホールを形成し、前記原板の外層および前記第１ビアホールの側壁に銅メッキ層を形成するステップと、
    （Ｂ）前記原板の外層および銅メッキ層に、前記第１ビアホールのランドおよび前記第１ビアホールのランドに接続される回路パターンを含む第１回路パターンを形成するステップと、
    （Ｃ）前記多数の第１ビアホールのなかで、一対の第１ビアホールの対向部がそれぞれ切り取られるように、前記一対の第１ビアホール間の部分を除去して受動素子収容部を形成するステップと、
    （Ｄ）前記受動素子収容部に受動素子を挿入するステップと、
    （Ｅ）前記第１ビアホールの残存部と前記受動素子の電極を電気的に接続するステップとを含んでなることを特徴とする受動素子内蔵型プリント基板の製造方法。
  13. 前記（Ｂ）ステップの後、（Ｆ）前記原板の片面に絶縁層を積層するステップをさらに含むことを特徴とする請求項１２記載の受動素子内蔵型プリント基板の製造方法。
  14. 前記（Ｃ）ステップの後、（Ｆ）前記原板の片面に絶縁層を積層するステップをさらに含むことを特徴とする請求項１２記載の受動素子内蔵型プリント基板の製造方法。
  15. 前記（Ｂ）ステップの後、（Ｆ）前記原板の両面にそれぞれ絶縁層および銅箔を含む第１積層体を積層し、前記第１積層体の銅箔に第２回路パターンを形成するステップと、
    前記（Ｄ）ステップの後、（Ｇ）前記第１積層体上にそれぞれ絶縁層および銅箔を含む第２積層体を積層し、前記一対の第１ビアホールの残存部および前記受動素子の電極が露出するように、第２ビアホールを形成するステップとをさらに含むことを特徴とする請求項１２記載の受動素子内蔵型プリント基板の製造方法。
  16. 前記（Ｆ）ステップの第２回路パターンは、前記（Ｇ）ステップの第２ビアホール形成過程で過食刻を防止するため、前記第１積層体の下部銅箔に形成された第２ビアホール下部ランドを含むことを特徴とする請求項１５記載の受動素子内蔵型プリント基板の製造方法。
  17. 前記（Ｃ）ステップの受動素子収容部を形成する過程が、ＣＮＣドリル（Computer Numerical Control drill）により行われることを特徴とする請求項１２記載の受動素子内蔵型プリント基板の製造方法。
  18. 前記（Ｃ）ステップの受動素子収容部を形成する過程が、ルータドリル（router drill）により行われることを特徴とする請求項１２記載の受動素子内蔵型プリント基板の製造方法。
  19. 前記（Ｅ）ステップは、伝導性ペーストを介して前記第１ビアホールの残存部と前記受動素子の電極を電気的に接続することを特徴とする請求項１２記載の受動素子内蔵型プリント基板の製造方法。
  20. 前記（Ｅ）ステップは、銅メッキ層を介して前記第１ビアホールの残存部と前記受動素子の電極を電気的に接続することを特徴とする請求項１２記載の受動素子内蔵型プリント基板の製造方法。
JP2004381018A 2004-09-15 2004-12-28 受動素子内蔵型プリント基板およびその製造方法 Pending JP2006086488A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040073822A KR100598275B1 (ko) 2004-09-15 2004-09-15 수동소자 내장형 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2006086488A true JP2006086488A (ja) 2006-03-30

Family

ID=36164699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004381018A Pending JP2006086488A (ja) 2004-09-15 2004-12-28 受動素子内蔵型プリント基板およびその製造方法

Country Status (4)

Country Link
US (2) US7350296B2 (ja)
JP (1) JP2006086488A (ja)
KR (1) KR100598275B1 (ja)
CN (1) CN1750736A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060413A (ja) * 2006-08-31 2008-03-13 Toshiba Corp 部品内蔵プリント配線板および電子機器
WO2016167081A1 (ja) * 2015-04-14 2016-10-20 オムロン株式会社 回路構造体
JP2016219730A (ja) * 2015-05-26 2016-12-22 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子装置

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2856552B1 (fr) * 2003-06-23 2005-10-21 Imphy Ugine Precision Procede de fabrication de pieces pour composants electroniques passifs et pieces obtenues
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP4254860B2 (ja) * 2004-10-29 2009-04-15 株式会社村田製作所 チップ型電子部品を内蔵した多層基板及びその製造方法
US20060203457A1 (en) * 2005-03-14 2006-09-14 Tyco Electronics Power Systems, Inc. Z-axis component connections for use in a printed wiring board
US20090202889A1 (en) * 2005-05-10 2009-08-13 Panasonic Corporation Protection Circuit And Battery Pack
KR100771319B1 (ko) 2006-05-15 2007-10-29 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR100797693B1 (ko) * 2006-05-24 2008-01-23 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
KR100780961B1 (ko) 2006-10-02 2007-12-03 삼성전자주식회사 리워크가 가능한 수동소자 내장형 인쇄회로기판 및 그제조방법과 반도체 모듈
TWI333684B (en) * 2006-11-07 2010-11-21 Unimicron Technology Corp Package substrate having embedded capacitor
KR100789529B1 (ko) * 2006-11-13 2007-12-28 삼성전기주식회사 내장형 저항을 갖는 인쇄회로기판 및 그 제조방법
TWI324901B (en) * 2007-01-08 2010-05-11 Unimicron Technology Corp Printed circuit board structure integrating electronic components
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
KR100859004B1 (ko) * 2007-08-22 2008-09-18 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
US8064214B2 (en) * 2008-01-04 2011-11-22 Dialogic Corporation Press fit passive component
TWI363585B (en) * 2008-04-02 2012-05-01 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
KR20090117237A (ko) * 2008-05-09 2009-11-12 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US7863096B2 (en) * 2008-07-17 2011-01-04 Fairchild Semiconductor Corporation Embedded die package and process flow using a pre-molded carrier
US7891980B2 (en) * 2008-11-05 2011-02-22 Dialogic Corporation Interconnect device with discrete in-line components
KR101055509B1 (ko) * 2009-03-19 2011-08-08 삼성전기주식회사 전자부품 내장형 인쇄회로기판
US8186042B2 (en) * 2009-05-06 2012-05-29 Bae Systems Information And Electronic Systems Integration Inc. Manufacturing method of a printed board assembly
US20110017504A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Ferrite Bead Components for Printed Circuit Boards
US8237061B2 (en) * 2009-07-23 2012-08-07 Lexmark International, Inc. Z-directed filter components for printed circuit boards
US8273996B2 (en) * 2009-07-23 2012-09-25 Lexmark International, Inc. Z-directed connector components for printed circuit boards
US20110017581A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Switch Components for Printed Circuit Boards
US8198548B2 (en) * 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed capacitor components for printed circuit boards
US20110017502A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Components for Printed Circuit Boards
US8278568B2 (en) * 2009-07-23 2012-10-02 Lexmark International, Inc. Z-directed variable value components for printed circuit boards
US8735734B2 (en) * 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
KR101677284B1 (ko) * 2009-12-24 2016-11-18 삼성전자주식회사 내장 회로기판 및 그 제조 방법
KR101084252B1 (ko) * 2010-03-05 2011-11-17 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US8169114B2 (en) 2010-05-05 2012-05-01 Martin Simon Large gap horizontal field magnetic levitator
KR20120026870A (ko) * 2010-09-10 2012-03-20 삼성전자주식회사 회로 기판 및 이를 포함하는 반도체 모듈
CN103314648B (zh) * 2011-01-21 2016-03-16 利盟国际有限公司 用于印刷电路板的z向电容器部件
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US8658245B2 (en) 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US8752280B2 (en) 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
JP5715009B2 (ja) * 2011-08-31 2015-05-07 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
KR102038407B1 (ko) * 2012-02-27 2019-10-30 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 모듈
KR101326999B1 (ko) 2012-03-07 2013-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
KR101483825B1 (ko) * 2012-12-04 2015-01-16 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
JP6136061B2 (ja) * 2012-12-13 2017-05-31 株式会社村田製作所 半導体装置
CN103906371B (zh) * 2012-12-27 2017-09-19 碁鼎科技秦皇岛有限公司 具有内埋元件的电路板及其制作方法
KR101472638B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 수동소자 내장기판
US20150382478A1 (en) * 2013-02-12 2015-12-31 Meiko Electronics Co., Ltd. Device embedded substrate and manufacturing method of device embedded substrate
US9441753B2 (en) * 2013-04-30 2016-09-13 Boston Dynamics Printed circuit board electrorheological fluid valve
JP2014232812A (ja) * 2013-05-29 2014-12-11 イビデン株式会社 プリント配線板およびその製造方法
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
TWI526132B (zh) * 2013-12-13 2016-03-11 Mpi Corp Correction film structure
KR20150070810A (ko) * 2013-12-17 2015-06-25 삼성전기주식회사 캐패시터 내장 기판 및 그 제조 방법
JP6228851B2 (ja) * 2014-01-10 2017-11-08 新光電気工業株式会社 配線基板、配線基板の製造方法
KR20160004157A (ko) * 2014-07-02 2016-01-12 삼성전기주식회사 칩 내장형 기판 및 이의 제조 방법
TWI513379B (zh) * 2014-07-02 2015-12-11 Nan Ya Printed Circuit Board 內埋元件的基板結構與其製造方法
KR102268385B1 (ko) * 2014-08-14 2021-06-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP6342794B2 (ja) * 2014-12-25 2018-06-13 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2016127148A (ja) * 2014-12-27 2016-07-11 京セラ株式会社 配線基板の製造方法
KR102379166B1 (ko) 2015-02-05 2022-03-25 삼성전자주식회사 전자 부품, 반도체 패키지 및 이를 이용한 전자 장치
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US9780077B2 (en) 2015-09-10 2017-10-03 Nxp Usa, Inc. System-in-packages containing preassembled surface mount device modules and methods for the production thereof
CN106960826B (zh) * 2017-03-23 2018-03-06 深圳光韵达激光应用技术有限公司 一种具有台阶结构的封装芯片以及加工工艺
TWI645519B (zh) * 2017-06-02 2018-12-21 旭德科技股份有限公司 元件內埋式封裝載板及其製作方法
EP3481162B1 (en) * 2017-11-06 2023-09-06 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with two component carrier portions and a component being embedded in a blind opening of one of the component carrier portions
WO2019177319A1 (ko) 2018-03-14 2019-09-19 주식회사 엘지화학 매립형 투명 전극 기판 및 이의 제조방법
CN109712970A (zh) * 2018-12-04 2019-05-03 贵州航天控制技术有限公司 一种sld、ld光源sip模块的制备方法
CN111341750B (zh) * 2018-12-19 2024-03-01 奥特斯奥地利科技与***技术有限公司 包括有导电基部结构的部件承载件及制造方法
US20210117503A1 (en) * 2019-10-18 2021-04-22 Coupang Corp. Computer-implemented systems and methods for manipulating an electronic document
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
US20210375732A1 (en) * 2020-06-02 2021-12-02 Qualcomm Incorporated Partial component embedding in a substrate
KR20220000264A (ko) 2020-06-25 2022-01-03 삼성전자주식회사 반도체 패키지 기판 및 이를 포함하는 반도체 패키지
TWI731745B (zh) 2020-07-15 2021-06-21 欣興電子股份有限公司 內埋式元件結構及其製造方法
CN114521055A (zh) * 2020-11-20 2022-05-20 庆鼎精密电子（淮安）有限公司 内埋式电路板及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5876842A (en) * 1995-06-07 1999-03-02 International Business Machines Corporation Modular circuit package having vertically aligned power and signal cores
EP1139705B1 (en) * 1999-09-02 2006-11-22 Ibiden Co., Ltd. Printed wiring board and method of producing the same
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP2002198638A (ja) 2000-12-27 2002-07-12 Shinko Electric Ind Co Ltd チップ部品の実装用基板及びその製造方法並びに実装構造及び実装方法
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
US6860000B2 (en) * 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components
JP3945764B2 (ja) 2002-08-30 2007-07-18 日本特殊陶業株式会社 配線基板
JP4717316B2 (ja) 2002-10-08 2011-07-06 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
US7242591B2 (en) * 2002-10-08 2007-07-10 Dai Nippon Printing Co., Ltd. Wiring board incorporating components and process for producing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060413A (ja) * 2006-08-31 2008-03-13 Toshiba Corp 部品内蔵プリント配線板および電子機器
WO2016167081A1 (ja) * 2015-04-14 2016-10-20 オムロン株式会社 回路構造体
JP2016201521A (ja) * 2015-04-14 2016-12-01 オムロン株式会社 回路構造体
US10334733B2 (en) 2015-04-14 2019-06-25 Omron Corporation Circuit structure
JP2016219730A (ja) * 2015-05-26 2016-12-22 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子装置
US10211119B2 (en) 2015-05-26 2019-02-19 Shinko Electric Industries Co., Ltd. Electronic component built-in substrate and electronic device

Also Published As

Publication number Publication date
US20080123308A1 (en) 2008-05-29
US20060054352A1 (en) 2006-03-16
CN1750736A (zh) 2006-03-22
US7350296B2 (en) 2008-04-01
US7583512B2 (en) 2009-09-01
KR20060024946A (ko) 2006-03-20
KR100598275B1 (ko) 2006-07-10

Similar Documents

Publication Publication Date Title
JP2006086488A (ja) 受動素子内蔵型プリント基板およびその製造方法
JP4288266B2 (ja) 多層キャパシタ内蔵型のプリント基板の製造方法
JP4481854B2 (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
US7802361B2 (en) Method for manufacturing the BGA package board
KR100598274B1 (ko) 저항 내장형 인쇄회로기판 및 그 제조 방법
JP2006032887A (ja) 受動素子チップ内蔵型の印刷回路基板の製造方法
CN108617104B (zh) 印刷电路板的局部图形铜厚加厚的制作方法
JP2005322868A (ja) プリント回路基板の電解金メッキ方法
JP2009260204A (ja) プリント基板およびその製造方法
TWI529068B (zh) 具有銅薄層構成之基材的生產方法，印刷電路板之製造方法以及經由上述方法製造之印刷電路板
KR101009176B1 (ko) 다층 인쇄회로기판의 제조방법
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR20070034766A (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
JP5040346B2 (ja) プリント配線板の製造方法
CN114368726A (zh) Mems内置芯片封装载板及其制作工艺
CN114206001A (zh) 高耐压mems封装载板及其制作工艺
CN114195090A (zh) 超高电容mems封装载板及其制作工艺
KR102054198B1 (ko) 배선 기판의 제조 방법
KR100645642B1 (ko) 고밀도 ｂｇａ 패키지 기판 및 그 제조방법
JP4492071B2 (ja) 配線基板の製造方法
KR101251756B1 (ko) 인쇄회로기판의 제조방법
JP2015070029A (ja) プリント配線板の製造方法、及びプリント配線板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080422