JP2006080141A - 発光装置、その発光装置に使用するリードフレーム、及びリードフレームの製造方法 - Google Patents

発光装置、その発光装置に使用するリードフレーム、及びリードフレームの製造方法 Download PDF

Info

Publication number
JP2006080141A
JP2006080141A JP2004259716A JP2004259716A JP2006080141A JP 2006080141 A JP2006080141 A JP 2006080141A JP 2004259716 A JP2004259716 A JP 2004259716A JP 2004259716 A JP2004259716 A JP 2004259716A JP 2006080141 A JP2006080141 A JP 2006080141A
Authority
JP
Japan
Prior art keywords
light emitting
lead frame
emitting element
mounting portion
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004259716A
Other languages
English (en)
Other versions
JP4486451B2 (ja
Inventor
Masaru Aoki
大 青木
Kazunobu Sumi
和宜 角
Toshikatsu Hiroe
俊勝 広江
Toshiaki Morikawa
利明 森川
Atsushi Otaka
篤 大高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
SH Precision Co Ltd
Original Assignee
Stanley Electric Co Ltd
SH Precision Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd, SH Precision Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2004259716A priority Critical patent/JP4486451B2/ja
Publication of JP2006080141A publication Critical patent/JP2006080141A/ja
Application granted granted Critical
Publication of JP4486451B2 publication Critical patent/JP4486451B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 発光素子への接着剤の回り込みを阻止することによって短絡事故の防止と実装の信頼性の向上を図る表面実装型の発光装置、発光装置に使用するリードフレーム、及びリードフレームの製造方法を提供する。
【解決手段】 発光素子１１と、前記発光素子１１の第１電極と電気的に接続する第１リードフレーム１３と、前記発光素子１１の第２電極と電気的に接続する第２リードフレーム１４と、前記発光素１１、前記発光素子１１の第１電極と第１リードフレーム１３の接続部、及び前記発光素子１１の第２電極と第２リードフレーム１４の接続部を封止する絶縁体１６とからなり、前記第１リードフレーム１３及び第２リードフレーム１４の外部装置との接続端子部を前記絶縁体１６外部に露出してパッケージ化した表面実装型の発光装置１であって、第１リードフレーム１３には、１又は同一高さの複数の凸状に形成されて上面が平坦な実装部１３Ａを有し、前記実装部１３Ａの前記上面部１３ａに前記発光素子１１を接着させる。
【選択図】 図１

Description

本発明は、発光装置及びその製造方法、ならびに発光装置の製造に使用するリードフレームに関し、特に発光ダイオード（ＬＥＤ）の等の発光素子を用いた表面実装型の発光装置に適用される有効な技術に関するものである。
従来、発光ダイオード等の発光素子を用いた発光装置には、第１リードフレーム及び第２リードフレームを、実装基板のスルーホールに挿入して半田付けする挿入実装型とともに、前記実装基板の表面に設けられたパッド（端子）に半田付けする表面実装型がある。
本発明は、後者である表面実装型の範疇の発光装置等に関するものであるが、従来の表面実装型の発光装置のリードフレームは一般的に平板体であり、発光素子を装着するリードフレームの実装部もその平板体の一部であるため、発光素子を実装部に装着する際、半田等の合金層が発光素子の側面や表層面にまで回り込んでしまうという現象が生じていた。そのため、パッケージ化した発光装置の電気回路に短絡現象が生じ、発光素子の発光機能が損なわれてしまうという問題が生じていた。
図７は、従来の表面実装型の発光装置を示す。この発光装置は、平板状のリードフレームの一部をカップ状の底部Ｂとしてその個所に発光素子３１を接着させてなるものである（特許文献１参照）。この発光装置３０では、第１リードフレーム３３の第２リードフレーム３４側寄りに周囲を下方に向けて円錐状に傾斜させたカップ状の中心に平坦状の底部Ｂを発光素子３１の反射板Ｌとし、底部Ｂに発光素子３１を半田３７を用いて接合させるようになっている。このようにすることによって、発光素子３１を動作させたときに発生する熱を、底部Ｂを介して発光装置の外部に放熱することができ、発光効率の安定化を図ることができる。また、反射板Ｌが発光機能を効果的なものとすることができる。
この発光装置３０は、平板状の第１及び第２のリードフレーム３３を有し、第１リードフレーム３３の底部Ｂに発光素子３１の一方の電極を半田３７によって接続し、発光素子３１の他方の電極をボンディングワイヤ３５によって第２リードフレーム３４に接続している。発光素子３１及びボンディングワイヤ３５等は、封止用絶縁体３６によって封止される。
特開２００３−１７４２００号公報
しかしながら、この表面実装型の発光装置３０によれば、第１リードフレーム３３におけるカップ状面の底部Ｂは平面であるため、半田３７が発光素子３１の側面や表層部への回り込む可能性があり、上述した短絡等の問題が生ずる恐れがある。
従って、本発明の目的は、かかる問題を可及的に解消し、発光素子への導電性接着剤等（半田等）の回り込みを防止することによって短絡事故を未然に防止し、発光素子の実装の信頼性の向上を図る表面実装型の発光装置及びその製造方法、ならびに発光装置の製造に使用するリードフレームを提供することにある。
上記の目的を達成するため、本発明に係る発光装置は、発光素子と、前記発光素子の第１電極と電気的に接続する第１リードフレームと、前記発光素子の第２電極と電気的に接続する第２リードフレームと、前記発光素子、前記発光素子の第１電極と第１リードフレームの接続部、及び前記発光素子の第２電極と第２リードフレームの接続部を封止する絶縁体とからなる表面実装型の発光装置であって、第１リードフレームには、上面は平坦とし、接続部側に１又は同一高さの複数の凸状で裏面側において凹状形状の実装部が形成され、前記実装部の前記上面に前記発光素子を接着させたこと特徴とする。
この場合、前記実装部の高さは、０．０１〜０．１５ｍｍであることが好ましい。
また、前記実装部の前記上面の面積は、前記発光素子の面積と同等又はそれより小さく形成されていることが好ましい。
この発光装置に使用するリードフレームは、発光素子の第１電極及び第２電極に接続される第１リードフレーム及び第２リードフレームを設け、第１リードフレームには１又は同一高さの複数の凸状に形成されて、発光素子を載置するための上面が平坦な実装部が形成されていることを特徴とする。
この場合、前記実装部の高さは、０．０１〜０．１５ｍｍであることが好ましい。
また、 前記実装部の前記上面部の面積は、発光素子の面積と同等又はそれより小さく形成されていることが好ましい。
さらに、前記第１リードフレームは、所定位置に１又は同一高さの複数の上面が平坦な凸条をあらかじめ有する導体板によって構成されることが好ましい。
リードフレームの製造方法は、薄板の導体板を用意するステップと、前記導体板を打ち抜いて第１及び第２のリードフレームを形成するステップと、前記第１リードフレームを半抜きにして平坦状の上面を有する半導体装置用実装部を形成するステップを有することを特徴とする。
この場合、前記半導体装置用実装部を形成するステップは、前記第１リードフレームを半抜きにした後、逆方向から押圧してその高さを調整するステップを含むことが好ましい。
本発明によれば、発光素子の実装部は極めて簡単な構造でありながら、的確に発光素子への半田等の接着剤の回り込みを阻止することによって短絡事故の防止と実装の信頼性の向上を図ることができる。また、前記実装部の前記上面を平坦状とすることにより、発光素子を確実に前記実装部にマウントすることができる。さらに実装部の面積は、前記発光素子の装着面の面積と同等かそれよりも小さくすることによって、一層発光素子への接着剤の回り込みを阻止することができる。また、前記第１リードフレームは接続部側において凸状で裏面側において凹状の形状としているのでリードフレームの表面積が増加して放熱性が向上する。
また、本発明の発光装置の製造方法によれば、順送トランスファー加工のみならず歩留まりを一層高めるクランクプレスによる加工が可能であり、さらに第１リードフレーム及び第２リードフレームの同時形成を行うこともできる。また、前記の同時形成と同時に第１リードフレームに発光素子を接着する実装部を形成させることもできる。
さらに、本発明の発光装置の製造に使用するリードフレームによれば、第１リードフレームに設けた光素子を接着する実装部は周囲のリードフレーム面より高い凸部を形成させた部位とするから、発光素子への半田等の接着剤の回り込みを確実に防止することができる。
以下、本発明の実施をするための最良の形態を、図１〜図５を用いて説明する。
図１は、本発明の発光装置の断面概要図である。発光装置１は、発光素子１１と、前記発光素子１１のチップ下面１１ａに設けた第１電極と電気的に接続する第１リードフレーム１３と、前記発光素子１１のチップ上面１１ｂに設けた第２電極と電気的に接続する第２リードフレーム１４と、前記発光素子１１の第２電極と第２リードフレーム１４の接続部とを接続するボンディングワイヤ１５、及び前記発光素子１１及び接続部を含んだ周囲を封止するエポキシ樹脂からなる封止用絶縁体１６とからなり、前記第１リードフレーム１３及び第２リードフレーム１４の外部装置との接続端子部１３ａ、１４ａを前記封止用絶縁体１６の外部に露出してパッケージ化したものであって、第１リードフレーム１３には、前記発光素子１１を接着させて実装させるための１又は同一高さの複数の凸部（以下、実装部という。）１３Ａを形成させ、前記発光素子１１の下側となるチップ下面１１ａを前記実装部１３Ａの上面１３ｂ低融点接続が可能な共晶半田１７によって接着させてある。
発光素子１１は、図示しない基板上にｎ型半導体層及びｐ型半導体層が積層されることにより発光層が形成され、その上面に第2電極としてのｐ側電極及び基板の下側に第１電極としてのｎ側電極が形成されている。
図２は、本発明の発光装置の他の実施例の断面概要図である。発光装置１は、実装部１３Ａが２つの凸状で形成されているほか、図１の発光装置１と同一の構造であり、同一の部分には同一の引用文字を使用したので、構成説明は省略する。
図３は、第１リードフレーム１３であって、同図（ａ）は、実装部１３Ａが１つの凸状で形成されている場合、同図（ｂ）は実装部１３Ａが２つの凸状で形成されて場合である。同図（ａ）によれば、実装部１３Ａの上面１３ａには、共晶半田１７が塗布ないし滴下される。さらに共晶半田１７を挟むようにその上に発光素子１１が実装部１３Ａの上面１３ａに接着される。この場合、実装部１３Ａの上面１３ａの面積は、発光素子１１のチップ下面１１ａの面積と同等かそれよりも小さく形成されるようにする。また、実装部１３Ａの高さは、０．０１〜０．１５ｍｍとする。同様に、同図（ｂ）によれば、実装部１３Ａの上面１３ａには、共晶半田１７が塗布ないし滴下される。さらに共晶半田１７を挟むようにその上に発光素子１１が実装部１３Ａの上面１３ａに接着される。この場合、実装部１３Ａの上面１３ａの面積は、発光素子１１のチップ下面１１ａの面積と同等かそれよりも小さく形成されるようにする。また、実装部１３Ａの高さは、０．０１〜０．１５ｍｍとする。
このような実装部１３Ａを備えた第１リードフレーム１３は、共晶半田１７を介して発光素子１１を実装部１３Ａに接着する場合、共晶半田１７が発光素子１１のチップ側面１１ｃやチップ上面１１ｂに這い上がることを防止できる。その効果は、図１（図３（ａ））より図２（図３（ｂ））の方が大きい。以上の実施の形態では、半導体発光素子の実装部への接着に、共晶半田を用いたが、これに限定されるものではなく、Ａｇペースト等の導電性接着剤等であってもよい。
また、第１リードフレームの凸部状に形成された実装部１３ａの上面に複数の溝を形成するものであってもよい。この場合、実装部１３ａの上面には、図４（ａ）（ｂ）に示すように、リードフレームの幅方向に延びる溝２８からなる格子状の溝（メッシュ形状の溝）が設けられる。
凸部に形成された実装部１３ａの上面に溝を形成することにより、余剰に半田等の接着剤が実装面に供給された場合でも、接着材の回り込みを防止する効果があり、更に実装時に生じる応用力も緩和する作用がある。
なお、この第１リードフレームの凸部上面に形成される溝の深さは３〜２０μｍであり、溝のピッチは０．０４〜０．２ｍｍであることが好ましい。
図５は、第１リードフレーム１３及び第２リードフレーム１４の成形方法を示す概要図である。同図（ａ）は、加工前の概要図、同図（ｂ）は、加工姿勢の概要図、同図（ｃ）は加工終了時の概要図、同図（ｄ）は、実装部１３Ａの高さを微調整する加工の概要図を示す。第１リードフレーム１３及び第２リードフレーム１４は、Ｃｕ等からなる平坦状の薄板である導体板１２を素材として製造される（ａ）。ダイスＤ１、Ｄ２上に載置された導体板１２は、パンチＰがダイスＤ１、Ｄ２の方向に下動し導体板１２を加圧する（ｂ）。パンチＰがさらに下降し、導体板１２を半抜き状態の位置を下死点として反転上昇させる（ｃ）。この一連の動作によって、１つの実装部１３Ａが下向きに形成される。図４（ｄ）は、半抜きによって形成された実装部１３Ａを下からプレス金型ＰＭによって押圧することによって実装部１３Ａの高さを微調整する加工工程を示す。
図６は、複数の実装部１３Ａ（１つのみ図示）をあらかじめ所定間隔を存して形成した導体板１２を用いて、第１リードフレーム１３及び第２リードフレーム１４の成形方法を示す概要図である。同図（ａ）は、加工前の概要図、同図（ｂ）は、加工姿勢の概要図、同図（ｃ）は加工終了時の概要図を示す。ダイスＤ１、Ｄ２上に載置された導体板１２は、パンチＰがダイスＤ１、Ｄ２の方向に下降し導体板１２を加圧する。パンチＰがさらに下降し、導体板１２を抜き状態の位置を下死点として反転上昇させる。この一連の動作によって、実装部１３Ａを有する第１リードフレーム１３と平板状の第２リードフレーム１４を同時に製造することができる。図５及び図６において、導体板１２は、枠状の金属フレームに多数並列的に支持されていることが好ましいが、図示上省略してある。
次に、本発明の発光装置１の製造方法を手順を追って説明する。発光装置２０の製造手順も略同様である。
手順１：第１リードフレーム１３の実装部１３Ａの形成。導体板１２を前記したプレス成形加工によって第１リードフレーム１２及び第２リードフレーム１４の一対のリードフレームを成形する。
手順２：実装部１３Ａの上面１３ａへの共晶半田１７の塗布（又は滴下）。
手順３：発光素子１１の実装部１３Ａへの装着。
手順４：ボンディングワイヤの配線。チップ上面１１ｂのｐ側電極と第２リードフレーム１４とを結線する。
手順５：樹脂コーティング。発光素子１１、第１リードフレーム１３、第２リードフレーム１４及びボンディングワイヤ１５をエポキシ樹脂からなる封止用絶縁体１６で封止する。
以上の手順により、第２リードフレーム１４をプラスの電極側、第１リードフレーム１３をマイナスの電極側として通電させると、電流はボンディングワイヤ１５を経由して第２リードフレーム１４から第１リードフレーム１３に流れる。このとき発光素子１１は、半田１７の回り込み現象による短絡は阻止されているから、ｎ型半導体層からｐ型半導体層方向に電子が流れ、発光層から発光する。
以上、本発明に係る発光装置よれば、発光素子の実装部は極めて簡単な構造でありながら、的確に発光素子への半田等の導電性接着剤の回り込みを阻止することによって短絡事故の防止と実装の信頼性の向上を図ることができる。また、前記実装部の前記上面を平坦状とすることにより、発光素子を確実に前記実装部にマウントすることができる。さらに実装部の面積は、前記発光素子の装着面の面積と同等かそれよりも小さくすることによって、一層発光素子への接着剤の回り込みを阻止することができる。
また、本発明の発光装置の製造方法によれば、順送トランスファー加工のみならず歩
留まりを一層高めるクランクプレスによる加工が可能であり、さらに第１リードフレーム及び第２リードフレームの同時形成を行うこともできる。また、前記の同時形成と同時に第１リードフレームに発光素子を接着する実装部を形成させることもできる。また、順送トランスファー装置によるほか、ブレーキプレスやターレットパンチプレス等の装置による製造も容易に可能である。導体板１２が極めて薄い導電性の板であるから、実装部自体の加工のみならず、リードフレームのプレス加工も容易だからである
さらに、本発明の発光装置の製造に使用するリードフレームによれば、第１リードフレームに設けた発光素子を接着する実装部は周囲のリードフレーム面より高い凸部を形成させた部位とするから、発光素子への半田等の接着剤の回り込みを確実に防止することができる。
さらに、前記した手順５の樹脂コーティングにおいて、エポキシ樹脂からなる封止用絶縁体１６で封止する際に、第１リードフレームおよび第２リードフレームの裏面側まで覆って、図２に点線で示す下部絶縁体１６Aを形成することもできる。下部絶縁体１６Aを形成した場合にはリードフレームを樹脂で覆うので、前記した実施の形態に比べて放熱性に劣るが封止用絶縁体とリードフレームの接着性が向上し両者の剥離が減少する。特にリードフレーム裏面が凹状となっているので封止用絶縁体との接着性に優れている。
本発明の発光装置の一実施例の断面概要図である。 本発明の発光装置の他の実施例の断面概要図である。 第１リードフレームの構造を示し、（ａ）は、１つの凸状で形成される実装部を有する第１リードフレームである。（ｂ）は、２つ（複数）の凸状で形成される実装部を有する第１リードフレームである。 （ａ）は、第１リードフレームの表面に形成された溝形状を説明するためのリードフレームの部分正面図であり、（ｂ）は、第１リードフレームの表面に形成された溝形状を説明するためのリードフレームの部分断面図である。 リードフレームの製造方法の概要図であって、（ａ）は、加工前の概要図である。（ｂ）は、加工姿勢の概要図である。（ｃ）は、加工終了時の概要図である。（ｄ）は、実装部の高さを微調整する加工工程の概要図である。 実装部をあらかじめ所定間隔を存してマウントした導体板を用いて、リードフレームの製造方法の概要図であって、（ａ）は、加工前の概要図である。（ｂ）は、加工姿勢の概要図である。（ｃ）は、加工終了時の概要図である。 従来の表面実装型の発光装置の実施例図である。
符号の説明
１，３０ 発光装置
１１ ，３１ 発光素子
１２ 導体板
１３，３３ 第１リードフレーム
１３Ａ，Ｂ 実装部
１４，３４ 第２リードフレーム
１５，３５ ボンディングワイヤ
１６，３６ 封止用絶縁体
１７，３７ 半田

Claims (9)

  1. 発光素子と、前記発光素子の第１電極と電気的に接続する第１リードフレームと、前記発光素子の第２電極と電気的に接続する第２リードフレームと、前記発光素子、前記発光素子の第１電極と第１リードフレームの接続部、及び前記発光素子の第２電極と第２リードフレームの接続部を封止する絶縁体とからなる表面実装型の発光装置であって、第１リードフレームには、上面は平坦とし、接続部側に１又は同一高さの複数の凸状で裏面側において凹状形状の実装部が形成され、前記実装部の前記上面に前記発光素子を接着させたことを特徴とする発光装置。
  2. 前記実装部の高さは、０．０１〜０．１５ｍｍであることを特徴とする請求項１記載の発光装置。
  3. 前記実装部の前記上面の面積は、前記発光素子の面積と同等又はそれより小さく形成されていることを特徴とする請求項１又は２記載の発光装置。
  4. 発光素子の第１電極及び第２電極に接続される第１リードフレーム及び第２リードフレームを設け、第１リードフレームには１又は同一高さの複数の凸状に形成されて、発光素子を載置するための上面に平坦な実装部が形成されていることを特徴とするリードフレーム。
  5. 前記実装部の高さは、０．０１〜０．１５ｍｍであることを特徴とする請求項４記載のリードフレーム。
  6. 前記実装部の前記上面部の面積は、発光素子の面積と同等又はそれより小さく形成されていることを特徴とする請求項４又は５記載のリードフレーム。
  7. 前記第１リードフレームは、所定位置に１又は同一高さの複数の上面が平坦な凸条をあらかじめ有する導体板によって構成されることを特徴とする請求項４又は５記載のリードフレーム。
  8. 薄板の導体板を用意するステップと、前記導体板を打ち抜いて第１及び第２のリードフレームを形成するステップと、前記第１リードフレームを半抜きにして平坦状の上面を有する半導体装置用実装部を形成するステップを有することを特徴とするリードフレームの製造方法。
  9. 前記半導体装置用実装部を形成するステップは、前記第１リードフレームを半抜きにした後、逆方向から押圧してその高さを調整するステップを含むことを特徴とするリードフレームの製造方法。
JP2004259716A 2004-09-07 2004-09-07 発光装置、その発光装置に使用するリードフレーム、及びリードフレームの製造方法 Expired - Fee Related JP4486451B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004259716A JP4486451B2 (ja) 2004-09-07 2004-09-07 発光装置、その発光装置に使用するリードフレーム、及びリードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004259716A JP4486451B2 (ja) 2004-09-07 2004-09-07 発光装置、その発光装置に使用するリードフレーム、及びリードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2006080141A true JP2006080141A (ja) 2006-03-23
JP4486451B2 JP4486451B2 (ja) 2010-06-23

Family

ID=36159376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004259716A Expired - Fee Related JP4486451B2 (ja) 2004-09-07 2004-09-07 発光装置、その発光装置に使用するリードフレーム、及びリードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP4486451B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785450B1 (ko) * 2006-03-31 2007-12-13 서울반도체 주식회사 측면 발광 다이오드 패키지
JP2008103467A (ja) * 2006-10-18 2008-05-01 Toshiba Corp 光半導体装置及び光半導体装置の製造方法
JP2009054893A (ja) * 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd 発光装置
JP2009054897A (ja) * 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd 発光装置
JP2010171289A (ja) * 2009-01-26 2010-08-05 Oki Data Corp 画像表示装置
JP2010205788A (ja) * 2009-02-27 2010-09-16 Nichia Corp 発光装置
CN102032485A (zh) * 2009-09-29 2011-04-27 丰田合成株式会社 照明装置
JP2011517125A (ja) * 2008-04-17 2011-05-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法
WO2011093019A1 (ja) * 2010-01-27 2011-08-04 日本発條株式会社 金属ベース回路基板の製造方法及び金属ベース回路基板
CN102169948A (zh) * 2010-02-08 2011-08-31 Lg伊诺特有限公司 发光设备和照明***
US8664674B2 (en) 2007-08-28 2014-03-04 Panasonic Corporation Light emitting diode device preventing short circuiting between adjacent light emitting diode chips
US20140291825A1 (en) * 2013-04-02 2014-10-02 Mitsubishi Electric Corporation Semiconductor device and semiconductor module
CN104253201A (zh) * 2013-06-27 2014-12-31 Lg伊诺特有限公司 发光器件封装件
JP2015038963A (ja) * 2013-07-19 2015-02-26 日亜化学工業株式会社 発光装置及びその製造方法
JP2016054210A (ja) * 2014-09-03 2016-04-14 大日本印刷株式会社 配線基板および実装基板
JP2019110204A (ja) * 2017-12-18 2019-07-04 スタンレー電気株式会社 半導体発光装置、汎用実装基板、および、それを用いた半導体発光装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62130584A (ja) * 1985-12-02 1987-06-12 Matsushita Electric Ind Co Ltd 半導体レ−ザ−装置
JPH0563242A (ja) * 1991-08-29 1993-03-12 Nippon Steel Corp 発光ダイオード用リードフレーム及び発光ダイオードランプ
JPH0730050A (ja) * 1993-07-13 1995-01-31 Mitsui High Tec Inc リ−ドフレ−ム
JPH08340157A (ja) * 1995-06-13 1996-12-24 Nec Corp 半導体レーザダイオード及びその製造方法
JP2001352100A (ja) * 2000-06-06 2001-12-21 Rohm Co Ltd 半導体発光素子
JP2003309239A (ja) * 2002-04-17 2003-10-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2003324216A (ja) * 2002-02-28 2003-11-14 Rohm Co Ltd 発光ダイオードランプ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62130584A (ja) * 1985-12-02 1987-06-12 Matsushita Electric Ind Co Ltd 半導体レ−ザ−装置
JPH0563242A (ja) * 1991-08-29 1993-03-12 Nippon Steel Corp 発光ダイオード用リードフレーム及び発光ダイオードランプ
JPH0730050A (ja) * 1993-07-13 1995-01-31 Mitsui High Tec Inc リ−ドフレ−ム
JPH08340157A (ja) * 1995-06-13 1996-12-24 Nec Corp 半導体レーザダイオード及びその製造方法
JP2001352100A (ja) * 2000-06-06 2001-12-21 Rohm Co Ltd 半導体発光素子
JP2003324216A (ja) * 2002-02-28 2003-11-14 Rohm Co Ltd 発光ダイオードランプ
JP2003309239A (ja) * 2002-04-17 2003-10-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785450B1 (ko) * 2006-03-31 2007-12-13 서울반도체 주식회사 측면 발광 다이오드 패키지
JP2008103467A (ja) * 2006-10-18 2008-05-01 Toshiba Corp 光半導体装置及び光半導体装置の製造方法
US7999281B2 (en) 2006-10-18 2011-08-16 Kabushiki Kaisha Toshiba Optical semiconductor device and method of manufacturing optical semiconductor device
US8664674B2 (en) 2007-08-28 2014-03-04 Panasonic Corporation Light emitting diode device preventing short circuiting between adjacent light emitting diode chips
JP2009054893A (ja) * 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd 発光装置
JP2009054897A (ja) * 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd 発光装置
JP2011517125A (ja) * 2008-04-17 2011-05-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法
US9698282B2 (en) 2008-04-17 2017-07-04 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
JP2010171289A (ja) * 2009-01-26 2010-08-05 Oki Data Corp 画像表示装置
JP2010205788A (ja) * 2009-02-27 2010-09-16 Nichia Corp 発光装置
CN102032485A (zh) * 2009-09-29 2011-04-27 丰田合成株式会社 照明装置
CN102714924A (zh) * 2010-01-27 2012-10-03 日本发条株式会社 金属底座电路基板的制造方法以及金属底座电路基板
WO2011093019A1 (ja) * 2010-01-27 2011-08-04 日本発條株式会社 金属ベース回路基板の製造方法及び金属ベース回路基板
KR101373119B1 (ko) 2010-01-27 2014-03-12 닛폰 하츠죠 가부시키가이샤 금속베이스회로기판의 제조방법 및 금속베이스회로기판
US8916899B2 (en) 2010-02-08 2014-12-23 Lg Innotek Co., Ltd. Light emitting apparatus and lighting system
CN102169948A (zh) * 2010-02-08 2011-08-31 Lg伊诺特有限公司 发光设备和照明***
US20140291825A1 (en) * 2013-04-02 2014-10-02 Mitsubishi Electric Corporation Semiconductor device and semiconductor module
US9613888B2 (en) * 2013-04-02 2017-04-04 Mitsubishi Electric Corporation Semiconductor device and semiconductor module
CN104253201A (zh) * 2013-06-27 2014-12-31 Lg伊诺特有限公司 发光器件封装件
EP2819186A1 (en) * 2013-06-27 2014-12-31 LG Innotek Co., Ltd. Light emitting device package
JP2015012287A (ja) * 2013-06-27 2015-01-19 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
US9356200B2 (en) 2013-06-27 2016-05-31 LG Inntotek Co., Ltd. Light emitting device package
CN109390451A (zh) * 2013-06-27 2019-02-26 Lg伊诺特有限公司 发光器件封装件
JP2015038963A (ja) * 2013-07-19 2015-02-26 日亜化学工業株式会社 発光装置及びその製造方法
JP2016054210A (ja) * 2014-09-03 2016-04-14 大日本印刷株式会社 配線基板および実装基板
JP2019110204A (ja) * 2017-12-18 2019-07-04 スタンレー電気株式会社 半導体発光装置、汎用実装基板、および、それを用いた半導体発光装置の製造方法
JP7064325B2 (ja) 2017-12-18 2022-05-10 スタンレー電気株式会社 半導体発光装置、および、それを用いた半導体発光装置の製造方法

Also Published As

Publication number Publication date
JP4486451B2 (ja) 2010-06-23

Similar Documents

Publication Publication Date Title
JP4359195B2 (ja) 半導体発光装置及びその製造方法並びに半導体発光ユニット
JP4486451B2 (ja) 発光装置、その発光装置に使用するリードフレーム、及びリードフレームの製造方法
US7795053B2 (en) Light-emitting device manufacturing method and light-emitting device
US7557384B2 (en) Semiconductor light emitting device and semiconductor light emitting unit
CN101939851B (zh) 发光组件以及其制造方法
CN103107272B (zh) 基板、发光装置、以及基板的制造方法
US7893528B2 (en) Package structure of compound semiconductor device and fabricating method thereof
WO2008047933A1 (en) Package assembly for upper/lower electrode light-emitting diodes and light-emitting device manufacturing method using same
JP2003168829A (ja) 発光装置
US20130307014A1 (en) Semiconductor light emitting device
US20090242927A1 (en) Semiconductor light emitting module and method for manufacturing the same
US10964870B2 (en) LED package
CN103579129B (zh) 半导体元件安装构件以及半导体装置
JP2014130959A (ja) 発光装置及びその製造方法
JP5401025B2 (ja) 発光モジュールおよびその製造方法
JP2005123657A (ja) チップ型発光素子およびその製造方法
JP2012165016A (ja) 発光装置
JP5039474B2 (ja) 発光モジュールおよびその製造方法
JP2003304000A (ja) 発光ダイオード用パッケージの製造方法
JP2000049382A (ja) 半導体発光装置及びその製造方法
JP2006279080A (ja) 発光素子ウエハの固定方法
JPWO2008139981A1 (ja) 発光装置および発光装置用パッケージ集合体
JP2008263246A (ja) 発光装置
JP6651699B2 (ja) 側面発光型発光装置の製造方法
JP2014033233A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees