JP2006054486A - 半導体基板内の分離溝に隣接するコンタクト用開口の形成方法 - Google Patents
半導体基板内の分離溝に隣接するコンタクト用開口の形成方法 Download PDFInfo
- Publication number
- JP2006054486A JP2006054486A JP2005292683A JP2005292683A JP2006054486A JP 2006054486 A JP2006054486 A JP 2006054486A JP 2005292683 A JP2005292683 A JP 2005292683A JP 2005292683 A JP2005292683 A JP 2005292683A JP 2006054486 A JP2006054486 A JP 2006054486A
- Authority
- JP
- Japan
- Prior art keywords
- mass
- forming
- isolation mass
- substrate
- etch stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 151
- 239000000758 substrate Substances 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 71
- 230000000873 masking effect Effects 0.000 claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 claims abstract description 52
- 238000000926 separation method Methods 0.000 claims description 56
- 239000000463 material Substances 0.000 claims description 51
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 230000002708 enhancing effect Effects 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 66
- 239000011810 insulating material Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 229910008484 TiSi Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- -1 Ta 2 O 5 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法を提供する。
【解決手段】トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に基板マスキング層を形成する工程であって、前記フィールド分離マスの上面はエッチングストップキャップによって覆われ、その側壁は前記マスキング層によって覆われる工程と、前記分離マス側壁の少なくとも一部を露出するために、分離マスから分けて前記基板マスキング層を除去する工程と、露出した分離マス側壁上にエッチングストップカバーを形成する工程と、前記分離マス及び該分離マスに隣接する基板領域上に絶縁層を形成する工程と、前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記分離マスに隣接する前記絶縁層を貫通するコンタクト用開口をエッチング開口する工程とからなる、フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法。
【選択図】図16
【解決手段】トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に基板マスキング層を形成する工程であって、前記フィールド分離マスの上面はエッチングストップキャップによって覆われ、その側壁は前記マスキング層によって覆われる工程と、前記分離マス側壁の少なくとも一部を露出するために、分離マスから分けて前記基板マスキング層を除去する工程と、露出した分離マス側壁上にエッチングストップカバーを形成する工程と、前記分離マス及び該分離マスに隣接する基板領域上に絶縁層を形成する工程と、前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記分離マスに隣接する前記絶縁層を貫通するコンタクト用開口をエッチング開口する工程とからなる、フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法。
【選択図】図16
Description
本発明は、半導体構造体及びフィールド分離マスに隣接する領域にコンタクト用開口を形成するための半導体製造方法に関する。
集積回路を作るときは、基板上に形成された電子デバイスと、同一基板上或いは外部の他のデバイスとの接続が行われる。通常はこのような接続は、基板上に絶縁層を堆積し、それらの下のデバイス要素の一部に達する絶縁層を貫通してコンタクト用エッチングが行われることにより達成される。デバイス要素の一部の例としては、MOSデバイスにおけるソース/ドレイン領域を形成する拡散領域がある。
通常は、このようなコンタクト用エッチングが行われるとき、窒化物側壁スペーサ等の絶縁材料は、コンタクト用エッチングのミスアライメントからワードライン等のデバイス要素を保護する役目を果たす。これは一般的にセルフアライメントコンタクト用エッチングと呼ばれている。しかしながら、このようなコンタクト用エッチングがフィールド酸化層等のフィールド分離マス上で行われるとき、問題が生ずる。この問題を図1乃至図3を参照して以下で検討する。
図1は、バルクシリコン基板領域12とフィールド酸化領域13で構成される半導体ウェハー片10を示している。ゲート酸化層14は、シリコン基板12上にある。導電ライン15はゲート酸化層14上にあり、また導電ライン16はフィールド酸化領域13上にある。この導電ライン15,16の両方には、窒化物又は他のエッチング阻止材料からなるエッチング阻止キャップ17及び側壁スペーサ18が設けられている。拡散領域19,20は、ライン15の両側に設けられ、電気的接続が行われるソース/ドレイン領域を画定する。
図2を参照すると、平坦化された酸化絶縁材料21が基板領域12上に設けられ、フォトマスク22を用いて拡散領域20に達するコンタクト用開口23を画定するためにパターンニングされる。図示のように、フォトマスク22は左に多少位置ずれしており、その結果、コンタクト用開口エッチングがフィールド酸化領域13の直上で行われることになる。
図3を参照すると、コンタクト用開口23は酸化絶縁材料21を貫通してエッチング開口され、フォトマスクのミスアライメントのためにフィールド酸化領域13の一部24も不必要にエッチング除去されてしまう。図示のようにフィールド酸化領域の一部がエッチング除去されることは、デバイスを動作しなくさせる基板へのショートやリークの原因となるため、望ましくない。
提案されている一つの解決手段は、薄いエッチングストップ層をワードラインとフィールド酸化領域の上に設けることである。しかしながら、コンタクト用開口が作られるスペースの幅が非常に狭いときにはこの解決手段ではうまくいかない。なぜならば、薄いエッチングストップ層はこのようなスペースを塞ぐ傾向があり、またしばしば不均一にしかそれを施すことができないからである。
本発明は、コンタクト用開口を設ける際に、フィールド分離マスが不必要にエッチングされる恐れがなくコンタクト用開口をフィールド分離マスに隣接するところに形成することに関連してなされたものである。
本発明の一つの特徴によると、フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上にマスキング層を形成する工程であって、前記フィールド分離マスはエッチングストップキャップによって覆われ、その側壁は前記マスキング層によって覆われる工程と、
前記分離マス側壁の少なくとも一部を露出するために、分離マスから分けて前記基板マスキング層を除去する工程と、
露出した分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及び該分離マスに隣接する基板領域上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マスに隣接する部分に達するコンタクト用開口をエッチング開口する工程と、
を具える。
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上にマスキング層を形成する工程であって、前記フィールド分離マスはエッチングストップキャップによって覆われ、その側壁は前記マスキング層によって覆われる工程と、
前記分離マス側壁の少なくとも一部を露出するために、分離マスから分けて前記基板マスキング層を除去する工程と、
露出した分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及び該分離マスに隣接する基板領域上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マスに隣接する部分に達するコンタクト用開口をエッチング開口する工程と、
を具える。
本発明の他の特徴によると、フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に電気的に導電性のマスキング層を形成する工程であって、前記フィールド分離マスの側壁は前記マスキング層によって覆われ、前記フィールド分離マス及びマスキング層はほぼ平坦な外表面を形成する工程と、
マスキング層平坦外表面から内側方向に離れたフィールド分離マス表面を形成するのに十分な量のフィールド分離マスを除去する工程と、
前記フィールド分離マス表面上にエッチングストップキャップを形成する工程と、
分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びエッチングストップカバーに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
を具える。
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に電気的に導電性のマスキング層を形成する工程であって、前記フィールド分離マスの側壁は前記マスキング層によって覆われ、前記フィールド分離マス及びマスキング層はほぼ平坦な外表面を形成する工程と、
マスキング層平坦外表面から内側方向に離れたフィールド分離マス表面を形成するのに十分な量のフィールド分離マスを除去する工程と、
前記フィールド分離マス表面上にエッチングストップキャップを形成する工程と、
分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びエッチングストップカバーに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
を具える。
本発明の他の特徴によると、半導体構造体であって、該構造体は、
基板表面を有する半導体基板と、
前記基板表面から外側方向に延在し、少なくとも一部が前記基板表面より上に張り出ているほぼ垂直な側壁を有し、上部が第一エッチングストップ材料からなるキャップを有するフィールド分離マスと、
前記フィールド分離マス側壁を覆う第二エッチングストップ材料からなるカバーと、
からなる。
基板表面を有する半導体基板と、
前記基板表面から外側方向に延在し、少なくとも一部が前記基板表面より上に張り出ているほぼ垂直な側壁を有し、上部が第一エッチングストップ材料からなるキャップを有するフィールド分離マスと、
前記フィールド分離マス側壁を覆う第二エッチングストップ材料からなるカバーと、
からなる。
以下、添付図面を参照しながら本発明の好適実施例を説明する。
図4乃至図16のうちまず図4を参照すると、半導体ウェーハ片は参照符号25により表される。これは、ゲート酸化層28とその上の導電性ポリシリコン層30を有するバルク半導体基板26(好ましくは単結晶シリコン)からなる。ポリシリコン層30の上に、被覆層32を必要により設けることもできる。もしこの層32が形成されるときは、該層32は電気的に導電性であってもなくてもよい。層32は、ポリシリコン層30よりも高いエッチング選択性を提供し、後に説明する次の平坦化工程の際にはエッチングストップ層の役目を果たす。層32は、好ましくは導電性があり、種々の炭化物等の材料、または他のセラミック材料又は耐熱性材料を含有する材料を用いてもよいが、ケイ化タングステン(WSiX)からなることが好ましい。例えば、TiSiX,W,WNX,Ta,TaN,TiNのような材料を用いてもよい。以下の説明では、層30,32を、層32がエッチングストップ最上部層を画定する、電気的導電性複合マスキング層33とする。
図5を参照すると、活性領域画定工程が示されており、ここでは、マスキング層33がパターンニングされ、これに、後に説明するトレンチ形成・埋め込み法によってフィールド分離マスが形成される基板26の一部34を露出するために、マスキング層とゲート酸化層28がエッチングされる。パターンニング及びエッチング工程により、露出した基板部分34の両側に活性領域36が画定される。
図6を参照すると、ウェット又はドライエッチング、好ましくはドライエッチングにより、基板26内に約2500オングストロームの深さに凹部38が形成される。バルク基板26内の後の分離性を高めるために、フィールドインプラント工程を行うことができる。更に、この時点で凹部38の底部に厚さ約50−200オングストロームの薄い酸化層を形成するためにわずかな熱酸化処理を行うことができる。このような熱酸化層を設けることにより、次に堆積される酸化層のよりよい密着性が得られる。
図7を参照すると、絶縁材料、好ましくはSiO2の層40が、化学気相堆積法により堆積され、完全に凹部38を充填する。
図8を参照すると、層40は、好ましくは化学機械研磨法(CMP)により少なくともエッチングストップ最上部層32まで下方向に向かって平坦化される。約50:1の研磨/エッチング選択性が得られるため、エッチングストップ最上部層32にはWSiXを用いることが望ましい。しかしながら、他の材料を用いることも可能である。例えば、窒化物は約10:1の良い選択性を有する。更に、上述の材料よりもはるかに選択性は低いが、ポリシリコン層30自身をエッチングストップ層として用いることもできる。
上述のフィールド酸化層40の形成は、好ましいいわゆるトレンチ形成・埋め込み法のことを述べたものであり、この技術により半導体基板内にフィールド分離マスが形成される。以下の説明では、フィールド分離マスは参照符号40により表わされ、二つの実質的に垂直な側壁42,44を含む。
上述のように、またそのまま図8を参照すると、導電層30と任意の被覆層32は、フィールド分離マス40を形成後、フィールド分離マスの側壁42,44を覆う複合マスキング層33を画定する。説明を続ける目的ために、フィールド分離マス40及びマスキング層33は、ほぼ平坦な第一外表面35を形成する。
図9,10を参照すると、エッチングストップキャップがフィールド分離マス40の最上部に形成される。これは、フィールド分離マス表面又は第二表面46を画定するために十分な量のフィールド分離マス40に対してウェット又はドライエッチング(好ましくはドライエッチング)をまず最初に実施することにより形成される。表面46は、マスキング層33により画定される平坦な第一外表面35の部分から内側方向に間隔を置いて配置される。図示のように、第二表面46は第一表面35の下、好ましくは層32の下に位置する。
図10を参照すると、エッチングストップ材料48の層が、フィールド分離マス表面及びマスキング層平坦外表面の上に堆積される。エッチングストップ材料48の層は、好ましくは第一及び第二表面35,46をそれぞれ覆い、フィールド分離マス40上の凹部を完全に充填する。エッチングストップ材料には、Al2O3,Ta2O5,TiO2等の材料や他の絶縁材料を用いることもできるが、Si3N4であることが好ましい。
図11を参照すると、エッチングストップ材料48は、化学機械研磨法により少なくとも第一表面35まで平坦化され、フィールド分離マス40の最上部にエッチングストップキャップ50が形成される。他の方法も勿論用いることができる。
図12を参照すると、ポリシリコン,Ti,TiN/W,WSiX,TiSiX等(好ましくはTiSiX)の導電層52が第一表面35上に形成され、そしてこの導電層52は、連続して延びるワードラインを画定する次の工程で形成されるポリシリコンブロックに接続される。もしエッチングストップ最上部層32に非導電性材料が用いられていれば、層52を形成する前にそれを除去しておく。更に、次のゲート画定及びエッチング処理の最中における、導電層の絶縁のために、導電層52の最上部にエッチングストップ層54が形成される。エッチングストップ層54は、エッチングストップキャップ50を形成するのと同じ材料から形成されることが好ましく、この材料は好ましくは窒化物である。
図13を参照すると、導電層52及び基板マスキング層33は、デバイス要素56の少なくとも一部を形成するために、分離マス40から分離してパターンニング及びエッチング除去される。図示の好適実施例では、要素56は、図13のページの面に対して入り込みそして出て行く方向の導電性トランジスタラインの形状を有している。好ましくは、パターンニング及びエッチング工程により、ライン56,57a,57b,57c等の複数のデバイス要素が形成される。説明を続ける目的のために、最も右側のデバイス要素56を説明するが、要素56で得られる利点は他の同様なデバイス要素にも当てはまる。要素56は、分離マス40から横方向に間隔を置いて位置する。要素56を形成するパターンエッチングは、分離マス側壁44の少なくとも実質的に垂直な部分を露出させ、分離マス側壁44に対向するデバイス要素側壁58を画定する。この時点で、低不純物濃度のドレイン構造60を画定するために、分離マス側壁44とデバイス要素部分56の間の基板に対して、第一の濃度となるように導電性増強不純物が注入される。
図14を参照すると、第二エッチングストップ材料は、基板上、好ましくは露出した分離マス側壁44及びデバイス要素側壁58上に堆積される。堆積されたエッチングストップ材料は、第一エッチングストップ材料、即ちエッチングストップキャップ50を画定する材料が既に堆積されているという意味で、“第二”エッチングストップ材料と呼ばれる。次に行われる第二エッチングストップ材料の異方性エッチングは、露出した分離マス側壁44上に側壁スペーサ62が、そしてデバイス要素側壁58上に側壁スペーサ64が十分に残るような程度まで行われる。しかしながら、側壁スペーサ62は必ずしも側壁44上に設けられ形成される必要はない。側壁スペーサは、図示のように他のデバイス要素上にも形成される。側壁スペーサ62,64は、これと隣接するところのそれぞれの側壁上にエッチングストップカバーを形成する。エッチングストップキャップ50及び側壁スペーサ62,64は、他の材料も用いることができるが、Si3N4等の同一の材料からなることが好ましい。この時点で、導電性増強不純物が、分離マス40とデバイス要素部分56の間の基板内に、第二の濃度となるまで注入される。第二の濃度は好ましくは第一の濃度よりも高く、それら共にそれぞれソース/ドレイン領域66を画定する。
図示のように、基板表面から外側に突出するフィールド分離マス40を有する半導体構造体が形成される。フィールド分離マスは、その一部が少なくとも基板表面より上に延びる部分を有する実質的に垂直な側壁44を具備する。フィールド分離マス40は、エッチングストップキャップ50を有する最上部と、そのうちの代表的なものは側壁44を覆っている参照符号62で表わされる少なくとも一つのカバー又は側壁スペーサを含む。
図15を参照すると、分離マス40と、それに隣接する事実上デバイス要素56上の活性領域36の上に、絶縁層68が形成される。
図16を参照すると、コンタクト用開口70は、分離マス側壁44とデバイス要素56の間で絶縁層68を貫通してパターンエッチングにより形成される。コンタクト用開口70は、コンタクト用開口を画定するフォトマスクのミスアライメントのためにずれているように示されている。より具体的には、分離マス40を参照すると、絶縁材料68は、図16の分離マスの右側上の、側壁スペーサ62とエッチングストップキャップの少しの部分を露出して残した状態でエッチングストップキャップ50の殆どの部分の上に横たわっていることが分かる。このようなミスアライメントにもかかわらず、フィールド分離マスを効果的に密閉しているエッチングストップキャップ50と側壁スペーサ62が存在するために、フィールド分離マス40は次のコンタクト用エッチング処理の最中は保護される。
上述の好適な半導体製造方法及び構造体によれば、コンタクト用開口のエッチングのし過ぎがフィールド分離マス材料をエッチング除去してしまうという恐れがなく、フィールド分離マスに隣接する領域にコンタクト用開口を形成することを可能とする。更に、上述の薄膜エッチングストップ層の使用に起因する問題がなく、より小さい構造で製造できるため、大きさの点における利点も得られる。その上、好適なフィールド分離マスは、成長させるのではなく堆積させるため、成長させたフィールド酸化層に特有のバーズビーク構造に関連する問題を事実上排除できる。
具体的な構造及び方法について言及したが、ここに開示したものは、本発明の効果的な好適実施例に過ぎず、本発明は、ここに示し説明した具体的な特徴に限定されるものではない。従って本発明は、均等論に従い適当に解釈される添付の請求の範囲内で種々の変更が可能である。
Claims (25)
- フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に電気的に導電性の基板マスキング層を形成する工程であって、前記フィールド分離マスはエッチングストップキャップが被せられ、その側壁は前記マスキング層によって覆われる工程と、
前記フィールド分離マスから間隔を置いてデバイス要素の少なくとも一部を形成し、且つ前記フィールド分離マス側壁を露出するために、分離マスから分けて基板マスキング層をパターンニングする工程と、
露出したフィールド分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。 - 請求項1記載の方法であって、前記電気的導電性マスキング層はポリシリコンからなることを特徴とする半導体製造方法。
- 請求項1記載の方法であって、前記電気的導電性マスキング層はポリシリコンと該ポリシリコン上のエッチングストップ材料との複合物からなることを特徴とする半導体製造方法。
- 請求項1記載の方法であって、露出した分離マス側壁上にエッチングストップカバーを形成する工程は、
基板及び露出した分離マス側壁上にエッチングストップ材料を堆積する工程と、
分離マス側壁上に側壁スペーサが十分に残る程度にエッチングストップ材料に異方性エッチングを実施する工程と、
を有することを特徴とする半導体製造方法。 - 請求項1記載の方法であって、前記パターンニング工程によって、前記分離マス側壁に対向するデバイス要素側壁が露出し、露出した分離マス側壁上にエッチングストップカバーを形成する工程は、
基板及び露出した分離マス側壁上にエッチングストップ材料を堆積する工程と、
分離マス側壁及びデバイス要素側壁上に側壁スペーサが十分に残る程度にエッチングストップ材料に異方性エッチングを実施する工程と、
を有することを特徴とする半導体製造方法。 - 請求項1記載の方法は、前記パターンニング工程の後に更に、基板のほぼ分離マスとデバイス要素部分の間に、導電性増強不純物を提供する工程を具えることを特徴とする半導体製造方法。
- 請求項1記載の方法であって、前記デバイス要素は導電ラインであることを特徴とする半導体製造方法。
- 請求項1記載の方法であって、前記エッチングストップキャップ及びエッチングストップカバーは同一材料からなることを特徴とする半導体製造方法。
- 請求項1記載の方法であって、前記エッチングストップキャップ及びエッチングストップカバーはSi3N4からなることを特徴とする半導体製造方法。
- フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に基板マスキング層を形成する工程であって、前記フィールド分離マスはエッチングストップキャップが被せられ、フィールド分離マスの側壁は前記マスキング層によって覆われる工程と、
前記分離マス側壁の少なくとも一部を露出するために、分離マスから分けて前記基板マスキング層を除去する工程と、
露出した分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及び該分離マスに隣接する基板領域上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マスに隣接する部分に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。 - 請求項10記載の方法であって、露出した分離マス側壁上にエッチングストップカバーを形成する工程は、
基板及び露出した分離マス側壁上にエッチングストップ材料を堆積する工程と、
前記分離マス側壁上に側壁スペーサを十分に残す程度に前記エッチングストップ材料に異方性エッチングを実施する工程と、
を有することを特徴とする半導体製造方法。 - フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に電気的に導電性のマスキング層を形成する工程であって、前記フィールド分離マスの側壁は前記基板マスキング層によって覆われ、前記フィールド分離マス及びマスキング層はほぼ平坦な外表面を形成する工程と、
前記工程の後に、マスキング層平坦外表面から内側方向に離れたフィールド分離マス表面を形成するのに十分な量のフィールド分離マスを除去する工程と、
前記フィールド分離マス表面上にエッチングストップキャップを形成する工程と、
エッチングキャップを形成する前記工程の後に、分離マスから間隔を置いてデバイス要素の少なくとも一部を形成するために、分離マスから分けて基板マスキング層をパターンニングする工程と、
分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
基板マスキング層のパターンニングによって分離マス側壁が露出し、更に、コンタクト用開口をエッチング開口する前に、露出した分離マス側壁上にエッチングストップカバーを形成する工程と、
を具えることを特徴とする半導体製造方法。 - フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接する基板上に基板マスキング層を形成する工程であって、前記フィールド分離マスの側壁は基板マスキング層によって覆われ、前記フィールド分離マス及び基板マスキング層はほぼ平坦な第一表面を形成する工程と、
前記第一表面の下に第二表面を形成するのに必要な量のフィールド分離マスを除去する工程と、
前記第一及び第二表面上にエッチングストップ材料の層を形成する工程と、
前記フィールド分離マス上にエッチングストップキャップを形成するために、前記エッチングストップ材料を少なくとも前記第一表面まで平坦化する工程と、
分離マス側壁を露出するために、分離マスから離れて前記基板マスキング層をパターンニングする工程と、
露出した分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。 - 請求項13記載の方法であって、マスキング層は平坦な第一表面の一部を画定するエッチングストップ上部層を有し、前記平坦化工程は、第一及び第二表面上に形成されたエッチングストップ材料を、内側方向に向かって、少なくとも前記エッチングストップ上部層まで平坦化する工程を含むことを特徴とする半導体製造方法。
- 請求項13記載の方法であって、前記マスキング層は平坦な第一表面の一部を画定するエッチングストップ上部層を有し、前記除去工程により外表面に対してフィールド分離マス中に凹部が形成され、前記第一及び第二表面上にエッチングストップ材料の層を形成する工程によって前記凹部が完全に充填され、前記平坦化工程は、第一及び第二表面上に形成されたエッチングストップ材料を、内側方向に向かって、少なくとも前記エッチングストップ上部層まで平坦化する工程を含むことを特徴とする半導体製造方法。
- フィールド分離マスに隣接する領域に達するコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接する基板上に、電気的に導電性のマスキング層を形成する工程であって、前記フィールド分離マスはマスキング層によって覆われる側壁を有し、前記フィールド分離マス及びマスキング層はほぼ平坦な第一表面を形成する工程と、
前記第一表面の下に第二表面を形成するのに必要な量のフィールド分離マスを除去する工程と、
前記第一及び第二表面上にエッチングストップ材料の層を形成する工程と、
前記フィールド分離マス上にエッチングストップキャップを形成するために、前記エッチングストップ材料を少なくとも前記第一表面まで平坦化する工程と、
前記第一表面上に導電層を形成する工程と、
デバイス要素の少なくとも一部を前記分離マスから間隔を置いて形成し、分離マス側壁とデバイス要素側壁を露出するために、前記分離マスから分けて導電層とマスキング層とをパターンニングする工程と、
露出した分離マス側壁及びデバイス要素側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーと、デバイス要素側壁カバーに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。 - 請求項16記載の方法であって、前記エッチングストップキャップ及びエッチングストップカバーは窒化材料で形成されることを特徴とする半導体製造方法。
- 請求項16記載の方法であって、露出した前記分離マス側壁及びデバイス要素側壁上にエッチングストップカバーを形成する工程は、
基板上にエッチングストップ材料を堆積する工程と、
エッチングストップ材料を、露出した分離マス側壁とデバイス要素側壁上に側壁スペーサが残るのに十分な程度に異方性エッチングを実施する工程と、
からなることを特徴とする半導体製造方法。 - 請求項16記載の方法であって、露出した前記分離マス側壁及びデバイス要素側壁上にエッチングストップカバーを形成する工程は、
基板上にエッチングストップ材料を堆積する工程と、
エッチングストップ材料を、露出した分離マス側壁とデバイス要素側壁上に側壁スペーサが残るのに十分な程度に異方性エッチングを実施する工程とからなり、前記エッチングストップキャップ及びエッチングストップカバーが窒化材料からなることを特徴とする半導体製造方法。 - フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接する基板上に電気的に導電性の基板マスキング層を形成する工程であって、前記フィールド分離マスはマスキング層によって覆われる側壁を有し、前記フィールド分離マス及びマスキング層はほぼ平坦な第一表面を形成する工程と、
前記第一表面の下に第二表面を形成するのに必要な量のフィールド分離マスを除去する工程と、
前記第一及び第二表面上にエッチングストップ材料の層を形成する工程と、
前記フィールド分離マス上にエッチングストップキャップを形成するために、前記エッチングストップ材料を少なくとも前記第一表面まで平坦化する工程と、
前記第一表面上に導電層を形成する工程と、
デバイス要素の少なくとも一部を前記分離マスから間隔を置いて形成し、分離マス側壁とデバイス要素側壁を露出するために、前記分離マスから分けて導電層と基板マスキング層とをパターンニングする工程と、
前記分離マスとデバイス要素部分との間の基板内に、導電性増強不純物を第一濃度となるまで提供する工程と、
露出した分離マス側壁及びデバイス要素側壁上にエッチングストップカバーを形成する工程と、
前記分離マスとデバイス要素部分との間の基板内に、導電性増強不純物を、前記第一濃度より不純物濃度が高い第二濃度となるまで提供する工程であって、前記第一及び第二濃度はソース・ドレイン領域を画定する工程と、
前記分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーと、デバイス要素エッチングストップカバーに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。 - 請求項20記載の方法であって、パターン除去された導電層は導電ラインを形成することを特徴とする半導体製造方法。
- フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
半導体基板の中に、ほぼ垂直な側壁を有し、エッチングストップキャップが被せられるフィールド分離マスを形成し、該フィールド分離マスに隣接する基板上にフィールド分離マス側壁を覆う基板マスキング層を形成する工程と、
前記形成工程の後であって、且つ前記フィールド分離マスが覆われた後に、前記分離マス側壁の少なくとも一部を露出するために、前記基板マスキング層を前記分離マスから除去する工程と、
露出した前記分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及び該分離マスに隣接した基板領域上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マスに隣接する部分に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。 - フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
半導体基板の中に、エッチングストップキャップが被せられ、該エッチングストップキャップとは別に形成されるエッチングストップカバーで覆われるほぼ垂直な側壁を有するフィールド分離マスを形成し、該フィールド分離マスに隣接する基板活性領域とを形成する工程と、
前記分離マス及び隣接する活性領域上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マスに隣接する活性領域に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。 - フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に基板マスキング層を形成する工程であって、前記フィールド分離マスはエッチングストップキャップが被せられ、フィールド分離マスの側壁は前記マスキング層によって覆われる工程と、
前記分離マス側壁の少なくとも一部を露出するために、分離マスから分けて前記基板マスキング層を除去する工程と、
露出した分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及び該分離マスに隣接する基板領域上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マスに隣接する部分に達するコンタクト用開口をエッチング開口する工程とを具備し、形成後のフィールド分離マス及び該フィールド分離マスに隣接するマスキング層はほぼ平坦な外表面を形成し、フィールド分離マスは、
フィールド分離マス表面がマスキング層平坦外表面の下となるに十分な量のフィールド分離マスをエッチングする工程と、
前記フィールド分離マス表面及びマスキング層平坦外表面上にエッチングストップ材料を堆積する工程と、
エッチングストップキャップを形成するために、前記エッチングストップキャップ材料を内側方向に向かって少なくともマスキング層まで平坦化する工程と、
により形成されるエッチングストップキャップが被せられることを特徴とする半導体製造方法。 - 請求項24記載の方法であって、前記露出した分離マス側壁上にエッチングストップカバーを形成する工程は、
基板及び露出した分離マス側壁上に第二のエッチングストップ材料を堆積する工程と、
前記第二のエッチングストップ材料を、露出した分離マス側壁上に側壁スペーサを十分に残す程度に異方性エッチングを実施する工程と、
からなり、前記エッチングストップキャップ及びエッチングストップカバーは同じ材料からなることを特徴とする半導体製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/825,644 US5866465A (en) | 1997-04-03 | 1997-04-03 | Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54198798A Division JP2001517374A (ja) | 1997-04-03 | 1998-03-31 | 半導体基板内の分離溝に隣接するコンタクト用開口の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006054486A true JP2006054486A (ja) | 2006-02-23 |
Family
ID=25244565
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54198798A Pending JP2001517374A (ja) | 1997-04-03 | 1998-03-31 | 半導体基板内の分離溝に隣接するコンタクト用開口の形成方法 |
JP2005292683A Withdrawn JP2006054486A (ja) | 1997-04-03 | 2005-10-05 | 半導体基板内の分離溝に隣接するコンタクト用開口の形成方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54198798A Pending JP2001517374A (ja) | 1997-04-03 | 1998-03-31 | 半導体基板内の分離溝に隣接するコンタクト用開口の形成方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US5866465A (ja) |
JP (2) | JP2001517374A (ja) |
KR (1) | KR100439242B1 (ja) |
AU (1) | AU6946598A (ja) |
WO (1) | WO1998044548A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE46609E1 (en) | 2007-11-22 | 2017-11-14 | Saturn Licensing LLC. | Backlight device and liquid crystal display apparatus |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5866465A (en) * | 1997-04-03 | 1999-02-02 | Micron Technology, Inc. | Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass |
US5963818A (en) * | 1997-09-17 | 1999-10-05 | Motorola, Inc | Combined trench isolation and inlaid process for integrated circuit formation |
US6309947B1 (en) * | 1997-10-06 | 2001-10-30 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor device with improved isolation region to active region topography |
US6107157A (en) | 1998-02-27 | 2000-08-22 | Micron Technology, Inc. | Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination |
US6165843A (en) * | 1998-03-20 | 2000-12-26 | Mosel Vitelic, Inc. | Covered slit isolation between integrated circuit devices |
US5880006A (en) * | 1998-05-22 | 1999-03-09 | Vlsi Technology, Inc. | Method for fabrication of a semiconductor device |
US6248636B1 (en) * | 1998-05-28 | 2001-06-19 | Samsung Electronics Co., Ltd. | Method for forming contact holes of semiconductor memory device |
US6323540B1 (en) | 1998-06-10 | 2001-11-27 | Micron Technology, Inc. | Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass, and a semiconductor structure |
KR100292616B1 (ko) * | 1998-10-09 | 2001-07-12 | 윤종용 | 트렌치격리의제조방법 |
US6323103B1 (en) * | 1998-10-20 | 2001-11-27 | Siemens Aktiengesellschaft | Method for fabricating transistors |
US6365946B1 (en) * | 1999-05-13 | 2002-04-02 | Stmicroelectronics, Inc. | Integrated-circuit isolation structure and method for forming the same |
KR100355034B1 (ko) | 1999-07-15 | 2002-10-05 | 삼성전자 주식회사 | 선택적 에피택셜 성장층을 가진 반도체 장치 및 그 소자분리방법 |
US6682978B1 (en) * | 1999-08-30 | 2004-01-27 | Advanced Micro Devices, Inc. | Integrated circuit having increased gate coupling capacitance |
KR100338767B1 (ko) | 1999-10-12 | 2002-05-30 | 윤종용 | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 |
US20020052093A1 (en) * | 2000-09-27 | 2002-05-02 | Horng-Huei Tseng | Method of forming insulative trench |
US6586814B1 (en) * | 2000-12-11 | 2003-07-01 | Lsi Logic Corporation | Etch resistant shallow trench isolation in a semiconductor wafer |
US6498383B2 (en) | 2001-05-23 | 2002-12-24 | International Business Machines Corporation | Oxynitride shallow trench isolation and method of formation |
CN1220259C (zh) * | 2001-12-27 | 2005-09-21 | 松下电器产业株式会社 | 布线结构的形成方法 |
CN1198331C (zh) * | 2001-12-27 | 2005-04-20 | 松下电器产业株式会社 | 布线结构的形成方法 |
US6773975B1 (en) * | 2002-12-20 | 2004-08-10 | Cypress Semiconductor Corporation | Formation of a shallow trench isolation structure in integrated circuits |
US7981800B1 (en) | 2006-08-25 | 2011-07-19 | Cypress Semiconductor Corporation | Shallow trench isolation structures and methods for forming the same |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4587711A (en) * | 1978-05-26 | 1986-05-13 | Rockwell International Corporation | Process for high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines |
US4221045A (en) * | 1978-06-06 | 1980-09-09 | Rockwell International Corporation | Self-aligned contacts in an ion implanted VLSI circuit |
US4442591A (en) * | 1982-02-01 | 1984-04-17 | Texas Instruments Incorporated | High-voltage CMOS process |
US4590663A (en) * | 1982-02-01 | 1986-05-27 | Texas Instruments Incorporated | High voltage CMOS technology with N-channel source/drain extensions |
US4746219A (en) * | 1986-03-07 | 1988-05-24 | Texas Instruments Incorporated | Local interconnect |
JPH01125971A (ja) * | 1987-11-11 | 1989-05-18 | Seiko Instr & Electron Ltd | C−mis型半導体装置とその製造方法 |
JPH05504446A (ja) * | 1990-01-04 | 1993-07-08 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | ポリイミド絶縁材を用いた半導体相互接続構造 |
US5219793A (en) * | 1991-06-03 | 1993-06-15 | Motorola Inc. | Method for forming pitch independent contacts and a semiconductor device having the same |
JPH0513566A (ja) * | 1991-07-01 | 1993-01-22 | Toshiba Corp | 半導体装置の製造方法 |
EP0549055A3 (en) * | 1991-12-23 | 1996-10-23 | Koninkl Philips Electronics Nv | Method of manufacturing a semiconductor device provided with a field effect transistor, and such a semiconductor device |
US5292677A (en) * | 1992-09-18 | 1994-03-08 | Micron Technology, Inc. | Reduced mask CMOS process for fabricating stacked capacitor multi-megabit dynamic random access memories utilizing single etch stop layer for contacts |
JP3311044B2 (ja) * | 1992-10-27 | 2002-08-05 | 株式会社東芝 | 半導体装置の製造方法 |
US5292683A (en) * | 1993-06-09 | 1994-03-08 | Micron Semiconductor, Inc. | Method of isolating semiconductor devices and arrays of memory integrated circuitry |
US5362669A (en) * | 1993-06-24 | 1994-11-08 | Northern Telecom Limited | Method of making integrated circuits |
US5539229A (en) * | 1994-12-28 | 1996-07-23 | International Business Machines Corporation | MOSFET with raised STI isolation self-aligned to the gate stack |
JP3316103B2 (ja) * | 1995-05-31 | 2002-08-19 | 株式会社東芝 | 半導体集積回路及びその製造方法 |
JPH09134954A (ja) * | 1995-11-08 | 1997-05-20 | Toshiba Microelectron Corp | 半導体装置およびその製造方法 |
US5721146A (en) * | 1996-04-29 | 1998-02-24 | Taiwan Semiconductor Manufacturing Company Ltd | Method of forming buried contact architecture within a trench |
US5866465A (en) * | 1997-04-03 | 1999-02-02 | Micron Technology, Inc. | Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass |
-
1997
- 1997-04-03 US US08/825,644 patent/US5866465A/en not_active Expired - Lifetime
-
1998
- 1998-03-31 JP JP54198798A patent/JP2001517374A/ja active Pending
- 1998-03-31 WO PCT/US1998/006502 patent/WO1998044548A1/en active IP Right Grant
- 1998-03-31 KR KR10-1999-7008148A patent/KR100439242B1/ko not_active IP Right Cessation
- 1998-03-31 AU AU69465/98A patent/AU6946598A/en not_active Abandoned
- 1998-06-10 US US09/095,773 patent/US6084289A/en not_active Expired - Lifetime
-
1999
- 1999-02-01 US US09/243,220 patent/US6184127B1/en not_active Expired - Lifetime
-
2005
- 2005-10-05 JP JP2005292683A patent/JP2006054486A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE46609E1 (en) | 2007-11-22 | 2017-11-14 | Saturn Licensing LLC. | Backlight device and liquid crystal display apparatus |
USRE48471E1 (en) | 2007-11-22 | 2021-03-16 | Saturn Licensing Llc | Backlight device and liquid crystal display apparatus |
Also Published As
Publication number | Publication date |
---|---|
US6184127B1 (en) | 2001-02-06 |
KR20000076060A (ko) | 2000-12-26 |
AU6946598A (en) | 1998-10-22 |
US6084289A (en) | 2000-07-04 |
WO1998044548A1 (en) | 1998-10-08 |
JP2001517374A (ja) | 2001-10-02 |
KR100439242B1 (ko) | 2004-07-05 |
US5866465A (en) | 1999-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006054486A (ja) | 半導体基板内の分離溝に隣接するコンタクト用開口の形成方法 | |
US7871914B2 (en) | Methods of fabricating semiconductor devices with enlarged recessed gate electrodes | |
US7413943B2 (en) | Method of fabricating gate of fin type transistor | |
JP2566380B2 (ja) | 半導体デバイスを分離する方法およびメモリー集積回路アレイ | |
US6468877B1 (en) | Method to form an air-gap under the edges of a gate electrode by using disposable spacer/liner | |
US5976948A (en) | Process for forming an isolation region with trench cap | |
KR20050026319A (ko) | 리세스 채널을 가지는 트랜지스터 제조 방법 | |
US6235593B1 (en) | Self aligned contact using spacers on the ILD layer sidewalls | |
JP2002134701A (ja) | 半導体装置の製造方法 | |
US6306741B1 (en) | Method of patterning gate electrodes with high K gate dielectrics | |
US6380088B1 (en) | Method to form a recessed source drain on a trench side wall with a replacement gate technique | |
US6329720B1 (en) | Tungsten local interconnect for silicon integrated circuit structures, and method of making same | |
EP1530233A2 (en) | Semiconductor device and method of manufacturing the same | |
JP4391354B2 (ja) | 側壁方式を用いたフラッシュメモリの形成方法 | |
JP3483090B2 (ja) | 半導体装置の製造方法 | |
JP2006100378A (ja) | 半導体装置及びその製造方法 | |
US20090032900A1 (en) | Method of protecting shallow trench isolation structure and composite structure resulting from the same | |
KR100219521B1 (ko) | 트렌치 소자분리방법 | |
US6323540B1 (en) | Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass, and a semiconductor structure | |
JP2006344940A (ja) | 多層構造の半導体装置及びその製造方法 | |
JPH1041505A (ja) | 半導体装置の製造方法 | |
JPH11163118A (ja) | 半導体装置の製造方法 | |
KR20030003341A (ko) | 트렌치 게이트를 이용한 트랜지스터 제조방법 | |
JPH09275137A (ja) | 半導体装置及びその製造方法 | |
JPH10242260A (ja) | 半導体装置のための素子分離領域およびその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060906 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080109 |