JP2006050183A - 歪み補償装置、圧縮データ生成方法 - Google Patents
歪み補償装置、圧縮データ生成方法 Download PDFInfo
- Publication number
- JP2006050183A JP2006050183A JP2004227511A JP2004227511A JP2006050183A JP 2006050183 A JP2006050183 A JP 2006050183A JP 2004227511 A JP2004227511 A JP 2004227511A JP 2004227511 A JP2004227511 A JP 2004227511A JP 2006050183 A JP2006050183 A JP 2006050183A
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- coefficient
- storage unit
- initial value
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
【課題】 本発明の目的の1つは、歪み補償係数の書き込み時間を短縮することである。また、別の目的の1つは、歪み補償装置に初期値として記憶させる歪み補償係数のデータ量を減らすことである。
【解決手段】 本発明では、送信信号に対して歪み補償処理を施してから増幅する歪み補償装置において、前記歪み補償処理に用いられる係数を各アドレス対応に記憶するための係数記憶部と、該係数の初期値を記憶する初期値記憶部と、前記初期値記憶部から1のアドレスに対応して読み出した係数をn個(nは2以上の自然数)のアドレスに対応させて書き込む制御を行なう制御部と、を備えたことを特徴とする歪み補償装置。を用いる。
【選択図】 図4
【解決手段】 本発明では、送信信号に対して歪み補償処理を施してから増幅する歪み補償装置において、前記歪み補償処理に用いられる係数を各アドレス対応に記憶するための係数記憶部と、該係数の初期値を記憶する初期値記憶部と、前記初期値記憶部から1のアドレスに対応して読み出した係数をn個(nは2以上の自然数)のアドレスに対応させて書き込む制御を行なう制御部と、を備えたことを特徴とする歪み補償装置。を用いる。
【選択図】 図4
Description
本発明は、歪み補償装置及び圧縮データ生成方法に関し、例えば、移動通信システムで用いられる無線基地局の送信用増幅器に用いて好適な歪み補償装置に関する。
移動通信システムにおける無線基地局は、移動局に対して大電力で送信を行うため、電力増幅器で発生する歪みを低減するために歪み補償装置を備えている。
歪み補償の方式としては、種々の方式があるが、その1例として、プレディストーション方式が挙げられる。
プレディストーション方式とは、予め増幅器への入力前の信号に対して、増幅器で発生する歪みに対して逆の歪み特性を与えることにより、増幅後の信号の歪みを低減する方式である。
ここで、増幅器で発生する歪みは、入力信号(特に入力信号のレベル)によって変化するため、入力信号を関数として、逆の歪み特性を与えるための係数(歪み補償係数)を算出し、この係数に基づいて入力信号を補正することが好ましい。
従って、プレディストーション方式では、入力信号から生成されるアドレスに対応させて歪み補償係数を記憶する係数テーブル(LUT:Look Up Table)を用いられる。
尚、係数テーブルは、電源起動やリセットをトリガとして、専用回路により高速に係数を書き込み、運用開始前には、全ての係数をセット完了とされる。
プレディストーション方式について開示した発明として次の特許文献がある。
特開2001−267850号公報
先に説明した背景技術によれば、歪み補償装置における係数テーブルは、電源起動やリセットをトリガとして、専用回路により高速に係数を書き込まれる。
しかし、書き込むべき歪み補償係数が膨大な量である場合には、書き込み完了まで長時間を要することとなる。特に、専用回路を用いずにプロセッサを用いた書き込み処理を行なうこととするとアドレス順に順次歪み補償係数を読み出して書き込みを行なう処理が必要となり、更に時間がかかることとなる。
そこで、本発明の目的の1つは、歪み補償係数の書き込み時間を短縮することである。
また、別の目的の1つは、歪み補償装置に初期値として記憶させる歪み補償係数のデータ量を減らすことである。
尚、上記目的に限らず、後述する発明を実施するための最良の形態に示す各構成により導かれる効果であって、従来の技術によっては得られない効果を奏することも本発明の目的の1つとして位置付けることができる。
(1)本発明では、送信信号に対して歪み補償処理を施してから増幅する歪み補償装置において、前記歪み補償処理に用いられる係数を各アドレス対応に記憶するための係数記憶部と、該係数の初期値を記憶する初期値記憶部と、前記初期値記憶部から1のアドレスに対応して読み出した係数をn個(nは2以上の自然数)のアドレスに対応させて書き込む制御を行なう制御部と、を備えたことを特徴とする歪み補償装置を用いる。
(2)本発明では、前記nはm以下(mは自然数)とする、ことを特徴とする(1)記載の歪み補償装置を用いる。
(3)本発明では、前記係数記憶部は、繰返して書き込むべきアドレス数に関する情報を記憶しており、前記制御部は、該情報に基づいて前記nを特定して、前記書き込み制御を実行する、ことを特徴とする(1)記載の歪み補償装置を用いる。
(4)本発明では、歪み補償係数の初期値であるマスタ係数データを順に読み出し、読み出した歪み補償係数が所定の誤差範囲でn個(nは2以上の自然数)連続することを検出すると、検出した対象の歪み補償係数のうち1つの歪み補償係数を出力するとともに、n個連続する該歪み補償係数をn回連続して書き込むべき旨の指示データを出力する、ことを特徴とする圧縮データ生成方法を用いる。
(2)本発明では、前記nはm以下(mは自然数)とする、ことを特徴とする(1)記載の歪み補償装置を用いる。
(3)本発明では、前記係数記憶部は、繰返して書き込むべきアドレス数に関する情報を記憶しており、前記制御部は、該情報に基づいて前記nを特定して、前記書き込み制御を実行する、ことを特徴とする(1)記載の歪み補償装置を用いる。
(4)本発明では、歪み補償係数の初期値であるマスタ係数データを順に読み出し、読み出した歪み補償係数が所定の誤差範囲でn個(nは2以上の自然数)連続することを検出すると、検出した対象の歪み補償係数のうち1つの歪み補償係数を出力するとともに、n個連続する該歪み補償係数をn回連続して書き込むべき旨の指示データを出力する、ことを特徴とする圧縮データ生成方法を用いる。
本発明にかかる歪み補償装置によれば、歪み補償係数の書き込み時間を短縮することができることとなる。
また、本発明に係る圧縮データ生成方法によれば、歪み補償装置に初期値として記憶させる歪み補償係数のデータ量を減らすことができる。
以下、図面を参照することにより、本発明の実施の形態について説明する。
〔a〕第1実施形態の説明
本実施形態では、係数テーブルの書き込み方を工夫する。
・「歪み補償装置」
次に図1を用いて、本発明に係る歪み補償装置について説明する。
本実施形態では、係数テーブルの書き込み方を工夫する。
・「歪み補償装置」
次に図1を用いて、本発明に係る歪み補償装置について説明する。
図1は、本発明に係る歪みの補償装置を示す図である。このような歪み補償装置は、移動通信システムにおける無線基地局の送信用増幅ユニットとして用いることができる。もちろん、移動通信に限らず、一般の無線装置に適用することもできる。
図において、1は入力信号に対して所定の遅延を与える第1遅延部、2は入力信号に応じてアドレスを出力するアドレス生成部、3は歪み補償処理に用いる歪み補償係数を記憶するための係数記憶部(LUT)、4は歪み補償係数を用いてプレディストーションを行なう歪み補償部、5はD/A変換部、6は歪み補償の対象である増幅器、7は増幅後の信号の一部をフィードバック信号として抽出するためのカプラ、8はA/D変換部、9は第所定の遅延を与える第2遅延部、10は係数記憶部3に記憶している係数の更新を行なう係数更新部、11は係数記憶部3に記憶する対象の歪み補償係数を記憶する初期値記憶部、12は各ブロックの制御を行う制御部(例えば、プロセッサを使用)を示す。
・「歪み補償装置の動作」
次に図1に示した歪み補償装置における動作について説明する。
・「歪み補償装置の動作」
次に図1に示した歪み補償装置における動作について説明する。
歪み補償装置に入力された送信信号としてのx(t)は、第1遅延部1において、所定の遅延が与えられた後に、歪み補償部4に入力される。ここで、所定の遅延を与えるのは、送信信号であるx(t)に基づいて、係数記憶部3から歪み補償係数h(p)を出力するために必要とされる時間を確保するためである。
即ち、x(t)は、アドレス生成部2に入力され、そのレベルに応じたアドレスpが出力される。
係数記憶部3は、そのアドレスに記憶している歪み補償係数を読み出して、h(p)として歪み補償部4に与えるのである。
歪み補償処理部4は、送信信号x(t)に対して、係数記憶部3からの歪み補償係数h(p)を用いて、増幅器における歪み特性に対して、逆の歪み特性を与えることにより、プレディストーションを実行する。
即ち、増幅器6の歪み特性をF(p)、Gを線型増幅係数とすると、
h(p)×F(p)=G
となるようなh(p)を送信信号x(t)に乗算することで、
y(t)=F(p)×h(p)×x(t)=G・x(t)
のように、送信信号の線形的な増幅を実現するのである。
h(p)×F(p)=G
となるようなh(p)を送信信号x(t)に乗算することで、
y(t)=F(p)×h(p)×x(t)=G・x(t)
のように、送信信号の線形的な増幅を実現するのである。
歪み補償部4で、歪み補償処理された送信信号は、D/A変換部5でアナログ信号に変換され、増幅器6によって増幅される。
ここで、送信信号のレベルが大きいほど増幅器6において発生する歪み量も増大するが、歪み補償処理部4において、予め逆特性の歪みが与えられているため、その出力は線形化することとなる。
さて、増幅器6からの増幅後の信号は、送信信号として出力されることとなるが、その一部をカプラ7により抽出し、フィードバック信号として利用される。
即ち、A/D変換部8によって、デジタル信号に変換され、係数更新部10に与えられる。
係数更新部10は、送信信号であるx(t)を第2遅延部9において遅延させたものも同時に入力されており、この2つの入力を比較することで係数記憶部3における係数の更新を行う。
即ち、係数記憶部3における歪み補償係数にずれが生じていても、更新すべき歪み補償係数をh’(p)とすると、
h’(p)=G÷F(p)=G・x(t)・h(p)÷y(t)
により求まるため、求めたh’(p)を対応するh(p)に替えて記憶させることで、更新を行うことができる。
h’(p)=G÷F(p)=G・x(t)・h(p)÷y(t)
により求まるため、求めたh’(p)を対応するh(p)に替えて記憶させることで、更新を行うことができる。
以上のように、図1に示した歪み補償増幅装置は、フォードバック信号を用いて、歪み補償係数を更新しつつ、プレディストーションを行うことができるのである。
・「圧縮データの書き込み手順」
次に、初期値記憶部11への圧縮データの書き込み手順について説明する。
・「圧縮データの書き込み手順」
次に、初期値記憶部11への圧縮データの書き込み手順について説明する。
歪み補償処理を行うには、係数記憶部3に、各送信信号のレベルに応じた歪み補償係数を予め記憶しておく必要がある。
しかし、この歪み補償増幅装置を搭載した無線基地局の起動時、この歪み補償増幅ユニットのリセット時等において、係数記憶部3における記憶内容を用いることは不可能か又は好ましくない。
従って、その場合は、初期値記憶部11から歪み補償係数を読み出して、係数記憶部3に記憶させる制御(初期書き込み)が必要となる。
従って、歪み補償装置にとっては、予め初期値記憶部11に初期値を記憶させておくことが重要であるが、先に説明したように、制御部12が初期値記憶部11から順次歪み補償係数を読み出して、係数記憶部3に順次書き込み処理を行なう作業を行なうと相当の時間がかかることとなる。
そこで、この実施形態では、この歪み補償増幅装置と同様の装置を用いて、送信実験を行なわせ、歪み補償係数の更新により精度の高い歪み補償係数をマスタ係数データとして記憶装置に記憶させておき、このマスタ係数データを当該記憶装置から読み出して、この初期値記憶部11に記憶させる際に、データ圧縮を行なうこととする。
図2は、圧縮データの書き込み手順を示す図である。
ます、書き込みが開始(ステップ1)されると、まず、記憶装置から初期アドレスのマスタ係数データの読み出しが行なわれる(ステップ2)。尚、この読み出し制御は制御部12が実行することもできるが、外部装置を歪み補償増幅装置に接続し、外部装置の処理部が実行することもできる。ここではいずれの場合であっても処理部と称することとする。
次に読み出した係数データを初期値記憶部11(メモリ)の初期アドレスに記憶させる。
そして、記憶させた係数を圧縮対処のデータの特定のための基準値として用いるために処理部が記憶する(ステップ4)。
そして、ステップ5により、初期アドレスの次のアドレスのマスタ係数データを記憶装置から読み出し、記憶済みの基準値と比較する(ステップ5)。
そして、比較の結果、基準値と近似するかどうかを判定し(ステップ7)、近似すると判定した場合は、ステップ8に進み、近似しない場合はステップ9に進む。
尚、近似するか否かの判定方法としては、種々考えられるが、例えば、基準値で除算した値が所定の範囲の値となったことや、基準値との差分が所定範囲内であることなどが挙げられる。
さて、基準値と近似しないと判定された場合は、ステップ9で、読み出した係数を初期値記憶部11の次のアドレスに記憶させ、ステップ10に移る。
ステップ10では、記憶すべき全マスタ係数データの読み出しが完了したかどうかを判定し、完了した場合は、ステップ11の終了に進み、完了していない場合は、ステップ9で初期値記憶部11に記憶させ歪み補償係数を新たな基準値として更新する(ステップ4)。その後の処理は、先に説明したとおりである。
さて、ステップ7で基準値と近似すると判定した場合であるが、その場合は、ステップ8に進み、圧縮データを生成して初期値記憶部11について、先に書き込んだアドレスに後続するアドレスに圧縮データを書き込む。
図3は圧縮データのフォーマットを示す図である。
初期値記憶部11における1アドレスについて記憶するデータ幅が16ビットとすると、通常の係数データは、14ビットで構成され、後続する2ビットは圧縮データ識別ビットとなる。
従って、ステップ9で書き込まれる係数データは、圧縮データでないことを示すビットが圧縮データ識別ビットに書き込まれることとなる(圧縮データであることを示すビットが11とするとそれ以外の例えば00が書き込まれる)。
一方、ステップ8で書き込まれるデータは、図の下側に示したデータとなり、圧縮データ識別ビットが圧縮データであることを示すビット(ここでは11)がセットされ、初期値記憶部11に記憶されることとなる。
尚、繰り返し書き込み数を特定するためには、連続して基準値と近似すると判定された数をカウントする必要がある。
好ましくは、ステップ8に進むごとに、処理部は、繰り返し書き込み数に1ずつ加算して記憶してゆく。
即ち、最初にステップ7で基準値と近似すると判定された場合は、1を繰り返し書き込み数として図3の係数データ部分とし、これに圧縮データ識別ビットを付加して合計16ビットを初期値記憶部11に記憶させる。
次に、連続してステップ7で基準値と近似すると判定された場合は、1に更に1を加算した2を繰り返し書き込み数として、同様に圧縮データ識別ビットを付加して先に記憶した圧縮データに上書きするように、初期値記憶部11に記憶させるというように、繰り返し書き込み数をカウントアップしていくのである。
尚、カウントアップする値をm以下(mは自然数)に制限することもできる。必要以上にデータ圧縮をしてしまうことを防止するためである。
また、この例では、係数データ部分を14ビットに制限し、残り2ビットを圧縮データ識別ビット専用に割当てたが、好ましくは、係数データ部分を16ビットとし、係数データの下位2ビットが11となった場合に、10に変換して書き込むことで、ビットの有効利用を図ることができる。
ここで、変換により最下位1ビットが変化するが、先に説明した近似とみなす範囲と同等かそれより十分小さな変化と考えられ、ビット変換の歪み補償係数に与える誤差の影響はデータ圧縮に対して十分小さなものと考えられる。
以上が、初期値記憶部11が、書換え可能なメモリ(例えば、EEPROM)を用いる場合に好適な例であるが、書換えが必ずしも可能でないメモリ(FLUSH)を用いる場合には、ステップ8で、圧縮データを生成してメモリに書き込む制御を行なわず、制御部12は、替わりに、繰り返し数をカウントする処理を行なう。
そして、ステップ7でNOの判定となった場合に、ステップ9で、係数データ部分(14ビット)に制御部12でカウントしたカウント値を設定し、下位2ビットに11(圧縮データであることを示すビット)を設定してなる圧縮データを生成して、既に歪み補償係数を記憶させた初期値記憶部11の次のアドレスに書き込むとともに、ステップ5で読み出したマスタ係数データを更に次のアドレスとして、初期値記憶部11へ書き込む処理を行う。
このようにすることで、上書きが不要となり、上書きができないメモリについても圧縮データの書き込みを容易に行なうことができる。
また、カウント値が1のまま、ステップ7でNoの判定となった場合は、圧縮データを初期値記憶部11に記憶させるのではなく、制御部12で記憶している基準値をそのまま歪み補償係数として初期値記憶部11に記憶させてもよい。
・「圧縮データの展開手順」
次に、初期値記憶部11に記憶された圧縮データの展開手順について図4を用いて説明する。
・「圧縮データの展開手順」
次に、初期値記憶部11に記憶された圧縮データの展開手順について図4を用いて説明する。
図4は、圧縮データの展開手順を示す図である。尚、展開処理は、歪み補償増幅装置の制御部12が実行することとなる。
展開手順が開始されると(ステップ1)、制御部12は、初期値記憶部から初期アドレスにより歪み補償係数の読み出しを行なう(ステップ2)。
そして読み出したデータに付加された圧縮識別ビットを用いて、圧縮データであるか否かを判定する(ステップ3)。ここで、圧縮データでない(圧縮データ識別ビットが11でない)ことを検出すると、ステップ4に進み、圧縮データである(圧縮データ識別ビットが11)ことを検出すると、ステップ7に進む。
最初に読み出した場合は、圧縮データではないから、ステップ4に進み、読み出した歪み補償係数を基準値として制御部12の内部レジスタに記憶する(ステップ4)。
そして、読み出した歪み補償係数を係数記憶部3の初期アドレスに書き込む(ステップ5)。下位2ビットを圧縮データ識別ビット専用とする場合は、少なくとも上位14ビットの歪み補償係数を記憶させ、下位2ビットを圧縮データ識別ビット専用としない場合は、16ビット全体を歪み補償係数として記憶させることが好ましい。
そして、ステップ6に進み、初期値記憶部11から次の歪み補償係数の読み出しを行なう際に用いる読み出しアドレスを1増やす(次の読み出しアドレスにセットする)。
そして、ステップ8において、更新された読み出しアドレスが全アドレス+1の値となったかどうか判定することにより、初期値記憶部11の全データの読み出しが完了したか否かを判定し、完了したと判定した場合は、ステップ9に進み処理を終了する。
一方、完了していないと判定した場合は、更新した読み出しアドレスに従って、次の歪み補償係数を初期値記憶部11から読み出す(ステップ2)。この後の処理は先に示したとおりである。
尚、好ましくは、図2における圧縮データの書き込み手順において、初期値記憶部11に書き込みを行なった最終アドレスを制御部12に処理部が通知することにより、制御部12は最終アドレスを記憶しておくこが望ましい。もちろん、別途制御部12に対して最終アドレスを通知し、記憶させてもよい。
これは、圧縮の程度により、最終アドレスが変動するため、読み出し完了の基準となるアドレスを制御部12に認識させるためである。
さて、ステップ3で圧縮データであると判定した場合(圧縮データ識別ビットが11)であるが、この場合は先に示したように、ステップ7に進む。
ステップ7では、圧縮データの上位ビットに示された繰り返し書き込み数を識別して、繰返すべき数nを特定する(nが2以上でると、効率的である)。
そして、直前に係数記憶部3に記憶させたアドレスに後続するn個のアドレスに対して、ステップ4で記憶済みの基準値を連続して書き込む。
これにより、連続した書き込みを行う間については、初期値記憶部からそのつど読み出す必要がなく、読み出し回数を減らすことができるから高速に係数記憶部3への歪み補償係数の書き込みを実行することができることとなる。
最後に、圧縮書き込みの対象とされる歪み補償係数について図5を用いて説明する。
図5の横軸は、マスタ係数データのアドレスを示し、縦軸は、係数データh(p)を示す。
図のように、左から2番目の黒丸〜10番目の黒丸までは、最初の黒丸が示す係数値と所定の差分内に収まっているため、データ圧縮の対象となる。
しかし、左から11番目の白丸移行は、前の歪み補償係数と所定の差分内でないため、データ圧縮の対象外となる。
尚、この場合は、左から1番目の黒丸については歪み補償係数が記憶され、左から2番目から10番目の黒丸については、この歪み補償係数と同じ値を繰替えして記憶させるべきことを示す繰替えし書き込み数が9とされるとともに、圧縮データ識別ビットが11とされた圧縮データがこの歪み補償係数の次のアドレスに記憶されることは、先説明した通りである。
1 第1遅延部
2 アドレス生成部
3 係数記憶部(LUT)
4 歪み補償部
5 D/A変換部
6 増幅器
7 カプラ
8 A/D変換部
9 第2遅延部
10 係数更新部
11 初期値記憶部
12 制御部
2 アドレス生成部
3 係数記憶部(LUT)
4 歪み補償部
5 D/A変換部
6 増幅器
7 カプラ
8 A/D変換部
9 第2遅延部
10 係数更新部
11 初期値記憶部
12 制御部
Claims (4)
- 送信信号に対して歪み補償処理を施してから増幅する歪み補償装置において、前記歪み補償処理に用いられる係数を各アドレス対応に記憶するための係数記憶部と、該係数の初期値を記憶する初期値記憶部と、前記初期値記憶部から1のアドレスに対応して読み出した係数をn個(nは2以上の自然数)のアドレスに対応させて書き込む制御を行なう制御部と、
を備えたことを特徴とする歪み補償装置。 - 前記nはm以下(mは自然数)とする、ことを特徴とする、
請求項1記載の歪み補償装置。 - 前記係数記憶部は、繰返して書き込むべきアドレス数に関する情報を記憶しており、前記制御部は、該情報に基づいて前記nを特定して、前記書き込み制御を実行する、
ことを特徴とする請求項1記載の歪み補償装置。 - 歪み補償係数の初期値であるマスタ係数データを順に読み出し、
読み出した歪み補償係数が所定の誤差範囲でn個(nは2以上の自然数)連続することを検出すると、
検出した対象の歪み補償係数のうち1つの歪み補償係数を出力するとともに、n個連続する該歪み補償係数をn回連続して書き込むべき旨の指示データを出力する、
ことを特徴とする圧縮データ生成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004227511A JP2006050183A (ja) | 2004-08-04 | 2004-08-04 | 歪み補償装置、圧縮データ生成方法 |
US11/113,043 US7418057B2 (en) | 2004-08-04 | 2005-04-25 | Distortion compensating apparatus, compressed data generating method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004227511A JP2006050183A (ja) | 2004-08-04 | 2004-08-04 | 歪み補償装置、圧縮データ生成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006050183A true JP2006050183A (ja) | 2006-02-16 |
Family
ID=35757385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004227511A Pending JP2006050183A (ja) | 2004-08-04 | 2004-08-04 | 歪み補償装置、圧縮データ生成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7418057B2 (ja) |
JP (1) | JP2006050183A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010073889A1 (ja) * | 2008-12-22 | 2010-07-01 | 日本電気株式会社 | 歪補償回路、送信装置、および歪補償方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8411709B1 (en) | 2006-11-27 | 2013-04-02 | Marvell International Ltd. | Use of previously buffered state information to decode in an hybrid automatic repeat request (H-ARQ) transmission mode |
US8897393B1 (en) | 2007-10-16 | 2014-11-25 | Marvell International Ltd. | Protected codebook selection at receiver for transmit beamforming |
US8238849B2 (en) * | 2007-10-18 | 2012-08-07 | Freescale Semiconductor, Inc. | Method and system of adaptive predistortion of a wireless transmitter |
US8542725B1 (en) | 2007-11-14 | 2013-09-24 | Marvell International Ltd. | Decision feedback equalization for signals having unequally distributed patterns |
US8565325B1 (en) | 2008-03-18 | 2013-10-22 | Marvell International Ltd. | Wireless device communication in the 60GHz band |
US8498342B1 (en) | 2008-07-29 | 2013-07-30 | Marvell International Ltd. | Deblocking filtering |
US8761261B1 (en) | 2008-07-29 | 2014-06-24 | Marvell International Ltd. | Encoding using motion vectors |
US8345533B1 (en) | 2008-08-18 | 2013-01-01 | Marvell International Ltd. | Frame synchronization techniques |
US8681893B1 (en) | 2008-10-08 | 2014-03-25 | Marvell International Ltd. | Generating pulses using a look-up table |
US8520771B1 (en) | 2009-04-29 | 2013-08-27 | Marvell International Ltd. | WCDMA modulation |
US8817771B1 (en) | 2010-07-16 | 2014-08-26 | Marvell International Ltd. | Method and apparatus for detecting a boundary of a data frame in a communication network |
CN105024960B (zh) * | 2015-06-23 | 2018-11-09 | 大唐移动通信设备有限公司 | 一种dpd*** |
JP2019201347A (ja) * | 2018-05-17 | 2019-11-21 | 富士通株式会社 | 歪み補償装置及び歪み補償方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06310947A (ja) * | 1993-04-20 | 1994-11-04 | Mitsubishi Electric Corp | 歪補償回路 |
JPH07321870A (ja) * | 1994-05-30 | 1995-12-08 | Mitsubishi Electric Corp | 歪補償回路 |
JP2000029636A (ja) * | 1999-03-12 | 2000-01-28 | Fujitsu Ltd | I/oサブシステム及びi/oサブシステムにおけるデ―タ記憶、メモリイニシャライズ方法 |
JP2004179725A (ja) * | 2002-11-25 | 2004-06-24 | Matsushita Electric Ind Co Ltd | データ転送回路及びその方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677767A (ja) | 1992-08-26 | 1994-03-18 | Sony Corp | ノンリニアキャンセラー |
US5903823A (en) * | 1995-09-19 | 1999-05-11 | Fujitsu Limited | Radio apparatus with distortion compensating function |
US5923712A (en) * | 1997-05-05 | 1999-07-13 | Glenayre Electronics, Inc. | Method and apparatus for linear transmission by direct inverse modeling |
JP4211019B2 (ja) | 2000-03-17 | 2009-01-21 | 富士通株式会社 | 無線装置及びその送信波の歪補償方法 |
-
2004
- 2004-08-04 JP JP2004227511A patent/JP2006050183A/ja active Pending
-
2005
- 2005-04-25 US US11/113,043 patent/US7418057B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06310947A (ja) * | 1993-04-20 | 1994-11-04 | Mitsubishi Electric Corp | 歪補償回路 |
JPH07321870A (ja) * | 1994-05-30 | 1995-12-08 | Mitsubishi Electric Corp | 歪補償回路 |
JP2000029636A (ja) * | 1999-03-12 | 2000-01-28 | Fujitsu Ltd | I/oサブシステム及びi/oサブシステムにおけるデ―タ記憶、メモリイニシャライズ方法 |
JP2004179725A (ja) * | 2002-11-25 | 2004-06-24 | Matsushita Electric Ind Co Ltd | データ転送回路及びその方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010073889A1 (ja) * | 2008-12-22 | 2010-07-01 | 日本電気株式会社 | 歪補償回路、送信装置、および歪補償方法 |
JP5170259B2 (ja) * | 2008-12-22 | 2013-03-27 | 日本電気株式会社 | 歪補償回路、送信装置、および歪補償方法 |
US8848828B2 (en) | 2008-12-22 | 2014-09-30 | Nec Corporation | Distortion compensation circuit, transmitting apparatus and distortion compensating method |
Also Published As
Publication number | Publication date |
---|---|
US7418057B2 (en) | 2008-08-26 |
US20060029155A1 (en) | 2006-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7418057B2 (en) | Distortion compensating apparatus, compressed data generating method | |
JP4077449B2 (ja) | テーブル参照型プリディストータ | |
US20060023807A1 (en) | Distortion compensating apparatus | |
AU2003268341A1 (en) | Symbol frequency leveling in a data storage system | |
US10210854B2 (en) | Waveform data structure, waveform data storage device, waveform data storing method, waveform data extracting device, waveform data extracting method and electronic musical instrument | |
JP2008011202A (ja) | フィルムグレイン処理回路 | |
JP4583294B2 (ja) | 誤り訂正装置、誤り訂正プログラム、及び誤り訂正方法 | |
US20060109930A1 (en) | Method and device for deriving a predistorted signal | |
CN113812124B (zh) | 预失真参数更新装置及方法、预失真处理*** | |
JP6323120B2 (ja) | 無線送信装置 | |
JP2880961B2 (ja) | データバッファリング装置及びその制御方法 | |
CN113162555A (zh) | 非线性失真补偿电路、装置、电子设备和方法 | |
JPH1155075A (ja) | 非同期信号入力装置およびサンプリング周波数変換装置 | |
JP2007214947A (ja) | デジタル前置歪補償回路 | |
US20220130361A1 (en) | Musical tone generating device and control method of musical tone generating device | |
KR20150065313A (ko) | 정현파 생성 장치 및 방법, 그를 이용한 피에조 엑츄에이터 구동 시스템 | |
US11949355B2 (en) | Vibrator driving method, vibration driving system, and vibration driving equipment | |
JPS60262420A (ja) | 電子線描画方法及び装置 | |
JP4634328B2 (ja) | 増幅装置、送信装置、端末装置、及び基地局装置 | |
JP4374817B2 (ja) | 波形表示装置における波形データの解像度圧縮方法 | |
JP3270665B2 (ja) | 符号化/復号化装置及び方法 | |
JP2001111434A (ja) | 符号化装置 | |
JPH0554698A (ja) | Eepromのチエツクサム計算方法 | |
JPH0944134A (ja) | 文書記録装置、文書出力装置、文書記録媒体、文書記録方法、および文書出力方法 | |
JP5228521B2 (ja) | 歪補償回路、送信装置および通信システムならびに歪補償方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |