CN113812124B - 预失真参数更新装置及方法、预失真处理*** - Google Patents

预失真参数更新装置及方法、预失真处理*** Download PDF

Info

Publication number
CN113812124B
CN113812124B CN201980096203.6A CN201980096203A CN113812124B CN 113812124 B CN113812124 B CN 113812124B CN 201980096203 A CN201980096203 A CN 201980096203A CN 113812124 B CN113812124 B CN 113812124B
Authority
CN
China
Prior art keywords
predistortion
sub
lookup table
parameters
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980096203.6A
Other languages
English (en)
Other versions
CN113812124A (zh
Inventor
邹垚
邱军
向利
张杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN113812124A publication Critical patent/CN113812124A/zh
Application granted granted Critical
Publication of CN113812124B publication Critical patent/CN113812124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

一种预失真参数更新装置(10)，包括至少两个存储单元(12)、控制单元(13)及处理单元(14)，每个存储单元(12)用于存储一个子查找表，每个子查找表保存多行预失真参数，所有子查找表用于共同构成一个母查找表，每个子查找表中的每行预失真参数对应所述母查找表中的一行预失真参数。控制单元(13)用于根据需更新的预失真参数在母查找表中的行号控制处理单元(14)从对应的存储单元(12)中的子查找表读取预失真参数。处理单元(14)用于对所读取的预失真参数进行计算而获取更新预失真参数及写入原地址。处理单元(14)对于同一个子查找表的读取操作及写入操作异步进行，有效避免在预失真参数更新过程中的读写冲突。

Description

预失真参数更新装置及方法、预失真处理***
技术领域
本申请涉及通信技术领域，特别涉及一种预失真参数更新装置及方法、预失真处理***。
背景技术
在无线通信***中，功率放大器(Power Amplifier，简称PA)是发射机***的关键部件，主要作用是将调制后的频带信号放大到天线发射所需要的发射功率，以保证接收机可以获得足够强的信号。然而，功率放大器是发射机中最主要的非线性源，一方面，非线性会使得发射信号产生失真，导致***误码率上升；另一方面，非线性会降低功率放大器的工作效率，易导致功耗增加。
数字预失真技术(Digital Pre-Distortion，简称DPD)是解决功率放大器非线性的主要方法之一。数字预失真技术通过对输入信号进行补偿，来达到抵消功率放大器带来的非线性的目的。采用DPD进行补偿时，需先从存储器中的查找表(Look Up Table，简称LUT)中读取需更新的预失真参数LUTm(n-1)的值，然后获取更新预失真参数LUTm(n)并将更新后的LUTm(n)写入查找表中原地址。如此，依照上述步骤，获取查找表中第(m+1)行对应的预失真参数，并完成所有LUT的第n次迭代。然而，在更新预失真参数的过程中，若读取正在更新的预失真参数，会引起读写冲突，发生错误，使得数字预失真处理状态不稳定。
发明内容
本申请实施例所要解决的技术问题在于提供一种提高预失真处理稳定性的预失真参数更新装置及方法、预失真处理***。
为了实现上述目的，本申请实施方式采用如下技术方案：
第一方面，本申请实施例提供了一种预失真参数更新装置，包括至少两个存储单元、控制单元及处理单元。每个存储单元用于存储一个子查找表，每个子查找表保存多行预失真参数，所有子查找表用于共同构成一个母查找表，每个子查找表中的每行预失真参数对应所述母查找表中的一行预失真参数及一个行号。所述控制单元用于根据需更新的预失真参数对应在所述母查找表中的行号输出读使能信号及读地址信号，所述处理单元用于根据所述读使能信号及所述读地址信号从所述需更新的预失真参数所在的子查找表中读取预失真参数。所述处理单元用于对所读取的预失真参数进行计算而获取更新预失真参数，所述控制单元用于根据所读取的预失真参数在所述母查找表中的行号输出写使能信号及写地址信号，所述处理单元根据所述写使能信号及所述写地址信号将所述更新预失真参写入所读取的预失真参数在对应子查找表中的原地址，所述处理单元对于同一个子查找表的读取操作及写入操作异步进行。
本实施方式中，将现有的一个查找表分成多个子查找表，即所有存储单元存储的子查找表用于共同构成一个母查找表，每个子查找表中的每行预失真参数对应所述母查找表中的一行预失真参数及一个行号，所述处理单元对于同一个子查找表的读取及写入异步进行，能够避免在预失真参数更新过程中对所述子查找表进行读写时发生读写冲突，有利于提高预失真处理的稳定性及处理速度。
在一实施方式中，所述至少两个存储单元包括第一存储单元及第二存储单元，所述第一存储单元用于存储所述第一子查找表，所述第二存储单元用于存储第二子查找表，所述第一子查找表保存第一预失真参数，所述第二子查找表保存第二预失真参数，所述第一预失真参数为LUT2j(n)，所述第二预失真参数为LUT2j+1(n)，所述LUT2j(n)对应预失真参数LUTm(n)中的偶数行号预失真参数，所述LUT2j+1(n)对应预失真参数LUTm(n)中的奇数行号预失真参数，其中，m为行号，m＝0…M-1；n为迭代编号，n＝1…N；2j为偶数行号，(2j+1)为奇数行号，j＝0,1,2…，所述处理单元用于从所述第一子查找表中读取第一预失真参数，并根据所读取的第一预失真参数进行计算而获取第一更新预失真参数，及将所述第一更新预失真参数写入所读取的第一预失真参数所在的第一子查找表的原地址；所述处理单元用于从所述需更新的预失真参数所在的第二子查找表中读取第二预失真参数，并根据所读取的第二预失真参数进行计算而获取第二更新预失真参数，及将所述第二更新预失真参数写入所读取的第二预失真参数所在的第二子查找表的原地址。
本实施方式中，处理单元依照所述预失真参数LUTm(n)中的行号交替使用所述第一子查找表及第二子查找表，有利于在节约计算资源的同时减少计算成本。
在一实施方式中，所述处理单元对于同一个子查找表中的同一行的预失真参数的读取与写入操作之间间隔奇数个时钟周期，避免同个子查找表中的读取与写入操作之间冲突。
在一实施方式中，所述处理单元从所述第一子查找表读取一行第一预失真参数时，将获取的一行第二更新预失真参数写入第二子查找表中；所述处理单元从所述第二子查找表读取一行第二预失真参数时，将获取的一行第一更新预失真参数写入所述第一子查找表中。
本实施方式中，所述处理单元在对所述第一子查找表进行读取操作的同时对所述第二子查找表进行写入操作，所述处理单元在对所述第一子查找表进行写入操作的同时对所述第二子查找表进行读取操作，有利于提高所述预失真参数更新的处理速度。
在一实施方式中，所述处理单元从所述第一子查找表读取一行第一预失真参数时，从所述第一子查找表读取一行第二预失真参数，所述处理单元将获取的一行第一更新预失真参数写入所述第一子查找表中时，将获取的一行第二更新预失真参数写入所述第二子查找表中。
本实施方式中，所述处理单元在对所述第一子查找表进行读取操作的同时对所述第二子查找表进行读取操作，所述处理单元在对所述第一子查找表进行写入操作的同时对所述第二子查找表进行写入操作，有利于提高所述预失真参数更新的处理速度。
在一实施方式中，所述存储单元为单端口随机存取存储器为单端口随机存取存储器。由于所述单端口随机存取存储器的占用空间小，有利于减小预失真参数更新装置的占用空间，减小专用集成电路即芯片的面积，降低预失真参数更新装置的功耗及使用成本。
在一实施方式中，所述存储单元均为双端口随机存取存储器，能够进一步提高预失真参数读取与更新的效率。
在一实施方式中，所述第一存储单元及所述第二存储单元中的一个为单端口随机存取存储器，所述第一存储单元及所述第二存储单元中的另一个为双端口随机存取存储器，由于所述单端口随机存取存储器的占用空间小，而所述双端口随机存取存储器能够提高预失真参数读取与更新的效率。
第二方面，本申请实施例提供了一种预失真***，包括如上所述的预失真参数更新装置、预失真补偿装置及功率放大器，所述处理单元用于对所需更新的预失真参数进行计算而获取更新预失真参数，包括：所述处理单元用于根据LUTm(n)＝LUTm(n-1)+α·e(n)·x(n-m)进行计算而获取更新预失真参数LUTm(n)，其中，x(n)为输入信号，e(n)为输入信号x(n)与反馈信号y(n)之间的误差，所述反馈信号y(n)为经过所述功率放大器耦合回来的采样信号，LUTm(n-1)为所需更新的预失真参数，所述预失真补偿装置用于使用从所述预失真参数更新装置提供的更新预失真参数LUTm(n)对所述输入信号x(n)进行预失真处理得到补偿输出信号，所述功率放大器还用于对所述补偿输出信号进行功率放大以达到要求发射功率。
第三方面，本申请实施例提供了一种预失真参数更新方法，用于更新至少两个子查找表中所存储的预失真参数，所有子查找表用于共同构成一个母查找表，每个子查找表中的每行预失真参数对应所述母查找表中的一行预失真参数及一个行号，所述方法包括以下步骤：根据需更新的预失真参数在所述母查找表中的行号输出读使能信号及读地址信号；根据所述读使能信号及所述读地址信号从对应的子查找表中读取预失真参数；根据所读取的预失真参数进行计算而获取更新预失真参数；根据所读取的预失真参数在所述母查找表中的行号输出写使能信号及写地址信号；根据所述写使能信号及所述写地址信号将所述更新预失真参写入所读取的预失真参数在对应子查找表中的原地址，其中，对于同一个子查找表的读取操作及写入操作异步进行。
在一实施方式中，所述至少两个子查找表包括第一子查找表及第二子查找表，所述第一子查找表保存第一预失真参数，所述第二子查找表保存第二预失真参数，所述第一预失真参数为LUT2j(n)，所述第二预失真参数为LUT2j+1(n)，所述LUT2j(n)对应预失真参数LUTm(n)中的偶数行号预失真参数，所述LUT2j+1(n)对应预失真参数LUTm(n)中的奇数行号预失真参数，其中，m为行号，m＝0…M-1；n为迭代编号，n＝1…N；2j为偶数行号，(2j+1)为奇数行号，j＝0,1,2…，所述根据所述读使能信号及所述读地址信号从所述需更新的预失真参数所在的子查找表中读取预失真参数，包括：根据所述读使能信号及所述读地址信号从所述需更新的预失真参数所在的第一子查找表中读取第一预失真参数，根据所述读使能信号及所述读地址信号从所述需更新的预失真参数所在的第二子查找表中读取第二预失真参数，所述根据所读取的预失真参数进行计算而获取更新预失真参数包括：根据所读取的第一预失真参数进行计算而获取第一更新预失真参数，根据所读取的第二预失真参数进行计算而获取第二更新预失真参数。所述控制将更新预失真参数写入对应子查找表中的原地址包括：将所述第一更新预失真参数写入所述第一预失真参数所在的第一子查找表的原地址，将所述第二更新预失真参数写入所述第二预失真参数所在的第二子查找表的原地址。
在一实施方式中，所述方法还包括：对于同一个子查找表中的同一行的预失真参数的读取与写入操作之间间隔奇数个时钟周期。
在一实施方式中，所述方法还包括：从所述第一子查找表读取一行第一预失真参数时，将所获取的一行第二更新预失真参数写入第二子查找表中；从所述第二子查找表读取一行第二预失真参数时，将所获取的一行第一更新预失真参数写入第一子查找表中。
在一实施方式中，所述方法还包括从所述第一子查找表读取一行第一预失真参数时，从所述第二子查找表读取一行第二预失真参数，将所获取的一行第一更新预失真参写入第一子查找表中时，将所获取的一行第二更新预失真参数写入第二子查找表中。
第四方面，提供了一种装置。本申请提供的装置具有实现上述方法，其包括用于执行上述方法方面所描述的步骤或功能相对应的部件(means)。所述步骤或功能可以通过软件实现，或硬件(如电路)实现，或者通过硬件和软件结合来实现。
在一种可能的设计中，上述装置包括一个或多个处理器。
可选的，所述装置还可以包括一个或多个存储器，所述存储器用于与处理器耦合，其保存装置必要的程序指令和/或数据。所述一个或多个存储器可以和处理器集成在一起，也可以与处理器分离设置。本申请并不限定。
所述装置可以为智能终端或者可穿戴设备等。
所述装置还可以为芯片。
另一个可能的设计中，上述装置包括处理器和存储器，其中，所述存储器用于存储一组程序代码，所述处理器用于调用所述存储器中存储的程序代码，使得该装置执行第三方面可能实现方式中完成的方法。
第五方面，提供了一种计算机可读存储介质，用于存储计算机程序，该计算机程序包括用于执行第三方面可能实现方式中的方法的指令。
第六方面，提供了一种计算机程序产品，所述计算机程序产品包括：计算机程序代码，当所述计算机程序代码在计算机上运行时，使得计算机执行上述第三方面以及第三方面的任一可能的实施方式中的方法。
附图说明
图1为本申请提供的一种预失真处理***的工作状态的示意图。
图2为本申请实施方式提供的第一子查找表与第二子查找表共同构成的母查找表的示意图。
图3为本申请实施方式提供的第一子查找表与第二子查找表的部分预失真参数更新的示意图。
图4a为使用两个单端口随机存取存储器与现有的使用一个双端口存取存储器的面积比较示意图。
图4b为使用两个单端口随机存取存储器与现有的使用一个双端口存取存储器的功耗比较示意图。
图5为本申请一实施方式提供的第一子查找表与第二子查找表的部分预失真参数更新的示意图。
图6为本申请实施方式提供的预失真处理方法的流程图。
图7为本申请实施方式提供的另一种预失真参数更新装置的组成示意图。
具体实施方式
请参阅图1，图1为本申请提供的一种预失真处理***100的工作状态的示意图。预失真处理***100包括预失真参数更新装置10、预失真补偿装置20及功率放大器40。预失真参数更新装置10根据输入信号(x(n))和反馈信号(z(n))而获取预失真参数，预失真补偿装置20使用预失真参数更新装置10提供的预失真参数对输入信号进行预失真处理(即补偿)得到补偿输出信号(y(n))，从而达到抵消功放非线性的目的。功率放大器40还用于对补偿输出信号进行功率放大以达到要求发射功率。
预失真处理***100应用于通信领域，其中，所述输入信号是指输入预失真处理***100进行预失真处理的信号，所述反馈信号为经过功率放大器40耦合回来的采样信号。所述预失真处理为数字预失真处理(简称DPD处理)。可以理解，预失真处理***100也可以应用于其他需对信号进行预失真处理的领域，例如人工智能、金融预测、自然天气建模等。例如，神经网络领域等等。
预失真处理***100还包括数模转换器30及模数转换器50，数模转换器30对补偿输出信号进行数模转换，模数转换器50对所述反馈信号进行数模转换。
预失真参数更新装置10包括至少两个存储单元12、控制单元13及处理单元14。
每个存储单元12用于存储一个子查找表，每个子查找表保存多行预失真参数。每个子查找表保存多行预失真参数，所有子查找表用于共同构成一个母查找表，每个子查找表中的每行预失真参数对应母查找表中的一行预失真参数及一个行号。
控制单元13用于根据需更新的预失真参数在所述母查找表中的行号输出读使能信号及读地址信号，处理单元14用于根据所述读使能信号及所述读地址信号从对应的存储单元12中的子查找表读取预失真参数。
处理单元14用于对所读取的预失真参数进行计算而获取更新预失真参数。所述控制单元用于根据所读取的预失真参数在所述母查找表中的行号输出写使能信号及写地址信号，处理单元14根据所述写使能信号及所述写地址信号将所述更新预失真参写入所读取的预失真参数在对应子查找表中的原地址。处理单元14对于同一个子查找表的读取操作及写入操作异步进行。
由于每个存储单元12存储一个子查找表，所有子查找表用于共同构成一个母查找表，每个子查找表中的每行预失真参数对应母查找表中的一行预失真参数，有利于提高预失真参数更新速度及提高预失真处理的稳定性。处理单元14对于同一个子查找表的读取操作及写入操作异步进行，避免在预失真参数更新过程中对所述子查找表进行读写时发生读写冲突，有利于提高预失真处理的稳定性。
本实施方式中，处理单元14对于同一个子查找表的读取操作及写入操作在不同的时钟周期进行。在一个时钟周期，处理单元14读取一个子查找表中的一行预失真参数，或者，处理单元14将根据所读取的所述子查找表中的一行预失真参数操作而获取的对应更新预失真参数写入同个子查找表中。即对于一个子查找表，在一个时钟周期，处理单元14仅进行读取操作，或者，处理单元14仅进行写入操作。
所述补偿输出信号y(n)表示为下列数学式：
Figure GDA0003865215580000051
Figure GDA0003865215580000052
其中，wm,q为预失真系数，LUTm(|x(n-m)|)为预失真参数，m为LUTm(|x(n-m为中的行号，n为迭代编号。
根据LMSE算法，令
LUTm(|x(n-m)|)＝LUTm(n) (3)
则LUTm(n)＝LUTm(n-1)+α·e(n)·x(n-m),m＝0…M-1 (4)
其中，e(n)表示输入信号x(n)与反馈信号z(n)之间的误差，α为可调参数。
根据LUTm(n)的行号m，将(3)式分解为：
LUT2j(n)＝LUT2j(n-1)+α·e(n)·x(n-m)，j＝0,1,2… (5)
LUT2j+1(n)＝LUT2j+1(n-1)+α·e(n)·x(n-m)，j＝0,1,2… (6)
换而言之，m可以为2j或(2j+1)，即将行号m分解为偶数行号2j及奇数行号(2j+1)，将预失真参数LUTm(n)分解为第一预失真参数LUT2j(n)，以及第二预失真参数LUT2j+1(n)。换而言之，LUT2j(n)对应预失真参数LUTm(n)中的偶数行号预失真参数，LUT2j+1(n)对应预失真参数LUTm(n)中的奇数行号预失真参数。
存储单元12包括第一存储单元122及第二存储单元124，第一存储单元122用于存储第一子查找表，第二存储单元124用于存储第二子查找表，第一子查找表保存偶数行号的第一预失真参数LUT2j(n)，第二子查找表保存奇数行号预失真参数LUT2j+1(n)。j为第一子查找表及第二子查找表的行号。第一子查找表与第二子查找表共同构成母查找表(如图2所示)，m为母查找表的行号，母查找表中的预失真参数表示为LUTm(n)。每个子查找表中的每行预失真参数对应所述母查找表中的一行预失真参数，例如，j＝1时，即第一子查找表中的第2行的第一预失真参数LUT2(n)，其对应母查找表中的行号为3的预失真参数LUT2(n)。
处理单元14用于根据获取的第一预失真参数为LUT2j(n)进行计算而获取第一更新预失真参数为LUT2j(n+1)，并将所述第一更新预失真参数LUT2j(n+1)写入第一预失真参数LUT2j(n)所在的第一子查找表的原地址。
处理单元14用于根据获取的第二预失真参数为LUT2j+1(n)进行计算而获取第二更新预失真参数LUT2j+1(n+1)，并将第二更新预失真参数LUT2j+1(n+1)写入所述第一预失真参数LUT2j+1(n)所在的第二子查找表的原地址。在一次迭代中，写入第一子查找表的第一更新预失真参数作为下一次迭代的需替换的第一预失真参数，如此循环。在一次迭代中写入第二子查找表的第二更新预失真参数作为下一次迭代的需替换的第二预失真参数。
其中，对于同一个子查找表，处理单元14的读取操作及写入操作分别在不同的时钟周期进行。
对于所述第一子查找表的读取与写入异步进行，及对于所述第二子查找表的读取与写入异步进行，避免所述第一子查找表与所述第二子查找表的读写冲突，提高预失真处理的稳定性。
第一子查找表所在的第一存储单元122向处理单元14提供预失真参数时，处理单元14更新所述第二子查找表中的第二预失真参数。第二存储单元124的第二子查找表保存的预失真参数更新完成后，第二存储单元124向处理单元14提供第二子查找表保存的第二预失真参数。处理单元14读取第二子查找表保存的第二预失真参数的同时，处理单元14更新第一子查找表保存的第一预失真参数。第一存储单元122的第一子查找表保存的第一预失真参数更新完成后，第一存储单元122再向处理单元14提供第一子查找表保存的第一预失真参数，如此循环下去。
进一步地，处理单元14包括第一子处理单元141、第二子处理单元142、第三子处理单元143、第四子处理单元144、第五子处理单元145及第六子处理单元146。
第一子处理单元141用于获取输入信号x(n)与反馈信号z(n)之间的误差e(n)。
第二子处理单元142用于获取控制单元13输出的当前迭代编号、需更新的预失真参数的行号，以及从x(n),x(n-1)…x(n-M-1)中选取x(n-m)。
第三子处理单元143用于根据选取x(n-m)获取e(n)·x(n-m)的乘积。
第四子处理单元144用于获取α·e(n)·x(n-m)的乘积。
第五子处理单元145用于根据读使能信号及读地址信号读取LUTm(n-1)，并根据式(4)获取更新预失真参数LUTm(n)。第五子处理单元145用于根据写使能信号及写地址信号将更新预失真参数LUTm(n)写入对应的子查找表中的原地址。其中，m为2j时，第五子处理单元145用于读取第一预失真参数LUT2j(n-1)并根据式(5)获取第一更新预失真参数LUT2j(n)，以及将第一更新预失真参数LUT2j(n)写入第一预失真参数LUT2j(n-1)的原地址。m为(2j+1)时，第五子处理单元145用于读取第二预失真参数LUT2j+1(n-1)并根据式(6)获取第二更新预失真参数LUT2j+1(n)，以及将第二更新预失真参数LUT2j+1(n)写入LUT2j+1(n-1)的原地址。
第六子处理单元146用于延迟第五子处理单元145对子查找表中的预失真参数的处理。例如，在第0个时钟周期时，第五子处理单元145读取第一子查找表中的LUT0(n)；在第1个时钟周期，第五子处理单元145不操作，在第2个时钟周期，第五子处理单元145读取第一子查找表中的LUT2(n)，即第六子处理单元146延迟第五子处理单元145读取LUT2(n)。
处理单元14还包括第七处理单元，例如第七处理单元为延时单元。处理单元14可以包括第八处理单元，用于对反馈信号进行下变频率、滤波、削除镜像、幅度调整和相位调整的处理等等。
预失真参数更新装置10还包括延时对齐单元16。延时对齐单元16用于对输入信号(x(n))进行延时处理，保证所述的输入信号(x(n))和反馈信号(z(n))在时间上对齐，使得计算得到正确的上述误差信号(e(n))。
以从第一子查找表中读取预失真参数LUT2j(n-1)为例进行简单说明。控制单元13根据需更新的预失真参数LUT2j(n-1)在母查找表中的行号2j输出读使能信号及读地址信号，处理单元14根据读使能信号及读地址信号读取第一存储单元122保存的需更新的第一预失真参数LUT2j(n-1)，处理单元14根据所读取的第一预失真参数LUT2j(n-1)、输入信号(x(n))及反馈信号z(n)进行处理得到对应的第一更新预失真参数LUT2j(n)。控制单元13根据所读取的预失真参数LUT2j(n-1)在母查找表中的行号2j输出写使能信号及写地址信号。处理单元14根据写使能信号及写地址信号将所获取的第一更新预失真参数LUT2j(n)写入第一预失真参数LUT2j(n-1)在第一子查找表中的原地址，实现对应母查找表中的行号2j的预失真参数的更新。预失真补偿装置20提取预失真参数更新装置10中的预失真参数LUT2j(n)对输入信号x(n)进行预失真处理得到补偿输入信号y(n)。数模转换器30对补偿输出信号y(n)进行数模转换，功率放大器40对经数模转换后的补偿输出信号y(n)进行放大以达到要求发射功率。
示例性地，请参阅图3，图3为本申请实施方式提供的第一子查找表与第二子查找表交替工作的示意图。其中，第一存储单元122为单端口随机存取存储器，记为SP-RAM0；第二存储单元124亦为单端口随机存取存储器，记为SP-RAM1；clock为时钟周期。所述单端口随机存取存储器通常仅具一组数据线及地址线，不能同时进行读写。
在第0个时钟周期，处理单元14读取所述第一子查找表保存的第一预失真参数LUT0(n)，处理单元14对所述第二子查找表不进行读取及写入操作。
在第1个时钟周期，处理单元14读取所述第二子查找表保存的第二预失真参数LUT1(n)，处理单元14对所述第一子查找表不进行读取及写入操作。
在第2个时钟周期，处理单元14读取所述第一子查找表保存的第一预失真参数LUT2(n)，处理单元14对所述第二子查找表不进行读取及写入操作。
在第3个时钟周期，处理单元14将根据读取的第一预失真参数LUT0(n)而获取的第一更新预失真参数LUT0(n+1)，写入第一预失真参数LUT0(n)在所述第一子查找表中的原地址，实现将所述第一子查找表中保存的第一预失真参数LUT0(n)更新为LUT0(n+1)，读取所述第二子查找表保存的第二预失真参数LUT3(n)。
在第4个时钟周期，处理单元14读取所述第一子查找表保存的第一预失真参数LUT4(n)，处理单元14将获取的第二更新预失真参数LUT1(n+1)写入第二预失真参数LUT1(n)在所述第二子查找表中的原地址……，在第i个时钟周期，处理单元14读取所述第一子查找表保存的第一预失真参数LUT2j(n)，处理单元14将获取的第二更新预失真参数LUT2j-3(n+1)写入第二预失真参数LUT2j-3(n)在所述第二子查找表中的原地址。
如此，处理单元14根据从每个子查找表中读取的预失真参数而获取对应更新预失真参数，并将所获取的更新预失真参数写入对应的子查找表中的原地址。
在一些实施例中，同一个子查找表中，读取操作与写入操作按照时钟周期顺序交替进行。
本实施方式中，对于同一个子查找表中的同一行的预失真参数的读取与写入操作之间间隔3个时钟周期，避免读写冲突。可以理解，同一个子查找表对应预失真参数的读取与写入操作之间间隔奇数个时钟周期，例如，1,5,7…等。
本实施方式中，由于第一存储单元122与第二存储单元124均为单端口随机存取存储器，在不增加存储器大小的情况下，减小了芯片面积，功耗随之下降，芯片成本及使用成本都降低。
可以理解，存储单元12不限定为随机存取存储器，存储单元12也可以为其他类型的存储器，例如非易失性存储器类型，如铁电存储器、相变存储器、磁存储器和电阻式存储器，等等。
请参阅图4a及图4b，图4a为使用两个单端口随机存取存储器与现有使用一个双端口存取存储器的面积比较示意图，图4b为两个单端口随机存取存储器与现有使用一个双端口存取存储器的功耗比较示意图。相较于现有的同时读取与写入的双端口存取存储器，采用两个单端口随机存取存储器能够有效减小存储器占用面积40％；在491MHz时钟下，预失真参数更新装置10使用的存储器的总功耗降低14％，如此，有利于降低专用集成电路(Application Specific Integrated Circuit，简称ASIC)应用中的芯片成本及使用成本。
在一实施例中，第一存储单元122为双端口随机存取存储器，第二存储单元124为双端口随机存取存储器。示例性地，请参阅图5，图5为本申请又一实施方式提供的第一子查找表与第二子查找表的部分预失真参数更新的示意图。处理单元14对于第一存储单元122存储的第一子查找表的读取与写入，及对于第二存储单元124存储的第二子查找表的读取与写入，与图3类似，在此不作赘述。
在一实施例中，第一存储单元122与第二存储单元124中的一个为单端口随机存取存储器，另一个为双端口随机存取存储器。所述双端口随机存取存储器通常具两组数据线及地址线，能同时进行读写。
可以理解，不限定子查找表的个数，还可以设置三个或三个以上的子查找表，即将LUTm(n)分成对应所述子查找表个数的多个部分，每个子查找表保存LUTm(n)中部分行数的预失真参数。
请参阅图6，图6为本申请实施方式还提供的一种预失真参数更新方法的流程框图。
一种预失真参数更新方法，用于更新至少两个子查找表中所存储的预失真参数，所有子查找表用于共同构成一个母查找表，每个子查找表中的每行预失真参数对应所述母查找表中的一行预失真参数，所述方法包括以下步骤：
步骤601，根据需更新的预失真参数在所述母查找表中的行号输出读使能信号及读地址信号。
步骤602，根据所述读使能信号及所述读地址信号从对应的子查找表中读取预失真参数。
步骤603，根据所读取的预失真参数进行计算而获取更新预失真参数。
步骤604，根据所读取的预失真参数在所述母查找表中的行号输出写使能信号及写地址信号。
步骤605，根据所述写使能信号及所述写地址信号将所述更新预失真参写入所读取的预失真参数在对应子查找表中的原地址，其中，对于同一个子查找表的读取操作及写入操作异步进行。
在一实施方式中，所述至少两个子查找表包括第一子查找表及第二子查找表，所述第一子查找表保存第一预失真参数，所述第二子查找表保存第二预失真参数，所述第一预失真参数为LUT2j(n)，所述第二预失真参数为LUT2j+1(n)，所述LUT2j(n)对应预失真参数LUTm(n)中的偶数行号预失真参数，所述LUT2j+1(n)对应预失真参数LUTm(n)中的奇数行号预失真参数，其中，m为行号，m＝0…M-1；n为迭代编号，n＝1…N；2j为偶数行号，(2j+1)为奇数行号，j＝0,1,2…。
所述根据所述读使能信号及所述读地址信号从所述需更新的预失真参数所在的子查找表中读取预失真参数，包括：根据所述读使能信号及所述读地址信号从所述需更新的预失真参数所在的第一子查找表中读取第一预失真参数，根据所述读使能信号及所述读地址信号从所述需更新的预失真参数所在的第二子查找表中读取第二预失真参数。
所述根据所读取的预失真参数进行计算而获取更新预失真参数包括：根据所读取的第一预失真参数进行计算而获取第一更新预失真参数，根据所读取的第二预失真参数进行计算而获取第二更新预失真参数。
所述控制将更新预失真参数写入对应子查找表中的原地址包括：将所述第一更新预失真参数写入所述第一预失真参数所在的第一子查找表的原地址，将所述第二更新预失真参数写入所述第二预失真参数所在的第二子查找表的原地址。
在一实施方式中，所述方法还包括：对于同一个子查找表中的同一行的预失真参数的读取与写入操作之间间隔奇数个时钟周期。
在一实施方式中，所述方法还包括：从所述第一子查找表读取一行第一预失真参数时，将所获取的一行第二更新预失真参数写入第二子查找表中；从所述第二子查找表读取一行第二预失真参数时，将所获取的一行第一更新预失真参数写入第一子查找表中。
在一实施方式中，所述方法还包括；从所述第一子查找表读取一行第一预失真参数时，从所述第二子查找表读取一行第二预失真参数，将所获取的一行第一更新预失真参写入第一子查找表中时，将所获取的一行第二更新预失真参数写入第二子查找表中。
请参照图7，为本申请实施例提供的另一种预失真参数更新装置的组成示意图。如图7所示，预失真参数更新装置200可以包括处理器210及存储器220。存储器220用于存储指令，该处理器210用于执行该存储器220存储的指令，以实现如上图1对应的方法中预失真参数更新装置执行的步骤。
处理器210用于执行存储器220存储的指令，以完成上述方法中预失真参数更新装置执行的步骤。存储器220可以集成在所述处理器210中，也可以与所述处理器210分开设置。
作为一种实现方式，处理器210可以考虑通过专用处理芯片、处理电路、处理器或者通用芯片实现。
作为另一种实现方式，可以考虑使用通用计算机的方式来实现本申请实施例提供的终端。
该预失真参数更新装置所涉及的与本申请实施例提供的技术方案相关的概念，解释和详细说明及其他步骤请参见前述方法或其他实施例中关于这些内容的描述，此处不做赘述。
本领域技术人员可以理解，为了便于说明，图7中仅示出了一个存储器和处理器。在实际的控制器中，可以存在多个处理器和存储器。存储器也可以称为存储介质或者存储设备等，本申请实施例对此不做限制。
应理解，在本申请实施例中，处理器可以是中央处理单元(Central ProcessingUnit，简称CPU)，该处理器还可以是其他通用处理器、数字信号处理器(Digital SignalProcessing，简称DSP)、专用集成电路(Application Specific Integrated Circuit，简称ASIC)、现成可编程门阵列(Field－Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。
该存储器可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器的一部分还可以包括非易失性随机存取存储器。
在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。
在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各种说明性逻辑块(illustrative logical block，简称ILB)和步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的几个实施例中，应该理解到，所揭露的***、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘)等。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种预失真参数更新装置，其特征在于，包括至少两个存储单元、控制单元及处理单元，
每个存储单元用于存储一个子查找表，每个子查找表保存多行预失真参数，所有子查找表用于共同构成一个母查找表，每个子查找表中的每行预失真参数对应所述母查找表中的一行预失真参数，
所述控制单元用于根据需更新的预失真参数在所述母查找表中的行号输出读使能信号及读地址信号，所述处理单元用于根据所述读使能信号及所述读地址信号从对应的存储单元中的子查找表读取预失真参数，
所述处理单元用于对所读取的预失真参数进行计算而获取更新预失真参数，所述控制单元用于根据所读取的预失真参数在所述母查找表中的行号输出写使能信号及写地址信号，所述处理单元根据所述写使能信号及所述写地址信号将所述更新预失真参写入所读取的预失真参数在对应子查找表中的原地址，
所述至少两个存储单元包括第一存储单元及第二存储单元，所述第一存储单元用于存储第一子查找表，所述第二存储单元用于存储第二子查找表，所述第一子查找表保存第一预失真参数，所述第二子查找表保存第二预失真参数，所述第一预失真参数为，所述第二预失真参数为，所述对应预失真参数中的偶数行号预失真参数，所述对应预失真参数中的奇数行号预失真参数，其中，m为行号，n为迭代编号，；2j为偶数行号，（2j+1）为奇数行号，，
所述处理单元用于从所述第一子查找表中读取第一预失真参数，并根据所读取的第一预失真参数进行计算而获取第一更新预失真参数，及将所述第一更新预失真参数写入所读取的第一预失真参数所在的第一子查找表的原地址；
所述处理单元用于从所述需更新的预失真参数所在的第二子查找表中读取第二预失真参数，并根据所读取的第二预失真参数进行计算而获取第二更新预失真参数，及将所述第二更新预失真参数写入所读取的第二预失真参数所在的第二子查找表的原地址，所述处理单元对于同一个子查找表的读取操作及写入操作异步进行且在不同的时钟周期进行，且依照所述预失真参数中的行号交替使用所述第一子查找表及第二子查找表。
2.根据权利要求1所述的预失真参数更新装置，其特征在于，所述处理单元对于同一个子查找表中的同一行的预失真参数的读取与写入操作之间间隔奇数个时钟周期。
3.根据权利要求1所述的预失真参数更新装置，其特征在于，
所述处理单元从所述第一子查找表读取一行第一预失真参数时，将获取的一行第二更新预失真参数写入所述第二子查找表中；
所述处理单元从所述第一子查找表读取一行第二预失真参数时，将获取的一行第一更新预失真参数写入所述第一子查找表中。
4.根据权利要求1所述的预失真参数更新装置，其特征在于，
所述处理单元从所述第一子查找表读取一行第一预失真参数时，从所述第二子查找表读取一行第二预失真参数，
所述处理单元将获取的一行第一更新预失真参数写入所述第一子查找表中时，将获取的一行第二更新预失真参数写入所述第二子查找表中。
5.根据权利要求1所述的预失真参数更新装置，其特征在于，所述存储单元为单端口随机存取存储器。
6.一种预失真***，其特征在于，所述预失真***包括根据权利要求1-5任一项所述的预失真参数更新装置、预失真补偿装置及功率放大器，
所述处理单元用于对所需更新的预失真参数进行计算而获取更新预失真参数，包括：所述处理单元用于根据进行计算而获取更新预失真参数，其中，为输入信号，为输入信号与反馈信号之间的误差，所述反馈信号为经过所述功率放大器耦合回来的采样信号，为所需更新的预失真参数，为可调参数，
所述预失真补偿装置用于使用所述预失真参数更新装置提供的更新预失真参数对所述输入信号进行预失真处理得到补偿输出信号，
所述功率放大器还用于对所述补偿输出信号进行功率放大以达到要求发射功率。
7.一种预失真参数更新方法，用于更新至少两个子查找表中所存储的预失真参数，其特征在于，所有子查找表用于共同构成一个母查找表，每个子查找表中的每行预失真参数对应所述母查找表中的一行预失真参数，所述至少两个子查找表包括第一子查找表及第二子查找表，所述第一子查找表保存第一预失真参数，所述第二子查找表保存第二预失真参数，所述第一预失真参数为，所述第二预失真参数为，所述对应预失真参数中的偶数行号预失真参数，所述对应预失真参数中的奇数行号预失真参数，其中，m为行号，n为迭代编号，；2j为偶数行号，（2j+1）为奇数行号，，所述方法包括以下步骤：
根据需更新的预失真参数在所述母查找表中的行号输出读使能信号及读地址信号；
根据所述读使能信号及所述读地址信号从对应的子查找表中读取预失真参数，包括：根据所述读使能信号及所述读地址信号从所述需更新的预失真参数所在的第一子查找表中读取第一预失真参数，根据所述读使能信号及所述读地址信号从所述需更新的预失真参数所在的第二子查找表中读取第二预失真参数；
根据所读取的预失真参数进行计算而获取更新预失真参数，包括：根据所读取的第一预失真参数进行计算而获取第一更新预失真参数，根据所读取的第二预失真参数进行计算而获取第二更新预失真参数；
根据所读取的预失真参数在所述母查找表中的行号输出写使能信号及写地址信号；
根据所述写使能信号及所述写地址信号将所述更新预失真参写入所读取的预失真参数在对应子查找表中的原地址，包括：将所述第一更新预失真参数写入所述第一预失真参数所在的第一子查找表的原地址，将所述第二更新预失真参数写入所述第二预失真参数所在的第二子查找表的原地址；
其中，对于同一个子查找表的读取操作及写入操作异步进行且在不同的时钟周期进行，且依照所述预失真参数中的行号交替使用所述第一子查找表及第二子查找表。
8.根据权利要求7所述的预失真参数更新方法，其特征在于，所述方法还包括：对于同一个子查找表中的同一行的预失真参数的读取与写入操作之间间隔奇数个时钟周期。
9.根据权利要求8所述的预失真参数更新方法，其特征在于，所述方法还包括：
从所述第一子查找表读取一行第一预失真参数时，将所获取的一行第二更新预失真参数写入第二子查找表中；
从所述第二子查找表读取一行第二预失真参数时，将所获取的一行第一更新预失真参数写入第一子查找表中。
10.根据权利要求7所述的预失真参数更新方法，其特征在于，所述方法还包括；
从所述第一子查找表读取一行第一预失真参数时，从所述第二子查找表读取一行第二预失真参数，
将所获取的一行第一更新预失真参写入第一子查找表中时，将所获取的一行第二更新预失真参数写入第二子查找表中。
11.一种预失真参数更新装置，其特征在于，包括处理器及存储器，其中，所述存储器用于存储一组程序代码，所述处理器用于调用所述存储器中存储的程序代码，执行根据权利要求7-10任一项所述的步骤。
CN201980096203.6A 2019-05-13 2019-05-13 预失真参数更新装置及方法、预失真处理*** Active CN113812124B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/086713 WO2020227905A1 (zh) 2019-05-13 2019-05-13 预失真参数更新装置及方法、预失真处理***

Publications (2)

Publication Number Publication Date
CN113812124A CN113812124A (zh) 2021-12-17
CN113812124B true CN113812124B (zh) 2023-05-16

Family

ID=73289997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980096203.6A Active CN113812124B (zh) 2019-05-13 2019-05-13 预失真参数更新装置及方法、预失真处理***

Country Status (2)

Country Link
CN (1) CN113812124B (zh)
WO (1) WO2020227905A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI750053B (zh) * 2021-03-08 2021-12-11 瑞昱半導體股份有限公司 訊號預失真電路架構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951625A (en) * 1997-06-30 1999-09-14 Truevision, Inc. Interpolated lookup table circuit
CN101162913A (zh) * 2006-10-11 2008-04-16 大唐移动通信设备有限公司 预失真装置及方法
JP2010114542A (ja) * 2008-11-05 2010-05-20 Kawasaki Microelectronics Inc データ変換装置
CN102722564A (zh) * 2012-06-01 2012-10-10 华为技术有限公司 一种查表方法及装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963243B2 (en) * 2003-10-22 2005-11-08 Andrew Corporation Amplifier pre-distortion processing based on composite look-up tables
CN101057394B (zh) * 2004-09-15 2010-12-15 艾利森电话股份有限公司 与信号预失真有关的布置和方法
US8385391B2 (en) * 2005-10-13 2013-02-26 Viasat, Inc. Closed-loop receiver feedback pre-distortion
CN100405343C (zh) * 2006-06-21 2008-07-23 北京中星微电子有限公司 一种异步数据缓存装置
CN101212206A (zh) * 2007-12-21 2008-07-02 北京创毅视讯科技有限公司 一种放大器的非线性预失真处理的方法
JP5056490B2 (ja) * 2008-03-10 2012-10-24 富士通株式会社 歪み補償係数更新装置および歪み補償増幅器
US8156264B2 (en) * 2009-04-03 2012-04-10 Analog Devices, Inc. Digital output sensor FIFO buffer with single port memory
CN103634252B (zh) * 2012-08-20 2016-08-17 富士通株式会社 一种数字预失真系数的更新控制方法和装置
CN102892225B (zh) * 2012-09-14 2015-12-16 深圳职业技术学院 一种柔性led驱动器的数据转换方法及装置
CN103023842B (zh) * 2012-11-26 2016-08-24 大唐移动通信设备有限公司 一种多频段预失真系数查找表更新方法和***

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951625A (en) * 1997-06-30 1999-09-14 Truevision, Inc. Interpolated lookup table circuit
CN101162913A (zh) * 2006-10-11 2008-04-16 大唐移动通信设备有限公司 预失真装置及方法
JP2010114542A (ja) * 2008-11-05 2010-05-20 Kawasaki Microelectronics Inc データ変換装置
CN102722564A (zh) * 2012-06-01 2012-10-10 华为技术有限公司 一种查表方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘传辉 ; 缪幸吉 ; 陆发平 ; 康家方 ; 李笔锋 ; .一种低复杂度的椭圆球面波调制信号预失真方法.无线电通信技术.2018,(第03期),全文. *

Also Published As

Publication number Publication date
CN113812124A (zh) 2021-12-17
WO2020227905A1 (zh) 2020-11-19

Similar Documents

Publication Publication Date Title
US20170351947A1 (en) Information processing apparatus, ising device, and information processing apparatus control method
US9813115B2 (en) RF system using PR-ASK with orthogonal offset
CN102394593B (zh) 一种整型化的最小均方lms自适应滤波器和方法
CN113812124B (zh) 预失真参数更新装置及方法、预失真处理***
US8380770B1 (en) Mismatched filters for long binary codes
US20160054995A1 (en) Single-instruction multiple data processor
US9548703B2 (en) Distortion compensation apparatus, transmission apparatus, and distortion compensation method
CN104380273B (zh) 基于环形缓冲器的数据的自适应偏移同步
JP4848324B2 (ja) シリアルパラレル変換回路及び通信装置
US20150005902A1 (en) Adaptive Sample-by-Sample Controller for Under-Determined Systems
Sicuranza et al. A variable-step adaptation algorithm for memory-oriented Volterra filters
US10924087B2 (en) Method and apparatus for adaptive signal processing
Li et al. Design and implementation of a GPU-based digital predistortion linearizer for RF power amplifiers
US20240184846A1 (en) Methods and apparatus to estimate pre-distortion coefficients
CN114598578A (zh) 一种数字预失真训练方法、装置及存储介质
CN115396268B (zh) 数据处理方法、装置及存储介质
KR20190081695A (ko) 주파수 편이 변조 시스템의 송신기의 선형성 개선 장치 및 그 방법
WO2023125251A1 (zh) 非线性***失真校正方法、装置、电子设备和存储介质
Satyanarayana Tallapragada et al. Turbo Code with Hybrid Interleaver in the Presence of Impulsive Noise
CN112491392B (zh) 窗函数分数延时滤波器设计方法、装置及其存储介质
CN115550118A (zh) 一种数字信号处理方法及相关设备
WO2021214944A1 (ja) 構成変換装置、構成変換方法、および構成変換プログラム
CN112152637B (zh) Dvb-s2 ldpc译码变量节点更新模块及其实现方法
US10594330B2 (en) Offset system and method for multi-bit digital-to-analog converters
Pascual Campo et al. Adaptive Cancellation of Nonlinear Self-Interference in Wireless Full-Duplex: Cascaded Spline-Interpolated Methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant