JP2006042121A - 増幅型固体撮像装置 - Google Patents
増幅型固体撮像装置 Download PDFInfo
- Publication number
- JP2006042121A JP2006042121A JP2004221474A JP2004221474A JP2006042121A JP 2006042121 A JP2006042121 A JP 2006042121A JP 2004221474 A JP2004221474 A JP 2004221474A JP 2004221474 A JP2004221474 A JP 2004221474A JP 2006042121 A JP2006042121 A JP 2006042121A
- Authority
- JP
- Japan
- Prior art keywords
- control
- imaging device
- state imaging
- type solid
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 49
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 49
- 238000003384 imaging method Methods 0.000 title claims abstract description 42
- 238000001514 detection method Methods 0.000 claims abstract description 43
- 238000006243 chemical reaction Methods 0.000 claims description 33
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000009825 accumulation Methods 0.000 claims description 18
- 230000000903 blocking effect Effects 0.000 claims description 11
- 239000011159 matrix material Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 230000009849 deactivation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- 239000000758 substrate Substances 0.000 description 9
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】 電荷蓄積期間において転送ゲート下のチャネル領域の半導体表面を不活性化できて、複雑な構造や負電源等を必要とせず、かつ、非常なる低ノイズ化を実現できて、高画質の画像を得ることができる増幅型固体撮像装置を提供すること。
【解決手段】 この増幅型固体撮像装置は、画素部10と、制御装置15とを備える。上記制御装置15は、フォトダイオード1に信号電荷を電荷蓄積する電荷蓄積動作の間において、転送トランジスタ2のゲート電圧を、上記信号電荷をフォトダイオード1から電荷検出部FDに転送しないようにする第1のゲート電圧に制御する第1の制御と、転送トランジスタ2のゲート電圧を、上記第1のゲート電圧よりも上記信号電荷を電荷検出部FDに行きにくくする第2のゲート電圧に制御する第2の制御とを複数回繰り返すようになっている。
【選択図】 図1
【解決手段】 この増幅型固体撮像装置は、画素部10と、制御装置15とを備える。上記制御装置15は、フォトダイオード1に信号電荷を電荷蓄積する電荷蓄積動作の間において、転送トランジスタ2のゲート電圧を、上記信号電荷をフォトダイオード1から電荷検出部FDに転送しないようにする第1のゲート電圧に制御する第1の制御と、転送トランジスタ2のゲート電圧を、上記第1のゲート電圧よりも上記信号電荷を電荷検出部FDに行きにくくする第2のゲート電圧に制御する第2の制御とを複数回繰り返すようになっている。
【選択図】 図1
Description
本発明は、画素部に増幅装置(増幅回路)を有する増幅型固体撮像装置に関する。より詳しくは、本発明は、光電変換素子とこの光電変換素子の信号電荷を転送する転送トランジスタとを有する画素を複数備え、上記各画素からの信号をそれぞれ増幅して出力信号線上に読み出す増幅型固体撮像装置に関する。
一般に、増幅型固体撮像装置としては、増幅機能を持たせた画素部とその画素部の周辺に配置された走査回路とを有し、その走査回路により画素部から画素データを読み出すものが普及している。
具体的には、増幅型固体撮像装置としては、画素部が周辺の駆動回路および信号処理回路と一体化するのに有利なCMOS(コンプリメンタリ・メタル・オキサイド・セミコンダクタ)により構成されたAPS(Active Pixel Sensor)型イメージセンサが知られており、特に、1個のフォトダイオード(PD)と4個のMOS型トランジスタ(Tr)を用いて、PD+4Tr方式としたAPS型イメージセンサが知られている(例えば、I.Inoue et al., IEDM Technical Digest, p.883 (1999)(非特許文献1)、特開平9−46596号公報(特許文献1)等参照)。
図9は、従来のAPS型イメージセンサの一画素部を示す図である。
このAPS型イメージセンサは、光電変換部としてフォトダイオード61と、フォトダイオード61に蓄積した信号電荷を転送するための転送部62と、増幅装置63と、リセット部64と、画素選択部65とを備えている。
尚、図8において、VRはリセットドレイン電源(一定電圧)であり、φTXは上記転送部62の駆動パルスであり、φRはリセット部64の駆動パルスであり、φSは画素選択部65の駆動パルスである。また、Vsigは出力信号線(垂直信号線)67から出力される出力信号である。
図10は、駆動パルスφR、駆動パルスφSおよび駆動パルスφTXの動作タイミングを示す図である。
図10に示すように、従来のAPS型イメージセンサは、リセット部駆動パルスφRが期間TRでオン(ハイレベル)になり、電荷検出部FDの電位をVRにリセットする。そして、φRがオンと同時ないしその後に、画素選択部駆動パルスφSがオン(ハイレベル)となり、期間TAでリセットされた電荷検出部電位を、増幅装置83、画素選択部85、垂直信号線87を介して出力信号Vsig(R)として読み出すようになっている。
その後、転送部駆動パルスφTXが期間TTXでオン(ハイレベル)となり、フォトダイオード61から電荷検出部FDへ信号電荷が転送されるようになっている。画素選択部駆動パルスφSがオン(ハイレベル)状態であることから、電荷転送された電荷検出部電位を、増幅装置83、画素選択部85、垂直信号線87を介して、期間TBで出力信号Vsig(S)として読み出すようになっている。転送部駆動パルスφTXの電圧は、2値で変化するようになっている。詳細には、転送部駆動パルスφTXの電圧は、転送期間TTXではハイレベルVHになる一方、それ以外の蓄積期間ではローレベルV0になっている。φTXは、光電変換により発生した電荷がフォトダイオードのN型光電変換蓄積部に蓄積する間、ローレベルV0に保持されるようになっている。
図9に示す配置において、フォトダイオード81を埋め込み型として、フォトダイオード81から電荷検出部FDへの信号電荷転送を完全にすれば、非常なる低ノイズ化を実現でき、高画質の画像を得ることができる。
しかしながら、これを実現するには下記課題が存在する。
図11は、埋め込み型フォトダイオードの断面構成図を示したものである。
この埋め込み型フォトダイオードは、P型基板101と、P型基板101上に形成されたN型光電変換蓄積部102と、このN型光電変換蓄積部102の表面上に形成された高濃度P型ピンニング層103とからなるフォトダイオード部を有する。また、P型基板101上に、埋め込み型フォトダイオードからの信号電荷を転送する転送ゲート106と、電荷検出部104とを形成している。106には転送パルスφTXが、104には電位VFDが印加されるようになっている。上記転送パルスφTXは、CMOS駆動回路から供給されるようになっており、ローレベルV0がGNDになっており、ハイレベルVHが電源電圧VDになっている。
光電変換により発生した電荷がN型光電変換蓄積部102に蓄積する電荷蓄積期間においては、φTXはGNDに保持される。電荷蓄積期間においては、フォトダイオードのN型光電変換蓄積部102からその下側のP型基板101に向かい空乏領域(破線で示す)が広がっている。
ここで、φTXがGNDレベルの場合、空乏領域の一部は転送ゲート106下のチャネル領域に達することになり、この部分の半導体表面が活性化され、この活性化された部分に暗電流が活発に発生する。このようなメカニズムで発生した暗電流電荷は、フォトダイオードのN型光電変換蓄積部102へ流れ込み、信号電荷に混入する。
このように、上記従来のAPS型イメージセンサでは、暗電流電荷が信号電荷に混入することに起因する大きな暗時ノイズ、すなわち、時間的に変動する暗電流ショットノイズ、および、画素毎に暗電流電荷量がばらつく暗電流固定パタンノイズが、発生するという問題があり、画質が悪くなるという問題がある。
上記問題を回避できる埋め込み型フォトダイオードとしては、例えば、特開2002−217397(特許文献2)に記載されているものがある。
この埋め込み型フォトダイオードでは、転送部駆動パルスφTXのローレベルV0が負電圧に設定されている。
図12は、この埋め込み型フォトダイオードにおける、転送部の駆動パルスφTX、リセット部の駆動パルスφRおよび画素選択部の駆動パルスφSを示すタイミング図である。
この埋め込み型フォトダイオードでは、転送ゲート下のチャネル領域にピンニング層が形成されるから、該チャネル領域の半導体表面が活性化されることがなくて、暗電流発生を抑制することができる。
しかしながら、この埋め込み型フォトダイオードでは、図12に示すように、電荷蓄積を行う全期間においてφTXが負電圧であるため、この全期間中に転送ゲート下のチャネルが完全に閉じた状態となり、上記全期間中にフォトダイオードに強い光が入射して過大な電荷が発生すると、逃げ道がなくなった電荷の一部がP基板へ進入して、周辺の画素まで広がって、大きなブルーミング現象を起こすという問題がある。
このため、N基板を用いた縦型オーバーフロードレインのような複雑な構造を採用せざるを得ないという問題や、CMOSでは通常使用しない負電源を必要とし、負電圧生成回路を内蔵させる等の新たな負担が発生するという問題がある。
特開平9−46596号公報
特開2002−217397号公報
井上(I.Inoue)等, アイ・トリプルイー・インターナショナル・エレクトロン・デバイス・ミーティング・テクニカル・ダイジェスト(IEEE International Electron Devices Meeting (IEDM) Technical Digest), pp.883-886 (1999)
そこで、本発明の課題は、電荷蓄積期間において転送ゲート下のチャネル領域の半導体表面を不活性化できて、複雑な構造や負電源等を必要とせず、かつ、非常なる低ノイズ化を実現できて、高画質の画像を得ることができる増幅型固体撮像装置を提供することにある。
上記課題を解決するため、この発明の増幅型固体撮像装置は、
光電変換素子と、上記光電変換素子からの信号電荷を転送する転送トランジスタと、上記転送トランジスタによって電荷検出部に転動された信号電荷を増幅する増幅装置とを有する画素部と、
上記光電変換素子に上記信号電荷を蓄積する電荷蓄積動作の間において、上記転送トランジスタのゲート電圧を、第1のゲート電圧に制御する第1の制御と、上記転送トランジスタのゲート電圧を、上記第1のゲート電圧によるよりも、上記信号電荷が上記電荷検出部により行きにくくなる第2のゲート電圧に制御する第2の制御とを複数回繰り返す制御装置と
を備えることを特徴としている。
光電変換素子と、上記光電変換素子からの信号電荷を転送する転送トランジスタと、上記転送トランジスタによって電荷検出部に転動された信号電荷を増幅する増幅装置とを有する画素部と、
上記光電変換素子に上記信号電荷を蓄積する電荷蓄積動作の間において、上記転送トランジスタのゲート電圧を、第1のゲート電圧に制御する第1の制御と、上記転送トランジスタのゲート電圧を、上記第1のゲート電圧によるよりも、上記信号電荷が上記電荷検出部により行きにくくなる第2のゲート電圧に制御する第2の制御とを複数回繰り返す制御装置と
を備えることを特徴としている。
本発明によれば、上記制御装置が、上記転送トランジスタのゲート電圧を、第1のゲート電圧に制御する第1の制御と、上記転送トランジスタのゲート電圧を、上記第1のゲート電圧によるよりも、上記信号電荷が上記電荷検出部により行きにくくなる第2のゲート電圧に制御する第2の制御とを複数回繰り返すので、上記第2の制御によって上記転送トランジスタのゲートチャネル領域にピンニング層を繰り返し生成することができる。したがって、ゲートチャネル領域を繰り返しピンニングすることにより、暗電流発生に支配的な半導体表面のエネルギー準位を、略常時ピンニング電荷で埋めつくす(トラップする)ことができるので、このエネルギー準位を不活性化することができて、暗電流の発生を防止でき、非常なる低ノイズ化を実現でき、高画質の画像を得ることができる。
また、本発明によれば、上記第1の制御と上記第2の制御とを繰り返すので、電荷蓄積の期間中に上記光電変換素子に強い光が入射して過大な電荷が発生したとしても、逃げ道がなくなった電荷の一部を、第2の制御が行われている最中よりかは上記信号電荷が上記電荷検出部に行き易い第1の制御を行っている間に、上記電荷検出部に流すことができる。したがって、逃げ道がなくなった電荷の一部が、基板へ進入して、周辺の画素まで広がって、大きなブルーミング現象を起こすことを確実に防止できる。
また、本発明によれば、負電源(負電源生成回路)を用いずに非常なる低ノイズ化を実現できて、構造が複雑になることもない。
また、一実施形態の増幅型固体撮像装置は、上記制御装置が、上記第1の制御と上記第2の制御を、周期的に繰り返すようになっている。
上記実施形態によれば、上記制御装置が、上記第1の制御と上記第2の制御を、周期的に繰り返すので、電荷蓄積動作の間において、ピンニング層を周期的に形成することができて、暗電流の発生を確実に防止できる。
また、一実施形態の増幅型固体撮像装置は、上記制御装置が、第1の期間において、上記転送トランジスタのゲートを高インピーダンス状態に制御し、上記第1の期間内の第2の期間において、上記電荷検出部の電位を、上記第1のゲート電圧から上記第2のゲート電圧への変化と同じ方向の電位に変化させることによって上記第2の制御を行う。
上記実施形態によれば、上記第1の期間において、上記転送トランジスタのゲートを高インピーダンス状態に制御し、上記第1の期間内の第2の期間において、上記電荷検出部の電位を、上記第1の期間における上記電荷検出部分の電位よりも上記信号電荷が上記電荷検出部に行きにくくなる電位にしているので、上記転送トランジスタのゲートの下に容易にピンニング層を形成できる。
また、一実施形態の増幅型固体撮像装置は、上記光電変換素子が、埋め込み型のフォトダイオードである。
上記実施形態によれば、上記光電変換素子が、埋め込み型のフォトダイオードであるので、フォトダイオード自身で発生する暗電流を大幅に低減できる。したがって、上記2段階の制御によるゲート下の暗電流の発生の低減効果と相まって、画素部全体の暗電流を大幅に低減させることができる。
また、一実施形態の増幅型固体撮像装置は、上記電荷検出部と第1のキャパシタンスを介して容量結合した駆動信号線を備え、上記制御装置は、上記電荷検出部の電位を上記第1のゲート電圧から上記第2のゲート電圧への変化と同じ方向の電位に変化させる制御信号を、上記駆動信号線に出力することにより上記第2の制御を行うようになっている。
上記実施形態によれば、この第1のキャパシタンスを、プルダウンキャパシタンス(信号電荷が電子のとき)またはプルアップキャパシタンス(信号電荷がホールのとき)として利用できて、上記駆動信号線の電位を降圧(信号電荷が電子のとき)または昇圧(信号電荷がホールのとき)するだけで、上記転送トランジスタのゲート電圧を容易に上記第2のゲート電圧にすることができる。
また、一実施形態の増幅型固体撮像装置は、上記転送トランジスタのゲートと上記電荷検出部との間に第2のキャパシタンスを配置している。
上記実施形態によれば、上記転送トランジスタのゲートと上記電荷検出部との間に第2のキャパシタンスを配置しているので、上記第2の制御中に、上記ゲートの電位と上記電荷検出部の電位との間に、容易に電位差を生成できて、上記第2の制御中に、上記ゲート電圧を容易に第2のゲート電圧にすることができる。
また、一実施形態の増幅型固体撮像装置は、上記制御装置は、駆動回路部と、その駆動回路部を制御する制御部とを備え、上記駆動回路部は、上記転送トランジスタのゲートに第1の端子が接続されたスイッチMOSトランジスタと、上記スイッチMOSトランジスタのゲート端子と電源との間をオンまたはオフにする第1のスイッチ素子と、上記スイッチMOSトランジスタの第2の端子とグランドとの間をオンまたはオフにする第2のスイッチ素子と、上記スイッチMOSトランジスタのゲート端子と上記スイッチMOSトランジスタの第1の端子との間をオンまたはオフにする第3のスイッチ素子とを備え、上記制御部は、上記第1の制御を行うときに、上記第1のスイッチ素子をオン、上記第2のスイッチ素子をオン、上記第3のスイッチ素子をオフにする一方、上記第2の制御を行うときに、上記第1のスイッチ素子をオフ、上記第2のスイッチ素子をオフ、上記第3のスイッチ素子をオンにする。
上記実施形態によれば、上記制御部が、上記第1のスイッチ素子をオン、上記第2のスイッチ素子をオン、上記第3のスイッチ素子をオフにするだけで、上記第1の制御を容易に行うことができる。
また、上記実施形態によれば、上記制御部が、上記第1のスイッチ素子をオフ、上記第2のスイッチ素子をオフ、上記第3のスイッチ素子をオンにすることによって、上記転送トランジスタのゲートを容易に高インピーダンスに維持することができる。したがって、この状態で、上記制御部が、上記電荷検出部の電位を適切に調整することにより、容易に第2の制御を行うことができる。
また、一実施形態の増幅型固体撮像装置は、上記制御装置が、上記転送トランジスタのゲートに一端が接続されると共に、上記第1のゲート電圧以下の電圧が他端から出力されることを阻止する電圧出力阻止回路を備える。
上記実施形態によれば、上記第1のゲート電圧以下の電圧が上記他端から出力されることを阻止する電圧出力阻止回路を備えているので、上記第1のゲート電圧よりも大きな電圧が上記他端から出力されることがなくて、上記電圧出力阻止回路の上記他端側で誤作動が発生することを防止できる。
また、一実施形態の増幅型固体撮像装置は、上記画素部が複数マトリクス状に配列された受光領域が形成され、上記増幅装置は、入力側が上記転送トランジスタの出力側に接続されると共に、出力側が出力信号線に接続されたスイッチトキャパシタアンプであり、上記制御装置は、上記画素部の夫々において、上記光電変換素子からの信号を上記転送トランジスタを介して上記スイッチトキャパシタアンプ部で読み出す制御を繰り返す。
上記実施形態によれば、電荷電圧変換ゲインを、上記各転送トランジスタの出力側となる電荷検出部容量ではなく、上記スイッチトキャパシタアンプ部入出力間に挿入された容量で決定することができる。したがって、例えば、上記駆動信号線と上記電荷検出部との間に第1のキャパシタンスを挿入して上記電荷検出部の容量が増大したとしても電荷電圧変換ゲインが低下することを防止できる。
本発明の増幅型固体撮像装置によれば、制御装置が、電荷蓄積動作の間において、転送トランジスタのゲート電圧を、信号電荷を光電変換素子から電荷検出部に転送しないようにする第1のゲート電圧に制御する第1の制御と、上記転送トランジスタのゲート電圧を、上記第1のゲート電圧よりも上記信号電荷を上記電荷検出部に行くにくくする第2のゲート電圧に制御する第2の制御とを複数回繰り返すので、上記第2の制御によって上記転送トランジスタのゲートチャネル領域にピンニング層を繰り返し生成することができて、暗電流発生に支配的な半導体表面のエネルギー準位を、略常時ピンニング電荷で埋めつくす(トラップする)ことができる。したがって、このエネルギー準位を不活性化することができて、暗電流の発生を防止でき、非常なる低ノイズ化を実現でき、高画質の画像を得ることができる。
また、本発明の増幅型固体撮像装置によれば、負電源(負電源生成回路)を用いずに非常なる低ノイズ化を実現できて、構造が複雑になることもない。
以下、本発明を図示の形態により詳細に説明する。
図1(A)は、本発明の一実施形態の増幅型固体撮像装置の一部を示す回路図である。
この増幅型固体撮像装置は、画素部10と、制御装置15とを備える。
上記画素部10は、光電変換素子の一例としての埋め込み型のフォトダイオード1と、転送部2と、増幅装置3と、リセット部4と、選択部5と、第1のキャパシタンスとしてのプルダウン容量6と、出力信号線7と、駆動信号線8と、転送信号線9とを備える。
上記転送部2は、転送トランジスタからなっており、フォトダイオード1の信号電荷の一例としての電子を検出部FDへ転送するようになっている。また、上記増幅装置3は、転送部2からの信号を増幅するようになっており、リセット部4は、検出部FDをリセット電圧VRにリセットするようになっている。また、上記選択部5は、増幅装置3からの信号の読み出しを選択するようになっており、プルダウン容量6は、検出部FDの電位を駆動信号線8からの信号によりプルダウンするための容量である。また、上記出力信号線(垂直信号線)7は、選択部5で読み出された信号を伝送するようになっており、転送信号線9は、転送部2へ転送信号を印加するようになっている。
また、上記検出部FDと転送信号線9の間には第2のキャパシタンスとしての降圧容量11が挿入されている。これは図1に示すように、転送トランジスタ2のゲート/ソース間容量であってもよいし、別に形成したものであってもよい。また、φTX、φPUは、夫々、転送部2、駆動信号線8に印加される信号である。尚、全ての画素毎にこれら全ての要素を含む必要は無い。
上記制御装置15は、駆動回路部20と駆動部30とを備える。駆動回路部20は、転送信号線9を介して転送部2へ与える転送信号を発生する転送信号発生回路であり、制御部30は、図1(A)に示した構成において、各部の動作を実現するために必要となる駆動信号を供給する制御部である。
図1(B)は、図1(A)の動作を説明するタイミング図である。
尚、図1(B)において、φTX(i)は、i番目の画素の転送トランジスタのゲートに印加する駆動パルスを示し、φPD(i)は、i番目の画素の検出部に印加するプルダウン信号パルスを示す。
上記φTX(i)は、図1(B)に示すように、一度ハイレベルVHとなり、このときフォトダイオード1に電荷蓄積された信号電荷(電子)が、電荷検出部FDへ転送され、読み出し動作が行われる。その後、駆動パルスφTX(i)は、ローレベルV0となり、次のフレームの読み出し動作が行われるまで、フォトダイオード1で電荷蓄積動作が行われる。この電荷蓄積動作の間、駆動パルスφTX(i)は、図1(B)に示すように、一つの水平走査期間(1H)周期で、長時間側の第1のローレベルV0と短時間側の第2のローレベルVLとの間で周期的に変動するようになっている。φTX(i)をローレベルV0にする制御、すなわち、転送トランジスタ2(図1(A)参照)のゲート電圧を第1のゲート電圧であるV0にする制御は、第1の制御に相当している。また、φTX(i)を第2のローレベルVLにする制御、すなわち、転送トランジスタ2(図1(A)参照)のゲート電圧を第2のゲート電圧であるVLにする制御は、第2の制御に相当している。
第2のローレベル期間は、水平ブランキング期間に含まれている。第2のローレベルは、駆動信号線8からのプルダウン信号φPD(i)で駆動される。
図2は、上記埋め込み型フォトダイオードの断面構成図である。以下に、図2を用いて図1に示した埋め込み型フォトダイオードの効果を説明することにする。尚、図2において、図11と同じ記号は同じ内容を表すものとする。
図2において、電荷蓄積期間においては、フォトダイオードのN型光電変換蓄積部102からその下側のP型基板101に向かい空乏領域(破線で示す)が広がることになる。また、φTXが第1のローレベルV0では、空乏領域の一部は転送ゲート106下のチャネル領域に達することになる。しかしながら、1H周期で第2のローレベルVLに降圧されるため、この期間では転送ゲート106下のチャネル領域にピンニング層が形成される。
詳細には、半導体とその酸化膜との界面には界面準位が存在するが、ピンニング層が形成されると、ピンニング電荷が、上記界面準位を短時間でトラップし、その後、ピンニング電荷は、長時間かけて放出される(暗電流発生に支配的なバンドギャップの中央付近のエネルギー準位ほど、放出時定数は長くなる。)。
したがって、上記のような周期的ピンニング層形成により、暗電流発生に寄与する界面準位は常時トラップされた状態を維持することが可能となる。即ち、該チャネル領域の半導体表面は不活性化され、暗電流発生が抑えられる。これにより、暗時ノイズが抑えられ、高画質を達成することが可能となる。
更に、図1(B)に示すように、転送ゲートは大部分の期間は第1のローレベルV0に保持されており、転送ゲート106下のチャネル領域が完全に閉じた状態になることがない。したがって、N型光電変換蓄積部102に過大光が入射し過剰な電荷が発生しても、この過剰電荷を、転送トランジスタ2、電荷検出部FD、リセット部4を介してリセットドレインVRへ逃がすことができて(図1参照)、過剰電圧が、基板へ進入することを防止できる。したがって、画素部に特別な構造を持ち込まなくても、過剰電圧が周辺の画素まで広がって大きなブルーミング現象を起こすことを効率的に防止できて、過剰電荷のオーバーフロー対策を簡単安価に実現できる。
図3は、上記駆動回路部20の一実施例を模式的に示す回路図である。
上記駆動回路部20は、3つの状態を選択できるように構成される。詳細には、駆動回路部20は、転送部2をオン状態とするハイレベルVD状態(第1の状態)と、転送部2をオフとし第1のローレベルとするGND状態(第2の状態)と、転送部2をオフにしたまま、転送部2のゲートを高インピーダンス状態とするHiZ状態(第3の状態)とを選択できるように構成されている。
GND状態からHiZ状態に移った後、駆動信号線8にローレベルに変化するパルスを印加することによって、駆動信号線8と降圧容量11を介して接続されている検出部FDの電位を、第1のローレベルより一層低い第2のローレベルへ変化させるようにする。これにより、上記転送トランジスタのゲートを、第1のローレベルとなる期間の後、電位がより低い第2のローレベルにすることができて、上記転送トランジスタのゲートを負電圧まで降圧させる。そして、この期間に、転送部2のゲート下のチャネル領域にピンニング層を形成するようにする。
図4は、上記駆動回路部20の一実施例を具体的に示す回路図である。詳細には、図4(A)は、第1の状態を表し、図4(B)は、第2の状態を表し、図4(C)は、第3の状態を表したものである。図4において、21は、P型MOSトランジスタを示し、22、23および24は、制御部30(図1(A)参照)が出力するパルスφ1、φ2およびφ3により駆動される第1、第2および第3のスイッチ素子を示している。
図4(A)、(B)および(C)に示すように、P型MOSトランジスタ21の第1の端子であるソース端子は、転送トランジスタ2(図1参照)のゲートに接続されている。上記第1のスイッチ素子22は、P型MOSトランジスタ21のゲート端子と電源VDとの間をオン(導通)またはオフ(非導通)に切り替えるようになっている。また、上記第2のスイッチ素子23は、P型MOSトランジスタ21の第2の端子であるドレイン端子とグランドとの間をオン(導通)またはオフ(非導通)に切り替えるようになっている。また、上記第3のスイッチ素子24は、P型MOSトランジスタ21のゲート端子とP型MOSトランジスタ21のソース端子との間をオン(導通)またはオフ(非導通)に切り替えるようになっている。
図5は、図4の各状態での動作を説明するタイミング図である。
以下に、図4および図5を用いて、上記画素部の動作を説明することにする。
図5において、期間T1においては、φ1がハイレベル(オン)、φ2がローレベル(オフ)、φ3がハイレベル(オン)となっており、図4(A)の状態になっている。このとき、駆動回路部20の出力はVD端子と直結され、信号φTXは、ハイレベル(VH)に設定される。
期間T2においては、φ1がハイレベル(オン)、φ2がハイレベル(オン)、φ3がローレベル(オフ)となっており、図4(B)の状態になっている。このとき、駆動回路部20の出力は、VD端子とは切り離されると共に、P型MOSトランジスタは、オンとなって駆動する。そして、その入力側がGNDとなり、駆動回路部20の出力、すなわち、信号φTXは、第1のローレベル(V0)に設定される。すなわち、上記転送トランジスタ2(図1(A)参照)のゲート電圧が第1のゲート電圧であるV0に制御される。
第1の期間としての期間T3においては、φ1がローレベル(オフ)、φ2がローレベル(オフ)、φ3がハイレベル(オン)となっており、図4(C)の状態になっている。このとき、駆動回路部20の入力側はオープンとなっており、どこにも接続されない状態になっている。また、駆動回路部20の出力側は、P型MOSトランジスタのゲートとソースとが接続された状態になる。この場合、P型MOSトランジスタがエンハンスメント型であれば、ソース電位が通常時用いられる電源電圧より高くなっても、ソースとゲートとの間に電流が流れず、オフ状態を保持することになる。このため、駆動回路部20の出力側が高インピーダンス状態に設定されることになる。
図5に示すように、上記駆動回路部20の出力側が高インピーダンス状態である期間T3において、制御部30(図1(A)参照)が駆動信号線8に印加するパルスφPDの電位を第2の期間である期間TPDの間低下させることにより、転送信号線9の電位(φTXの電位)を、降圧容量11を介して第1のローレベルV0から第2のローレベルVLまで降圧させるようになっている。すなわち、上記転送トランジスタ2(図1(A)参照)のゲート電圧を、第2のゲート電圧であるVLに制御する。
上記期間T2、および、期間T3における期間TPD以外の期間(転送信号線9の電位がV0に設定されている間)においては、第1の制御が行われており、期間TPDにおいては、第2の制御が行われている。
図6は、図3に示した駆動回路部20の他の実施例を具体的に示す回路図である。図6において、25は、駆動部30からのパルスφ5によって駆動されるスイッチ素子であり、26は、駆動部30からのパルスφ6によって駆動させるスイッチ素子である。また、27は、第1のローレベル以下の電圧を阻止する電圧出力阻止回路である。また、図7は、パルスφ5、パルスφ6およびパルスφTXの動作タイミングを示す図である。
以下に、図6および図7を用いて、駆動回路部20の動作を説明することにする。
図7に示すように、期間T1においては、φ5がハイレベル(オン)になると共に、φ6がローレベル(オフ)となる。そして、駆動回路部20の出力が、VD端子と直結されて、φTXがハイレベル(VH)となる。また、期間T2においては、φ5がローレベル(オフ)となると共に、φ6がハイレベル(オン)となる。そして、駆動回路部20の出力が、VD端子と切り離される一方、電圧出力阻止回路27の入力側がGNDと接続させることにより、駆動回路部20の出力が、接地電圧GND、すなわち、第1のローレベル(V0)となる。すなわち、上記転送トランジスタ2(図1(A)参照)のゲート電圧が第1のゲート電圧であるV0に制御される。
第1の期間としての期間T3においては、φ5がローレベル(オフ)となると共に、φ6がローレベル(オフ)となっている。この時、駆動回路部20の入力側はどこにも接続されずにオープンとなり、駆動回路部20の出力側が、電流が流れない高インピーダンス状態に設定させる。駆動回路部20の出力側が高インピーダンス状態である期間T3において、制御部30(図1参照)が駆動信号線8に印加するパルスφPDの電位を、第2の期間である期間TPDの間低下させることによって、駆動信号線8と降圧容量11を介して接続している転送信号線9の電位を、GND、すなわち、第1のローレベル(V0)から負電圧である第2のローレベル(VL)まで降圧させるようになっている。すなわち、上記転送トランジスタ2(図1(A)参照)のゲート電圧を、第2のゲート電圧であるVLに制御するようになっている。
上記電圧出力阻止回路27は、上記駆動回路部20の出力側と接地端子GNDとの間に配置されており、第1のローレベル(GND)以下の電圧を阻止するようになっている。このようにして、上記期間T3において、上記転送トランジスタのゲート電圧をGNDより低い第2のローレベルに降圧する際、上記第2のローレベル電圧がGNDを与えるスイッチ素子26に誤動作を引き起こすことを防止するようになっている。
図8は、本発明の他の実施形態の画素部40を示す図である。
図8に示す画素部40は、増幅装置と電荷電圧変換部の構成が、図1(A)に示す画素部10と異なっている。画素部40は、光電変換素子としての埋め込み型のフォトダイオード41と、このフォトダイオード41の信号電荷(電子)を検出部FDへ転送する転送部42と、増幅装置からの信号読み出しを選択する選択部45と、検出部FDの電位を駆動信号線48からの信号によりプルダウンするための第1のキャパシタンスとしての容量46と、選択部45で読み出された信号を伝送する出力信号線47と、転送部42へ転送信号φTXを印加する転送信号線49とを備えている。
また、画素部40においては、転送トランジスタの出力側に入力側が接続され、出力側が選択部45に接続されたスイッチトキャパシタアンプ部が設けられている。このスイッチトキャパシタアンプ部は、反転アンプ52と、その入出力間に接続された信号蓄積容量43と、リセット部44とから成っている。反転アンプ52のゲインが十分高い場合、フォトダイオードから転送部42を介して転送された信号電荷(電子)が、信号蓄積容量43に蓄積されるようになっている。すなわち、電荷電圧変換ゲインは信号蓄積容量43と相関関係がある(信号蓄積容量43で決まる)一方、転送トランジスタの出力側容量には依存しないようになっている。このため、上記転送信号線49の電位を降圧するため、検出部FDの電位を駆動信号線48からの信号によりプルダウンするための容量46、および、検出部FDと転送信号線49の間の第2のキャパシタンスとしての容量51が挿入され、検出部FD容量が増大しても、電荷電圧変換ゲインが低下しないようにしている。
なお、上記実施形態では、信号電荷として電子を採用したが、この発明では、フォトダイオード、MOSトランジスタ、各不純物層、駆動電圧等、全ての極性を反対にして、信号電荷として正孔を採用しても良いことは勿論である。
1,41 フォトダイオード
2,42 転送部
3 増幅装置
4,44 リセット部
5,45 選択部
6 プルダウン容量
7,47 出力信号線
8,48 駆動信号線
9,49 転送信号線
10,40 画素部
11 降圧容量
15 制御装置
20 駆動回路部
21 P型MOSトランジスタ
22 第1のスイッチ素子
23 第2のスイッチ素子
24 第3のスイッチ素子
27 電圧出力阻止回路
30 制御部
43 信号蓄積容量
2,42 転送部
3 増幅装置
4,44 リセット部
5,45 選択部
6 プルダウン容量
7,47 出力信号線
8,48 駆動信号線
9,49 転送信号線
10,40 画素部
11 降圧容量
15 制御装置
20 駆動回路部
21 P型MOSトランジスタ
22 第1のスイッチ素子
23 第2のスイッチ素子
24 第3のスイッチ素子
27 電圧出力阻止回路
30 制御部
43 信号蓄積容量
Claims (9)
- 光電変換素子と、上記光電変換素子からの信号電荷を転送する転送トランジスタと、上記転送トランジスタによって電荷検出部に転動された信号電荷を増幅する増幅装置とを有する画素部と、
上記光電変換素子に上記信号電荷を蓄積する電荷蓄積動作の間において、上記転送トランジスタのゲート電圧を、第1のゲート電圧に制御する第1の制御と、上記転送トランジスタのゲート電圧を、上記第1のゲート電圧によるよりも、上記信号電荷が上記電荷検出部により行きにくくなる第2のゲート電圧に制御する第2の制御とを複数回繰り返す制御装置と
を備えることを特徴とする増幅型固体撮像装置。 - 請求項1に記載の増幅型固体撮像装置において、
上記制御装置は、上記第1の制御と上記第2の制御を、周期的に繰り返すことを特徴とする増幅型固体撮像装置。 - 請求項1に記載の増幅型固体撮像装置において、
上記制御装置は、第1の期間において、上記転送トランジスタのゲートを高インピーダンス状態に制御し、上記第1の期間内の第2の期間において、上記電荷検出部の電位を、上記第1のゲート電圧から上記第2のゲート電圧への変化と同じ方向の電位に変化させることによって上記第2の制御を行うことを特徴とする増幅型固体撮像装置。 - 請求項1に記載の増幅型固体撮像装置において、
上記光電変換素子は、埋め込み型のフォトダイオードであることを特徴とする増幅型固体撮像装置。 - 請求項3に記載の増幅型固体撮像装置において、
上記電荷検出部と第1のキャパシタンスを介して容量結合した駆動信号線を備え、
上記制御装置は、上記電荷検出部の電位を上記第1のゲート電圧から上記第2のゲート電圧への変化と同じ方向の電位に変化させる制御信号を、上記駆動信号線に出力することにより上記第2の制御を行うことを特徴とする増幅型固体撮像装置。 - 請求項5に記載の増幅型固体撮像装置において、
上記転送トランジスタのゲートと上記電荷検出部との間に第2のキャパシタンスを配置したことを特徴とする増幅型固体撮像装置。 - 請求項1に記載の増幅型固体撮像装置において、
上記制御装置は、駆動回路部と、その駆動回路部を制御する制御部とを備え、
上記駆動回路部は、
上記転送トランジスタのゲートに第1の端子が接続されたスイッチMOSトランジスタと、
上記スイッチMOSトランジスタのゲート端子と電源との間をオンまたはオフにする第1のスイッチ素子と、
上記スイッチMOSトランジスタの第2の端子とグランドとの間をオンまたはオフにする第2のスイッチ素子と、
上記スイッチMOSトランジスタのゲート端子と上記スイッチMOSトランジスタの第1の端子との間をオンまたはオフにする第3のスイッチ素子と
を備え、
上記制御部は、上記第1の制御を行うときに、上記第1のスイッチ素子をオン、上記第2のスイッチ素子をオン、上記第3のスイッチ素子をオフにする一方、上記第2の制御を行うときに、上記第1のスイッチ素子をオフ、上記第2のスイッチ素子をオフ、上記第3のスイッチ素子をオンにすることを特徴とする増幅型固体撮像装置。 - 請求項1に記載の増幅型固体撮像装置において、
上記制御装置は、上記転送トランジスタのゲートに一端が接続されると共に、上記第1のゲート電圧以下の電圧が他端から出力されることを阻止する電圧出力阻止回路を備えることを特徴とする増幅型固体撮像装置。 - 請求項1に記載の増幅型固体撮像装置において、
上記画素部が複数マトリクス状に配列された受光領域が形成され、
上記増幅装置は、入力側が上記転送トランジスタの出力側に接続されると共に、出力側が出力信号線に接続されたスイッチトキャパシタアンプであり、
上記制御装置は、上記画素部の夫々において、上記光電変換素子からの信号を上記転送トランジスタを介して上記スイッチトキャパシタアンプ部で読み出す制御を繰り返すことを特徴とする増幅型固体撮像装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221474A JP2006042121A (ja) | 2004-07-29 | 2004-07-29 | 増幅型固体撮像装置 |
TW094125423A TWI269581B (en) | 2004-07-29 | 2005-07-27 | Amplification type solid-state image pickup device |
EP05254731A EP1622359A3 (en) | 2004-07-29 | 2005-07-28 | Amplification type solid-state image pickup device |
KR1020050068735A KR100748928B1 (ko) | 2004-07-29 | 2005-07-28 | 증폭형 고체 촬상 장치 |
US11/192,634 US7586531B2 (en) | 2004-07-29 | 2005-07-29 | Amplification type solid-state image pickup device |
CNB200510103805XA CN100539631C (zh) | 2004-07-29 | 2005-07-29 | 放大型固态图像摄取装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221474A JP2006042121A (ja) | 2004-07-29 | 2004-07-29 | 増幅型固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006042121A true JP2006042121A (ja) | 2006-02-09 |
Family
ID=35094608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004221474A Pending JP2006042121A (ja) | 2004-07-29 | 2004-07-29 | 増幅型固体撮像装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7586531B2 (ja) |
EP (1) | EP1622359A3 (ja) |
JP (1) | JP2006042121A (ja) |
KR (1) | KR100748928B1 (ja) |
CN (1) | CN100539631C (ja) |
TW (1) | TWI269581B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010022066A (ja) * | 2005-08-17 | 2010-01-28 | Sony Corp | 固体撮像素子の駆動装置、画像入力装置および固体撮像素子の駆動方法 |
US8462252B2 (en) | 2005-08-17 | 2013-06-11 | Sony Corporation | Solid state imaging device, driving method for solid state imaging device, imaging apparatus, and image input apparatus |
US11233958B2 (en) | 2017-07-05 | 2022-01-25 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4229884B2 (ja) * | 2004-07-29 | 2009-02-25 | シャープ株式会社 | 増幅型固体撮像装置 |
US7626626B2 (en) * | 2006-01-13 | 2009-12-01 | Micron Technology, Inc. | Method and apparatus providing pixel storage gate charge sensing for electronic stabilization in imagers |
KR100781920B1 (ko) * | 2006-08-16 | 2007-12-04 | (주)실리콘화일 | 영상신호 픽업용 픽셀 및 그 제조 방법 |
JP5181737B2 (ja) * | 2008-03-07 | 2013-04-10 | ソニー株式会社 | 駆動回路、駆動方法、固体撮像装置および電子機器 |
US8093541B2 (en) | 2008-06-05 | 2012-01-10 | Aptina Imaging Corporation | Anti-blooming protection of pixels in a pixel array for multiple scaling modes |
FR2982075A1 (fr) | 2011-10-26 | 2013-05-03 | St Microelectronics Sa | Capteur d'images comprenant des elements d'image selectionnables individuellement |
JP2014112760A (ja) * | 2012-12-05 | 2014-06-19 | Sony Corp | 固体撮像装置および電子機器 |
US9560301B2 (en) * | 2014-05-16 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pixel unit cell having conversion circuit |
US10917596B2 (en) | 2018-08-29 | 2021-02-09 | Himax Imaging Limited | Pixel circuit for generating output signals in response to incident radiation |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3031606B2 (ja) | 1995-08-02 | 2000-04-10 | キヤノン株式会社 | 固体撮像装置と画像撮像装置 |
JP3871439B2 (ja) * | 1998-06-05 | 2007-01-24 | 松下電器産業株式会社 | 固体撮像装置およびその駆動方法 |
JP3657780B2 (ja) * | 1998-06-30 | 2005-06-08 | 株式会社東芝 | 撮像装置 |
JP3762604B2 (ja) * | 1999-03-30 | 2006-04-05 | シャープ株式会社 | 増幅型固体撮像装置 |
JP2000287130A (ja) * | 1999-03-31 | 2000-10-13 | Sharp Corp | 増幅型固体撮像装置 |
JP2001085658A (ja) | 1999-09-09 | 2001-03-30 | Sony Corp | 固体撮像装置 |
JP3658278B2 (ja) * | 2000-05-16 | 2005-06-08 | キヤノン株式会社 | 固体撮像装置およびそれを用いた固体撮像システム |
US6538245B1 (en) * | 2000-10-26 | 2003-03-25 | Rockwell Science Center, Llc. | Amplified CMOS transducer for single photon read-out of photodetectors |
JP3724374B2 (ja) | 2001-01-15 | 2005-12-07 | ソニー株式会社 | 固体撮像装置及びその駆動方法 |
JP4025586B2 (ja) | 2002-06-14 | 2007-12-19 | 日本放送協会 | 固体撮像装置 |
US7012238B2 (en) * | 2003-07-02 | 2006-03-14 | Sharp Kabushiki Kaisha | Amplification-type solid-state image pickup device incorporating plurality of arrayed pixels with amplification function |
JP4074599B2 (ja) * | 2004-03-26 | 2008-04-09 | シャープ株式会社 | 増幅型固体撮像装置 |
JP4229884B2 (ja) * | 2004-07-29 | 2009-02-25 | シャープ株式会社 | 増幅型固体撮像装置 |
-
2004
- 2004-07-29 JP JP2004221474A patent/JP2006042121A/ja active Pending
-
2005
- 2005-07-27 TW TW094125423A patent/TWI269581B/zh not_active IP Right Cessation
- 2005-07-28 KR KR1020050068735A patent/KR100748928B1/ko not_active IP Right Cessation
- 2005-07-28 EP EP05254731A patent/EP1622359A3/en not_active Withdrawn
- 2005-07-29 US US11/192,634 patent/US7586531B2/en not_active Expired - Fee Related
- 2005-07-29 CN CNB200510103805XA patent/CN100539631C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010022066A (ja) * | 2005-08-17 | 2010-01-28 | Sony Corp | 固体撮像素子の駆動装置、画像入力装置および固体撮像素子の駆動方法 |
US8462252B2 (en) | 2005-08-17 | 2013-06-11 | Sony Corporation | Solid state imaging device, driving method for solid state imaging device, imaging apparatus, and image input apparatus |
US11233958B2 (en) | 2017-07-05 | 2022-01-25 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
US11678083B2 (en) | 2017-07-05 | 2023-06-13 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
Also Published As
Publication number | Publication date |
---|---|
CN100539631C (zh) | 2009-09-09 |
EP1622359A3 (en) | 2008-04-16 |
US20060023097A1 (en) | 2006-02-02 |
CN1738358A (zh) | 2006-02-22 |
KR20060048838A (ko) | 2006-05-18 |
TW200621011A (en) | 2006-06-16 |
TWI269581B (en) | 2006-12-21 |
KR100748928B1 (ko) | 2007-08-13 |
EP1622359A2 (en) | 2006-02-01 |
US7586531B2 (en) | 2009-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7586531B2 (en) | Amplification type solid-state image pickup device | |
KR100760903B1 (ko) | 증폭형 고체 촬상 장치 | |
US8817151B2 (en) | Solid-state imaging device and method for solid-state imaging device for transferring charge from a photoelectric conversion portion to a floating diffusion | |
JP4538528B2 (ja) | 固体撮像素子 | |
US8766157B2 (en) | High dynamic range CMOS pixel and method of operating same | |
JPH11355668A (ja) | 固体撮像素子およびその駆動方法、並びにカメラシステム | |
KR101031982B1 (ko) | 고상 촬상 디바이스 및 그 구동 방법 | |
US10141367B2 (en) | Photoelectric conversion apparatus and photoelectric conversion system | |
US8823069B2 (en) | Solid-state imaging device, drive method of solid-state imaging device, and imaging apparatus | |
JP2010093643A (ja) | 撮像装置 | |
JP2005167579A (ja) | 増幅型固体撮像装置およびその駆動方法 | |
US9241119B2 (en) | Image pickup apparatus, method of driving image pickup apparatus, and image pickup system | |
US10447954B2 (en) | Unit pixel apparatus and operation method thereof | |
JP2007060500A (ja) | 増幅型固体撮像装置 | |
US8520109B2 (en) | Solid-state image pickup apparatus and image pickup system | |
JP2010045591A (ja) | 固体撮像装置及びその駆動方法 | |
JP4336544B2 (ja) | 固体撮像装置 | |
JP5475418B2 (ja) | 固体撮像素子およびその制御方法 | |
JP4618170B2 (ja) | 固体撮像装置 | |
JP4655785B2 (ja) | 固体撮像素子の駆動方法 | |
JP2010050710A (ja) | 固体撮像素子 | |
JP2006157945A (ja) | 固体撮像素子、固体撮像装置、固体撮像素子の駆動方法 | |
JP2013153319A (ja) | 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |