JP2005039478A - 2出力発振装置 - Google Patents
2出力発振装置 Download PDFInfo
- Publication number
- JP2005039478A JP2005039478A JP2003199336A JP2003199336A JP2005039478A JP 2005039478 A JP2005039478 A JP 2005039478A JP 2003199336 A JP2003199336 A JP 2003199336A JP 2003199336 A JP2003199336 A JP 2003199336A JP 2005039478 A JP2005039478 A JP 2005039478A
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- frequency
- signal
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【課題】二つの高周波出力信号が逆位相の場合に、その平衡性が乱されにくく、かつ、高周波出力信号が他の高周波回路にリークしにくい構造を有する2出力発振装置を提供する。
【解決手段】2出力の温度補償水晶発振装置(TCXO)1は略直方体形状をしたパッケージ8を有している。パッケージ8の底面8aには、第1出力端子2と、第2出力端子3と、電源端子4と、グランド端子5と、制御端子(図示せず)とが設けられている。第1出力端子2と第2出力端子3と電源端子4とグランド端子5は、パッケージ8の底面8aの長辺に沿って一直線状に並設されている。
【選択図】 図1
【解決手段】2出力の温度補償水晶発振装置(TCXO)1は略直方体形状をしたパッケージ8を有している。パッケージ8の底面8aには、第1出力端子2と、第2出力端子3と、電源端子4と、グランド端子5と、制御端子(図示せず)とが設けられている。第1出力端子2と第2出力端子3と電源端子4とグランド端子5は、パッケージ8の底面8aの長辺に沿って一直線状に並設されている。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、2出力発振装置、特に、携帯電話などの移動体通信機器に使用される2出力発振装置に関する。
【0002】
【従来の技術】
携帯電話などでは、信号を送受信する際に必要な基準発振信号を発生する発振器が用いられている。この基準発振器としては、例えば水晶振動子を用いた水晶発振器がある。同時に、最近の携帯電話の多機能化の傾向からもわかるように、携帯電話はマイクロコンピュータ(CPU)を内蔵しており、CPUのクロック信号を発生する発振器も内蔵する必要がある。
【0003】
そこで、特許文献1に記載されている発振装置のように、一つの発振器で基準発振信号とクロック信号の両方を出力できるものが提案されている。図5に示すように、この発振装置40は、集積回路や水晶振動子が内蔵された略直方体形状をしたパッケージ48を有している。
【0004】
パッケージ48の底面48aには、電源端子44と、制御入力端子43とグランド端子45と第1出力端子41と、第2出力端子42が設けられている。図6は、発振装置40の平面透視図であり、各端子41〜45の配置を示したものである。電源端子44の対角線上にはグランド端子45が設けられている。そして、このグランド端子45に対向するとともに電源端子44に対向した位置に第1出力端子41が設けられており、この出力端子41の対角線上に制御入力端子43が設けられている。そして、グランド端子45と制御入力端子43の間に第2出力端子42が設けられている。
【0005】
第1出力端子41は、携帯電話の送受信の際の基準発振信号の出力端子として使用されている。第2出力端子42は、マイクロコンピュータで形成されたデジタル回路のクロック信号の出力端子として使用されている。
【0006】
【特許文献1】
特開2001−156547号公報
【0007】
【発明が解決しようとする課題】
ところで、他の配線を通る信号に与える影響を小さくする、あるいは他の配線の信号から受ける影響を小さくする。つまり、アイソレーションを良くするためには、第1出力端子41から出力される基準発振信号と第2出力端子42から出力されるクロック信号とを、逆位相にするとよいことが知られている。この場合、発振装置40の出力端子41,42は、いわゆる平衡型出力端子となる。しかし、この平衡型出力端子41と42の間に、高周波ポテンシャルの低い端子(電源端子44やグランド端子45)を設置すると、基準発振信号とクロック信号の平衡性が乱され易くなり、伝送損失が増加したり、アイソレーションが劣化したりする原因となる。
【0008】
また、この発振装置40を携帯電話のプリント基板などに実装した場合、図6に示すように、出力端子41,42にそれぞれ接続されるプリント基板の線路パターン51,52が、その間に配設された電源パターン54やグランドパターン55によって遠くに離され、互いに独立した2本の線路パターンとなる。このため、これら線路パターン51,52は、他の高周波回路(携帯電話の受信部や送信部など)と静電結合や誘導結合し易くなり、基準発振信号などがこれら他の高周波回路にリーク(漏洩)する心配がある。
【0009】
そこで、本発明の目的は、二つの高周波出力信号が逆位相の場合に、その平衡性が乱されにくく、かつ、高周波出力信号が他の高周波回路にリークしにくい構造を有する2出力発振装置を提供することにある。
【0010】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る2出力発振装置は、同じ周波数で互いに逆位相の第1高周波出力信号と第2高周波出力信号を出力し、略直方体のパッケージの1辺に、第1高周波出力信号を出力する第1出力端子と第2高周波出力信号を出力する第2出力端子とを隣接して配設するとともに、第1出力端子と第2出力端子を間に挟むようにして高周波ポテンシャルの低い端子が配設されていることを特徴とする。
【0011】
ここに、高周波ポテンシャルの低い端子とは、直流電源端子やグランド端子などを意味する。また、第1高周波出力信号は、例えば、信号を送受信する際に必要な基準発振信号であり、第2高周波出力信号はデジタル回路のクロック信号である。
【0012】
以上の構成により、高周波ポテンシャルの低い端子の間に、第1出力端子と第2出力端子を設けているため、基準発振信号とクロック信号の平衡性が乱されにくくなる。
【0013】
また、以上の構成からなる2出力発振装置をプリント基板などに実装した場合、第1出力端子と第2出力端子にそれぞれ接続されるプリント基板の線路パターンが並置され、その両側をプリント基板の高周波ポテンシャルの低い電源パターンやグランドパターンが囲む構造となる。従って、電源パターンやグランドパターンが線路パターンをシールドするため、基準発振信号などが他の高周波回路にリーク(漏洩)しにくくなる。
【0014】
また、第1出力端子と第2出力端子と高周波ポテンシャルの低い端子は、必ずしも一直線状に並設されていなくてもよい。例えば、第1出力端子と第2出力端子がパッケージの底面の一辺に沿って隣接して形成され、高周波ポテンシャルの低い端子がその辺から少し後退して配置されていてもよい。
【0015】
【発明の実施の形態】
以下、本発明に係る2出力発振装置の実施の形態について添付の図面を参照して説明する。
【0016】
図1に示すように、2出力の温度補償水晶発振装置(TCXO)1は略直方体形状をしたパッケージ8を有している。パッケージ8の底面8aには、第1出力端子2と、第2出力端子3と、電源端子4と、グランド端子5と、制御端子(図示せず)とが設けられている。 図2は、発振装置1の平面透視図であり、各端子2〜5の配置を示したものである。第1出力端子2と第2出力端子3と電源端子4とグランド端子5は、パッケージ8の底面8aの長辺に沿って一直線状に並設されている。
【0017】
パッケージ8には、図3に示した回路が内蔵されている。この回路は、サーミスタ・抵抗回路10と、トランジスタTr1および水晶振動子11を含む発振回路12と、トランジスタTr2を含むバッファ回路兼分割回路13とを備えている。図3において、符号C1〜C7はコンデンサ、R1〜R8は抵抗、D1は可変容量ダイオードである。
【0018】
サーミスタ・抵抗回路10は温度補償を行い、温度変化に対して発振回路12の周波数の安定化を図っている。この発振回路12にバッファ回路兼分割回路13が接続されている。
【0019】
発振回路12で発生された高周波電流が、バッファ回路兼分割回路13のトランジスタTr2に流れると、トランジスタTr2のコレクタ電圧は下がり、エミッタ電圧は上がる。すなわち、ベース入力に対してコレクタには逆相の電圧が発生し、エミッタには同相の電圧が発生する。従って、第1出力端子2から出力される第1高周波出力信号Q(+)と第2出力端子3から出力される第2高周波出力信号Q(−)は互いに逆位相となる。つまり、出力端子2と3は平衡型出力端子になっている。この二つの高周波出力信号Q(+),Q(−)のうち一つが、携帯電話の局部発振器のPLLシンセサイザーの基準発振信号として使用され、もう一つがデジタル回路(CPU)のクロック信号として使用される。
【0020】
ここで、水晶振動子11の周波数温度特性を打ち消す電圧を発生するサーミスタ・抵抗回路10の代わりに、半導体メモリに記憶させたデジタルデータから水晶(多くの場合ATカット水晶振動子)の周波数温度特性を打ち消す電圧を発生させる回路を用いてもよい。
【0021】
以上の構成からなる2出力発振装置1は、電源端子4とグランド端子5が平衡型出力端子2,3を間に挟むようにして配設しているので、第1高周波出力信号Q(+)と第2高周波出力信号Q(−)の平衡性が乱されにくく、伝送損失を抑えたり、アイソレーションの劣化を抑えたりすることができる。
【0022】
この2出力発振装置1を携帯電話のプリント基板などに実装した場合、図2に示すように、出力端子2,3にそれぞれ接続されるプリント基板の線路パターン21,22が一対の平行線となっている。すなわち、線路パターン21,22は平衡伝送線として機能することになる。この線路パターン21,22の両側を高周波ポテンシャルの低い電源パターン4やグランドパターン24,25が囲んでいる。電源パターン4とグランドパターン25は、デカップリングコンデンサCaを介して電気的に結合している。
【0023】
以上のように、平衡伝送線である線路パターン21,22をそれぞれ逆位相の高周波出力信号Q(+),Q(−)が近接して流れるので、遠くからは高周波出力信号Q(+)とQ(−)が打ち消し合って信号が存在しないように見える。すなわち、線路パターン21,22は、図6に示した従来の独立した2本の線路パターン51,52と比較して、他の高周波回路(携帯電話の受信部や送信部など)と静電結合や誘導結合しにくくなり、高周波出力信号Q(+),Q(−)がこれら他の高周波回路にリーク(漏洩)するのを抑えることができる。特に、携帯電話では、基準発振器の高次の高周波がイメージ混信を含めて受信帯に入る場合があり、これが抑えられる。
【0024】
また、線路パターン21,22が電源パターン4やグランドパターン24,25に囲まれているので、電源パターン4やグランドパターン24,25が線路パターン21,22をシールドする。この結果、高周波出力信号Q(+),Q(−)が、他の高周波回路へリークするのを、より一層抑えることができる。
【0025】
さらに、出力端子2,3を一直線状に並設すると、第1高周波出力信号Q(+)と第2高周波出力信号Q(−)間の時間差(Latency)がなくなり、より平衡性が向上する。この結果、高周波出力信号Q(+),Q(−)のリークが減少し、伝送路の損失も抑えられる。
【0026】
なお、本発明に係る2出力発振装置は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、パッケージ8には、図4に示すような回路が内蔵されていてもよい。この回路は、サーミスタ・抵抗回路10と、反転増幅器Amp1および水晶振動子11を含む発振回路と、非反転増幅器Amp2と、反転増幅器Amp3とを備えている。図4において、符号C8〜C11はコンデンサ、R9,R10は抵抗、D1は可変容量ダイオードである。
【0027】
【発明の効果】
以上の説明から明らかなように、本発明によれば、高周波ポテンシャルの低い端子の間に、第1出力端子と第2出力端子を設けているため、基準発振信号とクロック信号の平衡性が安定して維持できる。また、以上の構成からなる2出力発振装置をプリント基板などに実装した場合、第1出力端子と第2出力端子にそれぞれ接続されるプリント基板の線路パターンが並置され、その両側をプリント基板の高周波ポテンシャルの低い電源パターンやグランドパターンが囲む構造となる。従って、電源パターンやグランドパターンが線路パターンをシールドするため、基準発振信号などが他の高周波回路にリーク(漏洩)するのを防止できる。
【図面の簡単な説明】
【図1】本発明に係る2出力発振装置の一実施形態を示す外観斜視図。
【図2】図1に示されている2出力発振装置の各端子の配置を示した平面透視図。
【図3】図1に示されている2出力発振装置の電気等価回路図。
【図4】図1に示されている2出力発振装置の変形例を示す電気等価回路図。
【図5】従来の2出力発振装置を示す外観斜視図。
【図6】図5に示されている2出力発振装置の各端子の配置を示した平面透視図。
【符号の説明】
1…2出力発振装置
2…第1出力端子
3…第2出力端子
4…電源端子(高周波ポテンシャルの低い端子)
5…グランド端子(高周波ポテンシャルの低い端子)
8…パッケージ
【発明の属する技術分野】
本発明は、2出力発振装置、特に、携帯電話などの移動体通信機器に使用される2出力発振装置に関する。
【0002】
【従来の技術】
携帯電話などでは、信号を送受信する際に必要な基準発振信号を発生する発振器が用いられている。この基準発振器としては、例えば水晶振動子を用いた水晶発振器がある。同時に、最近の携帯電話の多機能化の傾向からもわかるように、携帯電話はマイクロコンピュータ(CPU)を内蔵しており、CPUのクロック信号を発生する発振器も内蔵する必要がある。
【0003】
そこで、特許文献1に記載されている発振装置のように、一つの発振器で基準発振信号とクロック信号の両方を出力できるものが提案されている。図5に示すように、この発振装置40は、集積回路や水晶振動子が内蔵された略直方体形状をしたパッケージ48を有している。
【0004】
パッケージ48の底面48aには、電源端子44と、制御入力端子43とグランド端子45と第1出力端子41と、第2出力端子42が設けられている。図6は、発振装置40の平面透視図であり、各端子41〜45の配置を示したものである。電源端子44の対角線上にはグランド端子45が設けられている。そして、このグランド端子45に対向するとともに電源端子44に対向した位置に第1出力端子41が設けられており、この出力端子41の対角線上に制御入力端子43が設けられている。そして、グランド端子45と制御入力端子43の間に第2出力端子42が設けられている。
【0005】
第1出力端子41は、携帯電話の送受信の際の基準発振信号の出力端子として使用されている。第2出力端子42は、マイクロコンピュータで形成されたデジタル回路のクロック信号の出力端子として使用されている。
【0006】
【特許文献1】
特開2001−156547号公報
【0007】
【発明が解決しようとする課題】
ところで、他の配線を通る信号に与える影響を小さくする、あるいは他の配線の信号から受ける影響を小さくする。つまり、アイソレーションを良くするためには、第1出力端子41から出力される基準発振信号と第2出力端子42から出力されるクロック信号とを、逆位相にするとよいことが知られている。この場合、発振装置40の出力端子41,42は、いわゆる平衡型出力端子となる。しかし、この平衡型出力端子41と42の間に、高周波ポテンシャルの低い端子(電源端子44やグランド端子45)を設置すると、基準発振信号とクロック信号の平衡性が乱され易くなり、伝送損失が増加したり、アイソレーションが劣化したりする原因となる。
【0008】
また、この発振装置40を携帯電話のプリント基板などに実装した場合、図6に示すように、出力端子41,42にそれぞれ接続されるプリント基板の線路パターン51,52が、その間に配設された電源パターン54やグランドパターン55によって遠くに離され、互いに独立した2本の線路パターンとなる。このため、これら線路パターン51,52は、他の高周波回路(携帯電話の受信部や送信部など)と静電結合や誘導結合し易くなり、基準発振信号などがこれら他の高周波回路にリーク(漏洩)する心配がある。
【0009】
そこで、本発明の目的は、二つの高周波出力信号が逆位相の場合に、その平衡性が乱されにくく、かつ、高周波出力信号が他の高周波回路にリークしにくい構造を有する2出力発振装置を提供することにある。
【0010】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る2出力発振装置は、同じ周波数で互いに逆位相の第1高周波出力信号と第2高周波出力信号を出力し、略直方体のパッケージの1辺に、第1高周波出力信号を出力する第1出力端子と第2高周波出力信号を出力する第2出力端子とを隣接して配設するとともに、第1出力端子と第2出力端子を間に挟むようにして高周波ポテンシャルの低い端子が配設されていることを特徴とする。
【0011】
ここに、高周波ポテンシャルの低い端子とは、直流電源端子やグランド端子などを意味する。また、第1高周波出力信号は、例えば、信号を送受信する際に必要な基準発振信号であり、第2高周波出力信号はデジタル回路のクロック信号である。
【0012】
以上の構成により、高周波ポテンシャルの低い端子の間に、第1出力端子と第2出力端子を設けているため、基準発振信号とクロック信号の平衡性が乱されにくくなる。
【0013】
また、以上の構成からなる2出力発振装置をプリント基板などに実装した場合、第1出力端子と第2出力端子にそれぞれ接続されるプリント基板の線路パターンが並置され、その両側をプリント基板の高周波ポテンシャルの低い電源パターンやグランドパターンが囲む構造となる。従って、電源パターンやグランドパターンが線路パターンをシールドするため、基準発振信号などが他の高周波回路にリーク(漏洩)しにくくなる。
【0014】
また、第1出力端子と第2出力端子と高周波ポテンシャルの低い端子は、必ずしも一直線状に並設されていなくてもよい。例えば、第1出力端子と第2出力端子がパッケージの底面の一辺に沿って隣接して形成され、高周波ポテンシャルの低い端子がその辺から少し後退して配置されていてもよい。
【0015】
【発明の実施の形態】
以下、本発明に係る2出力発振装置の実施の形態について添付の図面を参照して説明する。
【0016】
図1に示すように、2出力の温度補償水晶発振装置(TCXO)1は略直方体形状をしたパッケージ8を有している。パッケージ8の底面8aには、第1出力端子2と、第2出力端子3と、電源端子4と、グランド端子5と、制御端子(図示せず)とが設けられている。 図2は、発振装置1の平面透視図であり、各端子2〜5の配置を示したものである。第1出力端子2と第2出力端子3と電源端子4とグランド端子5は、パッケージ8の底面8aの長辺に沿って一直線状に並設されている。
【0017】
パッケージ8には、図3に示した回路が内蔵されている。この回路は、サーミスタ・抵抗回路10と、トランジスタTr1および水晶振動子11を含む発振回路12と、トランジスタTr2を含むバッファ回路兼分割回路13とを備えている。図3において、符号C1〜C7はコンデンサ、R1〜R8は抵抗、D1は可変容量ダイオードである。
【0018】
サーミスタ・抵抗回路10は温度補償を行い、温度変化に対して発振回路12の周波数の安定化を図っている。この発振回路12にバッファ回路兼分割回路13が接続されている。
【0019】
発振回路12で発生された高周波電流が、バッファ回路兼分割回路13のトランジスタTr2に流れると、トランジスタTr2のコレクタ電圧は下がり、エミッタ電圧は上がる。すなわち、ベース入力に対してコレクタには逆相の電圧が発生し、エミッタには同相の電圧が発生する。従って、第1出力端子2から出力される第1高周波出力信号Q(+)と第2出力端子3から出力される第2高周波出力信号Q(−)は互いに逆位相となる。つまり、出力端子2と3は平衡型出力端子になっている。この二つの高周波出力信号Q(+),Q(−)のうち一つが、携帯電話の局部発振器のPLLシンセサイザーの基準発振信号として使用され、もう一つがデジタル回路(CPU)のクロック信号として使用される。
【0020】
ここで、水晶振動子11の周波数温度特性を打ち消す電圧を発生するサーミスタ・抵抗回路10の代わりに、半導体メモリに記憶させたデジタルデータから水晶(多くの場合ATカット水晶振動子)の周波数温度特性を打ち消す電圧を発生させる回路を用いてもよい。
【0021】
以上の構成からなる2出力発振装置1は、電源端子4とグランド端子5が平衡型出力端子2,3を間に挟むようにして配設しているので、第1高周波出力信号Q(+)と第2高周波出力信号Q(−)の平衡性が乱されにくく、伝送損失を抑えたり、アイソレーションの劣化を抑えたりすることができる。
【0022】
この2出力発振装置1を携帯電話のプリント基板などに実装した場合、図2に示すように、出力端子2,3にそれぞれ接続されるプリント基板の線路パターン21,22が一対の平行線となっている。すなわち、線路パターン21,22は平衡伝送線として機能することになる。この線路パターン21,22の両側を高周波ポテンシャルの低い電源パターン4やグランドパターン24,25が囲んでいる。電源パターン4とグランドパターン25は、デカップリングコンデンサCaを介して電気的に結合している。
【0023】
以上のように、平衡伝送線である線路パターン21,22をそれぞれ逆位相の高周波出力信号Q(+),Q(−)が近接して流れるので、遠くからは高周波出力信号Q(+)とQ(−)が打ち消し合って信号が存在しないように見える。すなわち、線路パターン21,22は、図6に示した従来の独立した2本の線路パターン51,52と比較して、他の高周波回路(携帯電話の受信部や送信部など)と静電結合や誘導結合しにくくなり、高周波出力信号Q(+),Q(−)がこれら他の高周波回路にリーク(漏洩)するのを抑えることができる。特に、携帯電話では、基準発振器の高次の高周波がイメージ混信を含めて受信帯に入る場合があり、これが抑えられる。
【0024】
また、線路パターン21,22が電源パターン4やグランドパターン24,25に囲まれているので、電源パターン4やグランドパターン24,25が線路パターン21,22をシールドする。この結果、高周波出力信号Q(+),Q(−)が、他の高周波回路へリークするのを、より一層抑えることができる。
【0025】
さらに、出力端子2,3を一直線状に並設すると、第1高周波出力信号Q(+)と第2高周波出力信号Q(−)間の時間差(Latency)がなくなり、より平衡性が向上する。この結果、高周波出力信号Q(+),Q(−)のリークが減少し、伝送路の損失も抑えられる。
【0026】
なお、本発明に係る2出力発振装置は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、パッケージ8には、図4に示すような回路が内蔵されていてもよい。この回路は、サーミスタ・抵抗回路10と、反転増幅器Amp1および水晶振動子11を含む発振回路と、非反転増幅器Amp2と、反転増幅器Amp3とを備えている。図4において、符号C8〜C11はコンデンサ、R9,R10は抵抗、D1は可変容量ダイオードである。
【0027】
【発明の効果】
以上の説明から明らかなように、本発明によれば、高周波ポテンシャルの低い端子の間に、第1出力端子と第2出力端子を設けているため、基準発振信号とクロック信号の平衡性が安定して維持できる。また、以上の構成からなる2出力発振装置をプリント基板などに実装した場合、第1出力端子と第2出力端子にそれぞれ接続されるプリント基板の線路パターンが並置され、その両側をプリント基板の高周波ポテンシャルの低い電源パターンやグランドパターンが囲む構造となる。従って、電源パターンやグランドパターンが線路パターンをシールドするため、基準発振信号などが他の高周波回路にリーク(漏洩)するのを防止できる。
【図面の簡単な説明】
【図1】本発明に係る2出力発振装置の一実施形態を示す外観斜視図。
【図2】図1に示されている2出力発振装置の各端子の配置を示した平面透視図。
【図3】図1に示されている2出力発振装置の電気等価回路図。
【図4】図1に示されている2出力発振装置の変形例を示す電気等価回路図。
【図5】従来の2出力発振装置を示す外観斜視図。
【図6】図5に示されている2出力発振装置の各端子の配置を示した平面透視図。
【符号の説明】
1…2出力発振装置
2…第1出力端子
3…第2出力端子
4…電源端子(高周波ポテンシャルの低い端子)
5…グランド端子(高周波ポテンシャルの低い端子)
8…パッケージ
Claims (3)
- 同じ周波数で互いに逆位相の第1高周波出力信号と第2高周波出力信号を出力し、略直方体のパッケージの1辺に、前記第1高周波出力信号を出力する第1出力端子と前記第2高周波出力信号を出力する第2出力端子とを隣接して配設するとともに、前記第1出力端子と前記第2出力端子を間に挟むようにして高周波ポテンシャルの低い端子が配設されていることを特徴とする2出力発振装置。
- 前記第1高周波出力信号は信号を送受信する際に必要な基準発振信号であり、前記第2高周波出力信号はデジタル回路のクロック信号であることを特徴とする請求項1に記載の2出力発振装置。
- 前記第1出力端子と前記第2出力端子と前記高周波ポテンシャルの低い端子が一直線状に並設されていることを特徴とする請求項1または請求項2に記載の2出力発振装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003199336A JP2005039478A (ja) | 2003-07-18 | 2003-07-18 | 2出力発振装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003199336A JP2005039478A (ja) | 2003-07-18 | 2003-07-18 | 2出力発振装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005039478A true JP2005039478A (ja) | 2005-02-10 |
Family
ID=34208825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003199336A Pending JP2005039478A (ja) | 2003-07-18 | 2003-07-18 | 2出力発振装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005039478A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012156977A (ja) * | 2011-01-06 | 2012-08-16 | Nippon Dempa Kogyo Co Ltd | 水晶発振器 |
JP2015061184A (ja) * | 2013-09-18 | 2015-03-30 | 株式会社大真空 | 表面実装型圧電発振器 |
-
2003
- 2003-07-18 JP JP2003199336A patent/JP2005039478A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012156977A (ja) * | 2011-01-06 | 2012-08-16 | Nippon Dempa Kogyo Co Ltd | 水晶発振器 |
JP2015061184A (ja) * | 2013-09-18 | 2015-03-30 | 株式会社大真空 | 表面実装型圧電発振器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102594259A (zh) | 晶体振荡器 | |
JP4944223B2 (ja) | 多機能型とした電圧制御型の温度補償水晶発振器 | |
JP2004521556A (ja) | 電磁結合除去を改善した発振器 | |
JP4373332B2 (ja) | 発振器および集積回路 | |
US7523431B2 (en) | Semiconductor integrated circuit | |
JP2005039478A (ja) | 2出力発振装置 | |
JP2004320417A (ja) | 温度補償圧電発振器 | |
WO2003003559A1 (en) | An electrical oscillator circuit and an integrated circuit | |
JP4127706B2 (ja) | 無線機 | |
JP3721901B2 (ja) | 多出力発振装置 | |
JP2003218641A5 (ja) | ||
JP2009272734A (ja) | 圧電発振器 | |
JP2008067191A (ja) | 周波数選択型発振器回路 | |
JPH04134913A (ja) | 水晶発振器 | |
EP0948837B1 (en) | Integrated oscillator with reduced jitter | |
JP2005304085A (ja) | 電圧制御発振器 | |
JP4465865B2 (ja) | Ic回路及びこれを用いた圧電発振器 | |
JP4062800B2 (ja) | 双方向通信装置 | |
JP2003174320A (ja) | 電圧制御発振器並びにこれを用いた受信装置及び送信装置 | |
JP2004120352A (ja) | クロック変換回路とこれを用いた電子機器 | |
JP2005252413A (ja) | 水晶直交出力型発振器 | |
JP2005026828A (ja) | 発振器とこれを用いた電子機器 | |
KR20000061028A (ko) | 내충격기능을 구비한 디지탈위성 튜너 | |
JP2004159114A (ja) | 水晶発振器および半導体装置 | |
JP2004228823A (ja) | Pll周波数シンセサイザモジュール |