JP2006015571A - コントローラ、画像処理装置および電源制御方法 - Google Patents
コントローラ、画像処理装置および電源制御方法 Download PDFInfo
- Publication number
- JP2006015571A JP2006015571A JP2004194827A JP2004194827A JP2006015571A JP 2006015571 A JP2006015571 A JP 2006015571A JP 2004194827 A JP2004194827 A JP 2004194827A JP 2004194827 A JP2004194827 A JP 2004194827A JP 2006015571 A JP2006015571 A JP 2006015571A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- control unit
- controller
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
【課題】 印刷待機時の消費電力を最大限に低減させることができるコントローラを提供する。
【解決手段】 電源を供給する第1の電源供給線Vcc_1に主制御部10を接続し、電源を供給する第2の電源供給線Vcc_2に主制御部10への電源供給を制御する電源制御部4と、電力停止状態から通常モードへ復帰させる節電キーの操作入力を検知する節電キー押下検知回路5とを接続し、電力停止モード時に、第2の電源供給線Vcc_2だけに電源を供給する構成としている。
【選択図】 図1
【解決手段】 電源を供給する第1の電源供給線Vcc_1に主制御部10を接続し、電源を供給する第2の電源供給線Vcc_2に主制御部10への電源供給を制御する電源制御部4と、電力停止状態から通常モードへ復帰させる節電キーの操作入力を検知する節電キー押下検知回路5とを接続し、電力停止モード時に、第2の電源供給線Vcc_2だけに電源を供給する構成としている。
【選択図】 図1
Description
本発明は、プリンタや複写機、あるいはプリント、コピー、ファクシミリの機能を備えた複合機に用いられるコントローラに関する。より詳細には、印刷待機時の消費電力の削減方法に関する。
複写機等の画像処理装置では、使用しないときに消費する電力を低減する工夫がなされている。具体的には、実際に用紙に印刷を行う印刷エンジン部の省電力化だけでなく、印刷エンジン部を制御したり印刷のための画像処理を行うコントローラにおいても省電力化の工夫が図られている。例えば、ASIC(Application Specific Integrated Circuit)などのクロック周波数を低く落としたり停止させたり、あるいは不要部分の電源供給をオフするなどの手段が取られている。
特許文献1も印刷コントローラに通常動作モードと省電力モードとを持たせた発明であり、省電力モード時に、印刷などの割り込みを受けるインターフェース回路を通電状態に維持し、印刷シーケンス制御を行うCPUを省電力状態にしている。
また特許文献2では、パソコン等の上位装置にデータ送信を待たせることのできるインターフェースが印刷装置に接続されると、このインタフェース以外の印刷手段(印刷エンジン)と制御手段(コントーラ)とを共に電源停止状態にする。また上位装置にデータ送信を待たせることのできないインターフェースが接続されると、印刷手段(印刷エンジン)の電源をオフ、制御手段(コントローラ)へのクロック供給を停止するようにしている。
しかしながら、上述した特許文献1及び2の開示技術では、消費電力の低減が十分であるとはいえない。特許文献1では、省電力モード時にもインターフェース回路は常に通電状態に維持されている。また特許文献2では、上位装置にデータ送信を待たせることのできないインターフェースが接続された時には、制御手段(コントローラ)には電源が供給される。また特許文献1と同様に省電力モードであっても通信インターフェース回路に電源が供給される。
本発明は上記事情に鑑みてなされたものであり、印刷待機時の消費電力を最大限に低減させたコントローラ、画像処理装置及び電源制御方法を提供することを目的とする。
かかる目的を達成するために本発明のコントローラは、通常動作モードと電力停止モードとを備えるコントローラであって、電源を供給する第1の電源供給線に印刷エンジンを制御する主制御部を接続し、前記電源を供給する第2の電源供給線に前記主制御部への電源供給を制御する電源制御回路と、電力停止状態から通常モードへ復帰させる所定キーの操作入力を検知する検知回路とを接続し、前記電力停止モード時に、前記第2の電源供給線だけに電源を供給する構成としている。電力停止モード時に、主制御部への電源供給が停止され、通常モードへ復帰するための検知回路と電源制御回路にだけ電源が供給されるので、印刷待機時の消費電力を最大限に低減させることができる。
上記のコントローラにおいて、電力停止モード時に、前記検知回路によって前記所定キーの操作入力を検知すると、前記電源制御回路によって前記第1の電源供給線に電源を供給し、前記主制御部への電源供給を再開するとよい。検知回路によって所定キーの操作入力を検知すると、電源制御回路によって主制御部への電源供給を再開するので通常動作モードへの復帰を容易に行うことができる。
上記のコントローラにおいて、前記主制御部の制御手段は、電源供給が再開されると復帰のためのプログラムを記録手段から読み出し、動作再開のためのプログラムを実行するとよい。電源供給が再開されると、復帰のためのプログラムを主制御部の制御手段が行うことにより、電力停止モードから通常動作モードに容易に復帰することができる。
上記のコントローラにおいて、前記第2の電源供給線には、前記電力停止モードにあることを表示するLED点灯回路が接続されているとよい。LEDを点灯させることで、電力停止モードにあることを表示することができる。
上記のコントローラにおいて、前記主制御部は、前記通常動作モード時に、前記検知手段によって前記所定キーの操作入力を検知すると、前記電源制御回路に前記第1の電源供給線への電源の供給を停止させ、前記電力停止モードに移行するとよい。検知回路によって所定キーの操作入力を検知すると、電源制御回路によって主制御部への電源供給を停止するので電力停止モードへの移行を容易に行うことができる。
本発明の画像処理装置は、印刷エンジンと、該印刷エンジンを制御する請求項1から5のいずれか一項に記載のコントローラとを備えた構成としている。画像処理装置が、請求項1から5のいずれか一項に記載のコントローラを備えているので、印刷待機時の消費電力を最大限に低減させることができる。
本発明の電源制御方法は、印刷エンジンを制御する主制御部への電源供給を電源制御回路に停止させ、電力停止モードに移行するステップと、所定キーの操作入力を検知する検知回路と、前記電源制御回路とに電源を供給し、通常モードへの復帰操作を監視するステップとを有している。電力停止モード時に、主制御部への電源供給が停止され、通常モードへ復帰するための検知回路と電源制御回路にだけ電源が供給されるので、印刷待機時の消費電力を最大限に低減させることができる。
上記の電源制御方法において、前記電力停止モード時に、LED点灯回路に電源を供給して前記電力停止モードにあることを表示するステップを有しているとよい。LEDを点灯させることで、電力停止モードにあることを表示することができる。
上記の電源制御方法において、前記電力停止モード時に、前記検知回路によって前記所定キーの操作入力を検知すると、前記電源制御回路によって前記主制御部への電源供給を再開するステップを有しているとよい。検知回路によって所定キーの操作入力を検知すると、電源制御回路によって主制御部への電源供給が再開されるので通常動作モードへの復帰を容易に行うことができる。
本発明は、印刷待機時の消費電力を最大限に低減させることができる。
次に添付図面を参照しながら本発明の好適な実施例を説明する。
まず、図1を参照しながら本実施例の構成を説明する。図1には、プリンタや複写機、あるいはプリント、コピー、ファクシミリなどの機能を備える複合機等の画像処理装置に装着されるコントローラ1の構成が示されている。
図1に示されるように本実施例のコントローラ1は、CPU11、システムRAM12、プログラムROM13、バスブリッジ回路14、ユーザインターフェースコントローラ(UIコントローラとも表記する)16、ビデオインターフェースコントーラ17、ホストインターフェースコントーラ18等を備えた主制御部10と、電源制御部4、節電キー押下検知回路5、LED点灯回路6を備えた復帰制御部3と、FETスイッチ2とを備えている。
メモリバス15上には、システムRAM12とプログラムROM13とが配置されている。制御プログラム(以下、プログラムという)を実行するCPU11と、システムRAM12、プログラムROM13とは、バスブリッジ回路14によるメモリバス15のコントロール機能により通信を行う。
バスブリッジ回路14は、I/Oバス19にも接続されている。I/Oバス19には、外部の装置とのインターフェースとなるユーザインターフェースコントローラ16と、印刷エンジン21、スキャナ22とのインターフェースとなるビデオインターフェースコントローラ17と、ホストマシンとのインターフェースとなるホストインターフェースコントローラ18とが接続されている。
CPU11は、プログラムROM13に格納されたプログラムを使用して、システムRAM12を作業領域として処理を行う。システムRAM12には処理中のデータやプログラムが書き込まれる。
バスブリッジ回路14は、CPU11とI/Oバス19との間のデータのやり取りの中継や、メモリバス15のコントロール機能(システムRAM12のコントロール機能やプログラムROM13のアクセス制御機能)を持つ。
また、I/Oバス19に接続されたユーザインターフェースコントローラ9は、LCD(Liquid Crystal Display)やテンキーを持つコントロールパネル30とのインターフェースを制御する。
ビデオインターフェースコントローラ17は、接続する印刷エンジン21やスキャナ22を制御する。ビデオインターフェースコントローラ17は、印刷エンジン21へ画像データを出力する機能、スキャナ22で読み取った画像データを入力する機能を有している。
ホストインターフェースコントローラ11は、USBやIEEE.1284によって接続されたPCなどの外部ホストマシンとのインターフェースを制御する。
なお、上述したプログラムROM13とは、フラッシュメモリやワンタイムPROM(Programmable Read Only Memory)、マスクROMなどを指し、システムRAM12とは、SDRAM(Synchronous Dynamic Random Access Memory)、DDR SDRAM(Double Data Rate SDRAM)などの高速アクセス可能なRAMを指すものとする。
FETスイッチ2は、電源8から供給される電源の、主制御部10への供給をオン/オフするスイッチであり、電源制御部4によって制御される。
また図1に示すように復帰制御部3には、電源制御部4と、節電キー押下検知回路5と、LED点灯回路6とが備えられている。
電源制御部4は、節電キー押下検知回路5から出力される検知信号を入力して、FETスイッチ2のオン/オフを切り換える。FETスイッチ2のオン/オフ切り換えにより、コントローラ1の主制御部10への電源供給が制御される。
節電キー押下検知回路5は、コントロールパネル30に設けられた節電キー31の押下を検出する。節電キー31が押下されると、電源制御部4に検知信号を出力する。
LED点灯回路6は、省電力モードに設定されると、CPU11の制御によってコントロールパネル30に設けられた節電LED32を点灯させる。節電LED32を点灯させることでコントローラ1を搭載した画像処理装置が省電力モードに設定されていることを表示する。
図1に示すように、電源制御部4と、節電キー押下検知回路5と、LED点灯回路6とは、第2の電源供給線Vcc_2に接続されており、主制御部10への電源供給が停止される電力停止モード時にも電源の供給を受ける。
次に、図2を参照しながら節電キー押下検知回路5、電源制御部4、FETスイッチ2の詳細な構成について説明する。FETスイッチ2は、図2に示すようにPチャネル型MOSFETで構成し、ゲートに電源制御部4の出力を入力している。また、ドレインを電源電圧Vccに、ソースを主制御部10に電源を供給する電源線Vcc_1(第1の電源供給線)に接続している。本実施例では、FETスイッチ2としてPチャネル型MOSFETを用いているが、Nチャネル型MOSFETを用いてもよい。当然のことながらゲート制御の論理変更は必要となる。
電源制御部4は、図2に示すレジスタ回路41からなり、アドレス信号、チップセレクト信号、ライトイネーブル信号等の制御信号と書き込みデータをCPU11から入力する。また節電キー押下検知回路5から後述するクリア信号(検知信号)を入力する。レジスタ回路41は、CPU11から出力された制御信号に従って、書き込みデータを書き込む。より具体的には、CPU11からバスブリッジ回路14を経由し、I/Oバスからレジスタ回路41に書き込む。書き込まれたデータはFETスイッチ2のゲートに出力される。さらに、レジスタ回路41は、節電キー押下検知回路5からのクリア信号(検知信号)を入力すると、書き込んだデータをクリアして初期化する。すなわち、レジスタ回路41に“1”のデータが書き込まれると、FETスイッチ2のゲートにハイレベルの電圧を印加して、FETスイッチを閉じる。またクリア信号を入力すると、FETスイッチ2のゲートにローレベルの電圧を印加して、FETスイッチ2をオンさせる。
節電キー押下検知回路5は、図2に示すようにコントロールパネル30の節電キー31とANDゲート42とを配線で接続し、この配線に抵抗7を介して電源電圧Vcc_2を印加している。節電キー31が押下されるとこの配線はGNDに接地され、ANDゲート42にはローレベルの信号が入力される。ANDゲート42からは、ローレベルのクリア信号がレジスタ回路41に出力される。クリア信号(検知信号)がレジスタ回路41に入力されることで、レジスタ回路41は保持していたデータをクリアして初期化する。FETスイッチ2のゲートにはローレベルの電圧が印加され、FETスイッチ2がオンする。
またANDゲート42には、リセットIC9からのリセット信号が入力される。リセットICは、電源投入時、所定の期間ローレベルのPowerONリセット信号を出力する。リセット信号はレジスタ回路41にクリア信号(検知信号)として入力され、レジスタ回路41は保持していたデータをクリアしてリセットする。これにより、電源投入時、Vcc_2と共に、FETスイッチはONされ、主制御部にVcc_1が供給される。
電力停止モードに移行する時にCPU11は、レジスタ回路41に“1”のデータを書き込む。これにより、FETスイッチ2のゲートがハイレベルとなり、FETスイッチはオフする。FETスイッチ2のドレイン/ソース間は遮断され、主制御部10に電源を供給する第1の電源供給線(Vcc_1)が0Vになる。
通常動作モードへの復帰は、コントロールパネル30上の節電キー31を押下することで行われる。節電キー31が押下されると、節電キー31とANDゲート42とをつなぐ配線がローレベルになる。このためレジスタ回路41にクリア信号(検知信号)が出力され、レジスタ回路41の出力がローレベルになる。これによりFETスイッチ2がオンして、電源供給線Vcc_1はVcc_2と同等の電圧レベルに設定される。従って、主制御部10に電源の供給が再開される。
次にコントローラ全体の動作を説明する。コントローラ1は、通常動作モードと電力停止モードの2つの動作モードを備えている。通常動作モードでは、コントローラ全体に電源が供給される。コントローラ1は所定時間印刷動作が行われなかった場合や、節電キー31が押下されると、電力停止モードに移行する。電力停止モードでは、図3に示すように1に示す復帰制御部3にだけ電力が供給される。
CPU11は、電力停止モードに移行するためLED点灯回路6を制御して節電LED32を点灯させ、電源制御部4に対してFETスイッチ2をオフするように指示する。FETスイッチ2が電源制御部4によってオフされると、CPU11、システムRAM12、プログラムROM13、ユーザインターフェースコントーラ16、ビデオインターフェースコントローラ17、ホストインターフェースコントローラ18など主制御部10内のすべての機能部への電源供給が遮断される。すなわち、外部との通信も遮断される。
しかしながら、電源制御部4、節電キー押下検知回路5、LED点灯回路6へは電源が供給されるため、電源制御部4のレジスタ回路41は、FETスイッチ2をオフする信号レベルを保持し、LED点灯回路6もLEDの点灯信号レベルを保持する。この時のコントローラ1の状態を図3に示す。
電力停止モードから通常動作モードへの復帰は、節電キー31を押すことにより行われる。電力停止モードにおいて、節電キー31が押されると、電源制御部4のレジスタ回路41にクリア信号が入力され、FETスイッチ2がオンする。これにより主制御部10への電源供給が再開され、CPU11はパワーオン初期化シーケンスを実行し、通常動作モードに復帰する。
次に、ホストマシン23から印刷するため、節電キー31を押下し、電力停止モードから通常動作モードに復帰する時のCPU11のパワーオン初期化シーケンスについて図4に示すフローチャートを参照しながら説明する。節電キー31が押下され、主制御部10に電源が投入されると(ステップS1)、CPU11は電源投入を復帰トリガとしてプログラムROM13に書き込まれたプログラムコードをシステムRAM12に展開する(ステップS2)。次に、CPU11はシステムRAM12からプログラムコードを読み出して処理を開始する(ステップS3)。上記では、より高速なプログラム実行のためシステムRAMにプログラムコードを展開する手法について説明したが、CPU11がプログラムROM13からプログラムコードをリードして実行する一般的な手法を用いても構わない。
電力停止モードから通常動作モードに復帰し、ホストマシン23から印刷要求を受け取ると、CPU11は、ホストインターフェースコントローラ18からの印刷データ受信割り込み信号を認知し、ホストインターフェースコントローラ18内のDMAコントローラの制御レジスタに転送先システムRAM12のアドレスを設定し、DMAを起動させる。
次に、CPU11は、システムRAM12に転送された印刷指示データを画像データに変換し、変換した画像データをシステムRAM12に格納する。また、ビデオインターフェースコントローラ17内のDMAコントローラによって、システムRAM12からビデオインターフェースコントローラ17へ画像データを転送させる。ビデオインターフェースコントローラ17は印刷エンジン21へビデオクロックに同期して画像データを出力し、印刷エンジン21は入力された画像データを印字し、印刷処理を終了する。
このように本実施例は、電力停止モード時に、主制御部10への電源供給が停止され、節電キー押下検知回路5と、LED点灯回路6と、電源制御部4にだけ電源が供給されるので、印刷待機時の消費電力を最大限に低減させることができる。
なお、上述した実施例は本発明の好適な実施例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。例えば、上述した復帰制御部3をCPLD(Complex Programmable Logic Device)等のプログラマブルデバイスの一部として構成することも可能である。
また、上述した実施例では、PC等のホストマシンとUSBやIEEE1284のインターフェースで接続し、ホストマシンからの印刷要求を受けて動作する画像処理装置の構成を示しているが、本発明は、図5に示すようにホストマシン等の外部装置との接続は取らずにスタンドアロンで動作する画像処理装置にも適用することができる。図5に示すスタンドアロンで動作する画像処理装置においても、印刷待機時の消費電力を最大限に低減させることができる。
1 コントローラ 2 FETスイッチ
3 復帰制御部 4 電源制御部
5 節電キー押下検知回路 6 LED点灯回路
7 抵抗 8 電源
9 リセットIC 10 主制御部
11 CPU 12 システムRAM
13 プログラムROM 14 バスブリッジ回路
15 メモリバス
16 ユーザインターフェースコントローラ
17 ビデオインターフェースコントローラ
18 ホストインターフェースコントローラ
19 I/Oバス 21 印刷エンジン
22 スキャナ 23 ホストマシン
30 コントロールパネル 31 節電キー
32 節電LED 41 レジスタ回路
42 ANDゲート
3 復帰制御部 4 電源制御部
5 節電キー押下検知回路 6 LED点灯回路
7 抵抗 8 電源
9 リセットIC 10 主制御部
11 CPU 12 システムRAM
13 プログラムROM 14 バスブリッジ回路
15 メモリバス
16 ユーザインターフェースコントローラ
17 ビデオインターフェースコントローラ
18 ホストインターフェースコントローラ
19 I/Oバス 21 印刷エンジン
22 スキャナ 23 ホストマシン
30 コントロールパネル 31 節電キー
32 節電LED 41 レジスタ回路
42 ANDゲート
Claims (9)
- 通常動作モードと電力停止モードとを備えるコントローラであって、
電源を供給する第1の電源供給線に印刷エンジンを制御する主制御部を接続し、前記電源を供給する第2の電源供給線に前記主制御部への電源供給を制御する電源制御回路と、電力停止状態から通常モードへ復帰させる所定キーの操作入力を検知する検知回路とを接続し、
前記電力停止モード時に、前記第2の電源供給線だけに電源を供給することを特徴とするコントローラ。 - 前記電力停止モード時に、前記検知回路によって前記所定キーの操作入力を検知すると、前記電源制御回路によって前記第1の電源供給線に電源を供給し、前記主制御部への電源供給を再開することを特徴とする請求項1記載のコントローラ。
- 前記主制御部の制御手段は、電源供給が再開されると復帰のためのプログラムを記録手段から読み出し、動作再開のためのプログラムを実行することを特徴とする請求項2記載のコントローラ。
- 前記第2の電源供給線には、前記電力停止モードにあることを表示するLED点灯回路が接続されていることを特徴とする請求項1から3のいずれか一項に記載のコントローラ。
- 前記通常動作モード時に、前記主制御部は、前記検知手段によって前記所定キーの操作入力を検知すると、前記電源制御回路に前記第1の電源供給線への電源の供給を停止させ、前記電力停止モードに移行することを特徴とする請求項1から4のいずれか一項に記載のコントローラ。
- 印刷エンジンと、該印刷エンジンを制御する請求項1から5のいずれか一項に記載のコントローラとを備えたことを特徴とする画像処理装置。
- 印刷エンジンを制御する主制御部への電源供給を電源制御回路に停止させ、電力停止モードに移行するステップと、
所定キーの操作入力を検知する検知回路と、前記電源制御回路とに電源を供給し、通常モードへの復帰操作を監視するステップとを有することを特徴とする電源制御方法。 - 前記電力停止モード時に、LED点灯回路に電源を供給して前記電力停止モードにあることを表示するステップを有することを特徴とする請求項7記載の電源制御方法。
- 前記電力停止モード時に、前記検知回路によって前記所定キーの操作入力を検知すると、前記電源制御回路によって前記主制御部への電源供給を再開するステップを有することを特徴とする請求項7又は8記載の電源制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004194827A JP2006015571A (ja) | 2004-06-30 | 2004-06-30 | コントローラ、画像処理装置および電源制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004194827A JP2006015571A (ja) | 2004-06-30 | 2004-06-30 | コントローラ、画像処理装置および電源制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006015571A true JP2006015571A (ja) | 2006-01-19 |
Family
ID=35790241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004194827A Pending JP2006015571A (ja) | 2004-06-30 | 2004-06-30 | コントローラ、画像処理装置および電源制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006015571A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010123080A (ja) * | 2008-11-21 | 2010-06-03 | Fuji Xerox Co Ltd | 画像形成システム、プリンタ装置、および命令送信装置 |
US9197777B2 (en) | 2012-01-31 | 2015-11-24 | Brother Kogyo Kabushiki Kaisha | Image processing device and image processing unit including providing modes for supplying power to image processing units |
JP2018149772A (ja) * | 2017-03-14 | 2018-09-27 | 富士ゼロックス株式会社 | 情報処理装置、情報処理システム、及び情報処理プログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0789195A (ja) * | 1993-07-20 | 1995-04-04 | Nec Corp | レーザプリンタ |
JP2000326590A (ja) * | 1999-03-12 | 2000-11-28 | Seiko Epson Corp | 省電力モードを有する電子印刷装置および制御方法 |
JP2001353930A (ja) * | 2000-06-14 | 2001-12-25 | Ricoh Co Ltd | プリンタ装置 |
-
2004
- 2004-06-30 JP JP2004194827A patent/JP2006015571A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0789195A (ja) * | 1993-07-20 | 1995-04-04 | Nec Corp | レーザプリンタ |
JP2000326590A (ja) * | 1999-03-12 | 2000-11-28 | Seiko Epson Corp | 省電力モードを有する電子印刷装置および制御方法 |
JP2001353930A (ja) * | 2000-06-14 | 2001-12-25 | Ricoh Co Ltd | プリンタ装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010123080A (ja) * | 2008-11-21 | 2010-06-03 | Fuji Xerox Co Ltd | 画像形成システム、プリンタ装置、および命令送信装置 |
US9197777B2 (en) | 2012-01-31 | 2015-11-24 | Brother Kogyo Kabushiki Kaisha | Image processing device and image processing unit including providing modes for supplying power to image processing units |
JP2018149772A (ja) * | 2017-03-14 | 2018-09-27 | 富士ゼロックス株式会社 | 情報処理装置、情報処理システム、及び情報処理プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4164073B2 (ja) | 多機能電源ボタンを有するコンピューター及び関連方法 | |
JP4298721B2 (ja) | 情報処理装置及びその制御方法 | |
JP2005202105A (ja) | 電子装置 | |
JP2010218120A (ja) | 画像処理装置および画像処理方法 | |
JP5984790B2 (ja) | 情報処理装置、情報処理装置の制御方法、記憶媒体およびプログラム | |
JP2005182462A (ja) | 電子機器、ユニット駆動装置およびユニット駆動装置のインタフェース制御方法 | |
KR101285204B1 (ko) | 정보 처리장치 및 정보 처리장치의 제어방법 | |
US20170317980A1 (en) | Information processing device with network interface having proxy response function | |
JP5701043B2 (ja) | 情報処理装置、情報処理装置の制御方法、及び、プログラム | |
JP2006015571A (ja) | コントローラ、画像処理装置および電源制御方法 | |
US10582079B2 (en) | Image forming apparatus, method for controlling image forming apparatus, and recording medium | |
JP2006174307A (ja) | 情報機器 | |
JP4631385B2 (ja) | コントローラ、画像形成装置、及び電源制御方法 | |
US10228645B2 (en) | Image forming apparatus, power control method of image forming apparatus, and storage medium | |
JP2011061309A (ja) | 画像処理装置 | |
JP5166986B2 (ja) | 電子制御装置 | |
US7457943B2 (en) | Controller, image processing apparatus, and method of controlling execution of program | |
JP6703049B2 (ja) | 情報処理装置及び情報処理装置の制御方法 | |
JP2006205589A (ja) | 省電力機器およびそれを備える画像形成装置 | |
JP4736354B2 (ja) | コントローラ、画像処理装置およびプログラムの実行を制御する方法 | |
JPH05189100A (ja) | 情報処理装置 | |
JP2004127188A (ja) | 情報処理システム | |
JP4423124B2 (ja) | 情報処理システム及び画像形成装置 | |
JP7387281B2 (ja) | 電子機器、および、電子機器の制御方法 | |
JP7379020B2 (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |