JP2006014508A - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP2006014508A JP2006014508A JP2004188640A JP2004188640A JP2006014508A JP 2006014508 A JP2006014508 A JP 2006014508A JP 2004188640 A JP2004188640 A JP 2004188640A JP 2004188640 A JP2004188640 A JP 2004188640A JP 2006014508 A JP2006014508 A JP 2006014508A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- power
- oscillation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
電源装置を提供する。
【解決手段】 電源のオフ指示があると、マイコン3からはHレベルのパワーオフ信号
が出力され、これにより、発振動作制御回路4のトランジスタ75はオン動作を行ってフ
ォトカプラ76を駆動させ、フォトカプラ76からパワーオフに対応するLレベル信号が
出力される。このLレベル信号を受けたFET14は動作が停止し、この結果、メイン電
源生成回路1は発振動作が停止して、メイン電源の生成が行われず、サブ電源生成回路2
からの待機用のサブ電源のみがマイコン3に供給される。このように、待機時にはメイン
電源生成回路1の発振動作は停止し、これにより、待機時における消費電力を削減するこ
とができる。
【選択図】 図1
Description
とを供給することが可能なスイッチング電源装置に関する。
が多くなってきている。このような多機能化を図った電子機器に電源を供給する電源装置
は、出力容量、出力系統数の増加が著しく、このような電源装置には、安定化電圧を出力
するとともに、電源効率が良く、低消費電力化、小型化に有利であるスイッチング電源装
置が用いられている。
り、その待機時における消費電力を低減するため、そのような電子機器に電源を供給する
スイッチング電源装置には、電子機器内の各動作部を動作させるための通常動作用のメイ
ン電源(各動作部の動作に必要な出力電圧)を生成するメイン電源生成回路と、前記各動
作部の動作/停止等を制御する機能を含むシステム制御部であるマイクロコンピュータ(
以下、マイコンという)を動作させるための待機用のサブ電源(例えば5Vの電圧)を生
成するサブ電源生成回路とが備えられていることが多い。
平滑して得た入力直流電圧が与えられるトランスと、このトランスの1次巻線を介して前
記入力直流電圧が与えられるスイッチング素子を有している。そして、各スイッチング素
子がそれぞれオン/オフ制御されることにより、各トランスの2次巻線に発生する電圧を
整流・平滑することで各出力電圧を得るようにしている。
して出力された前記マイコンからのパワーオン信号により前記メイン電源生成回路を動作
させ、一方、電子機器を電源オフする指示があった場合、この指示に応答して出力された
前記マイコンからのパワーオフ信号により前記メイン電源生成回路の発振周波数を低下さ
せ、これにより、前記メイン電源生成回路における消費電力を削減し、待機時におけるス
イッチング電源装置の消費電力の低減を図っている。
と相対的に電圧の低いサブ出力とを備え、前記メイン出力の電圧を光結合手段を介して1
次側のスイッチング制御手段にフィードバックして定電圧制御動作を行うとともに、前記
メイン出力の系統の電力負荷が前記サブ出力の系統の負荷制御手段で動作制御され、待機
動作時には、前記負荷制御手段が前記電力負荷の動作を停止させ、前記光結合手段が擬似
的に間欠発振状態の出力電圧で点滅することにより、最低限の出力電圧とすることができ
るスイッチング電源装置も知られている。
スイッチング電源装置は、電子機器を電源オフする指示があった場合、この指示に応答し
て出力されたマイコンからのパワーオフ信号によりメイン電源生成回路の発振周波数を低
下させ、これにより、メイン電源生成回路における消費電力を削減し、待機時におけるス
イッチング電源装置の消費電力の低減を図っているが、待機時においてもメイン電源生成
回路は発振周波数が低くても発振している状態であるので、この分、消費電力が多くなる
という課題があった。
ン出力の出力電圧を最低電圧に維持して消費電力の低減を図ることはできるが、メイン出
力を供給するための発振動作が完全に停止するわけではない。このようなスイッチング電
源装置は、通常、メイン出力を供給する負荷が定格負荷である場合に出力効率が最大とな
るように設計されており、最小負荷および待機時の負荷に関する出力効率については対策
がなされていないので、待機時において、間欠発振状態になるとはいえども、無駄な消費
電力が多くなるという課題があった。
交流電源が機器の本体に供給され、本体には主電源(メイン電源)が含まれ、商用電源の
供給ラインにはリレーなどの開閉装置が設けられ、待機時には開閉装置を開状態にするこ
とによって、主電源をオフして消費電力の低減を図るように構成されたものであり、リレ
ーなどの開閉装置を用いない上記のようなスイッチング電源装置の構成とは異なる。
力を削減することができる機能を有するスイッチング電源装置を提供することを目的とす
る。
作用のメイン電源と待機用のサブ電源とを供給することが可能なスイッチング電源装置に
おいて、第1のトランスの1次巻線と第1のスイッチング素子とを含む発振回路を構成し
、商用電源からの交流電圧を整流・平滑した直流電圧を入力して前記発振回路の発振動作
によって前記第1のトランスの2次巻線に電圧を誘起し、誘起した電圧を電子機器の各部
に供給する通常動作用のメイン電源として出力するメイン電源生成回路と、第2のトラン
スの1次巻線と第2のスイッチング素子とを含む発振回路を構成し、商用電源からの交流
電圧を整流・平滑した直流電圧を入力して前記発振回路の発振動作によって前記第2のト
ランスの2次巻線に電圧を誘起し、誘起した電圧を待機用のサブ電源として出力するサブ
電源生成回路と、待機用のサブ電源により動作し電子機器および該電源装置を制御するシ
ステム制御部と、電源のオン/オフ指示に応答して出力された前記システム制御部からの
パワーオン信号/パワーオフ信号を受けてパワーオン/パワーオフに対応する信号を出力
する第3のスイッチング素子と、この第3のスイッチング素子からの信号を入力して光結
合により得た信号を出力するフォトカプラとを有し、前記フォトカプラから出力された信
号がパワーオフに対応する信号であれば、この信号を前記第1のスイッチング素子の制御
端子に入力して前記第1のスイッチング素子の動作を停止させ、これにより、前記メイン
電源生成回路の発振動作を停止させる発振動作制御回路とを備えたことを特徴とするスイ
ッチング電源装置を提供する。
出力され、これにより、発振動作制御回路の第3のスイッチング素子はパワーオフ信号に
対応する動作を行ってフォトカプラを駆動させ、フォトカプラからパワーオフに対応する
信号が出力される。この信号を受けたメイン電源生成回路の第1のスイッチング素子は動
作が停止し、この結果、メイン電源生成回路は発振動作が停止してメイン電源の生成が行
われず、サブ電源生成回路からの待機用のサブ電源のみがシステム制御部に供給される。
したがって、この構成によれば、待機時にはメイン電源生成回路の発振動作を停止させる
ことができ、これにより、待機時における消費電力を削減することができる。また、メイ
ン電源生成回路の発振動作を停止させる機能を比較的簡単な回路構成で実現できるので、
コストアップに繋がるようなことはない。
サブ電源とを供給することが可能なスイッチング電源装置において、商用電源からの交流
電圧を整流・平滑した直流電圧を入力して発振回路の発振動作によって通常動作用のメイ
ン電源を生成して出力するメイン電源生成回路と、商用電源からの交流電圧を整流・平滑
した直流電圧を入力して発振回路の発振動作によって待機用のサブ電源を生成して出力す
るサブ電源生成回路と、待機用のサブ電源により動作し電子機器および該電源装置を制御
するシステム制御部と、電源のオフの指示に応答して出力された前記システム制御部から
のパワーオフ信号を受けて前記メイン電源生成回路の発振動作を停止させる発振動作制御
回路とを備えたことを特徴とするスイッチング電源装置を提供する。
出力され、これにより、発振動作制御回路はメイン電源生成回路の発振動作を停止させ、
サブ電源生成回路からの待機用のサブ電源のみがシステム制御部に供給される。したがっ
て、この構成によれば、待機時にはメイン電源生成回路の発振動作は停止し、これにより
、待機時における消費電力を削減することができる。また、メイン電源生成回路の発振動
作を停止させる機能を比較的簡単な回路構成で実現できるので、コストアップに繋がるよ
うなことはない。
ランスの1次巻線と第1のスイッチング素子とを含む発振回路を構成し、商用電源からの
交流電圧を整流・平滑した直流電圧を入力して前記発振回路の発振動作によって前記第1
のトランスの2次巻線に電圧を誘起し、誘起した電圧を電子機器の各部に供給する通常動
作用のメイン電源として出力するようにしたので、第1のトランスの1次巻線と第1のス
イッチング素子とを含む発振回路により、電子機器の各部に供給する安定した電圧の通常
動作用のメイン電源が生成できるようになる。
ンスの1次巻線と第2のスイッチング素子とを含む発振回路を構成し、商用電源からの交
流電圧を整流・平滑した直流電圧を入力して前記発振回路の発振動作によって前記第2の
トランスの2次巻線に電圧を誘起し、誘起した電圧を待機用のサブ電源として出力するよ
うにしたので、第2のトランスの1次巻線と第2のスイッチング素子とを含む発振回路に
より、システム制御部に供給する安定した電圧の待機用のサブ電源が生成できるようにな
る。
オン/オフ指示に応答して出力された前記システム制御部からのパワーオン信号/パワー
オフ信号を受けてパワーオン/パワーオフに対応する信号を出力する第3のスイッチング
素子と、この第3のスイッチング素子からの信号を入力して光結合により得た信号を出力
するフォトカプラとを有し、前記フォトカプラから出力された信号がパワーオフに対応す
る信号であれば、この信号を前記第1のスイッチング素子の制御端子に入力して前記第1
のスイッチング素子の動作を停止させ、これにより、前記メイン電源生成回路の発振動作
を停止させるようにしたので、電源のオフ指示があれば、前記メイン電源生成回路の発振
動作を停止させることができる構成を簡単に実現できる。
と待機用のサブ電源とを供給することが可能なスイッチング電源装置において、第1のト
ランスの1次巻線と第1のスイッチング素子とを含む発振回路を構成し、商用電源からの
交流電圧を整流・平滑した直流電圧を入力して前記発振回路の発振動作によって前記第1
のトランスの2次巻線に電圧を誘起し、誘起した電圧を電子機器の各部に供給する通常動
作用のメイン電源として出力するメイン電源生成回路と、第2のトランスの1次巻線と第
2のスイッチング素子とを含む発振回路を構成し、商用電源からの交流電圧を整流・平滑
した直流電圧を入力して前記発振回路の発振動作によって前記第2のトランスの2次巻線
に電圧を誘起し、誘起した電圧を待機用のサブ電源として出力するサブ電源生成回路と、
待機用のサブ電源により動作し電子機器および該電源装置を制御するシステム制御部と、
電源のオン/オフ指示に応答して出力された前記システム制御部からのパワーオン信号/
パワーオフ信号を受けてパワーオン/パワーオフに対応する信号を出力する第3のスイッ
チング素子と、この第3のスイッチング素子からの信号を入力して光結合により得た信号
を出力するフォトカプラとを有し、前記フォトカプラから出力された信号がパワーオフに
対応する信号であれば、この信号を前記第1のスイッチング素子の制御端子に入力して前
記第1のスイッチング素子の動作を停止させ、これにより、前記メイン電源生成回路の発
振動作を停止させる発振動作制御回路とを備えたので、待機時には前記メイン電源生成回
路の発振動作は停止し、これにより、待機時における消費電力を削減することができる。
また、メイン電源生成回路の発振動作を停止させる機能を比較的簡単な回路構成で実現で
きるので、コストアップに繋がるようなことはない。
用のサブ電源とを供給することが可能なスイッチング電源装置において、商用電源からの
交流電圧を整流・平滑した直流電圧を入力して発振回路の発振動作によって通常動作用の
メイン電源を生成して出力するメイン電源生成回路と、商用電源からの交流電圧を整流・
平滑した直流電圧を入力して発振回路の発振動作によって待機用のサブ電源を生成して出
力するサブ電源生成回路と、待機用のサブ電源により動作し電子機器および該電源装置を
制御するシステム制御部と、電源のオフの指示に応答して出力された前記システム制御部
からのパワーオフ信号を受けて前記メイン電源生成回路の発振動作を停止させる発振動作
制御回路とを備えたので、待機時には前記メイン電源生成回路の発振動作は停止し、これ
により、待機時における消費電力を削減することができる。また、メイン電源生成回路の
発振動作を停止させる機能を比較的簡単な回路構成で実現できるので、コストアップに繋
がるようなことはない。
る。このスイッチング電源装置は、TVCR等の電子機器の電源装置として用いられ、電
子機器の動作に必要な電源を供給するものであり、トランス(第1のトランス)29の1
次巻線29aとFET(第1のスイッチング素子)14とを含む発振回路を構成し、図示
しない商用電源からの交流電圧を整流・平滑した直流電圧を入力して前記発振回路の発振
動作によって前記トランス29の2次巻線29c,29d,29eに電圧を誘起し、誘起
した電圧を電子機器の各部に供給する通常動作用のメイン電源として出力するメイン電源
生成回路1を備えている。
aとFET(第2のスイッチング素子)56とを含む発振回路を構成し、商用電源からの
交流電圧を整流・平滑した直流電圧を入力して前記発振回路の発振動作によってトランス
45の2次巻線45cに電圧を誘起し、誘起した電圧を待機用のサブ電源として出力する
サブ電源生成回路2と、待機用のサブ電源により動作し電子機器および該電源装置を制御
するシステム制御部としてのマイクロコンピュータ(以下マイコンという)3とを備えて
いる。
コン3からのパワーオン信号/パワーオフ信号を受けてパワーオン/パワーオフに対応す
る信号を出力するトランジスタ(第3のスイッチング素子)75と、このトランジスタ7
5からの信号を入力して光結合により得た信号を出力するフォトカプラ76とを有し、フ
ォトカプラ76から出力された信号がパワーオフに対応する信号であれば、この信号をメ
イン電源生成回路1におけるFET14のゲートに入力してFET14の動作を停止させ
、これにより、メイン電源生成回路1の発振動作を停止させる発振動作制御回路4を備え
ている。
直流電圧VINが与えられるトランス29と、このトランス29の1次巻線29aを介し
て入力直流電圧VINが与えられるMOS型FET(電界効果トランジスタ、以下、FE
Tという)14と、このFET14をスイッチング動作させる1次側回路(発振回路)を
備えており、FET14をスイッチング動作させることによりトランス29の2次巻線2
9c,29d,29eに誘起する電圧をTVCRの各部に供給する。
aの一端には入力直流電圧VINが与えられ、1次巻線29aの他端はFET14のドレ
インに接続されている。また、FET14のソースは並列に接続されたツェナーダイオー
ド11と抵抗12を介してアースに接続されるとともに、ダイオード17を介してトラン
ジスタ18のベースに接続されている。そして、抵抗10を介して入力直流電圧VINが
与えられるFET14のゲートは、並列に接続されたツェナーダイオード19とコンデン
サ15と抵抗16を介してアースに接続されている。更に、FET14のドレイン−ソー
ス間にはコンデンサ13が接続されている。
コンデンサ23との直列回路を介してトランス29の補助巻線29bの一端とに接続され
、補助巻線29bの他端とトランジスタ18のエミッタとはアースに接続されている。な
お、FET14のゲートは発振動作制御回路4にも接続されているが、この発振動作制御
回路4との接続、及びその動作等については後述する。
してトランジスタ18のベースに接続されるとともに、抵抗26とダイオード27を介し
てフォトカプラ28の2次側のフォトトラジスタ28bのコレクタに接続されている。そ
して、フォトトラジスタ28bのエミッタは、抵抗21を介してアースに接続されるとと
もに、トランジスタ18のベースに接続されている。更に、トランジスタ18のベースは
コンデンサ20を介してアースに接続されている。
のブラウン管に与える高電圧を生成する高電圧系回路の電源としての電圧+Bが出力され
る。また、2次巻線29dの一端から、動作電圧として例えば、9Vを必要とする9V系
回路の電源としての電圧P-ON+9Vが出力され、2次巻線29eの一端から、動作電圧とし
て例えば、12Vを必要とするモータ駆動系回路等の12V系回路の電源としての電圧P-
ON+12Vが出力される。各2次巻線29c、29d、29eの他端はシグナルグランドに接
続されている。なお、シグナルグランドとアース間はコンデンサ67を介して接続されて
いる。
コンデンサ21との並列回路を介して、例えば、偏向系回路の電源としての電圧+Dが出
力される。また、トランス29の2次側から出力される電圧のいずれかが整流・平滑され
た直流電圧がF/B(フィードバック)電圧としてフォトカプラ28の1次側の発光ダイ
オード28aに与えられるようになっている。
直流電圧VINが抵抗10と抵抗16とで分圧された分圧電圧がFET14のゲートに印
加され、FET14がオンすると、1次巻線29a、FET14のドレイン−ソース間、
抵抗12の経路で電流が流れる。
トランジスタ18のベースに与えられ、トランジスタ18がオンすることにより、トラン
ジスタ18のコレクタ電位、即ち、FET14のゲート電位がL(Low)レベルになる
ので、FET14はオフとなる。FET14がオフとなるので、先ほどの電流は流れなく
なり、FET14のソース電位、即ち、トランジスタ18のベース電位がLレベルとなる
ので、トランジスタ18はオフする。トランジスタ18がオフすると、再び、入力直流電
圧VINが抵抗10と抵抗16とで分圧された分圧電圧がFET14のゲートに印加され
、FET14がオンする。
パルス電流が流れ、このパルス電流により補助巻線29b、2次巻線29c、29d、2
9eにそれぞれの巻線比率に応じた電圧が誘起される。例えば、2次巻線29cには12
0V程度の電圧、タップ29fには20V〜30Vの間の所定の電圧、2次巻線29dに
は9V程度の電圧、2次巻線29eには12V程度の電圧が誘起され、それぞれの電圧は
、上述した高電圧系回路、偏向系回路、9V系回路、12V系回路にそれぞれの動作用電
源として供給される。
電圧がF/B電圧としてフォトカプラ28の1次側の発光ダイオード28aに与えられ、
このF/B電圧が所定の電圧を超えた場合に発光ダイオード28aがオンするようになっ
ている。
28bがオンして、補助巻線29bに誘起されている電圧が抵抗26およびダイオード2
7を介してトランジスタ18のベースに与えられることになる。これにより、トランジス
タ18がオンするので、トランジスタ18のコレクタ電位、即ち、FET14のゲート電
位がLレベルになるので、FET14はオフとなり、2次巻線29c、29d、29eに
誘起される電圧は低下する。
フォトトランジスタ28bもオフするので、補助巻線29bに誘起されている電圧がトラ
ンジスタ28のベースに与えられなくなり、トランジスタ28はオフすることになる。ト
ランジスタ28がオフすると、入力直流電圧VINが抵抗10と抵抗16とで分圧された
分圧電圧がFET14のゲートに印加されFET14がオンし、再び、上述したように、
FET14のオン/オフが繰り返される。
圧になるようにフィードバック制御されている。
直流電圧VINが与えられるトランス45と、このトランス45の1次巻線45aを介し
て入力直流電圧VINが与えられるFET56とFET56をスイッチング動作させる1
次側回路(発振回路)と、FET56をスイッチング動作させることによりトランス45
の2次巻線45cに誘起する電圧を整流・平滑した電圧を、マイコン3に電源として供給
する2次側回路とを備えている。
45aの一端には抵抗57を介して入力直流電圧VINが与えられ、1次巻線45aの他
端はFET56のドレインに接続されている。また、FET56のソースは抵抗68を介
してアースに接続されるとともに、ダイオード59を介してNPN型のトランジスタ62
のベースに接続されている。トランジスタ62のエミッタはアースに接続され、トランジ
スタ62のベースとアース間には、コンデンサ60と抵抗61とが並列に接続されている
。
、ツェナーダイオード63を介してアースに接続されるとともに、トランジスタ62のコ
レクタに接続されている。そして、FET56のゲート−ソース間にはコンデンサ58が
接続されている。なお、FET56のゲートは発振動作制御回路4にも接続されているが
、この発振動作制御回路4との接続、及びその動作等については後述する。
続され、補助巻線45bの他端はアースに接続されている。また、補助巻線45bの一端
は、ダイオード55と抵抗54を介してフォトカプラ53の2次側のフォトトラジスタ5
3bのコレクタに接続され、フォトトラジスタ53bのエミッタは、トランジスタ62の
ベースに接続されている。
45cの一端はダイオード44のアノードに接続され、ダイオード44のカソードはコイ
ル41の一端に接続され、コイル44の他端は電源ラインALL+5Vに接続されるとと
もに、電解コンデンサ40を介してシグナルグランドに接続されている。また、2次巻線
45cの他端はシグナルグランドに接続され、ダイオード44のカソードとシグナルグラ
ンド間には電解コンデンサ43とツェナーダイオード42が並列に接続されている。
ンドに接続されるとともに、抵抗46を介してフォトカプラ53の1次側の発光ダイオー
ド53aのアノードと、抵抗47を介してシャントレギュレータ52のカソードに接続さ
れている。そして、発光ダイオード53aのカソードはシャントレギュレータ52のカソ
ードに接続され、シャントレギュレータ52のアノードはシグナルグランドに接続されて
いる。また、抵抗48、49の接続点がシャントレギュレータ52のリファレンス端子に
接続されるとともに、抵抗50とコンデンサ51の直列回路を介してシャントレギュレー
タ52のカソードに接続されている。
入力直流電圧VINが抵抗64、65を介して与えられたツェナーダイオード63のカソ
ードの電位はツェナーダイオード63のツェナー電圧となる。そして、この電圧がFET
56のゲートに印加されFET56がオンすると、抵抗57、1次巻線45a、FET5
6のドレイン−ソース間、抵抗68の経路で電流が流れる。
トランジスタ62のベースに与えられ、トランジスタ62がオンすることにより、トラン
ジスタ62のコレクタ電位、即ち、FET56のゲート電位がLレベルになるので、FE
T56はオフとなる。FET56がオフとなるので、先ほどの電流は流れなくなり、FE
T56のソース電位、即ち、トランジスタ62のベース電位がLレベルとなるので、トラ
ンジスタ62はオフする。トランジスタ62がオフすると、再び、ツェナーダイオード6
3のツェナー電圧がFET56のゲートに印加されFET56がオンする。
パルス電流が流れ、このパルス電流により補助巻線45b、2次巻線45cにそれぞれの
巻線比率に応じた電圧が誘起される。そして、2次巻線45cに誘起された電圧は、ダイ
オード44、電解コンデンサ43によって整流、平滑されて、例えば、5Vの直流電圧と
なり、コイル41、電解コンデンサ40によって更に脈流が取り除かれた後、電源ライン
ALL+5Vに供給される。
ギュレータ52にレファレンス電圧として与えられ、シャントレギュレータ52は、この
分圧電圧と内部基準電圧とを比較してカソード−アノード間のインピーダンスを決定する
。従って、この分圧電圧、即ち、コンデンサ43の出力電圧に応じてシャントレギュレー
タ52のカソードの電位が変化する。このカソード電位は、コンデンサ43の出力電圧が
、例えば、5Vを超えたときにフォトカプラ53の発光ダイオード53aがオンする電位
になるように設定されている。
53bがオンして、補助巻線45bに誘起されている電圧がダイオード55および抵抗5
4を介してトランジスタ62のベースに与えられることになる。これにより、トランジス
タ62がオンするので、トランジスタ62のコレクタ電位、即ち、FET56のゲート電
位がLレベルになるので、FET56はオフとなり、2次巻線45cに誘起される電圧は
低下する。
ード電位は上昇し、発光ダイオード53aはオフ、フォトカプラ53の2次側のフォトト
ランジスタ53bもオフするので、補助巻線45bに誘起されている電圧がトランジスタ
62のベースに与えられなくなり、トランジスタ62はオフすることになる。トランジス
タ62がオフすると、ツェナーダイオード63のツェナー電圧がFET56のゲートに印
加されFET56がオンし、再び、上述したように、FET56のオン/オフが繰り返さ
れる。
れる直流電圧が、マイコン3の動作に必要な所定の電圧(例えば、5V)になるようにフ
ィードバック制御されている。
のオン/オフ指示に応答して出力されたマイコン3からのパワーオン信号/パワーオフ信
号を受けてパワーオン/パワーオフに対応する信号を出力するPNP型のトランジスタ(
第3のスイッチング素子)75と、このトランジスタ75からの信号を入力して光結合に
より得た信号を出力するフォトカプラ76とを有し、フォトカプラ76から出力された信
号がパワーオフに対応する信号であれば、この信号を前記FET(第1のスイッチング素
子)14のゲートに入力してFET14の動作を停止させ、これにより、前記メイン電源
生成回路1の発振動作を停止させるように構成されている。
いる。トランジスタ75のエミッタ−ベース間には抵抗72が接続され、そのベースは抵
抗73,74を介してシグナルグランドに接続されている。抵抗73と抵抗74との接続
点はマイコン3の制御信号ライン79に接続されている。トランジスタ75のコレクタは
フォトカプラ76の1次側の発光ダイオード76aのアノードに接続されている。発光ダ
イオード76aのカソードはシグナルグランドに接続されている。フォトカプラ76の2
次側のフォトトランジスタ76bのコレクタは、抵抗77を介してメイン電源生成回路1
のFET14のゲートに接続され、フォトトランジスタ76bのエミッタは、抵抗78を
介してアースに接続されている。
ば、TVCRが待機状態であるときは、次のような動作状態になっている。即ち、メイン
電源生成回路1は発振動作が停止しており、メイン電源は出力されていないが、サブ電源
生成回路2は動作しているので、マイコン3には待機用のサブ電源が供給されている。し
たがって、待機状態であっても、マイコン3は動作しているので、リモコンからの電源オ
フ指示に応答して制御ライン79にはHレベルのパワーオフ信号が出力されている。
おり、電源ラインALL+5Vからの電流がフォトカプラ76の発光ダイオード76aに
流れ、発光ダイオード76aが発光している。この光を受光しているフォトトランジスタ
76bはオンしており、メイン電源生成回路1のFET14のゲートがLレベルに引っ張
られ、FET14の動作が停止していてメイン電源生成回路1の発振動作が停止している
。
ると、リモコンからのオン指示に応答して、マイコン3は制御信号ライン79にLレベル
のパワーオン信号を出力する。これにより、トランジスタ75のベース電位が下がってト
ランジスタ75がオフされ、電源ラインALL+5Vからフォトカプラ76の発光ダイオ
ード76aに流れる電流が遮断され、発光ダイオード76aが消灯する。この結果、フォ
トトランジスタ76bはオフされ、メイン電源生成回路1のFET14のゲートは発振動
作制御回路4の出力には関係なくなり、FET14は通常の発振動作を行い、これにより
、メイン電源生成回路1は発振動作を行ってメイン電源を生成して出力し、負荷であるT
VCRを駆動させる。
のオフ指示に応答して、マイコン3は制御信号ライン79にHレベルのパワーオフ信号を
出力する。これにより、トランジスタ75のベース電位が上がってトランジスタ75がオ
ンされ、電源ラインALL+5Vからの電流がフォトカプラ76の発光ダイオード76a
に流れ、発光ダイオード76aが発光する。この光を受光したフォトトランジスタ76b
はオンし、メイン電源生成回路1のFET14のゲートがLレベルに引っ張られ、FET
14の動作が停止してメイン電源生成回路1の発振動作が停止する。
Hレベルのパワーオフ信号が出力され、これにより、発振動作制御回路4のトランジスタ
75はオン動作を行ってフォトカプラ76を駆動させ、フォトカプラ76からパワーオフ
に対応するLレベル信号が出力される。このLレベル信号を受けたFET14は動作が停
止し、この結果、メイン電源生成回路1は発振動作が停止してメイン電源の生成が行われ
ず、サブ電源生成回路2からの待機用のサブ電源のみがマイコン3に供給される。したが
って、待機時にはメイン電源生成回路1の発振動作は停止し、これにより、待機時におけ
る消費電力を削減することができる。例えば、待機電力1W未満を満たすように、メイン
電源生成回路1の発振動作を停止させることができる。また、メイン電源生成回路1の発
振動作を停止させる機能を比較的簡単な回路構成で実現できるので、コストアップに繋が
るようなことはない。
い範囲において各部の構成等を適宜に変更して実施することも可能である。
2 サブ電源生成回路
3 マイクロコンピュータ(システム制御部)
4 発振動作制御回路
14 FET(第1のスイッチング素子)
29 トランス(第1のトランス)
45 トランス(第2のトランス)
56 FET(第2のスイッチング素子)
75 トランジスタ(第3のスイッチング素子)
76 フォトカプラ
Claims (5)
- 負荷となる電子機器に対して、通常動作用のメイン電源と待機用のサブ電源とを供給す
ることが可能なスイッチング電源装置において、
第1のトランスの1次巻線と第1のスイッチング素子とを含む発振回路を構成し、商用
電源からの交流電圧を整流・平滑した直流電圧を入力して前記発振回路の発振動作によっ
て前記第1のトランスの2次巻線に電圧を誘起し、誘起した電圧を、電子機器の各部に供
給する通常動作用のメイン電源として出力するメイン電源生成回路と、
第2のトランスの1次巻線と第2のスイッチング素子とを含む発振回路を構成し、商用
電源からの交流電圧を整流・平滑した直流電圧を入力して前記発振回路の発振動作によっ
て前記第2のトランスの2次巻線に電圧を誘起し、誘起した電圧を待機用のサブ電源とし
て出力するサブ電源生成回路と、
待機用のサブ電源により動作し電子機器および該電源装置を制御するシステム制御部と
、
電源のオン/オフ指示に応答して出力された前記システム制御部からのパワーオン信号
/パワーオフ信号を受けてパワーオン/パワーオフに対応する信号を出力する第3のスイ
ッチング素子と、この第3のスイッチング素子からの信号を入力して光結合により得た信
号を出力するフォトカプラとを有し、前記フォトカプラから出力された信号がパワーオフ
に対応する信号であれば、この信号を前記第1のスイッチング素子の制御端子に入力して
前記第1のスイッチング素子の動作を停止させ、これにより、前記メイン電源生成回路の
発振動作を停止させる発振動作制御回路とを備えたことを特徴とするスイッチング電源装
置。 - 負荷となる電子機器に対して、通常動作用のメイン電源と待機用のサブ電源とを供給す
ることが可能なスイッチング電源装置において、
商用電源からの交流電圧を整流・平滑した直流電圧を入力して発振回路の発振動作によ
って通常動作用のメイン電源を生成して出力するメイン電源生成回路と、
商用電源からの交流電圧を整流・平滑した直流電圧を入力して発振回路の発振動作によ
って待機用のサブ電源を生成して出力するサブ電源生成回路と、
待機用のサブ電源により動作し電子機器および該電源装置を制御するシステム制御部と
、
電源のオフの指示に応答して出力された前記システム制御部からのパワーオフ信号を受
けて、前記メイン電源生成回路の発振動作を停止させる発振動作制御回路とを備えたこと
を特徴とするスイッチング電源装置。 - 前記メイン電源生成回路は、第1のトランスの1次巻線と第1のスイッチング素子とを
含む発振回路を構成し、商用電源からの交流電圧を整流・平滑した直流電圧を入力して前
記発振回路の発振動作によって前記第1のトランスの2次巻線に電圧を誘起し、誘起した
電圧を電子機器の各部に供給する通常動作用のメイン電源として出力することを特徴とす
る請求項2に記載のスイッチング電源装置。 - 前記サブ電源生成回路は、第2のトランスの1次巻線と第2のスイッチング素子とを含
む発振回路を構成し、商用電源からの交流電圧を整流・平滑した直流電圧を入力して前記
発振回路の発振動作によって前記第2のトランスの2次巻線に電圧を誘起し、誘起した電
圧を待機用のサブ電源として出力することを特徴とする請求項2に記載のスイッチング電
源装置。 - 前記発振動作制御回路は、電源のオン/オフ指示に応答して出力された前記システム制
御部からのパワーオン信号/パワーオフ信号を受けてパワーオン/パワーオフに対応する
信号を出力する第3のスイッチング素子と、この第3のスイッチング素子からの信号を入
力して光結合により得た信号を出力するフォトカプラとを有し、前記フォトカプラから出
力された信号がパワーオフに対応する信号であれば、この信号を前記第1のスイッチング
素子の制御端子に入力して前記第1のスイッチング素子の動作を停止させ、これにより、
前記メイン電源生成回路の発振動作を停止させることを特徴とする請求項2,3に記載の
スイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004188640A JP4613531B2 (ja) | 2004-06-25 | 2004-06-25 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004188640A JP4613531B2 (ja) | 2004-06-25 | 2004-06-25 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006014508A true JP2006014508A (ja) | 2006-01-12 |
JP4613531B2 JP4613531B2 (ja) | 2011-01-19 |
Family
ID=35781068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004188640A Expired - Fee Related JP4613531B2 (ja) | 2004-06-25 | 2004-06-25 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4613531B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012010434A (ja) * | 2010-06-22 | 2012-01-12 | Konica Minolta Business Technologies Inc | 電源装置および画像形成装置 |
JP2014070441A (ja) * | 2012-09-28 | 2014-04-21 | Nichibei Co Ltd | 電動ブラインドの制御装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0993926A (ja) * | 1995-09-29 | 1997-04-04 | Nec Home Electron Ltd | 電源装置 |
JP2002019232A (ja) * | 2000-07-04 | 2002-01-23 | Canon Inc | 画像形成装置 |
JP2003244949A (ja) * | 2002-02-14 | 2003-08-29 | Sharp Corp | 電源装置 |
-
2004
- 2004-06-25 JP JP2004188640A patent/JP4613531B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0993926A (ja) * | 1995-09-29 | 1997-04-04 | Nec Home Electron Ltd | 電源装置 |
JP2002019232A (ja) * | 2000-07-04 | 2002-01-23 | Canon Inc | 画像形成装置 |
JP2003244949A (ja) * | 2002-02-14 | 2003-08-29 | Sharp Corp | 電源装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012010434A (ja) * | 2010-06-22 | 2012-01-12 | Konica Minolta Business Technologies Inc | 電源装置および画像形成装置 |
JP2014070441A (ja) * | 2012-09-28 | 2014-04-21 | Nichibei Co Ltd | 電動ブラインドの制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4613531B2 (ja) | 2011-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100597379B1 (ko) | 전원장치기동방법, 전원장치의 기동회로 및 전원장치 | |
JP6433652B2 (ja) | 電源装置及び電気機器 | |
US7525819B2 (en) | Switching mode power supply and method for generating a bias voltage | |
EP2509203A1 (en) | Power supply device and method for controlling same | |
KR19990004464A (ko) | 전원장치 | |
JP5905689B2 (ja) | Dc/dcコンバータならびにそれを用いた電源装置および電子機器 | |
JP4467393B2 (ja) | スイッチング電源装置 | |
JP2008141895A (ja) | スイッチング電源回路及び空気調和器 | |
JP3488120B2 (ja) | スイッチング電源回路およびスイッチング電源用デバイス | |
JPH10304658A (ja) | スイッチング電源装置 | |
JP4613531B2 (ja) | スイッチング電源装置 | |
JP2001045749A (ja) | スイッチング電源装置およびその動作方法 | |
US7638905B2 (en) | Voltage for LCD | |
JP2007215336A (ja) | スイッチング電源装置 | |
KR100225311B1 (ko) | 스위칭형 전원 장치 | |
JP2004328837A (ja) | スイッチング電源回路およびこれを備えたスイッチングレギュレータ | |
JP6287937B2 (ja) | 電源システム | |
KR100819436B1 (ko) | 역률 보상 회로 | |
JP2006014509A (ja) | スイッチング電源装置 | |
JP2005269864A (ja) | 電源装置、電源装置を用いたプロジェクタおよび電子機器 | |
JP2002112456A (ja) | 電子機器用電源回路 | |
JPH01289382A (ja) | テレビジョン装置の電源 | |
JP2005295632A (ja) | 電源システム及びそれを搭載した電気機器 | |
JP2005073486A (ja) | スイッチング電源装置 | |
JP2020198703A (ja) | 画像形成装置の電源回路および画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061130 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101004 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |