JP2005529571A - 連続ヒューズラッチ操作に用いる送りレジスタ - Google Patents
連続ヒューズラッチ操作に用いる送りレジスタ Download PDFInfo
- Publication number
- JP2005529571A JP2005529571A JP2004518551A JP2004518551A JP2005529571A JP 2005529571 A JP2005529571 A JP 2005529571A JP 2004518551 A JP2004518551 A JP 2004518551A JP 2004518551 A JP2004518551 A JP 2004518551A JP 2005529571 A JP2005529571 A JP 2005529571A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- latch
- continuous
- fuse latch
- latches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
連続ヒューズラッチ装置は、複数のヒューズラッチと送りレジスタとを備えている。各ヒューズラッチはデータ格納素子である。送りレジスタは、少なくとも1つのヒューズラッチと接続された指示ラッチを複数備えるとともに、複数のヒューズラッチの連続操作を制御している。
Description
〔発明の背景〕
1.発明の分野
本発明は、半導体ヒューズに関するものであり、より具体的には、連続ヒューズラッチ操作(sequential fuse latch operation)に用いる送りレジスタ(shift register)に関するものである。
1.発明の分野
本発明は、半導体ヒューズに関するものであり、より具体的には、連続ヒューズラッチ操作(sequential fuse latch operation)に用いる送りレジスタ(shift register)に関するものである。
2.関連技術の説明
プロセッサ、マイクロコントローラ、またはメモリなどの半導体回路は、チップの構成を個別に行うことを可能にするヒューズ素子を使用しており、内部計時(internal timings)、供給電圧レベル、チップ識別番号、および修復情報などのパラメタの調節をチップごとに行うことができる。例えば、DRAMのようなメモリ回路に修復情報を用い、予備素子を制御して、欠陥を修復させることができる。通常の64MbDAM回路は、数千個のヒューズ素子を備えている。これらのヒューズの数は、半導体回路のメモリ容量に伴って増加する。
プロセッサ、マイクロコントローラ、またはメモリなどの半導体回路は、チップの構成を個別に行うことを可能にするヒューズ素子を使用しており、内部計時(internal timings)、供給電圧レベル、チップ識別番号、および修復情報などのパラメタの調節をチップごとに行うことができる。例えば、DRAMのようなメモリ回路に修復情報を用い、予備素子を制御して、欠陥を修復させることができる。通常の64MbDAM回路は、数千個のヒューズ素子を備えている。これらのヒューズの数は、半導体回路のメモリ容量に伴って増加する。
ヒューズの評価(fuse evaluation)はヒューズラッチ(fuse latch)回路によって行うことができる。このヒューズラッチ回路は、ヒューズリンク(fuse link)におけるアナログ抵抗値をデジタル値(「高」または「低」)に変換するものである。さらに、ヒューズラッチはデジタル値の格納をも行う。ヒューズラッチ100を図1の右下の角に示す。ヒューズの評価を行うためには、信号101を低状態で与え、PFET103をオンする。この予備充電操作(precharge operation)によって、内部ノード(internal node)114が高状態になる。PFETを元のようにオフしても、ラッチは帰還ループ(インバータ106)全体に高い値を保持する。
予備充電操作は、実際のヒューズの評価前にヒューズラッチを初期化するために必要である。ヒューズの評価は、読み取り信号102を高状態にして、NFET104をオンすることによって開始してもよい。帰還インバータ106のPFETは、ヒューズ105を通る電流を減少させる。このヒューズの抵抗が小さい場合は、内部ノード114の電圧が低下し、ラッチを逆の状態に反転させる。しかし、ヒューズの抵抗が大きい場合は、電圧の低下が少なく、ラッチの状態が切り替わらない。
予備充電操作および読み取り操作を行うと電流の流れが生じる。予備充電操作時に、正の電圧供給部109から、PFET103と帰還インバータ106のNFETとを通って、接地電圧供給部108へ電流が流れる。ヒューズラッチがノード114の高状態になった後、電流の流れが停止する。その結果、帰還インバータ106のNFETがオフされる。
読み取り操作時には、正の電流供給部から、帰還インバータ106のPFET、NFET104、およびヒューズ素子105を通って、接地電力供給部108へ電流が流れる。ヒューズ抵抗が低ければ、ラッチが内部ノード114の低状態になり、電流が止まる。しかし、ヒューズ抵抗が高ければ、ラッチは高状態を維持する可能性があり、電力供給部から既述の経路を通って電流が引き出され続けるおそれがある。
既述のように、単一半導体チップは、数千個のヒューズ素子と、これに対応するヒューズラッチとを備えることができる。これらのヒューズラッチは、通常、回路面をできるだけ小さくするために制御信号(101,102)および電力供給線(108,109)を共用している。それゆえ、ラッチは一斉に作動する。並列接続されたヒューズラッチの一般的な構成を図1の上半分に示す。ラッチの蓄積電流(cumulative current)は、全て電力供給線から引き出されたものである。電力供給接続部は、金属線、コンタクトホール、ボンディングパッドなどによる内部抵抗112・113を有している。このため、電力供給線全体において電圧が低下し、ヒューズラッチが電流を引き出す時は、常に正の供給電圧が低くなるとともに接地供給電圧が高くなる。並列接続されているヒューズラッチの数が多い場合、電圧の低下は、予備充電操作または読み取り操作が正確に実行されなくなるくらい大きくなる。その結果、ヒューズ値の読み取りミスが生じ、チップの不調を引き起こす可能性がある。
従って、連続ヒューズラッチ操作に用いる送りレジスタのシステムおよび方法が必要である。
〔発明の概要〕
本発明の一実施形態によると、連続ヒューズラッチ装置(sequential fuse latch device)が提供される。連続ヒューズラッチ装置(以下「装置」)は、複数のヒューズラッチを備え、各ヒューズラッチは、データ格納素子およびヒューズリンク(fusible link)を備えている。この装置は、複数の指示ラッチ(pointer latch)を有する送りレジスタ(shift register)をさらに備え、各指示ラッチは、少なくとも1つのヒューズラッチと接続されている。送りレジスタは、複数のヒューズラッチの連続的な操作を制御する。
本発明の一実施形態によると、連続ヒューズラッチ装置(sequential fuse latch device)が提供される。連続ヒューズラッチ装置(以下「装置」)は、複数のヒューズラッチを備え、各ヒューズラッチは、データ格納素子およびヒューズリンク(fusible link)を備えている。この装置は、複数の指示ラッチ(pointer latch)を有する送りレジスタ(shift register)をさらに備え、各指示ラッチは、少なくとも1つのヒューズラッチと接続されている。送りレジスタは、複数のヒューズラッチの連続的な操作を制御する。
上記操作は、ヒューズラッチに対する読み取り操作である。上記操作は、ヒューズラッチに対する予備充電操作である。上記操作は、第1ヒューズラッチに対する予備充電操作および第2ヒューズラッチに対する読み取り操作である。
各指示ラッチは、初期化回路(initialization circuit)を備えており、この初期化回路は、指示ラッチの状態を事前設定(preset)する。
各指示ラッチは、ヒューズ読み取り操作、ヒューズラッチ予備充電操作、ヒューズ読み取り操作およびヒューズラッチ予備充電操作、の何れかを制御する。
ヒューズラッチにおける(corresponding)ヒューズはプログラム式(programmable)であり、各指示ラッチは、ヒューズラッチの評価に基づいてプログラム操作を制御する。
各ヒューズラッチは、2つの対応する指示ラッチと接続されており、各指示ラッチは、第1ヒューズラッチに接続されている予備充電制御信号と、第2ヒューズラッチに接続されている読み取り操作制御信号とを有している。
上記装置は、各指示ラッチとの初期化信号接続部を備えている。
上記装置は、各ヒューズと接続されている共通の電力供給部と、各指示ラッチ供給される刻時信号と、各指示ラッチの間に直列接続されている桁送り(shift)信号とをさらに有している。
指示ラッチは、刻時信号に応答して、初期化された指示ラッチの値を、送りレジスタを通じて(through)伝達する。
本発明の一実施形態によると、連続ヒューズラッチ装置が、ヒューズラッチのアレイ(array)と、ヒューズラッチのアレイに対する操作入力部を有する送りレジスタとを備え、各ヒューズラッチが、データ格納素子であり、送りレジスタが、ヒューズラッチの連続的な操作を制御する。
上記操作は、ヒューズラッチの読み取り操作である。上記操作は、ヒューズラッチの予備充電操作である。上記操作は、第1ヒューズラッチの予備充電操作および第2ヒューズラッチの読み取り操作である。
各ヒューズラッチ装置は、予備充電信号が供給され、電力供給部に接続されている第1トランジスタと、データ信号が供給され、第2トランジスタを備え、第1トランジスタに接続されているラッチと、データ信号をヒューズに供給する第3トランジスタとを備え、第1および第2トランジスタが、ラッチを予備充電し、読み取り信号とヒューズ電力増加信号とが、第3トランジスタとヒューズの読み取り操作とを制御する。この装置は、データ信号を電力供給部に供給する第4トランジスタをさらに備えている。この装置は、データ信号を供給する転送ゲートと第2ラッチとを備え、各転送ゲートは、刻時信号が供給され、第2ラッチのデータ桁送り出力部には、隣接する連続ヒューズラッチ装置が接続されている。
本発明の一実施形態によると、連続的なヒューズ操作の方法が提供される。この方法は、第1指示ラッチを第1電圧に初期化する工程と、複数の第2指示ラッチを第2電圧に初期化する工程と、複数の第2指示ラッチに接続されている複数のヒューズラッチを予備充電する工程とを含む。この方法は、第1指示ラッチの初期値を、複数の第2指示ラッチの各々通じて伝達する工程と、初期値の伝達に伴って各ヒューズラッチの操作を起動する(activating)工程とをさらに含む。
〔図面の簡単な説明〕
本発明のより詳細な好ましい実施形態について、添付の図を参照しながら以下に説明する。図1は、ヒューズラッチのアレイ図である。図2は、本発明の一実施形態に基づくヒューズラッチおよび指示ラッチのアレイの図である。図3は、本発明の一実施形態に基づく送りレジスタの実装を示す図である。図4は、本発明の一実施形態に基づく送りレジスタの実装を示す図である。図5は、本発明の一実施形態に基づく送りレジスタの実装を示す図である。図6は、本発明の一実施形態に基づく指示ラッチの回路図である。図7は、本発明の一実施形態に基づくヒューズラッチの回路図である。
本発明のより詳細な好ましい実施形態について、添付の図を参照しながら以下に説明する。図1は、ヒューズラッチのアレイ図である。図2は、本発明の一実施形態に基づくヒューズラッチおよび指示ラッチのアレイの図である。図3は、本発明の一実施形態に基づく送りレジスタの実装を示す図である。図4は、本発明の一実施形態に基づく送りレジスタの実装を示す図である。図5は、本発明の一実施形態に基づく送りレジスタの実装を示す図である。図6は、本発明の一実施形態に基づく指示ラッチの回路図である。図7は、本発明の一実施形態に基づくヒューズラッチの回路図である。
〔好ましい実施形態の詳細な説明〕
本発明の一実施形態に基づき、複数のヒューズラッチ200が共通の電力供給線208・209に接続されている、最上位レベル(top-level)のブロック図を図2に示す。電力供給接続部210・211は、内部抵抗212・213を有している。各ヒューズラッチ200は、予備充電操作を制御する入力信号201と、読み取り操作を制御する入力信号202とを別個に有している。これらの信号201・202は、全てのヒューズラッチの間で共用されているものではなく、他のグループのラッチ214によって生成されるものである。各ヒューズラッチ200に対して、第2ラッチ214が存在している。図2に示す構成では、ヒューズラッチが、複数のラッチ214の何れかから読み取り信号202を受信し、別のラッチ214から予備充電信号201を受信する構成となっている。これらのラッチ214は、共通刻時信号216と、共通初期化信号218とを共用している。さらに、それらは送りレジスタを形成するため、信号215によりまとめて接続されている。ラッチ214(以下、指示ラッチという)は、どのヒューズラッチを充電または読み取る必要があるかを指示する信号値を格納している。
本発明の一実施形態に基づき、複数のヒューズラッチ200が共通の電力供給線208・209に接続されている、最上位レベル(top-level)のブロック図を図2に示す。電力供給接続部210・211は、内部抵抗212・213を有している。各ヒューズラッチ200は、予備充電操作を制御する入力信号201と、読み取り操作を制御する入力信号202とを別個に有している。これらの信号201・202は、全てのヒューズラッチの間で共用されているものではなく、他のグループのラッチ214によって生成されるものである。各ヒューズラッチ200に対して、第2ラッチ214が存在している。図2に示す構成では、ヒューズラッチが、複数のラッチ214の何れかから読み取り信号202を受信し、別のラッチ214から予備充電信号201を受信する構成となっている。これらのラッチ214は、共通刻時信号216と、共通初期化信号218とを共用している。さらに、それらは送りレジスタを形成するため、信号215によりまとめて接続されている。ラッチ214(以下、指示ラッチという)は、どのヒューズラッチを充電または読み取る必要があるかを指示する信号値を格納している。
図2の操作モードを図3に示す。ここでは、一度に1つのヒューズに対する読み取りを行う。ラッチを初期化する前は(300)、ラッチの状態は不明である。初期化操作時において(310)、複数のヒューズラッチを高状態または低状態に一斉に予備充電する。ここでは、共通信号201が共用されているものとする。さらに、送りレジスタ302の第1ラッチ以外の指示ラッチをある状態に(ここでは「0」に)初期化し、送りレジスタ302の第1ラッチを反対の状態に(ここでは「1」に)初期化する。次に、指示ラッチの刻時信号216を操作する。この刻時信号216は、送りレジスタ303を通じて第1指示ラッチの初期値を伝達する。この初期値は、信号202を介して、ヒューズラッチの読み取り操作(例えば、304)を起動する。指示信号値を桁送りすることによって、一度に1つずつヒューズの読み取りが行われる。これにより、電力供給部から引き出される電流が最小となり、電力供給線全体の電圧低下によって引き起こされるヒューズラッチの読み取りミスを防止することができる。このように、半導体回路を確実に正しく機能させる確実なヒューズの読み取りが可能となる。
本発明の付加的な操作モードを図4に示す。ここでは、同時に複数のヒューズに対する読み取りを行う。初期化操作時(401)において、複数の指示ラッチを読み取り操作可能な値に事前設定する。これにより、複数の指示信号が送りレジスタを通じて伝達され、各指示信号がヒューズ読み取り操作を可能にする。全てのヒューズを読み取るために必要な刻時周期(clock cycles)(または桁送り操作)の数は、図3の操作モードと比べて少なくてすむ。例えば、1つの指示信号の代わりに2つの指示信号を用いることにより、ヒューズ読み取り時間が半分になる。初期化モード401は、並行して読み取られるヒューズの数がヒューズ素子、ヒューズラッチ、および電力供給線のパラメタと適合するように、柔軟なものとすることができる。
本発明の他の実施形態について、図5を参照ながら、読み取り操作と予備充電操作との制御に使用できる指示ラッチを示して説明する。ヒューズ読み取り操作には、前述のヒューズラッチ予備充電を適切に行っておく必要がある。送りレジスタを通過する指示信号は、ある1つのヒューズラッチに対する予備充電操作と、別の1つのヒューズラッチに対する読み取り操作とを起動する。これにより、予備充電操作時に引き出される電流が最小となる。なぜなら、他のヒューズラッチの読み取り操作とともに予備充電されるヒューズが、一度に1つのみとなるためである。その結果、不適切な予備充電に起因する読み取りミスを防止することができる。
本発明の一実施形態に係る指示ラッチの実装例を図6に示す。2つのラッチグループ201・202および伝達ゲート203・204を、刻時信号216とその反転値CLKnとの各々によって駆動してもよい。桁送り入力信号215を、FRSHIN(ヒューズ列桁送り入力;fuse row shift in)として示し、桁送り出力信号215を、FRSHOUT(ヒューズ列桁送り出力;fuse row shift out)として示す。DATA信号205は、予備充電信号または読み取り信号としてヒューズラッチへ供給される。トランジスタ206・207は、DATA信号における低状態に指示ラッチを初期化する。この初期化は、FPNTSET(ヒューズ指示セット;fuse pointer set)入力信号218を高状態にすることによって可能となる。
指示ラッチからのヒューズ読み取り信号202が、読み取りトランジスタ704およびFET719を制御する、ヒューズラッチを図7に示す。なお、読み取りトランジスタ704およびFET719は、電気ヒューズ705をプログラムする(例えば、ヒューズを飛ばす)ために用いることができる。ラッチ716は、トランジスタ707・708・709とインバータ710とを備えている。トランジスタ703・708は、ラッチ716を予備充電するために使用することができる。信号201は、例えば「0」を示すことにより予備充電操作を指示し、トランジスタ703をオンすることができる。その結果、DATA信号が電力供給部に供給される。同時に、トランジスタ708をオフしてもよい。その結果、ラッチ716のDATA信号は、予備充電が例えば正の電力供給であると判断する。トランジスタ704は、ラッチ716をヒューズ705と接続する。信号202とFPUN(ヒューズ電力増加nFET; fuse power up nFET)とが適切な状態(例えば、両信号が「1」)であれば、トランジスタ704をオンすることができ、ヒューズ読み取り操作が可能となる。
FFSHIN(ヒューズヒューズ桁送り入力;fuse fuse shift in)入力信号と、FFSHOUT(ヒューズヒューズ桁送り出力;fuse fuse shift out)出力信号と、試験モードであるTMEFBLOW(電気ヒューズ飛ばし試験モード;test mode e-fuse blow)において使用される信号とについても、図7に示す。TMEFBLOW信号は、ヒューズ705を飛ばすためのBLOW信号としてトランジスタ719へ印加してもよい。
さらに、ヒューズ読み取り操作時に、トランジスタ706がDATA信号を電力供給部(例えば正の電力供給部)に供給することが示されている。また、転送ゲート(transfer gate)711・712およびラッチ715を、図7に示すヒューズラッチを備える送りレジスタが形成されるように、FFSHINとFFSHOUTとの間に接続することが示されている。なお、連続ヒューズラッチ操作に用いる送りレジスタの実施形態について説明してきたが、当業者は、上記の記述を手がかりとして改良や変形を行うことができる。よって、開示した本発明の特定の実施形態において、添付の請求項によって規定されている本発明の範囲および精神から逸脱しない範囲内で変更してもよいことは理解できるであろう。特許法の要求により、本発明を詳細にかつ具体的に説明してきたが、権利を主張するとともに特許証による保護を希望する対象は、添付の請求項により規定される。
Claims (20)
- 複数のヒューズラッチと、
複数の指示ラッチを含む送りレジスタとを備え、
各ヒューズラッチが、データ格納素子とヒューズリンクとを備え、
各指示ラッチが、少なくとも1つのヒューズラッチと接続されており、
上記送りレジスタが、複数のヒューズラッチに対する連続的な操作を制御する連続ヒューズラッチ装置。 - 上記操作が、ヒューズラッチに対する読み取り操作である、請求項1に記載の連続ヒューズラッチ装置。
- 上記操作が、ヒューズラッチに対する予備充電操作である、請求項1に記載の連続ヒューズラッチ装置。
- 上記操作が、第1ヒューズラッチに対する予備充電操作および第2ヒューズラッチに対する読み取り操作である、請求項1に記載の連続ヒューズラッチ装置。
- 各指示ラッチが、初期化回路を備えている、請求項1に記載の連続ヒューズラッチ装置。
- 上記初期化回路が、指示ラッチの状態を事前設定する、請求項5に記載の連続ヒューズラッチ装置。
- 各指示ラッチが、ヒューズ読み取り操作、ヒューズラッチ予備充電操作、ヒューズ読み取り操作およびヒューズラッチ予備充電操作、の何れかを制御する、請求項1に記載の連続ヒューズラッチ装置。
- ヒューズラッチにおけるヒューズがプログラム式であり、
各指示ラッチが、ヒューズラッチに対する評価に基づいてプログラム操作を制御する、請求項1に記載の連続ヒューズラッチ装置。 - 各ヒューズラッチが、2つの対応する指示ラッチと接続されており、
各指示ラッチが、第1ヒューズラッチに供給される予備充電制御信号と、第2ヒューズラッチに供給される読み取り操作制御信号とを備えている、請求項1に記載の連続ヒューズラッチ装置。 - 各指示ラッチに対する初期化信号接続部をさらに備えている、請求項1に記載の連続ヒューズラッチ装置。
- 各ヒューズに接続されている共通電力供給部と、
各指示ラッチに供給される刻時信号と、
各指示ラッチに順次供給される桁送り信号とをさらに備える、請求項1に記載の連続ヒューズラッチ装置。 - 上記指示ラッチが、刻時信号に応答して、初期化された指示ラッチの値を、送りレジスタを通じて伝達する、請求項1に記載の連続ヒューズラッチ装置。
- ヒューズラッチのアレイと、
ヒューズラッチのアレイに対する複数の操作入力部を有する送りレジスタとを備え、
各ヒューズラッチがデータ格納素子であり、
上記送りレジスタが、複数のヒューズラッチに対する連続的な操作を制御する、連続ヒューズラッチ装置。 - 上記操作が、ヒューズラッチに対する読み取り操作である、請求項13に記載の連続ヒューズラッチ装置。
- 上記操作が、ヒューズラッチに対する予備充電操作である、請求項13に記載の連続ヒューズラッチ装置。
- 上記操作が、第1ヒューズラッチに対する予備充電操作および第2ヒューズラッチに対する読み取り操作である、請求項13に記載の連続ヒューズラッチ装置。
- 各ヒューズラッチ装置が、
予備充電信号を電力供給部に供給する第1トランジスタと、
データ信号が供給され、第2トランジスタを備え、第1トランジスタに接続されているラッチと、
データ信号をヒューズに供給する第3トランジスタとを備え、
第1および第2トランジスタが、ラッチを予備充電し、
読み取り信号およびヒューズ電力増加信号が、第3トランジスタとヒューズの読み取り操作とを制御する、請求項13に記載の連続ヒューズラッチ装置。 - 上記データ信号を電力供給部に供給する第4トランジスタをさらに備えている、請求項17に記載の装置。
- データ信号が供給される複数の転送ゲートと、
第2ラッチとをさらに備え、
各転送ゲートに刻時信号が供給され、
隣接する連続ヒューズラッチ装置が、第2ラッチのデータ桁送り出力部に接続されている、請求項17に記載の連続ヒューズラッチ装置。 - 第1指示ラッチを第1電圧に初期化する工程と、
複数の第2指示ラッチを第2電圧に初期化する工程と、
複数の第2指示ラッチに接続されている複数のヒューズラッチを予備充電する工程と、
第1指示ラッチの初期値を、複数の第2指示ラッチの各々を通じて伝達する工程と、
上記初期値の伝達に伴って、各ヒューズラッチに対する操作を起動する工程とを含む連続的なヒューズ操作の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/187,868 US6798272B2 (en) | 2002-07-02 | 2002-07-02 | Shift register for sequential fuse latch operation |
PCT/EP2003/006557 WO2004006267A1 (en) | 2002-07-02 | 2003-06-21 | Shift register for sequential fuse latch operation |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005529571A true JP2005529571A (ja) | 2005-09-29 |
Family
ID=29999413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004518551A Abandoned JP2005529571A (ja) | 2002-07-02 | 2003-06-21 | 連続ヒューズラッチ操作に用いる送りレジスタ |
Country Status (7)
Country | Link |
---|---|
US (1) | US6798272B2 (ja) |
EP (1) | EP1518248B1 (ja) |
JP (1) | JP2005529571A (ja) |
CN (1) | CN1666297A (ja) |
DE (1) | DE60302361T2 (ja) |
TW (1) | TWI245291B (ja) |
WO (1) | WO2004006267A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7071729B2 (en) * | 2002-11-18 | 2006-07-04 | Infineon Technologies Ag | Dual-purpose shift register |
JP4158922B2 (ja) * | 2004-12-20 | 2008-10-01 | インターナショナル・ビジネス・マシーンズ・コーポレーション | マイクロコンピュータ |
JP4614775B2 (ja) * | 2005-01-14 | 2011-01-19 | パナソニック株式会社 | 電気ヒューズ回路 |
JP2007048394A (ja) * | 2005-08-11 | 2007-02-22 | Matsushita Electric Ind Co Ltd | 電気ヒューズモジュールを備えた半導体記憶装置 |
KR100660899B1 (ko) * | 2005-12-15 | 2006-12-26 | 삼성전자주식회사 | 누설 전류 패스를 제거할 수 있는 퓨즈 회로 |
DE102006019075B4 (de) * | 2006-04-25 | 2008-01-31 | Infineon Technologies Ag | Integrierte Schaltung zur Speicherung eines Datums |
US7821041B2 (en) * | 2007-05-15 | 2010-10-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electrical fuse circuit for security applications |
US7567115B2 (en) * | 2007-11-01 | 2009-07-28 | Elite Semiconductor Memory Technology Inc. | Fuse-fetching circuit and method for using the same |
KR100930411B1 (ko) * | 2008-04-10 | 2009-12-08 | 주식회사 하이닉스반도체 | 퓨즈 정보 제어 장치, 이를 이용한 반도체 집적회로 및그의 퓨즈 정보 제어 방법 |
US8864027B2 (en) * | 2011-08-10 | 2014-10-21 | University of Pittsburgh—of the Commonwealth System of Higher Education | Low-power pulse width encoding scheme and counter-less shift register that may be employed therewith |
KR102044827B1 (ko) | 2012-10-17 | 2019-11-15 | 삼성전자주식회사 | 데이터 로딩 회로 및 이를 포함하는 반도체 메모리 장치 |
US9548135B2 (en) * | 2013-03-11 | 2017-01-17 | Macronix International Co., Ltd. | Method and apparatus for determining status element total with sequentially coupled counting status circuits |
KR20160006482A (ko) * | 2014-07-09 | 2016-01-19 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9666307B1 (en) | 2016-09-14 | 2017-05-30 | Micron Technology, Inc. | Apparatuses and methods for flexible fuse transmission |
US10443531B2 (en) | 2017-08-18 | 2019-10-15 | Micron Technology, Inc. | Apparatuses and methods for storing redundancy repair information for memories |
US10381103B2 (en) * | 2017-08-18 | 2019-08-13 | Micron Technology, Inc. | Apparatuses and methods for latching redundancy repair addresses to avoid address bits overwritten at a repair block |
CN113436660B (zh) * | 2020-03-23 | 2022-05-24 | 长鑫存储技术有限公司 | 锁存电路 |
TWI773638B (zh) * | 2022-04-19 | 2022-08-01 | 華邦電子股份有限公司 | 保險絲區塊單元、保險絲區塊系統,以及記憶體裝置 |
CN114927156B (zh) * | 2022-07-21 | 2022-11-11 | 浙江力积存储科技有限公司 | 一种包含冗余存储单元的移位寄存方法及移位寄存结构 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5038368A (en) * | 1990-02-02 | 1991-08-06 | David Sarnoff Research Center, Inc. | Redundancy control circuit employed with various digital logic systems including shift registers |
US5749871A (en) * | 1993-08-23 | 1998-05-12 | Refractec Inc. | Method and apparatus for modifications of visual acuity by thermal means |
US5402390A (en) * | 1993-10-04 | 1995-03-28 | Texas Instruments Inc. | Fuse selectable timing signals for internal signal generators |
US5668818A (en) * | 1996-08-06 | 1997-09-16 | Hewlett-Packard Co. | System and method for scan control of a programmable fuse circuit in an integrated circuit |
US5859801A (en) * | 1997-03-28 | 1999-01-12 | Siemens Aktiengesellschaft | Flexible fuse placement in redundant semiconductor memory |
DE19823687A1 (de) * | 1998-05-27 | 1999-12-09 | Siemens Ag | Fuselatch-Schaltung |
JP3799197B2 (ja) * | 1999-08-26 | 2006-07-19 | 株式会社東芝 | 半導体記憶装置 |
US6426911B1 (en) * | 2000-10-19 | 2002-07-30 | Infineon Technologies Ag | Area efficient method for programming electrical fuses |
-
2002
- 2002-07-02 US US10/187,868 patent/US6798272B2/en not_active Expired - Fee Related
-
2003
- 2003-06-18 TW TW092116596A patent/TWI245291B/zh not_active IP Right Cessation
- 2003-06-21 DE DE60302361T patent/DE60302361T2/de not_active Expired - Fee Related
- 2003-06-21 CN CN038152576A patent/CN1666297A/zh active Pending
- 2003-06-21 EP EP03762500A patent/EP1518248B1/en not_active Expired - Fee Related
- 2003-06-21 WO PCT/EP2003/006557 patent/WO2004006267A1/en active IP Right Grant
- 2003-06-21 JP JP2004518551A patent/JP2005529571A/ja not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
DE60302361D1 (de) | 2005-12-22 |
TWI245291B (en) | 2005-12-11 |
US20040004510A1 (en) | 2004-01-08 |
WO2004006267A1 (en) | 2004-01-15 |
DE60302361T2 (de) | 2006-08-03 |
CN1666297A (zh) | 2005-09-07 |
EP1518248B1 (en) | 2005-11-16 |
US6798272B2 (en) | 2004-09-28 |
TW200401300A (en) | 2004-01-16 |
EP1518248A1 (en) | 2005-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005529571A (ja) | 連続ヒューズラッチ操作に用いる送りレジスタ | |
JP3970406B2 (ja) | Cmos sram装置 | |
US6967881B2 (en) | Semiconductor integrated circuit and method of manufacturing of semiconductor integrated circuit | |
US6281739B1 (en) | Fuse circuit and redundant decoder | |
JP4903847B2 (ja) | プログラマブル遅延制御機能を有する集積回路 | |
US6501692B1 (en) | Circuit and method for stress testing a static random access memory (SRAM) device | |
KR100433022B1 (ko) | 반도체 집적 회로 장치 | |
US7313038B2 (en) | Nonvolatile memory including a verify circuit | |
US7450450B2 (en) | Circuitry for a programmable element | |
KR100426909B1 (ko) | 반도체 장치 | |
US4458163A (en) | Programmable architecture logic | |
US4987560A (en) | Semiconductor memory device | |
US6490223B1 (en) | Integrated circuit capable of being burn-in tested using an alternating current stress and a testing method using the same | |
KR100361658B1 (ko) | 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법 | |
JPH0917976A (ja) | 半導体メモリ装置 | |
US6628561B2 (en) | Small anti-fuse circuit to facilitate parallel fuse blowing | |
US20100244882A1 (en) | Burn-In Test Method and System | |
US6225836B1 (en) | Semiconductor integrated circuit device capable of altering an operating mode by an electrical input applied from outside product package | |
US6654300B2 (en) | Semiconductor memory device having internal circuit screening function | |
KR100849121B1 (ko) | 전기 아이디 회로 및 방법 | |
US20060152991A1 (en) | Non-volatile memory storage of fuse information | |
US6493414B1 (en) | Die information logic and protocol | |
US6553520B1 (en) | Integrated circuit devices with mode-selective external signal routing capabilities and methods of operation therefor | |
EP0419117B1 (en) | Wafer-scale semiconductor device having fail-safe circuit | |
JP3557773B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20071207 |