JP2005527112A - 基体上へのパターン層作製方法 - Google Patents

基体上へのパターン層作製方法 Download PDF

Info

Publication number
JP2005527112A
JP2005527112A JP2003585167A JP2003585167A JP2005527112A JP 2005527112 A JP2005527112 A JP 2005527112A JP 2003585167 A JP2003585167 A JP 2003585167A JP 2003585167 A JP2003585167 A JP 2003585167A JP 2005527112 A JP2005527112 A JP 2005527112A
Authority
JP
Japan
Prior art keywords
coating
layer
substrate
coated
vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003585167A
Other languages
English (en)
Inventor
ライプ，ユルゲン
ビーク，フロリアン
ムント，ディートリッヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10222964A external-priority patent/DE10222964B4/de
Priority claimed from DE10222958A external-priority patent/DE10222958B4/de
Application filed by Schott AG filed Critical Schott AG
Publication of JP2005527112A publication Critical patent/JP2005527112A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B19/00—Other methods of shaping glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C14/00—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
    • C03C14/006—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of microcrystallites, e.g. of optically or electrically active material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/02—Surface treatment of glass, not in the form of fibres or filaments, by coating with glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C4/00—Compositions for glass with special properties
    • C03C4/12—Compositions for glass with special properties for luminescent glass; for fluorescent glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/031—Anodic bondings
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00—Nature of the non-vitreous component
    • C03C2214/16—Microcrystallites, e.g. of optically or electrically active material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/20—Materials for coating a single layer on glass
    • C03C2217/21—Oxides
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/70—Properties of coatings
    • C03C2217/77—Coatings having a rough surface
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/15—Deposition methods from the vapour phase
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C03C2218/33—Partly or completely removing a coating by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/355—Temporary coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Metallurgy (AREA)
  • Optics & Photonics (AREA)
  • Surface Treatment Of Glass (AREA)
  • Physical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Optical Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本発明は、被覆すべき少なくとも１つの表面２を有する基体１のパターンコーティング方法を提供するものであり、本方法は、精確なパターンの迅速で安価な製造に適している。このために、本方法は、
少なくとも１つの表面２上に少なくとも１つのネガ型パターンの第一の被膜３、３１、３２を形成する工程、
ガラス質構造を有する材料を含む少なくとも第二の層７、７１、７２、７３を、第一の被膜３、３１、３２が設けられた表面２上に堆積する工程、および
第一の被膜３、３１、３２を少なくとも部分的に除去する工程を含む。

Description

本発明は、基体上にパターン層を作製する方法、特に基体の表面にガラス質構造を有するパターン層を作製する方法に関する。
特に集積半導体部品、光電子部品または他のセンサーもしくはエミッタ部品を製造するために、パターン化した（以下、単に「パターン」ともいう）パッシベーション層を製造することが必要であり、あるいは有利である場合がある。例えば、パッケージングされた部分との電気的接触を可能にするために、封止部に数箇所の開口を設けることが必要になる場合がある。ガラスは、とりわけその優れたパッシベーション特性のために、広範な用途に関してその使用が考慮されかつ使用される。一例として、空気中の気体分子に対する透過性は、例えば半導体部品のパッケージングや封止に使用される他の材料であるプラスチックの浸透性に比べ数桁小さく、したがって、とりわけガラスに代表されるガラス質構造材料は、部品の耐用寿命に好ましい効果を有することがある。さらに、ガラスはまた、水、水蒸気に対する優れた保護作用、および特に酸および塩基などの侵食性物質に対する優れた保護作用も提供する。
しかし、ガラス層の精密な加工はいくつかの問題を呈する。例えばＦＯＴＵＲＡＮなどの光パターニング可能なガラスの使用が知られている。しかし、この種のガラスは非常に高価である。また、ガラスはウエット化学エッチングあるいはドライ化学エッチングすることが可能である。しかしながら、特にガラスの場合には、小さいエッチング速度しか達成できず、したがって、この種の方法は低速で、結果として大量生産に使用するにはコストが高過ぎる。さらに、その後に続くエッチングにより封止された部品が損傷しあるいは破壊されることもある。ガラス上に精密パターンをレーザ加工によって形成することもできるが、この技術は、大量生産には低速過ぎかつコストが高くなり過ぎる。さらに既知の様々な機械的処理プロセスが存在するが、これらは、一般に、他の方法で達成することができる精度のレベルすら達成することができない。
ドイツ特許出願第２０２０５８３０．１号明細書 ドイツ特許出願第１０２２２９６４．３号明細書 ドイツ特許出願第１０２２２６０９．１号明細書 ドイツ特許出願第１０２２２９５８．９号明細書 ドイツ特許出願第１０２５２７８７．３号明細書 ドイツ特許出願第１０３０１５５９．０号明細書
したがって、本発明は、精確に位置決めされた構造を形成することを可能にし、迅速かつ安価に実施することができる、ガラスまたはガラス質構造を有する材料を含む被膜の正確なパターニングを提供することを目的とする。
非常に驚くべきことに、この目的は、本願独立形式請求項に記載される方法および被覆基体によって達成される。その有利な改善は、対応する従属形式請求項の主題を形成する。
この目的のために、被覆されるべき少なくとも１つの表面を有する基体のパターンコーティングのための本発明による方法は、
少なくとも１つの表面上に少なくとも１つのネガ型パターンの第一の被膜を設ける工程と、
該第一の被膜が設けられた該表面上に、ガラス質構造を有する材料を含む第二の層を堆積する工程と、
該第一の被膜を少なくとも部分的に除去する工程とを含む。
したがって、本発明方法は、パターンを有する第一の被膜の形態で、作製すべき構造のネガ型を与えることに基づく。次いで、ポジ型の層を、第一のパターン層で被覆された基体の表面上に、ガラス質構造を有する材料を含む第二の層の堆積によって第二の層として形成する。次に、後続の工程において、第一の被膜を少なくとも部分的に除去し、第二の層によって形成されるポジ型構造を残す。本発明方法の説明において、ポジ型構造およびネガ型構造の各用語は、一般に、互いに少なくとも部分的に相補的である構造を意味する。これらの用語は、また特に、少なくとも１つの第二の被膜が凸構造および凹構造の双方を有することができることを意味する。ガラス質構造を有する材料を含む第二の層は特に好ましくはガラスを含み、特に蒸着被覆ガラスを含む。
ガラス質構造を有する層は非常に優れたバリヤー作用を有することが知られている。本説明中において、ガラス質構造を有する材料は、このガラス質構造を有する材料を構成する元素および／または物質の短距離秩序を有さず、同時にかかる物質および／または元素の長距離秩序を有する材料を意味するものとして理解される。非ガラス質層、すなわち実質的な微結晶層、多結晶層または結晶層と比較して、本発明方法により付与される層は、とりわけ非晶質構造のために、粒界が実質的に存在しないという事実によって区別される。ガラス質構造を有する材料を含む層の組成は、好適には基体表面の材料に適合するように選択することができる。
部品および他の基体の封止に関する蒸着被覆ガラスのバリヤー特性に関して、以下の特許出願も参照される。すなわち、本出願人の名義である、２００２年４月１５日出願のドイツ特許出願第２０２０５８３０．１号、２００２年５月２３日出願のドイツ特許出願第１０２２２９６４．３号、２００２年５月２３日出願のドイツ特許出願第１０２２２６０９．１号、２００２年５月２３日出願のドイツ特許出願第１０２２２９５８．９号、２００２年１１月１３日出願のドイツ特許出願第１０２５２７８７．３号、および２００３年１月１６日出願のドイツ特許出願第１０３０１５５９．０号であり、その開示内容は、参照として本明細書に明白に組み込まれる。
蒸着被覆ガラス層のバリヤー特性に関しては、測定結果によれば８μｍ〜１８μｍの範囲内の層さの蒸着被覆ガラス層では、１０−７ｍｂａｒ１ｓ−１より少ない、あるいは１０−８ｍｂａｒ１ｓ−１より少ないヘリウム漏出速度が信頼性良く達成されることが示された。８μｍ〜１８μｍの層厚さを有する層に関して、測定結果は０と２×１０−９ｍｂａｒ１ｓ−１との間のヘリウム漏出速度すら与えているが、これらの上限値は、行った試験の測定精度に既に実質的に影響されている。
本方法のために使用される基体は、例えば、部品自体、または後で部品に接合される基体のいずれかであることができる。
基体の表面上にネガ型パターンの第一の被膜を形成する工程は、特に有利には、コーティングすべき少なくとも１つの表面のある領域を覆わない工程を含むことができる。このようにして、ガラス質構造を有する材料を含む第二の層は、堆積中に、コーティングすべき部品の表面と直接接触し、緊密な直接接合が、表面と層との間に形成される。
基体がまだウェハーアセンブリの一部である間に本方法が実施され、基体は、ウェハーまたはウェハーの一部であることが好ましい。基体がまだウェハーアセンブリの一部である間に本方法を実施することは、この種の被覆された基体を特に低価格で作ることを可能にする。特に、本発明による方法は、パッケージ構成部品がまだウェハーアセンブリに接合されている間に、このようにパッケージ構成部品に使用されることもでき、または「ウェハーレベルパッケージング」手順の一部であることができる。この場合、構成部品は、基体のダイまたはウェハーのダイとして存在することができる。また、基体が、ウェハーアセンブリの一部としてダイを有するウェハーと組み合わされることが可能である。
様々な方法が、ガラス質構造を有する材料を含む第二の層の堆積に適している。本発明の好ましい改善によれば、ガラス質構造を有する材料を含む第二の層を堆積する工程は、蒸着被覆によって層を堆積する工程を含む。
本説明において、特に電子ビーム蒸着によって材料を蒸着することが望ましい。電子ビーム蒸着の利点の１つは、電子ビームによって伝達されるパワーは、ビームを集束することによって比較的小さい領域に集中させることができることである。結果として、蒸着装置のターゲット上で局所的に高温度に到達することができ、高いフローレートを比較的低いパワーで達成することができる。これは、また同時に、基体が露出される熱放射の吸収によって熱負荷を低減する。
ガラス質構造を有する材料を含む層の蒸着被覆工程は、蒸着被覆材料が基体上に堆積されるときに、単一の源からガラス質構造を有する材料を形成する、蒸着被覆材料の蒸着工程を有利に含むこともできる。材料が単一の源から堆積される事実は、層の高い再現性を達成することを可能にする。複数の源間のパワー変動により引き起こされる層の化学量論における変動は、このようにして避けられることができる。
層は、共蒸着によって少なくとも２つの源から堆積させることもできる。これは、例えば、表面に対して垂直な方向に層組成を変化させることを可能にするため有利である。このように、例えば屈折率、あるいは温度係数などの材料特性は、表面に対して垂直な方向に変化させることができる。層の組成における変化は、勿論、単一の蒸着被覆源のみを有する場合であっても、例えば加熱パワーを変更することによって他の堆積方法で達成することもできる。したがって、ガラス質構造を有する材料を含む第二の層の蒸着工程は、一般に有利には、堆積中に堆積材料の組成を変更する工程、または表面に対して垂直な方向に変化する組成を有する層を堆積する工程を含むことができる。
蒸着被覆による層の堆積は、有利にはまた、プラズマイオン強化蒸着被覆工程を含むことができる。この場合、コーティングすべき基体上にさらにイオンビームが向けられる。イオンビームは、プラズマ源によって、例えば適切な気体をイオン化することによって生成することができる。プラズマは、さらに層を高密度化し、かつ基体表面にゆるく付着した粒子を除去する。このことは、特に高密度で欠陥の無い堆積層の形成につながる。
ガラス質構造を有する層でコーティングするために、蒸着被覆に加えて、他の方法を便宜的に使用することもできる。一例として、ガラス質構造を有する層を堆積する工程は、ガラス質構造を有する層をスパッタリングする工程を含むことができる。スパッタリングすることによって、とりわけ、高温においてのみ溶融し、したがって蒸着には適していない材料を含むガラス質構造を有する層を形成することが可能である。
さらに、ガラス質構造を有する層を堆積する工程は、有利には、化学気層成長（ＣＶＤ）によってガラス質構造を有する層を堆積する工程を含むことができる。例えば、かかる方法によれば、低過ぎる蒸着圧力、または蒸着するためには高過ぎる溶融点を有する材料を用いて堆積することも可能である。ＣＶＤ、特にプラズマ誘起化学気相成長（ＰＩＣＶＤ）においては、堆積された材料の合成は表面上においてのみ起こるので、例えばこのように蒸着被覆やスパッタリングによっては形成が困難な層を形成することが可能である。一例として、これらは、蒸発中またはターゲットからのスパッタリング中に破壊されるおそれのある高分子量を有する分子を含む物質であり得る。
本発明方法の特別の利点は、堆積によるガラス質構造を有する層の付与、例えばこの種の層の溶融堆積と比べて、一般に基体の非常に低い加熱しか必要としないことである。これは、蒸着被覆による堆積およびスパッタリングによる堆積にも当てはまる。加熱は、例えばパルスプラズマ励起またはＰＩＣＶＤの場合に、ＣＶＤと同様に低いレベルに保つことができる。したがって、堆積後の温度応力も小さくて済む。したがって、このように、一例として、層の熱膨張率とは非常に異なる熱膨張率を有する基体に、ガラス質構造を有する層を直接接合することも可能になる。
少なくとも二元材料系を含むガラス質構造を有する層は、構成部品のパターン被膜を形成することに特に適している。このタイプの層は、一般に、特に低い浸透性レートによって区別される。なぜなら、これらの層は、石英ガラスとは異なり、例えば結晶領域を形成する傾向をほとんど有さないからである。例えば、この種の少なくとも二元の材料系は、少なくとも２つの金属酸化物、または二酸化珪素および１つ以上の金属酸化物からなることができる。
さらに、本方法の有利な構成において、ガラス質構造を有する層の堆積は、有機材料の共堆積の工程を含むこともできる。共堆積、すなわち例えばガラス質構造を有する層を形成する層材料と有機材料との同時堆積は、例えば残留気体雰囲気から共蒸着または堆積によって行われることができる。この場合、有機材料の分子はガラス質構造を有する層に導入される。有機材料は、多くの点で層特性に確実な影響を与えることがある。これに関して説明できる例は、特に疎水性材料またがゲッタ材料の添加による、機械的負荷に関する層のより高い可撓性、光学および機械特性の整合、例えば有機含有量の変化した勾配層として堆積された層の結果としての層結合の改良、パッケージング密度および層微細構造における変化、および層の化学特性の影響である。
ネガ型パターンの第一の被膜を形成する工程は、有利には、レジストをコーティングする工程、特に第一の被膜のスピンコーティングおよび／またはスプレーコーティングおよび／または電着によるレジストコーティング工程を含むことができる。これらの技術は、とりわけ均一な厚さを有する被膜を形成することを可能にする。さらに、特定のパターンを形成するために、レジストをコーティングする工程は、複数の工程で実施することもできる。
ネガ型パターンの第一の被膜を形成する工程は、同様に、特に部品上の膜の後続の光パターニングのために、フォトレジストの膜を貼る工程を含むこともできる。一例として、フィルムの貼付けは、長い乾燥時間を必要とせず、したがって迅速なさらなる処理が可能である。
本発明方法は、特に有利には、第一の被膜のパターン印刷を行う工程を含むネガ型パターンの第一の被膜の形成工程によって改良することもできる。印刷技術は、同時に、構造化されたレジスト被膜を形成するための良好なレベルの精度に組み合わされた特に低価格で用いることができる。一例として、被膜は、スクリーン印刷またはインクジェット印刷によって作ることができる。もちろん、この種の印刷技術は、他の方法と組み合わせることもできる。第一の被膜は、さらにエンボス加工によってパターニングすることもできる。パターンレジスト被膜と同様の構造のエンボス加工は、被膜をパターニングする迅速でかつ低価格な方法を構成する。
ネガ型パターンの第一の被膜を形成する工程は、第一の被膜をリソグラフィーでパターニングする工程を含むこともできる。リソグラフィーパターニングは、例えば半導体製造において多く用いられる。このパターニング技術は、広く用いられており、したがって十分に開発されており、その結果、高いレベルの精度が、同時に高いスループットと組み合わされた構造に関して達成されることができる。この方法は、とりわけスクリーン印刷と組み合わせることもできる。このように、例えばウェハー上の構成部品の外形などの比較的粗い構造が、フォトレジスト上の印刷によってパターニングされることを可能にし、その後に微細な構造が、リソグラフィーによって作られることを可能にする。本発明方法のこの改良は、ガラスパターニングの利点にリソグラフィーの利点を組み合わせる。
さらに、リソグラフィーパターニングは、リソグラフィーでグレースケールパターニングする工程を含むこともできる。第一の被膜において、表面に垂直な方向に対して傾斜した側壁を有する構造を、グレースケールパターニングによって作ることができる。したがって、第二の層はオーバハングした側壁を有する構造を有することになる。
一般的に、特にフォトレジストなどの光パターニング可能な材料は、第一のパターン被膜のために使用することができる。なぜなら、非常に微細でかつ精確に位置決めされた構造を層の露光および現像によって作ることができるからである。
被覆材料に応じ、様々な方法が第一の被膜の少なくとも部分的な除去のためにも適している。一例として、被膜は、適切な溶剤で溶解することができる。
第一の被膜の除去を、湿式の化学的手段および／または乾式の化学的手段によって、特に第一の被膜を酸化プラズマ中で焼却することによって行うことも可能である。一般的に、第一の被膜の材料をエッチングまたは焼却する等の化学反応は、例えば、本発明方法を使用して作ることができるトレンチまたはチャネル内の部品の表面上の比較的アクセスが難しい領域においても被膜を除去するために有利であり得る。
ポジ型パターンの第二の被膜を形成するために、第一の被膜を少なくとも部分的に除去する工程は、少なくとも第二の層のある領域をリフトオフする工程を有利に含むことができる。この場合、第一の被膜を覆う第二の層の領域は、リフトオフされ、したがって第一の被膜を除去する間に除去される。本方法のこの変形は、特に第二の層が第一の被膜を完全に覆っていない場合には好都合である。
第一の被膜が、第二の層によって完全には覆われていない場合でも使用することができる方法の好ましい変形は、追加の工程として、第一の被膜を少なくとも部分的に覆わない工程を含み、この第一の層はもはや第二の層によって密閉状態に覆われない。これは、第一の被膜上の外部からの破壊的な化学作用を可能にする。
第一の被膜の後続工程での除去のためのアクセスを形成するために、第一の被膜を少なくとも部分的に覆わない工程が、被覆された表面を平坦化する工程を含んでいると有利である。この場合、部品の被覆表面は、ガラス質構造を有する層が、第一のパターン被覆の構造が配置されている位置において除去されるまで平坦化される。
ガラス質構造を有する層の部分的な研磨、または第一の被膜を少なくとも部分的に覆わないことは、機械的な研磨、特に研削および／またはラッピングおよび／またはポリッシングによって行うことが好都合である。
本方法は、さらにポジ型パターンの第二の層を後処理する工程を含むこともできる。例えば、かかる後処理は構造の縁部に丸みを与えるために使用することができる。本発明において適切な後処理工程は、特に湿式化学的処理および／または乾式化学的処理および／または熱リフロー処理である。構造は、例えば、構造の光学的または電気的特性を変化させるためにドーピングによって後処理されることもある。
本発明方法において、少なくとも１つの表面上にネガ型パターンの第一の被膜を形成する工程、および第一の被膜を備える表面上にガラス質構造を有する少なくとも１つのさらなる層を堆積する工程は、特に有利には、繰り返し実行されることもある。このように、とりわけ、ガラス質構造を有する多層のパターン層を施すこともできる。第一の層を除去する工程は、この場合には、第一の被膜を少なくとも部分的に覆わない後で各場合に行うことができる。しかしながら、この工程を、毎回実行せず、むしろガラス質構造を有する最後の層が適用された後にだけに実行することも可能である。このように、第一の被膜は、各場合において、以降のコーティングのための基体として使用されることもできる。これは、例えばブリッジまたはチューブなどの支持されていない領域を有するガラス質構造を有する層を、基体上に形成することを可能にする。
基部は、構成部品を覆うために自体が使用されることができる。この場合、方法は有利には、さらなる基体、特に半導体構成部品および／または光電子構成部品および／またはマイクロ電子機械構成部品に、基体を結合する工程も含むことができる。
本発明方法は、ガラス質構造を有するパターン層における、位相格子および／または少なくとも１つの光学部品および／または少なくとも１つのチャネルおよび／または少なくとも１つの導波路を規定するために使用することができる。さらに、層の構造は、少なくとも部分的に充填することもできる。特に、構造は、導電性材料および／または透明材料で充填することができる。導電性材料で充填することは、基体の表面に垂直な方向、および基体の表面に平行な方向の双方に電気的接続を形成することを可能にする。さらに、透明材料で充填することは、導波路または例えば位相格子など他の光学部品を規定することを可能にする。
さらに、本方法が、基体の表面および／またはガラス質構造を有する層に、少なくとも１つの導電性領域、特に相互接続部を設ける工程、「プレーティング」としても知られる工程をも含む場合には、電気的接続を有利に設けることができる。これは、例えば、表面の所定の領域上へ金属材料を蒸着被覆することによって達成することができる。
さらに、コンデンサ、抵抗器、またはインダクタンスなどの受動部品を、構造を充填するまたは導電性領域を付与することによって基体上に作ることができる。
特に、多層被覆の場合には、これらの方法工程の組み合わせは、コンタクトの再分配、ルーティング、電気リワイヤリング、または個々の層または基体を通る電気接続のスルーコンタクトを含む多層回路板を形成することを可能にする。絶縁材料などのガラスを有する多層回路板は、とりわけその優れた無線周波数特性を考慮すると特に関心がある。例えば、この種の回路板は低電気損失係数によって区別される。さらに、これらの回路板は、高い寸法安定性を有する。
本方法の改変によれば、基体は、被覆されかつ特に実質的に対向する側にある少なくとも２つの表面を有しており、この場合、少なくとも１つの表面上に少なくとも１つのネガ型パターンの第一の被膜を形成する工程、第一の被膜を設けた表面上にガラス質構造の材料を有する少なくとも１つの第二の層を堆積する工程、および第一の被膜を少なくとも部分的に除去する工程をそれぞれの表面上で実施することができる。このように、２つの側面上でパターン被膜を基体に提供することを可能にする。一例として、基体の対向する各側に例えば格子などの光学部品を形成することをこのように可能にする。
さらに、パターン化被膜が設けられた基体のさらなる処理のために、本方法がさらに第二の層に接合層を付与する工程を含む場合には有利であることがある。例えば、この種の接合層は、後続のメタライゼーションおよび／または接着層のためのシード層を含むことができる。基体は、次に、接合層によって被覆された側の基部に接合することができる。この種のシード層は、パターン形状にメタライゼーションされる領域を形成するためにも使用することができる。
本発明によって付与され、かつ第二の層の堆積後に再び少なくとも部分的に除去される第一の被膜は、第二の層のパターニングのためのマスクとして機能する。したがって、被覆すべき表面上で、基体上にパターンを有する蒸着被覆ガラス層が堆積されることを可能にし、基体がマスクを通して蒸着被覆ガラスで被覆される方法のさらなる実施形態を提供することも、本発明の範囲内にある。この場合、マスクは、被覆される表面と源との間に配され、付与されるガラス層上に意図した構造に合致する開口部または切欠を有する。
良好に規定された構造を得るために、マスクを、被覆すべき表面に可能な限り近接して配することが有利である。このために、本方法の改変によれば、マスクは被覆すべき基体の表面に接触させる。
マスクは、例えば、マスクと基体とを密接させるために基体に接合することもできる。本発明方法のさらに別の改変によれば、マスクは基体に接着接合される。マスクは、次いで被覆後に除去することができる。
本方法においては、一例として、個々の層を異なったパターンのマスクによって作ることもでき、個々の層が異なる構造を有する場合には、多層被膜を得るために繰り返すこともできる。
特に本発明方法を使用して作ることができる被覆基体を製造することもまた本発明の範囲にある。したがって、この種の、少なくとも一方の側を被覆された基体は、ガラス質構造を有する材料を含むパターン被覆を有する。本発明方法によれば、被膜は、該少なくとも一方の側のネガ型パターンの第一の被膜上に堆積させることができ、かつ該ネガ型パターンの被覆は、少なくとも部分的に除去することができる。ガラス質構造を有する適切な材料の一例は蒸着被覆ガラスであるが、例えばスパッタリングまたはＣＶＤによって堆積される他のガラスを使用することも可能である。
基体は、少なくとも１つの電子回路構成、特に集積電子回路構成および／または光電子回路構成および／または少なくとも１つのマイクロ電子機械構成部品を含むことができる。基体は、また、集積電子回路構成および／または光電子回路構成および／または少なくとも１つのマイクロ電子機械構成部品を含む部品に接合することができる。パターン被膜は、この場合、切欠、またはこれらの部品のための完全または部分的なカバーを構成することができる。
基体のパターン被膜は意図した用途に応じて異なる機能構造を有することができる。一例として、被膜は少なくとも１つのチャネルまたはトレンチを含むことができる。例えば、チャネルは光ファイバを受けるために使用することができる。チャネルは導電材料で充填することもでき、電気的コンタクトを形成することが可能である。この場合、チャネルは、基体の被覆された表面に平行に、かつ基体の被覆された表面に垂直に延びることができる。
特別な光学用途のためには、基体が少なくとも１つの導波路を含むことが特に有利である。さらに、互いに結合した少なくとも２つの導波路をパターン被膜によって規定することができる。例えば、集積光学マルチプレクサまたはデマルチプレクサとして、この種の被覆基体に関して多数の可能な用途が存在する。一般的に、複数の導波路の結合は光学リワイヤリングのために使用することもできる。
さらに、少なくとも１つのキャビティをコーティングによって規定することができる。キャビティは、とりわけ、例えばマイクロ電子および／またはマイクロ電子機械部品等の部品、または例えば流体を受けるために使用することができる。キャビティに加え、被膜中に１つ以上の切欠を存在させることも可能である。切欠とともに、被膜は、例えばさらなる基体または光学部品のためのスペーサとして使用することができる。
さらに、様々な電気または電子部品を接続するために、パターン被膜に相互接続部を存在させることができる。相互接続部は、例えば、パターン被膜におけるチャネルまたはトレンチを充填することによって、または、例えば蒸着被覆によって金属層を付与することによって作ることができる。同様の方法で、コンデンサ、抵抗、またはインダクタンスなどの受動電子構成備品を被膜により規定することも可能である。
特に、基体は多層被膜を有することができる。これに関して、各層は、必ずしもガラス質材料を含む必要はない。むしろこの場合は、互いに異なる材料に異なるパターニング方法を組み合わせることが可能である。
意図する適用に応じ、基体は、ガラスおよび／または金属および／またはプラスチックおよび／またはセラミックスおよび／または半導体、特にシリコンおよび／またはガリウム砒素を含む材料を含むことができる。ガラスまたはプラスチック基体は、例えば、集積された電子、光学電子、またはマイクロ電子機械部品のためのカバーとして使用することができる。一方、被覆した半導体基体は例えばそれ自身がこの種の構成部品を含むことができる。
もちろん、パターン被膜は基体の一方の側にだけに存在する必要はない。むしろ、被覆基体は、好適には、特に２つの実質的に相対向する側にガラス質構造を有する材料を含むパターン被膜を有することができる。
本発明方法を実施し、かつ／またはパターン被膜を有する基体を形成するための装置を提供することもまた本発明の範囲内である。したがって、この種の装置は、基体を処理する他の手段に加えて、ガラス質材料を含む層を堆積するための手段を備えている。
以下、本発明を、図面を参照して好ましい実施形態に基づいて詳細に説明するが、図中同一の参照符号は複数の図面を通じて同一または類似する部品を示している。
以下の説明において、本発明の第一の実施形態に係るパターン化基体を形成することに含まれる方法工程を示すために、概略断面図である図１Ａ〜図１Ｅをまず参照する。先ず、パターン被膜を形成するために、第一の被膜３が基体１の被覆すべき表面２上に、図１Ａに示すように付与される。基体１は、好ましくは、ウェハーアセンブリにおいてさらなる基体に結合される。図１Ａ〜図１Ｅに示す実施形態において、基体は、例えば集積された電子部品、光学電子部品、またはマイクロ電子機械部品などの能動基体のためのカバーとして使用することができる受動基体として示される。しかしながら、もちろん、この種の構成部品、したがって基体１として作用する構成部品に対して直接にパターン被膜を付与するために本発明方法を使用することも可能である。特に、以下に説明される本発明の全ての実施形態は、基体がいまだウェハーセンブリの一部であるときに有利に実施することができる。
図１Ｂは、さらなる工程における基体の断面図を示す。この工程において構造５が第一の被膜に導入される。この構造は、平面図で見られるように、最終的なパターン被膜と相補的なネガ型パターンを形成する。パターニングは、被覆すべき基体１の表面２の領域６が覆われないように実施する。
パターニングは、とりわけフォトリソグラフィーによって行うことができ、この目的のために、被膜３はフォトレジストからなり、構造５が露光および現像によってその内部に導入される。
本方法の変形によれば、被膜３は付与後でなく、層の付与の間に直接パターニングされる。これは、例えば、適切な印刷プロセス、例えばスクリーン印刷によって基体１の上に印刷される層によって達成することができる。本方法のこの変形においては、図１Ａに示す基体１の処理は不要となる。しかしながら、もちろんこの変形は、後続するパターニング、例えば基体１の表面２上にパターン形状に印刷されたフォトレジストを例えば追加的に微細な構造を形成するためにさらにパターニングすることを組み合わせることもできる。ネガ型パターンの被膜を形成する工程は、図１Ｂに示される基体の状態に到達すると終了する。
図１Ｃは、第一の被膜３が設けられた基体１の表面２上にガラス質構造を有する層７を堆積する工程を経た後の基体を示す。層７は、この場合、好ましくは蒸着被覆ガラスを含み、ガラスは、第一のパターン被覆３で被覆された基体１上に、電子ビーム蒸着によって堆積される。層７は、覆われていない領域６および層３を覆っている。
本発明の改変によれば、第二の層７は、特に密度が高くかつ欠陥の無い層を得るために、プラズマイオン強化蒸着被覆によって堆積することができる。
以下の重量パーセント組成を有する蒸着被覆ガラスが特に適していることが判った。
成分 重量％
ＳｉＯ２ ７５〜８５
Ｂ２Ｏ３ １０〜１５
Ｎａ２Ｏ １〜５
Ｌｉ２Ｏ ０．１〜１
Ｋ２Ｏ ０．１〜１
Ａｌ２Ｏ３ １〜５
このタイプの好ましい蒸着被覆ガラスは、以下の組成を有する、ショット社よって製造されたガラス８３２９である。
ＳｉＯ２ ８４．１％
Ｂ２Ｏ３ １１．０％

Ｎａ２Ｏ 約 ２．０％｝
Ｋ２Ｏ 約 ０．３％｝ （層中において⇒３．３％）
Ｌｉ２Ｏ 約 ０．３％｝

Ａｌ２Ｏ３ 約 ２．６％ （層中において＜０．５％）
電気抵抗は、約１０１０Ω／ｃｍ（１００℃で）である。
さらに、純粋な形態において、このガラスは約１．４７０の屈折率を有する。
誘電率εは約４．７（２５℃、１ＭＨｚ）、ｔａｎδは約４５×１０−４（２５℃、１ＭＨｚ）である。蒸着被覆プロセスおよびこの系の構成成分の異なる揮発性により、容易に、目標材料と、蒸着被覆によって付与される層との間に異なる化学量論を結果として生じる。蒸着被覆によって付与された層における逸脱は、括弧内に示されている。適切な蒸着被覆ガラスのさらなるグループは、重量パーセントで以下の組成を有する。
成分 重量％
ＳｉＯ２ ６５〜７５
Ｂ２Ｏ３ ２０〜３０
Ｎａ２Ｏ ０．１〜１
Ｌｉ２Ｏ ０．１〜１
Ｋ２Ｏ ０．５〜５
Ａｌ２Ｏ３ ０．５〜５
このグループの好ましい蒸着被覆ガラスは、以下の組成を有するショット社製造のガラスＧ０１８−１８９である。
成分 重量％
ＳｉＯ２ ７１
Ｂ２Ｏ３ ２６
Ｎａ２Ｏ ０．５
Ｌｉ２Ｏ ０．５
Ｋ２Ｏ １．０
Ａｌ２Ｏ３ １．０
好ましく使用されるガラスは、特に以下の表に列挙される特性を有する。
Figure 2005527112
図１Ｄは、後続の第一の被膜３を露出させる工程後の基体を示す。本方法のこの変形においては、被覆された表面を平坦化することによって覆われない状態にされる。この目的のために、被覆された表面は、第一の被膜上の層７が除去されるまで、表面に留まり、その下の第一の被膜３が、再び露出し、第一の被膜３へのアクセスを可能にする。
図１Ｅは、後続の、第一の被膜が除去される工程を示す。最終的に、ポジ型パターンの第二の層７が、ネガ型パターンの被覆３上への層７の蒸着被覆、および覆った後での第一の被膜の除去の結果として基体上に残る。この場合、ポジ型パターンを有する第二の層７の構造９は、露出していた、あるいは第一の被膜３によって覆われていない領域６を覆う。
第一のネガ型パターンの被覆は、例えば、適切な溶剤で溶解されることによって、または湿式化学的あるいは乾式化学的エッチングすることによって除去することができる。酸素プラズマ中での焼却または酸化は、被覆を除去するために使用することもできる。
図２Ａおよび図２Ｂを参照して、図１Ｄおよび図１Ｅに示される処理工程の好ましい変形を説明する。本方法のこの変形において、まず基体１を、図１Ａおよび図１Ｂに示すように、パターンを有する第一の被膜３の付与によって準備する。ここで、被覆３は、第一の表面２の明確な領域６を残したネガ型の構造５を有する。さらに、第二の層７を、例えば蒸着被覆ガラスで蒸着被覆することによって、このように準備された基体の表面上に堆積する。しかしながら、この場合、層７の厚さを、層７が連続しないように選択する。これは、層７に関して、第一の被膜３の厚さより小さい厚さを選択することによって達成される。本方法のこの段階は、図２Ａに示される。
次いで、第一の被膜３は、例えば図１Ｃに示す平坦化によって露出させる操作なしに直接除去することができる。なぜなら、第二の層７が連続していないという事実は、第一の層３へのアクセスが確保されることを意味するからである。この場合、第一の被膜３上に配された層７の領域は、リフトオフされ、第一の被膜３の除去中に除去される。結果として、図２Ｂに示すように、残っているものは、やはりポジ型の構造９を有するパターンを持つ第二の被膜７である。
さらなる工程において、基体表面から離れた構造９の頂部側面を覆う接合層を、図１Ｅまたは図２Ｂに示される実施形態のパターンをゆする第二の層７の構造９に適用することも可能である。このタイプの接合層は、例えば、以降のメタライゼーション、または例えば接着層のためのシード層を備えている。
図３Ａ〜図３Ｆは、本発明方法のさらなる実施形態を示し、この実施形態は、多層パターン被膜を形成するために使用される。
説明の便宜上、図１Ａ〜図１Ｅおよび／または図２Ａおよび図２Ｂを参照して説明されるいくつかの工程は、図３Ａ〜図３Ｆには詳細は示していない。
図３Ａは、パターンを有する第一の被膜３１が上に作られている基体１を示す。したがって基体１の処理状態は、実質的に図１Ｂに示された処理状態に対応している。
図３Ｂは、後続の、第一の被膜３１が設けられた表面上にガラス質構造を有する材料を含む第二の層７１を堆積する工程の結果を示している。次に、層７１は、基体１の被覆された表面の研削および平坦化によって、層３１で被覆された領域で再び研磨され、次いで露出した層３１は除去され、残されるものは、構造９１を有するポジ型パターンの第二の層７１である。この処理状態が、図３Ｃに示されている。
多層被覆のさらなる層を付与するために、さらなる第一のパターン被膜３２を、このように被覆した表面上に形成する。この被膜は、図３Ｅに示されるように、パターンを有する第二の層７１の構造９１上に、さらなる第一の被膜３２のネガ型の構造５２を備えている。次に、ガラス質構造を有する材料を含む層７２を付与し、その後、層３２が、層７２を下方へ研削することによって露出し、次いで層３２が除去される。
適切であれば、これらの処理工程は、さらに多数回繰り返されることがある。図３Ｆは、構造９３を有するさらなる層７３の付与後の基体を示す。この場合、複数の層７１、７２、および７３が、全体として、ガラス質材料を含み構造９Ａおよび９Ｂを含むパターン被膜７を再び形成する。必要であれば、これらの構造は、個々の構造が、個々の層７１、７２、７３の各被覆の材料を含まないように作ることもできる。さらに、層は、異なる材料および異なる厚さを有するようにすることもできる。このように、例えば、ガラス質材料を含む層が、金属、セラミックス、プラスチックまたは半導体材料などの他の材料を含む層との組み合わせを可能にする。
特に、このタイプの多層被膜の各層７１、７２、７３は、リフトオフされる層を含む、図２Ａおよび図２Ｂに示される方法の変形によって作こともできる。
さらに、多層にパターン被膜を形成する間、ネガ型の被膜は、各層の付与後に必ずしも除去する必要はない。図４Ａ〜図４Ｃは、一例として、２層パターン被膜に関するこの方法の変形を示している。図４Ａは、被覆すべき側の表面２上にネガ型パターンの第一の被膜３１を設けた基体の状態を示している。被膜３１は、一例として、ネガ型の構造としてのトレンチを含む。ここでも、ガラス質構造を有する材料を含む層７１が、このように被覆すべき表面上に堆積され、層３１は、表面が下方へ研削されることに再び露出する。層７１は、トレンチに対して相補的である***したリブまたはストリップの形態の構造９３を有している。したがって、図４Ａは、図１Ｄに示される処理状態に対応する。例えば、このタイプのリブが、導波路として、または規則的な構成で格子として使用されることができる。
図４Ｂに示すように、次に、同一の手順を用いて、さらなる被覆３２中にポジ型またはトレンチに対して相補的な構造としてリブまたはストリップ状の構造９４を有するさらなる層７２を形成することができる。基体の表面２上の構造９３と９４とは、この場合、例えば互いに垂直に配される。
しかしながら、この場合、図３Ａ〜図３Ｆを参照して説明した本発明方法の変形とは異なり、第一のパターン被膜３１は、さらなる層７２の形成の前には除去されない。それにもかかわらず、両変形形態の共通の特徴は、基体１の少なくとも１つの表面上にネガ型パターンの第一の被膜を形成する工程と、第一の被膜が設けられた表面上にガラス質構造を有する材料を含む第二の層を堆積する工程とが繰り返し実施されることである。
図４Ｃは、層７１および７２を有する、完成した２層構造のパターン被膜７を有する基体１を示す。最後の層７２が付与され、かつさらなる第一の被膜３２が、基体の被覆表面の平坦化によって露出した後で、第一の被膜３１とさらなる第一の被膜３２とは除去される。
第一の被膜３１が、ガラス質構造を有する層７２の堆積前に除去されないとの事実は、多層被膜の１つ以上の層の構造が、支持されない領域を有することができることを意味する。それぞれ互いに垂直に配置された層７１および７２のストリップ状構造９３および９４を考慮すると、構造９４は、ブリッジの形態、したがって基部またはそれらの下の層によって支持されない非支持領域１１を有する。したがって、本明細書に記載された方法の変形は、互いの頂部に積み重ねられた多層格子を形成することを可能にする。このタイプの構造は、例えば、フォトニック結晶として有利に使用されることができる。この構造は、導波路としても使用することができる。特に、結合された導波路は、本発明方法を使用する１つ以上の層で作ることができる。
以下、図５Ａ〜図５Ｃを参照し、基体１の断面図に基づき、封止部を貫通するスルーコンタクトを形成する方法の有利な改善を説明する。この場合、基体１は、一例として、側面２に能動層１５を有する。この層は、集積された電子回路構成、または例えば光学電子回路構成を含むことができる。能動層１５の構成部品とのコンタクトを形成するコンタクト表面または接合パッド１４は、能動層１５に電気的に接続されている。表面２は、さらに拡散バリヤー層８を含み、この拡散バリヤー層８は、能動層の集積回路を保護するために、半導体製造で広く使用されている。このタイプの拡散バリヤー層８は、パターン層として蒸着被覆ガラスの堆積中に有効である。なぜなら、蒸着被覆ガラスは、能動層１５の回路に有害であるおそれのあるナトリウムイオンを遊離することがあり得るからである。図５Ａに示すように、パターンを有する第一の被膜３を、表面２に形成する。その構造１２が、コンタクト表面１４を部分的にまたは完全に覆うが、被覆すべき表面２の他の部分が覆われずに残るように、被膜３を形成する。
次に、ガラス質材料を含む層７を堆積する。基体の被覆された側の表面が下方に研削されて露出した第一の被膜が除去されるとき、第一の被膜３の構造１２が露出するまで、再び平坦化される。図２Ａおよび図２Ｂを参照して示されるリフトオフ技術は、この実施形態におけるパターニングに使用されることもできる。このように図５Ｂに示されるように、切欠１３が、ポジ型またはネガ型の構造１２に対して相補的である構造を呈する第二の被膜７に作られる。
以降の工程において、第二の層７における切欠は、次に導電性材料で充填され、図５Ｃに示されるように、導電スルーコンタクト１７が、切欠に作られる。このように、密閉封止部が、基体１の表面２に作られる。さらに、スルーコンタクト１７の外側に形成されるコンタクト表面に接続される相互接続部１９が、パターン化第二の層７に設けられることも可能にする。これは、例えば、コンタクトを再分配するために使用することができる。相互接続部は、有利には金属層の蒸着被覆によって作ることができる。
以下、一例として、複数の層７で本発明により被覆される基体１の実施形態を図６を参照して説明する。この例示的な実施形態において、層７は、個々の層７１、７２、７３、および７４を備える。この場合、個々の層７１〜７３は、ガラス質構造を有する材料を含む。個別の層７３に作成された切欠、およびカバーとして使用される個別の層７４は、とりわけ複数の層７においてキャビティ２１を規定する。スルーコンタクト１７および相互接続部を介して、能動層１５およびさらなる切欠１３に配されるスルーコンタクト１７に接続される構成部品２３は、キャビティに収納される。例えば、構成部品は、マイクロ電子機械アクチュエータまたは圧電素子または他のセンサーを備えることができる。能動構成部品に加えて、例えば受動フィルタ素子などの受動素子が、このタイプのキャビティに収納されることも可能にする。
図６に示される構成は、純粋に一例として与えられる。しかしながら、電子または光学電子適用のための複雑な多層の被膜は、層におけるスルーコンタクト、相互接続部、キャビティ、および切欠を組み合わせることによって、簡単な方法で作ることができることは示されていない。さらに、光学部品は、ガラス質材料を含む１つ以上の層の適切なパターニングによって作ることができる。これに関して、図７は、位相格子が本発明によりパターニングすることによって作られる一例を示す。
この場合、まず、図１Ａ〜図１Ｅ、ならびに図２Ａおよび図２Ｂを参照して説明するように、第二の被膜７１は、基体１の表面２側に作られる。位相格子を形成するために、これらの構造は、有利には、ガラス質材料を含むパターン層７１における表面２に沿って、直線または曲線で延びるトレンチ４０の規則的な構成を備える。基体１の表面に沿った曲線で延びるトレンチで、例えば、集束作用を達成することが可能である。位相格子を形成するために、層７におけるトレンチ４０が、好ましくは層７１とは異なる屈折率を有する透明材料２９で充填される。スペーサとして使用されるさらなる層７２は、このように層７１に作成される位相格子に適用される。
作られた被覆基体１は、このようにこの例示的な実施形態において、自身が、さらなる基体２５のためのカバーとして作用する。このために、パターン被膜７が作られた後で、被覆基体１は、接合層２７によりさらなる基体２５に接合される。この実施形態において、基体２５は、能動層１５を含む。一例として、基体は、光学電子部品またはマイクロ電子機械部品であることができ、その機能は、パターン被膜７の位相格子と相互作用する。
図８は、２つの対向表面２、４上にパターン層７１および７２を有する被覆基体１の実施形態を示す。パターン層７１および７２は、図７を参照して説明されたのと同一の方法で位相格子として作られる。対向する各位相格子は、また異なる周期も有する。このタイプの被覆基体は、例えば、高い解像度を有する光学フィルタとして使用することができる。もちろん、例えば図６を参照して示された多層パターン層７などの他のパターン被膜が、１以上の側を被覆されたこのタイプの基体の片側または両側に適用されることも可能である。
以下、概略断面図を使用して、基体上にパターンガラス質層を形成する方法の２つのさらなる実施形態を図９および図１０を参照して説明する。
図９に示すように、このタイプの層を形成するために、マスク４２が、被覆される基体１の表面２の前面に配置され、マスクは、表面２と被覆源（図示されていない）との間に配置される。使用される被覆源は、好ましくはここでも、蒸着装置、特に蒸着被覆ガラスのための電子ビーム蒸着装置である。マスク４２は、適用されるべき構造の形状のかつ意図した位置に開口および／または切欠４４を有する。マスク４２が、表面２の前面に配置された後で、層７が堆積され、この層は、次に開口４４に対応する構造９を有する。図９に示されたものとは対照的に、マスク４２は、表面２からの最小の距離を達成するために、表面２と直接接触して配置されることもできる。マスク４２は、特に基体１に接合されることもでき、こうすればマスクまたは基体の変形は、マスクと表面２との間の距離を増大させない。このタイプの方法の改善は、図１０に示されている。図１０に示される実施形態において、基体は、蒸着被覆の前に、接着接合４６によってマスク４２に接合される。マスクは、蒸着被覆ガラス層が堆積された後で再び取り外されることができ、やはり、前述の本発明の実施形態と同様の方法で、パターン化蒸着被覆ガラス層を有する製品が、基体の表面２上で得られる。
もちろん、基体は、１以上の側を被覆されることもできる。さらに、多層パターン被膜が、図３Ａ〜図３Ｆおよび／または図４Ａ〜図４Ｃを参照して説明した本発明方法の実施形態と同様の方法で、基体の複数の側に、特に基体の２つの相対向する側に適用されることが可能である。
図１１は、本発明により被覆された基体の表面の一部の電子顕微鏡画像を示す。使用された基体は、シリコンであり、使用される蒸着被覆ガラスは、上述のガラス８３２９である。本発明によれば、蒸着被覆ガラス層における構造は、パターンを有する第一の被膜上の蒸着被覆によって作られ、第一の被膜を溶解することによる第一の被膜上のガラス層の領域のリフトオフが続く。画像は、非常に良好に規定されたガラス構造を、本発明方法を使用した構造上に作ることができることを示している。
Figure 2005527112
基体のパターンコーティングに使用する処理工程を示す概略断面図である。 基体のパターンコーティングに使用する処理工程を示す概略断面図である。 基体のパターンコーティングに使用する処理工程を示す概略断面図である。 基体のパターンコーティングに使用する処理工程を示す概略断面図である。 基体のパターンコーティングに使用する処理工程を示す概略断面図である。 図１Ｃ〜図１Ｅを参照して示す処理工程の変形形態を示す図である。 図１Ｃ〜図１Ｅを参照して示す処理工程の変形形態を示す図である。 基体の多層パターンコーティングに使用する処理工程を示す概略断面図である。 基体の多層パターンコーティングに使用する処理工程を示す概略断面図である。 基体の多層パターンコーティングに使用する処理工程を示す概略断面図である。 基体の多層パターンコーティングに使用する処理工程を示す概略断面図である。 基体の多層パターンコーティングに使用する処理工程を示す概略断面図である。 基体の多層パターンコーティングに使用する処理工程を示す概略断面図である。 本発明のさらなる実施形態による基体の多層パターンコーティングに使用する処理工程を示す概略断面図である。 本発明のさらなる実施形態による基体の多層パターンコーティングに使用する処理工程を示す概略断面図である。 本発明のさらなる実施形態による基体の多層パターンコーティングに使用する処理工程を示す概略断面図である。 スルーコンタクトを形成するための方法の有利な改善を示す図である。 スルーコンタクトを形成するための方法の有利な改善を示す図である。 スルーコンタクトを形成するための方法の有利な改善を示す図である。 多層被膜を有する基体の実施形態を示す図である。 さらなる基体に接合されて被覆基体の実施形態を示す図である。 ２つの対向する側を被覆した基体の実施形態を示す図である。 基体のパターンコーティング方法のさらなる実施形態を示す概略断面図である。 基体のパターンコーティング方法のさらなる実施形態を示す概略断面図である。 本発明により被覆された基体の表面の一部の電子顕微鏡画像を示す図である。

Claims (53)

  1. 被覆すべき少なくとも１つの表面（２）を有する基体（１）のパターンコーティング方法であって、
    前記少なくとも１つの表面（２）上に少なくとも１つの、ネガ型パターンの第一の被膜（３、３１、３２）を形成する工程と、
    前記第一の被膜（３、３１、３２）が設けられた前記表面（２）上に、蒸着被覆ガラスを含む少なくとも１つの第二の層（７、７１、７２、７３）を堆積する工程と、
    前記第一の被膜（３、３１、３２）を少なくとも部分的に除去する工程とを含む方法。
  2. 前記の少なくとも１つの表面（２）上にネガ型パターンの第一の被膜（３、３１、３２）を形成する工程が、前記の被覆すべき少なくとも表面（２）のある領域（６）を被覆しない工程を含む請求項１に記載の方法。
  3. 前記基体（１）がウェハーの一部であり、前記方法を前記基体がいまだウェハーアセンブリの一部である間に実施する請求項１または２に記載の方法。
  4. 前記の蒸着被覆ガラスを含む第二の層（７、７１、７２、７３）を堆積する工程が、蒸着被覆による堆積工程を含む請求項１〜３のいずれか１項に記載の方法。
  5. 前記の蒸着被覆による層堆積工程が、プラズマイオン強化蒸着被覆工程を含む請求項４に記載の方法。
  6. 前記蒸着被覆が、電子ビーム蒸着工程を含む請求項４または５に記載の方法。
  7. 前記の蒸着被覆ガラスを含む層の蒸着堆積する工程が、単一の源から、前記表面（２）上に堆積したガラス質構造を有する材料を形成する、蒸着被覆材料の蒸着工程を含む請求項４〜６のいずれか１項に記載の方法。
  8. 前記の蒸着被覆ガラスを含む層の蒸着堆積する工程が、少なくとも２つの源からの共蒸着工程を含む請求項４〜７のいずれか１項に記載の方法。
  9. 前記の蒸着被覆ガラスを含む第二の層（７、７１、７２）の堆積工程が、前記表面に垂直な方向に変化する組成を有する層を堆積する工程を含む請求項１〜８のいずれか１項に記載の方法。
  10. 前記の蒸着被覆ガラスを含む第二の層（７、７１、７２、７３）の堆積工程が、層（７、７１、７２、７３）上へのスパッタリング工程を含む請求項１〜９のいずれか１項に記載の方法。
  11. 前記の蒸着被覆ガラスを含む第二の層（７、７１、７２、７３）の堆積工程が、ＣＶＤによる層（７、７１、７２、７３）の堆積工程を含む請求項１〜１０のいずれか１項に記載の方法。
  12. 前記の蒸着被覆ガラスを含む第二の層（７、７１、７２、７３）の堆積工程が、少なくとも二元の材料系を含む層（７、７１、７２、７３）を堆積させる工程を含む請求項１〜１１のいずれか１項に記載の方法。
  13. 前記の蒸着被覆ガラスを含む第二の層（７、７１、７２、７３）の堆積工程が、有機材料の共蒸着工程を含む請求項１〜１２のいずれか１項に記載の方法。
  14. 前記ネガ型パターンの第一の被膜（３、３１、３２）を形成する工程が、レジスト被覆工程、特に、第一の被膜（３、３１、３２）のスピンコーティングおよび／またはスプレーコーティングおよび／または電着によるレジスト被覆工程を含む請求項１〜１３のいずれか１項に記載の方法。
  15. 前記ネガ型パターンの第一の被膜（３、３１、３２）を形成する工程が、第一の被膜（３、３１、３２）をエンボス加工する工程を含む請求項１〜１４のいずれか１項に記載の方法。
  16. 前記ネガ型パターンの第一の被膜（３、３１、３２）を形成する工程が、フォトレジストフィルムを付着する工程を含む請求項１〜１５のいずれか１項に記載の方法。
  17. 前記ネガ型パターンの第一の被膜（３、３１、３２）を形成する工程が、第一の被膜（３、３１、３２）上へのパターン印刷工程、特にスクリーン印刷によるパターン印刷工程を含む請求項１〜１６のいずれか１項に記載の方法。
  18. 前記ネガ型パターンの第一の被膜（３、３１、３２）を形成する工程が、前記第一の被膜（３、３１、３２）のリソグラフィーパターニング工程および／またはリソグラフィーグレースケールパターニング工程を含む請求項１〜１７のいずれか１項に記載の方法。
  19. 前記少なくとも１つの表面（２）上へのネガ型パターンの第一の被膜（３、３１、３２）形成工程が、光パターニング可能な層（３、３１、３２）を付与する工程を含む請求項１〜１８のいずれか１項に記載の方法。
  20. 前記の光パターニング可能な層（３、３１、３２）を施す工程がフォトレジストを付与する工程を含む請求項１９に記載の方法。
  21. 前記の第一の被膜（３、３１、３２）を少なくとも部分的に除去する工程が、溶剤中で前記被膜（３、３１、３２）を溶解する工程を含む請求項１〜２０のいずれか１項に記載の方法。
  22. 前記第一の被膜（３、３１、３２）を少なくとも部分的に除去する工程が、前記被膜の湿式化学的除去工程を含む請求項１〜２１のいずれか１項に記載の方法。
  23. 前記の第一の被膜（３、３１、３２）を少なくとも部分的に除去する工程が、前記被膜（３、３１、３２）の乾式化学的除去工程、特に酸化プラズマ中で前記第一の被膜をバーングする工程を含む請求項１〜２２のいずれか１項に記載の方法。
  24. 前記の第一の被膜（３、３１、３２）を少なくとも部分的に除去する工程が、前記少なくとも１つの第二の層（７、７１、７２、７３）のある領域をリフトオフする工程を含む請求項１〜２３のいずれか１項に記載の方法。
  25. 前記第一の被膜（３、３１、３２）を少なくとも部分的に被覆しない工程を含む請求項１〜２４のいずれか１項に記載の方法。
  26. 前記の第一の被膜（３、３１、３２）を少なくとも部分的に被覆しない工程が、前記被覆表面を平坦化する工程を含む請求項２５に記載の方法。
  27. 前記の第一の被膜（３、３１、３２）を少なくとも部分的に被覆しない工程が、機械的研磨工程、特に研削および／またはラッピングおよび／またはポリシングによる研磨工程を含む請求項２５または２６に記載の方法。
  28. 特に湿式化学的および／または乾式化学的および／または熱リフローおよび／またはドーピングにより、前記ポジ型パターンの第二の層を後処理する工程を含む請求項１〜２７のいずれか１項に記載の方法。
  29. 前記の少なくとも１つの表面（２）上にネガ型パターンの第一の被膜（３、３１、３２）を形成する工程と、前記の蒸着被覆ガラスを含む少なくとも１つの第二の層（７、７１、７２、７３）を堆積する工程とを繰り返し実施する請求項１〜２８のいずれか１項に記載の方法。
  30. 前記基体（１）を、さらなる基体（２５）、特に半導体部品および／または光電子部品および／またはマイクロ電子機械部品に接合する工程を含む請求項１〜２９のいずれか１項に記載の方法。
  31. 前記方法を用いて、前記の蒸着被覆ガラスを含む第二の層（７、７１、７２）中に、少なくとも１つの位相格子および／または少なくとも１つの光学部品および／または少なくとも１つのチャネル（４０）および／または少なくとも１つの導波路（９３、９４）を規定する請求項１〜３０のいずれか１項に記載の方法。
  32. 前記の蒸着被覆ガラスを含む第二の層の構造を少なくとも部分的に充填する工程、特に導電性材料および／または透明材料（２９）で充填する工程を含む請求項１〜３１のいずれか１項に記載の方法。
  33. 前記基体および／または前記少なくとも１つの第二の層（７、７１、７２、７３）の表面に、少なくとも１つの導電領域、特に相互接続部（１９）を設ける工程を含む請求項１〜３２のいずれか１項に記載の方法。
  34. 前記第二の層中の構造を充填する工程および／または前記少なくとも１つの導電領域を付与する工程が、少なくとも１つの受動電子部品、特にコンデンサおよび／または抵抗器および／またはインダクタンスを形成する工程を含む請求項３２または３３に記載の方法。
  35. 前記基体が、被覆すべき少なくとも２つの表面（２、４）であって、特に実質的に対向する側にある表面を有しており、
    前記少なくとも１つの表面（２）に少なくとも１つのネガ型パターンの第一の被膜（３、３１、３２）を形成する工程と、
    前記第一の被膜（３、３１、３２）が設けられた表面（２）上に、蒸着被覆ガラスを含む少なくとも１つの第二の層（７、７１、７２、７３）を堆積する工程と、
    前記第一の被膜（３、３１、３２）を少なくとも部分的に除去する工程とを前記表面（２、４）の各々において実施することを含む請求項１〜３４のいずれか１項に記載の方法。
  36. 前記第二の層（７、７１、７２、７３）に接合層、特に後続のメタライゼーションおよび／または接着層のためのシード層を含む接合層を付与する工程を含む請求項１〜３５のいずれか１項に記載の方法。
  37. 特に請求項１〜３６のいずれか１項に記載された、被覆すべき少なくとも１つの表面（２）を有する基体（１）のパターンコーティング方法であって、前記基体（１）が、マスクを介して蒸着被覆ガラスで被覆される方法。
  38. 前記マスクを、前記被覆すべき基体（１）の表面（２）に接触させる請求項３７に記載の方法。
  39. 前記マスクを、前記被覆すべき表面に接合する請求項３７または３８に記載の方法。
  40. 前記マスクを前記基体に接着接合する請求項３７〜３９のいずれか１項に記載の方法。
  41. 特に請求項１〜４０のいずれか１項に記載の方法を使用して被覆することができる被覆基体であって、少なくとも１つの側面（２）上に蒸着被覆ガラスを有するパターン化被膜（７、７１、７２、７３、７４）を有する被覆基体。
  42. 前記被膜（７、７１、７２、７３、７４）が、前記少なくとも１つの側面（２）上のネガ型パターンの第一の被膜（３、３１、３２）上に堆積されており、該ネガ型パターンの第一の被膜（３、３１、３２）が少なくとも部分的に除去されている請求項４１に記載の被覆基体。
  43. 前記基体（１）が、少なくとも１つの電子回路構成、特に集積電子回路構成および／または少なくとも１つの光電子回路構成および／または少なくとも１つのマイクロ電子機械部品を含む請求項４１または４２に記載の被覆基体。
  44. 前記基体（１）が、少なくとも１つの電子回路構成、特に集積電子回路構成および／または少なくとも１つの光電子回路構成および／または少なくとも１つのマイクロ電子機械構成部品を含む部品（２３、２５）に接合されている請求項４１〜４３のいずれか１項に記載の被覆基体。
  45. 前記基体のパターンコーティングによって少なくとも１つのチャネル（４０）が規定されている請求項４１〜４４のいずれか１項に記載の被覆基体。
  46. 前記パターン化被膜によって少なくとも１つのキャビティ（２１）が、規定される請求項４１〜４５のいずれか１項に記載の被覆基体。
  47. 少なくとも１つのカットアウト（１３）が、前記基体のパターン化被膜によって規定される請求項４１〜４６のいずれか１項に記載の被覆基体。
  48. 前記パターン化被膜（７、７１、７２、７３）が、少なくとも１つの相互接続部（１９）および／または少なくとも１つの受動電子構成部品、特にコンデンサおよび／または抵抗器および／またはインダクタンスを含む請求項４１〜４７のいずれか１項に記載の被覆基体。
  49. 前記パターン被膜（７、７１、７２、７３）が、少なくとも１つの導波路（９３、９４）、特に互いに結合された少なくとも２つの導波路（９３、９４）を含む請求項４１〜４８のいずれか１項に記載の被覆基体。
  50. 多層パターン被膜を含む請求項４１〜４９のいずれか１項に記載の被覆基体。
  51. 前記基体（１）が、ガラスおよび／または金属および／またはセラミックおよび／またはプラスチックおよび／または半導体、特にシリコンおよび／またはガリウム砒素を含む材料を含む請求項４１〜５０のいずれか１項に記載の被覆基体。
  52. 前記基体が、特に実質的に対向する２つの側面（２、４）のそれぞれの上に蒸着被覆ガラスを含むパターン被膜（７、７１、７２、７３、７４）を有している請求項４１〜５１のいずれか１項に記載の被覆基体。
  53. 請求項１〜４０のいずれか１項に記載の方法を実施し、かつ／または請求項４１〜５２のいずれか１項に記載の被覆基体を製造するための装置。
JP2003585167A 2002-04-15 2003-04-15 基体上へのパターン層作製方法 Withdrawn JP2005527112A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
DE20205830 2002-04-15
DE10222964A DE10222964B4 (de) 2002-04-15 2002-05-23 Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile
DE10222958A DE10222958B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung eines organischen elektro-optischen Elements und organisches elektro-optisches Element
DE10222609A DE10222609B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
DE10252787A DE10252787A1 (de) 2002-04-15 2002-11-13 Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung
DE10301559A DE10301559A1 (de) 2002-04-15 2003-01-16 Verfahren zur Herstellung eines Erzeugnisses mit einer strukturierten Oberfläche
PCT/EP2003/003884 WO2003088340A2 (de) 2002-04-15 2003-04-15 Verfahren zur herstellung strukturierter schichten auf substraten

Publications (1)

Publication Number Publication Date
JP2005527112A true JP2005527112A (ja) 2005-09-08

Family

ID=44243025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003585167A Withdrawn JP2005527112A (ja) 2002-04-15 2003-04-15 基体上へのパターン層作製方法

Country Status (9)

Country Link
US (1) US7825029B2 (ja)
EP (1) EP1502293B1 (ja)
JP (1) JP2005527112A (ja)
CN (1) CN100397593C (ja)
AU (1) AU2003232469A1 (ja)
CA (1) CA2479823A1 (ja)
DE (1) DE10222609B4 (ja)
IL (1) IL164171A0 (ja)
WO (1) WO2003088340A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227715A (ja) * 2006-02-24 2007-09-06 Stanley Electric Co Ltd パターニング基板の製造方法
JP2008027967A (ja) * 2006-07-18 2008-02-07 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
US9443993B2 (en) 2013-03-28 2016-09-13 Seiko Epson Corporation Spectroscopic sensor and method for manufacturing same

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1647276A (zh) 2002-04-15 2005-07-27 肖特股份公司 用于为电子电路制作复制保护的方法以及相应元件
WO2003088347A2 (de) 2002-04-15 2003-10-23 Schott Ag Verfahren zum verbinden von substraten und verbundelement
DE10222609B4 (de) 2002-04-15 2008-07-10 Schott Ag Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
WO2005121842A1 (en) * 2004-06-09 2005-12-22 Schott Ag Building up diffractive optics by structured glass coating
US7524431B2 (en) 2004-12-09 2009-04-28 President And Fellows Of Harvard College Lift-off patterning processing employing energetically-stimulated local removal of solid-condensed-gas layers
US7435353B2 (en) 2004-12-09 2008-10-14 President And Fellows Of Harvard College Patterning by energetically-stimulated local removal of solid-condensed-gas layers and solid state chemical reactions produced with such layers
US20060202118A1 (en) 2005-02-25 2006-09-14 Axel Engel Standard for referencing luminescence signals
DE102005016751B3 (de) * 2005-04-11 2006-12-14 Schott Ag Verfahren zur Herstellung gehäuster elektronischer Bauelemente
DE102005047566C5 (de) * 2005-10-05 2011-06-09 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse sowie Herstellungsverfahren hierzu
CN100449336C (zh) * 2006-02-28 2009-01-07 佳能株式会社 光学元件及制造光学元件的方法
US7465681B2 (en) 2006-08-25 2008-12-16 Corning Incorporated Method for producing smooth, dense optical films
DE102008030815A1 (de) * 2008-06-30 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen
FR2937181B1 (fr) * 2008-10-10 2011-01-14 Commissariat Energie Atomique Structuration en surface de couches minces par ejection localisee de liquide immiscible.
US20100294526A1 (en) * 2009-05-21 2010-11-25 General Electric Company Hermetic electrical package
US8427845B2 (en) * 2009-05-21 2013-04-23 General Electric Company Electrical connectors for optoelectronic device packaging
DE102009034532A1 (de) * 2009-07-23 2011-02-03 Msg Lithoglas Ag Verfahren zum Herstellen einer strukturierten Beschichtung auf einem Substrat, beschichtetes Substrat sowie Halbzeug mit einem beschichteten Substrat
DE102009056756B4 (de) 2009-12-04 2020-10-15 Schott Ag Material für Batterie-Elektroden, dieses enthaltende Batterie-Elektroden sowie Batterien mit diesen Elektroden und Verfahren zu deren Herstellung
CN104380432A (zh) * 2012-03-30 2015-02-25 Msg里松格莱斯股份公司 半导体器件和用于制造类玻璃层的方法
KR20140142005A (ko) * 2013-06-03 2014-12-11 삼성디스플레이 주식회사 기판 상에 막을 코팅하는 방법
DE102013107947A1 (de) * 2013-07-25 2015-02-19 Acquandas GmbH Verfahren zur Herstellung einer medizinischen Vorrichtung, Verfahren zum Modifizieren der Oberfläche einer medizinischen Vorrichtung, medizinische Vorrichtung und Schichtverbund mit einem Substrat
US8975735B2 (en) * 2013-08-08 2015-03-10 Infineon Technologies Ag Redistribution board, electronic component and module
WO2015047321A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Previous layer self-aligned via and plug patterning for back end of line (beol) interconnects
EP3796371A3 (en) 2013-09-27 2021-10-06 INTEL Corporation Self-aligned via and plug patterning for back end of line (beol) interconnects
CN105493250B (zh) * 2013-09-27 2018-12-18 英特尔公司 用于后段(beol)互连的减数法自对准过孔和插塞图案化
DE102015201927A1 (de) 2015-02-04 2016-08-04 Siemens Aktiengesellschaft Verfahren zum Kaltgasspritzen mit Maske
EP3257070A4 (en) * 2015-02-13 2018-10-17 Entegris, Inc. Coatings for enhancement of properties and performance of substrate articles and apparatus
FR3039930B1 (fr) * 2015-08-06 2017-09-08 Armor Procede de raccordement d'un dispositif electronique flexible a un fil electrique
CN116282904A (zh) 2016-09-13 2023-06-23 Ａｇｃ株式会社 高频器件用玻璃基板和高频器件用电路基板
US10211072B2 (en) * 2017-06-23 2019-02-19 Applied Materials, Inc. Method of reconstituted substrate formation for advanced packaging applications
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
CN109346556B (zh) * 2018-09-21 2020-02-21 中国科学院半导体研究所 一种光学粗糙且电学平坦型透明导电衬底的制备方法
CN109712930B (zh) 2018-11-27 2020-10-30 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
CN110183113B (zh) * 2019-05-22 2022-03-22 湖南天羿领航科技有限公司 防眩光玻璃的制备方法
CN111575653A (zh) * 2020-05-10 2020-08-25 兰州大学 一种x射线吸收光栅及其制作方法
CN111470784B (zh) * 2020-06-01 2024-06-18 中建材玻璃新材料研究院集团有限公司 一种高透过宽色系盖板玻璃
DE102021002187A1 (de) 2021-04-26 2022-10-27 Mercedes-Benz Group AG Verfahren zum Herstellen eines Lötverbindungsteils sowie Lötverbindungsteil

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723277A (en) * 1971-07-14 1973-03-27 Molekularelektronik Method for the production of masks in the manufacture of semiconductor components
US4035276A (en) * 1976-04-29 1977-07-12 Ibm Corporation Making coplanar layers of thin films
US4029562A (en) * 1976-04-29 1977-06-14 Ibm Corporation Forming feedthrough connections for multi-level interconnections metallurgy systems
JPS5621332A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Manufacture of semiconductor device
NL8006410A (nl) * 1980-11-25 1982-06-16 Philips Nv Werkwijze voor de vervaardiging van geintegreerde optische golfgeleider circuits en circuits verkregen met deze werkwijze.
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
US4396458A (en) * 1981-12-21 1983-08-02 International Business Machines Corporation Method for forming planar metal/insulator structures
JPS58172679A (ja) 1982-04-01 1983-10-11 Fuji Photo Film Co Ltd ホログラム作成方法
DE4314251C2 (de) * 1993-04-30 2002-02-21 Unaxis Deutschland Holding Verfahren und Vorrichtung zum Aufdampfen absorbierender dünner Schichten auf ein Substrat
JP2961350B2 (ja) * 1994-08-18 1999-10-12 本荘ソレックス株式会社 微細パターンを有するネサ膜の製造方法
FR2741357B1 (fr) * 1995-11-22 1998-01-16 Corning Inc Procede de fabrication d'une plaquette de support d'un reseau bidimensionnel de micropuits, notamment pour essais ou cultures biologiques
DE19600400C2 (de) * 1996-01-08 2002-05-16 Infineon Technologies Ag Mikromechanisches Bauteil mit planarisiertem Deckel auf einem Hohlraum und Herstellverfahren
DE19846751A1 (de) * 1997-10-12 1999-06-02 Poly Optik Gmbh Anordnung zur gesteuerten Tiefenstrukturierung von fotostrukturierbarem Glas
US6221562B1 (en) * 1998-11-13 2001-04-24 International Business Machines Corporation Resist image reversal by means of spun-on-glass
JP2000241985A (ja) 1999-02-24 2000-09-08 Pioneer Electronic Corp 集積回路に対する傾斜部の形成方法
US6403286B1 (en) * 1999-11-04 2002-06-11 Corning Incorporated High aspect ratio patterning of glass film
US6262464B1 (en) * 2000-06-19 2001-07-17 International Business Machines Corporation Encapsulated MEMS brand-pass filter for integrated circuits
DE10222964B4 (de) 2002-04-15 2004-07-08 Schott Glas Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile
DE10222958B4 (de) 2002-04-15 2007-08-16 Schott Ag Verfahren zur Herstellung eines organischen elektro-optischen Elements und organisches elektro-optisches Element
DE10222609B4 (de) 2002-04-15 2008-07-10 Schott Ag Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227715A (ja) * 2006-02-24 2007-09-06 Stanley Electric Co Ltd パターニング基板の製造方法
JP2008027967A (ja) * 2006-07-18 2008-02-07 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
US9443993B2 (en) 2013-03-28 2016-09-13 Seiko Epson Corporation Spectroscopic sensor and method for manufacturing same

Also Published As

Publication number Publication date
CA2479823A1 (en) 2003-10-23
US7825029B2 (en) 2010-11-02
WO2003088340A3 (de) 2004-05-27
EP1502293A2 (de) 2005-02-02
EP1502293B1 (de) 2015-09-09
IL164171A0 (en) 2005-12-18
CN1647258A (zh) 2005-07-27
DE10222609A1 (de) 2003-11-06
WO2003088340A2 (de) 2003-10-23
DE10222609B4 (de) 2008-07-10
AU2003232469A8 (en) 2003-10-27
CN100397593C (zh) 2008-06-25
US20050233503A1 (en) 2005-10-20
AU2003232469A1 (en) 2003-10-27

Similar Documents

Publication Publication Date Title
JP2005527112A (ja) 基体上へのパターン層作製方法
CN106435485B (zh) 在基体、涂层基体和包含涂层基体的半成品上产生结构化涂层的方法
CN102707351A (zh) 利用结构化的玻璃涂层制作衍射光学元件
KR20010029859A (ko) 반도체 장치의 제조 방법
JP2008516263A (ja) 構造化されたガラスコーティングによる回折光学素子の形成
EP2354083B1 (fr) Procédé d'encapsulation d'un microcomposant par un capot renforce mécaniquement
JP2003273684A (ja) インダクタとキャパシタを有する素子及びその作製方法
JP2006503976A (ja) 金属表面を被覆する方法および被覆された金属表面を有する基板
KR100678860B1 (ko) 전극 패턴 형성방법
JP2005527459A (ja) 構造化された表面を有する製品を作製する方法
KR100868386B1 (ko) 기판의 패턴화 코팅 방법 및 상기 방법에 의해 생성된 코팅 기판
KR102047869B1 (ko) 기판 상에 증착된 패턴들을 형성하는 방법
CN110161809B (zh) 一种改进光刻胶粘结性的结构及其方法
KR100631211B1 (ko) 웨이퍼 레벨 패키징 캡 및 그 캡의 제조방법
JPH09306807A (ja) Ｘ線露光用マスク構造体の製造方法
KR20000020823A (ko) 금속 미세 구조물 제조 방법
JP4786867B2 (ja) 毛管力を用いて基板上に微細パターンを形成する方法
CN110520392B (zh) 制造由玻璃支承件支承的金属薄膜的方法
KR100407601B1 (ko) 열처리 및 모세관 현상을 이용한 열경화성 고분자박막상의 미세 패턴 형성 방법
WO2022271852A1 (en) Ultrathin free-standing solid state membrane chips and methods of making
CN118213271A (zh) 一种湿度敏感材料的图形制备工艺
KR20070017421A (ko) 구조화된 유리 코팅에 의한 회절 광학 확립
Ramanand Integrated Circuits
Prajapati et al. Engineering Science and Futuristic Technology
JPH0329358A (ja) ブリッジ形成方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070824