JP2005515547A - 通信システム - Google Patents

Abstract

本発明は、制御ユニット（100）と、前記制御ユニットによってアクセスされることを目的とした複数の回路（101-104）と、前記制御ユニットとアクセスされた回路との間でデータ交換を可能にすることを目的としたバス（105）とを有する通信システムに関するものである。前記回路が特定のアドレスを有することを回避するために、それは所定のアクセス順序で制御ユニットによってアクセスされ、前記システムは、アクセスされる回路が所定のアドレスを有するように回路のアドレスを変更する手段を有する。回路が特定のアドレスを有さないため、そのようなシステムは作成又は変更が特に容易である。本発明は、特にTV信号の発信局に関連する。

Description

本発明は、制御ユニットと、前記制御ユニットによってアクセスされることを目的とし、アドレスを有する複数の回路と、前記制御ユニットと前記複数の回路内のアドレス指定された回路との間でデータ交換を可能にすることを目的としたバスとを少なくとも有する通信システムに関するものである。本発明は、特にTV信号のための発信局に関連する。

そのような通信システムは、2000年1月のPhilips Semiconductorsにより発行された“I²Cバス規格（the I²C-bus specification）”に記載されている。

そのような通信システムにおいて、制御ユニットは送信機又は受信機として動作し得る回路と通信する。所定の回路と通信するために、制御ユニットはI²Cバスを介してI²Cフレームを送出することにより、前記所定の回路にアクセスし、前記I²Cフレームは所定の回路のアドレスを指定する。

そのような通信システムの欠点は、バスに接続された各回路が、ソフトウェアによりプログラムされ又はハードウェアにより定められなければならない特定のアドレスを有しなければならないという事実にある。このことは、回路に特定のアドレスを付与するステップが必要であるため、そのような通信システムの作成と変更を困難にする。

より容易に作成され、変更され得る通信システムを提供することが本発明の目的である。

そのため、冒頭の段落に記載された本発明による通信システムは、回路のアドレスを変更する変更手段を有し、前記回路は所定のアクセス順序で制御ユニットによりアクセスされることを特徴とし、アクセスされる回路は前記変更手段によってそれに割り当てられた所定のアドレスを有する。

本発明によると、前記回路は特定のアドレスを必要としない。従って、特定のアドレスを前記回路に付与するステップを必要としないため、システムの作成と変更が容易である。

更に、制御ユニットによってアクセスされる前記回路のアドレスを示すフレームは、アクセスされる回路に関係なく、同じである。実際に３つのみのアドレスが異なるアクセス状況を定めることができる。まだアクセスされていない回路用の第１のアドレスと、現在アクセスされている回路用の第２のアドレスと、既にアクセスされた回路用の第３のアドレスである。更に、３つのみのアドレスが定められる必要があるため、そのアドレスは２ビットでコード化され得る。

第１の実施例において、前記変更手段は、前記アクセス順序で前記制御ユニットに第１の回路を接続するアクセス線と、前記アクセス順序で２つの連続した回路を接続する少なくとも１つのシーケンス線とを少なくとも有する。

この実施例によると、２つの回路を接続する線は、前記アクセス順序を定めるためにのみ必要であり、それはそのような通信システムを設計することを特に容易にする。

好ましくは、前記回路は、少なくとも２つのアドレス入力と少なくとも１つのデータ出力とを有するアドレスモジュールと、少なくとも１つのそのアドレス入力の値の変化を提供する所定のアドレスモジュールのデータ出力の値の変化と、前記アクセス順序の次の回路のアドレスモジュールの少なくとも１つのアドレス入力とを有する。

このように、制御ユニットとアクセスされた回路との間の通信の終わりのデータ出力の値の単なる変化が、アクセスされた回路と前記アクセス順序の次の回路とのアドレスの変更を引き起こし、前記次の回路が前記制御ユニットによってアクセスされることができる。

第２の実施例において、回路はスイッチにより制御された装置を少なくとも更に有し、前記回路がアクセスされると、前記スイッチが閉じる。この実施例によると、制御ユニットが前記回路にアクセスした時のみ、回路の装置に書き込まれ又はそれから読み取られ得る。

第３の実施例において、前記アドレスモジュールは、前記スイッチを制御することを目的とした切り替えビットを生成するための手段を有し、前記切り替えビットを生成するための手段は、前記制御ユニットにより制御される。

本発明の前記及び他の態様が、ここで説明される実施例から明らかになり、それを参照して解明される。

本発明は一例として添付の図面を参照して更に詳細に説明される。

本発明による通信システムが、図１に示されている。そのような通信システムは、制御ユニット100と、第１の回路101と、第２の回路102と、第３の回路103と、第４の回路104と、バス105と、アクセス線106と、シーケンス線107と、第２のシーケンス線108と、第３のシーケンス線109とを有する。

そのようなシステムにおいて、４つの回路101から104は、特定のアドレスを有さないが、次のように制御ユニット100によりアクセスされる。制御ユニット100はアクセス線106にアクセス信号を送出し、第１の回路101にアクセスする。前記アクセス信号は、図２の説明で詳細に説明される。第１の回路101がアクセスされると、制御ユニット100が第１の回路101のメモリにロードされた第１の識別子を読み取る。制御ユニット100は、所定の識別子を備えた回路の属性からなるデータベースへのアクセスを有する。前記属性は、例えば前記回路に含まれるモジュールの一覧、及びそのようなモジュールと通信する方法であることがある。前記データベースは、例えば制御ユニット100のメモリにロードされ得る。

制御ユニット100と第１の回路101との間の通信の終わりに、制御ユニット100は、バス105で第１の回路101に第１のストップ信号を送出する。そのようなストップ信号は、図４の説明で詳細に説明される。前記第１のストップ信号は、第１のシーケンス線107で第１のシーケンス信号を生成し、それが第３の回路103を制御ユニット100にアクセス可能にする効果を有する。次に、制御ユニット100は、第３の回路103のメモリにロードされた第２の識別子を読み取り、それ故に第３の回路103の１つ以上のモジュールと通信することが可能になる。

制御ユニット100と第３の回路103との間の通信の終わりに、制御ユニット100は、バス105で第３の回路103に第２のストップ信号を送出する。前述の通り、それが第２の回路102を制御ユニットにアクセス可能にする効果を有する。

同様の手順に従って、第２の回路102は制御ユニット100によりアクセスされ、第３の識別子が読み取られ、制御ユニット100が第２の回路と通信し、最後に第４の回路104がアクセスされ、第４の識別子が読み取られ、制御ユニット100が第４の回路104と通信する。

第３の回路103が代替回路に取り替えられることを仮定する。アクセス順序がアクセス線106とシーケンス線107と108と109とによってのみ定められるため、前記代替回路は、第１の回路101の後に制御ユニット100によってアクセスされる。制御ユニットは前記代替回路のメモリの識別子を読み取り、それと通信することが可能になる。従って、代替回路は特定のアドレスを必要としない。従って、そのような変更が代替回路に特定のアドレスを付与するステップを必要としないため、本発明による通信システムの変更は特に容易になる。

図２は、制御ユニット100と第１の回路101と第３の回路103との間の通信を詳細に示したものである。第１の回路101は第１のアドレスモジュール201を有し、第３の回路103は第２のアドレスモジュール202を有する。第１のアドレスモジュール201は、第１のアドレス入力AB11と、第２のアドレス入力AB21と、第１のデータ出力DB01とを有する。第２のアドレスモジュール202は、第３のアドレス入力AB13と、第４のアドレス入力AB23と、第２のデータ出力DB03とを有する。

制御ユニット100がバス105で全く回路にアクセスしていないとき、アドレス入力AB11とAB21とAB13とAB23及びデータ出力DB01とDB03は0の値を有する。制御ユニット100はアクセス線106でアクセス信号を送出し、前記アクセス信号は例えばパルスであり、それが第１のアドレス入力AB11に1の値を付与する効果を有する。次に、制御ユニット100は、アドレスモジュールが1と0の設定のアドレス入力を有するバス105上の回路、換言するとこの場合は第１の回路101にアクセスする。制御ユニット100と第１の回路101との間の通信が終了すると、例えば制御ユニット100が第１の回路101のメモリの識別子を読み取ると、制御ユニット100はバス105でストップ信号を送出し、それが第１のデータ出力DB01に1の値を付与する効果を有する。従って、これは第２のアドレス入力AB21に1の値を付与し、第３のアドレス入力AB13に1の値を付与する効果を有する。

次に、制御ユニット101は、アドレスモジュールが1と0の設定のアドレス入力を有するバス105上の回路、換言するとこの場合は第３の回路103にアクセスし続ける。実際に、第１のアドレスモジュール201は、現在は1と1の設定のアドレス入力を有する。制御ユニット100と第３の回路103との間の通信が終了すると、例えば制御ユニット100がバス105を介して第３の回路103のモジュールにデータを書き込み終えると、制御ユニット100はバス105でストップ信号を送出し、それが第２のデータ出力DB03に1の値を付与する効果を有する。従って、これは第４のアドレス入力AB23に1の値を付与し、前記アクセス順序の次の回路のアドレス入力に1の値を付与する効果を有する。

バス105にその他の回路が存在しない、換言すると第３の回路103が前記アクセス順序の最後の回路であることを仮定する。この場合、制御ユニット100がバス105でストップ信号を送出すると、それはアクセス線106で他のアクセス信号を送出し、それが第１のアドレス入力AB11に0の値を付与する効果を有する。次に、制御ユニット100は、アドレスモジュールが0と1の設定のアドレス入力を有するバス105上の回路、換言すると第１の回路101にアクセスし、この回路との間の通信が終了すると、制御ユニット100はバス105でストップ信号を送出し、それが第１のデータ出力DB01に0の値を付与する効果を有する。従って、制御ユニットは、アドレスモジュールが0と1の設定のアドレス入力を有するバス105上の回路にアクセスすることにより、第３の回路103にアクセスすることができる。

前記アクセス順序の最初の回路、換言すると第１の回路101にアクセスする他の方法は、バス105に存在するすべての回路のアドレスモジュールのアドレス入力の全ての値を再初期化する、すなわちそのアドレス入力に0の値を付与することを有する。そのような再初期化を実施するために、制御ユニット100は、アドレスモジュールが1と1の設定のアドレス入力を有するバス105上の全ての回路、換言するとこの場合には第１の回路101と第３の回路103にアクセスし、バス105で信号を送出し、それが全てのアクセスされた回路のアドレスモジュールのデータ出力に0の値を付与する効果を有する。従って、バス105に存在するすべての回路のアドレスモジュールのアドレス入力が0の値を受け取る。次に、制御ユニット100は、アドレス線106でアクセス信号を送出することにより、第１の回路101にアクセスすることができ、前記アクセス信号は第１のアドレス入力AB11に1の値を付与する効果を有する。

制御ユニット100は、バス105のどの回路が前記アクセス順序の最後の回路であるかを“認識しない”ことに留意することが重要である。この例において、第３の回路103が前記アクセス順序の最後の回路であると仮定し、それは第２のシーケンス線108が存在しないことを意味する。制御ユニット100と第３の回路103との間の通信の終わりに、制御ユニット100は、バス105でストップ信号を送出し、それが第２のデータ出力DB03に1の値を付与する効果を有する。次に、制御ユニットは、アドレスモジュールが1と0の設定のアドレス入力を有する回路のメモリの識別子を読み取ることを試みる。全てのアドレスモジュールが1と0の設定のアドレス入力を有さないため、そのような読み取りは不可能であり、第３の回路103が前記アクセス順序の最後の回路であることを制御ユニット100に示す。

図３は、本発明による回路310を示したものであり、前記回路はバス105、この場合はI²Cバスに接続される。回路310は、アドレスモジュール300と、装置301と、２つのスイッチ302とを有する。アドレスモジュール300は、第１のアドレス入力AB1と、第２のアドレス入力AB2と、データ出力DBOと、スイッチ出力DB1とを有する。回路310は、例えば図２の第１の回路101であることがある。その場合、第１と第２のアドレス入力AB1とAB2は、図２の第１と第２のアドレス入力AB11とAB21である。回路310はまた、図２の回路103であることがある。その場合、第１と第２のアドレス入力AB1とAB2は、図２の第３と第４のアドレス入力AB13とAB23である。バス105は、シリアルデータ線303と、シリアルクロック線304とを有する。

回路310は、コマンド線305とシーケンス線306とを有する。回路310が第１の回路101である場合、コマンド線305はアクセス線106に対応し、シーケンス線306は第１のシーケンス線107に対応する。回路310が第３の回路103である場合、コマンド線305は第１のシーケンス線107に対応し、シーケンス線306は第２のシーケンス線108に対応する。

回路310がアクセスされると、２つのスイッチ302が開き、スイッチ出力DB1が0の値を有する。制御ユニットは、シリアルデータ線303でI²Cフレームを送出し、それがスイッチ出力DB1に1の値を付与する効果を有し、それ故にスイッチ出力DB1の値により制御された２つの回路302を閉じる。そのようなI²Cフレームは、アドレスモジュールがアクセスされることを示す４ビットを少なくとも有し、前記４ビットは本発明に従って使用されるアドレスモジュールの形式にのみ依存し、２ビットはアクセスされたアドレスモジュールのアドレスを示し、前記２ビットは第１と第２のアドレス入力AB1とAB2の値に対応し、それはこの場合には図２の説明で説明された通り、1 0又は0 1のいずれかである。

２つのスイッチ302が閉じると、制御ユニット100が装置301にデータを書き込み、又はそれからデータを読み取ることができる。その識別子は、前述の通り、回路310を特定する。制御ユニット100がアクセスを有するデータベースは、前述の通り、回路310が何らかの形式のアドレスモジュールと、例えば第１のI²Cアドレスを有する第１のシンセサイザ、第２のI²Cアドレスを有する第２のシンセサイザ及び第３のI²Cアドレスを有する変調装置を有する装置301とを有することを示す。

制御ユニット100が第１のシンセサイザにデータを書き込む必要があることを仮定する。制御ユニット100は、シリアルデータ線303でI²Cフレームを送出し、前記フレームは、シンセサイザがアクセスされることを示す４ビットと、第１のシンセサイザがアクセスされることを示す４ビットとを少なくとも有する。その８ビットは、第１のシンセサイザの第１のI²Cアドレスに対応する。バス105に接続された他の回路に含まれる他の回路が同じI²Cアドレスを有することを仮定する。この場合、回路310の２つのスイッチ302が閉じており、他の回路のスイッチが開いているため、回路310の第１のシンセサイザのみがアクセスされる。

制御ユニット100と回路310との間の通信が終了すると、制御ユニットはシリアルデータ線303でI²Cフレームを送出し、それがスイッチ出力DB1に0の値を付与する効果を有し、それ故に２つのスイッチ302を開ける。

図４は、本発明を実施するために使用され得るアドレスモジュール300の例を示したものである。そのようなアドレスモジュール300は、照会RCF8574のもとで出願人により市販されている。アドレスモジュール300は、３つのアドレス入力A0からA2と、シリアルクロック入力SCLと、シリアルデータ入力SDAと、８つのデータ出力P0からP7とを有する。

アドレス入力A0とA1は、それぞれ図３の第２のアドレス入力AB2と第１のアドレス入力AB1に対応する。データ出力P0とP1は、それぞれ図３のデータ出力DB0とスイッチ出力DB1に対応する。アドレス入力A2は0に設定される。そのようなアドレスモジュール300に制御ユニット100により送出されたI²Cフレームは、以下の構成を有しており、そのフレームのビットは、シリアルデータ線303でシリアルデータ入力SDAにシリアルに送出される。

-Sはスタートビットである
-“0 1 0 0”はPCF8574モジュールのI²Cアドレスの固定部分である
-“A2 A1 A0 0”は、バス105のどのアドレスモジュール300がアクセスされることを示す可変部分である
-R/Wは、“読み取り”又は“書き込み”動作が必要かどうかを示すビットであり、例えばR/Wは書き込み動作の場合に1と等しく、読み取り動作の場合に0と等しい
-Aは承認ビットである
-“P0 P1 P2 P3 P4 P5 P6 P7”は、アドレスモジュール300に書き込まれ、又はそれから読み取られるデータである。
-Pはストップビットである
以下のフレームは、回路310との通信の終わりに制御ユニット100により送出されるストップ信号の例である。

このフレームを受け取ると、1と0の設定のアドレス入力A1とA0を有するアドレスモジュール300は、そのデータ出力P0に1の値を付与し、そのデータ出力P1に0の値を付与する。前述の通り、これは前記アクセス順序の次の回路を制御ユニット100にアクセス可能にし、２つのスイッチ302を開ける効果を有する。

本発明による通信システムを示したものである。 図１の通信システムの制御ユニットと、第１及び第３の回路と、バスとを示したものである。 I²Cバスを実装する本発明による通信システムを示したものである。 図３の通信システムの回路のアドレスモジュールの実施例を示したものである。

Claims (5)

1. 制御ユニットと、
   前記制御ユニットによってアクセスされることを目的とし、アドレスを有する複数の回路と、
   前記制御ユニットと前記複数の回路内のアドレス指定された回路との間でデータ交換を可能にすることを目的としたバスと
   を少なくとも有する通信システムであって、
   回路のアドレスを変更するための変更手段を有し、前記回路が所定のアクセス順序で前記制御ユニットによりアクセスされることを更に特徴とし、アクセスされる回路が前記変更手段によって前記アクセスされる回路に割り当てられた所定のアドレスを有する通信システム。
2. 請求項１に記載の通信システムであって、
   前記変更手段が、
   前記アクセス順序で前記制御ユニットに第１の回路を接続するアクセス線と、
   前記アクセス順序で２つの連続した回路を接続する少なくとも１つのシーケンス線と
   を少なくとも有する通信システム。
3. 請求項３に記載の通信システムであって、
   前記回路が、
   少なくとも２つのアドレス入力と少なくとも１つのデータ出力とを有するアドレスモジュールと、
   少なくとも１つの前記アドレス入力の値の変化を提供する所定のアドレスモジュールのデータ出力の値の変化と、
   前記アクセス順序の次の回路のアドレスモジュールの少なくとも１つのアドレス入力と
   を有する通信システム。
4. 請求項１ないし４のうちのいずれか１項に記載の通信システムであって、
   回路がスイッチにより制御された装置を少なくとも更に有し、
   前記回路がアクセスされると、前記スイッチが閉じる通信システム。
5. 請求項４に記載の通信システムであって、
   前記アドレスモジュールが、前記スイッチを制御することを目的とした切り替えビットを生成するための手段を有し、
   前記切り替えビットを生成するための手段が、前記制御ユニットにより制御される通信システム。

Images