JP2005354065A - ゲートオールアラウンド型の半導体素子及びその製造方法 - Google Patents
ゲートオールアラウンド型の半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2005354065A JP2005354065A JP2005167769A JP2005167769A JP2005354065A JP 2005354065 A JP2005354065 A JP 2005354065A JP 2005167769 A JP2005167769 A JP 2005167769A JP 2005167769 A JP2005167769 A JP 2005167769A JP 2005354065 A JP2005354065 A JP 2005354065A
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- channel region
- gaa transistor
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title abstract description 164
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 125000006850 spacer group Chemical group 0.000 claims abstract description 74
- 238000005530 etching Methods 0.000 claims abstract description 56
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 46
- 238000002955 isolation Methods 0.000 claims description 38
- 239000011810 insulating material Substances 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 238000000926 separation method Methods 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims 2
- 239000000463 material Substances 0.000 abstract description 12
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】 ソース/ドレイン領域を含む一対の柱は、単結晶シリコン基板を提供するステップ、トレンチの間で単結晶シリコンの壁体が起立するように、一対の離れたトレンチを形成するために基板をエッチングするステップ、トレンチを絶縁物質で埋め込むステップ、単結晶シリコン壁体に不純物を注入するステップ、壁体の一部が柱として残るように、壁体内に開口部を形成するステップにより形成され、犠牲層は、開口部の底部に形成され、チャンネル領域は、柱の間で犠牲層に適応して形成され、犠牲層は除去され、ゲートオキシド及びゲート電極は、チャンネル領域の周りに形成され、チャンネル領域の有効幅を規定し、ソース/ドレイン領域とゲート電極との間の寄生キャパシタンスを最小化するために、一つ以上の側壁スペーサが使われる。
【選択図】なし
Description
14 第1イオン注入領域
16 絶縁マスクパターン
20 第2イオン注入領域
22a 残留部分
28 第2絶縁スペーサ層
30 ゲート絶縁層
32 ゲート電極
34a ソース電極
34b ドレイン電極
Claims (43)
- 第1分離領域と第2分離領域との間で、第1方向に長く延びるストリップ状の活性領域を有する基板を提供するステップと、
前記第1分離領域と第2分離領域との間で、前記活性領域内に開口部を形成するステップと、
前記開口部内で、前記活性領域の対向する側壁上に側壁スペーサを形成するステップと、
前記側壁スペーサの間で、前記開口部の底部に犠牲層を形成するステップと、
前記開口部の底部で、前記側壁スペーサの残留部分を残しつつ、前記活性領域の対向する側壁の少なくとも上端の一部を露出させるために、前記側壁スペーサの上端の一部を除去するステップと、
前記活性領域の対向する側壁の露出された部分の間で、そして、前記犠牲層及び前記側壁スペーサの前記残留部分の上にチャンネル領域を形成するステップと、
前記犠牲層を除去するステップと、
前記チャンネル領域の周りに、前記開口部内でゲート絶縁層及びゲート電極を形成するステップと、を含むことを特徴とするGAAトランジスタ素子の製造方法。 - 前記活性領域内に開口部を形成するステップは、前記活性領域を横切って延びて対向する側壁を有するように、前記第1方向に互いに離れたマスクパターンを形成するステップ、及び前記マスクパターンをエッチングマスクとして使用して、前記活性領域をエッチングするステップを含み、前記ゲート絶縁層及びゲート電極を形成するステップ以前に前記チャンネル領域を横切って、前記マスクパターンの対向する側壁上に第2側壁スペーサを形成するステップを更に含むことを特徴とする請求項1に記載のGAAトランジスタ素子の製造方法。
- 前記犠牲層を形成するステップは、前記側壁スペーサの間の前記開口部の底部でSiGeをエピタキシャル成長させるステップを含むことを特徴とする請求項1に記載のGAAトランジスタ素子の製造方法。
- 前記活性領域の対向する側壁の露出された部分の間にチャンネル領域を形成するステップは、前記犠牲層及び前記側壁スペーサの残留部分の上にSiをエピタキシャル成長させるステップを含むことを特徴とする請求項1に記載のGAAトランジスタ素子の製造方法。
- 前記ストリップ状の活性領域を有する基板を提供するステップは、単結晶シリコン基板を提供するステップ、前記第1方向に延びる一対の離れたトレンチを形成することで、前記トレンチの間に単結晶シリコンの壁体が起立するように前記基板をエッチングするステップ、トレンチ分離構造物を形成するために絶縁物質で前記トレンチを埋め込むステップ、及び前記単結晶シリコンの壁体内に不純物を注入するステップを含むことを特徴とする請求項1に記載のGAAトランジスタ素子の製造方法。
- 前記活性領域内に開口部を形成するステップは、対向する側壁を有するように前記第1方向に互いに離れ、前記壁体を横切って延びるマスクパターンを形成するステップ、及び前記マスクパターンをエッチングマスクとして前記壁体をエッチングするステップを含むことを特徴とする請求項5に記載のGAAトランジスタ素子の製造方法。
- 前記マスクパターンをエッチングマスクとして前記壁体をエッチングするステップは、前記開口部の底部が前記各トレンチの底部上のレベルに位置するように調節されることを特徴とする請求項6に記載のGAAトランジスタ素子の製造方法。
- 前記ゲート絶縁層及びゲート電極を形成する前に、前記マスクパターンの対向する側壁上に、前記チャンネル領域を横切って第2側壁スペーサを形成するステップを更に含むことを特徴とする請求項6に記載のGAAトランジスタ素子の製造方法。
- 前記第2側壁スペーサは、前記分離構造物を横切って延びるように形成され、前記犠牲層を除去するステップは、前記第2側壁スペーサの間で露出された前記分離構造物の部分をエッチングして除去するステップ、及び連続的に前記犠牲層をエッチングして除去するステップを含むことを特徴とする請求項8に記載のGAAトランジスタ素子の製造方法。
- 前記側壁スペーサが形成される前に、前記開口部の底部で露出された前記基板の全体領域内に不純物を注入するステップを更に含むことを特徴とする請求項1に記載のGAAトランジスタ素子の製造方法。
- 前記側壁スペーサが形成された後に、前記開口部の底部で露出された前記基板の全体領域内に不純物を注入するステップを更に含むことを特徴とする請求項1に記載のGAAトランジスタ素子の製造方法。
- ソース領域を含む第1柱と、
ドレイン領域を含み、前記第1柱と離れた第2柱と、
前記第1柱のソース領域と前記第2柱のドレイン領域とを連結するチャンネル領域と、
前記チャンネル領域を取り囲むゲート絶縁層及びゲート電極と、
前記チャンネル領域下で、前記ゲート電極の側面の前記柱の間に配置された絶縁物質と、を含むことを特徴とするGAAトランジスタ。 - 前記各柱の上に配置されたマスクパターン、及び前記チャンネル領域上で、前記ゲート電極の側面の前記マスクパターンの間に配置された絶縁物質を更に含むことを特徴とする請求項12に記載のGAAトランジスタ。
- 前記ゲート電極下に位置するカウンタドーピング領域を更に含むことを特徴とする請求項12に記載のGAAトランジスタ。
- 前記チャンネル領域は、Siエピタキシャル層であることを特徴とする請求項12に記載のGAAトランジスタ。
- 前記チャンネル領域は、前記柱の上端面と同じレベルに配置された上端面を有することを特徴とする請求項12に記載のGAAトランジスタ。
- 前記チャンネル領域は、前記柱の上端面より上のレベルに配置された上端面を有することを特徴とする請求項12に記載のGAAトランジスタ。
- 前記チャンネル領域は、前記柱の上端面より下のレベルに配置された上端面を有することを特徴とする請求項12に記載のGAAトランジスタ。
- 前記チャンネル領域は、前記チャンネル領域の各端部で、前記ソース及びドレイン領域を完全に重畳させることを特徴とする請求項12に記載のGAAトランジスタ。
- 前記柱を含む単結晶基板を含むことを特徴とする請求項12に記載のGAAトランジスタ。
- 第1分離領域と第2分離領域との間で、第1方向に長く延びるストリップ状の活性領域を有する基板を提供するステップと、
前記第1分離領域と第2分離領域との間で、前記活性領域内に開口部を形成するステップと、
前記開口部内で、前記活性領域の対向する側壁上に側壁スペーサを形成するステップと、
前記側壁スペーサの間で前記基板内にリセスを形成するステップと、
前記リセス内に犠牲層を形成するステップと、
前記活性領域の対向する側壁を露出させるように前記側壁スペーサを除去するステップと、
前記活性領域の対向する側壁の露出された部分の間で、前記犠牲層上にチャンネル領域を形成するステップと、
前記犠牲層を除去するステップと、
前記チャンネル領域の周りにゲート絶縁層及びゲート電極を形成するステップと、を含むことを特徴とするGAAトランジスタ素子の製造方法。 - 前記活性領域内に開口部を形成するステップは、前記活性領域を横切って延び、対向する側壁を有するように、前記第1方向に互いに離れたマスクパターンを形成するステップ、及び前記マスクパターンをエッチングマスクとして使用して、前記活性領域をエッチングするステップを含むことを特徴とする請求項21に記載のGAAトランジスタ素子の製造方法。
- 前記犠牲層を形成するステップは、前記リセス内にSiGeをエピタキシャル成長させるステップを含むことを特徴とする請求項21に記載のGAAトランジスタ素子の製造方法。
- 前記活性領域の対向する側壁の露出された部分の間にチャンネル領域を形成するステップは、前記犠牲層上にSiをエピタキシャル成長させるステップを含むことを特徴とする請求項1に記載のGAAトランジスタ素子の製造方法。
- 前記ストリップ状の活性領域を有する基板を提供するステップは、単結晶シリコン基板を提供するステップ、前記第1方向に延びる一対の離れたトレンチを形成することで、前記トレンチの間に単結晶シリコンの壁体が起立するように前記基板をエッチングするステップ、トレンチ分離構造物を形成するために絶縁物質で前記トレンチを埋め込むステップ、及び前記単結晶シリコンの壁体内に不純物を注入するステップを含むことを特徴とする請求項21に記載のGAAトランジスタ素子の製造方法。
- 前記活性領域内に開口部を形成するステップは、対向する側壁を有するように前記第1方向に互いに離れ、前記壁体を横切って延びるマスクパターンを形成するステップ、及び前記マスクパターンをエッチングマスクとして前記壁体をエッチングするステップを含むことを特徴とする請求項25に記載のGAAトランジスタ素子の製造方法。
- 前記マスクパターンをエッチングマスクとして前記壁体をエッチングするステップは、前記開口部の底部が前記各トレンチの底部の上のレベルに位置するように調節されることを特徴とする請求項26に記載のGAAトランジスタ素子の製造方法。
- 前記ゲート絶縁層及びゲート電極を形成する前に、前記マスクパターンの対向する側壁上に、前記チャンネル領域を横切って第2側壁スペーサを形成するステップを更に含むことを特徴とする請求項26に記載のGAAトランジスタ素子の製造方法。
- 前記第2側壁スペーサは、前記マスクパターンの対向する側壁に沿って前記分離構造物を横切って延びるように形成され、前記犠牲層を除去するステップは、前記第2側壁スペーサの間で露出された前記分離構造物の部分をエッチングして除去するステップ、及び連続的に前記犠牲層をエッチングして除去するステップを含むことを特徴とする請求項28に記載のGAAトランジスタ素子の製造方法。
- 前記側壁スペーサが形成された後に、前記開口部の底部で露出された前記基板の全体領域内に不純物を注入するステップを更に含むことを特徴とする請求項21に記載のGAAトランジスタ素子の製造方法。
- ソース領域を含む第1柱と、
ドレイン領域を含み、前記第1柱と離れた第2柱と、
前記第1柱のソース領域と前記第2柱のドレイン領域とを連結するチャンネル領域と、
前記チャンネル領域を取り囲むゲート絶縁層及びゲート電極であって、前記ゲート電極は、前記チャンネル領域の下に配置された下端部を有し、前記第1柱の前記ソース領域から前記第2柱の前記ドレイン領域に至る前記チャンネル領域の幅が、前記第1柱の前記ソース領域から前記第2柱の前記ドレイン領域に至る同じ方向に測定された前記ゲート電極の下端部の幅より広い、前記ゲート絶縁層及びゲート電極と、を含むGAAトランジスタ。 - 前記各柱の上に配置されたマスクパターン及び前記チャンネル領域の上で、前記ゲート電極の側面に前記マスクパターンの間に配置された絶縁物質を更に含むことを特徴とする請求項31に記載のGAAトランジスタ。
- 前記ゲート電極の下に位置するカウンタドーピング領域を更に含むことを特徴とする請求項31に記載のGAAトランジスタ。
- 前記チャンネル領域は、Siエピタキシャル層であることを特徴とする請求項31に記載のGAAトランジスタ。
- 前記チャンネル領域は、前記柱の上端面と同じレベルに配置された上端面を有することを特徴とする請求項31に記載のGAAトランジスタ。
- 前記チャンネル領域は、前記柱の上端面より上のレベルに配置された上端面を有することを特徴とする請求項31に記載のGAAトランジスタ。
- 前記チャンネル領域は、前記柱の上端面より下のレベルに配置された上端面を有することを特徴とする請求項31に記載のGAAトランジスタ。
- 前記チャンネル領域は、前記チャンネル領域の各端部で前記ソース及びドレイン領域を完全に重畳させることを特徴とする請求項31に記載のGAAトランジスタ。
- 前記柱を含む単結晶基板を含むことを特徴とする請求項31に記載のGAAトランジスタ。
- シリコン基板を提供するステップと、
一対の離れたトレンチを形成することで、シリコンの壁体が前記トレンチの間で残留して起立するように、前記基板をエッチングするステップと、
前記トレンチを絶縁物質で埋め込むステップと、
前記基板内に不純物をイオン注入するステップと、
前記壁体の部分を分離するために前記壁体内に開口部を形成することで、不純物が注入された離れたシリコン柱を形成し、不純物が注入された前記柱の領域は、それぞれソース及びドレイン領域を構成するように前記開口部を形成するステップと、
前記開口部内で、前記ソース及びドレイン領域を連結するチャンネル領域を形成するステップと、
前記チャンネル領域の周りで、ゲートオキシド及びゲート電極を形成するステップと、を含むことを特徴とするGAAトランジスタ素子の製造方法。 - 前記壁体内に開口部を形成するステップは、前記壁体を横切って延び、対向する側壁を有するように、前記壁体の長手方向に互いに離れたマスクパターンを形成するステップ、及び前記マスクパターンをエッチングマスクとして使用して、前記壁体をエッチングするステップを含むことを特徴とする請求項40に記載のGAAトランジスタ素子の製造方法。
- 前記開口部の底部で、前記基板内に不純物を注入するステップを更に含むことを特徴とする請求項40に記載のGAAトランジスタ素子の製造方法。
- 前記チャンネル領域が形成される前に、前記開口部の底部に犠牲層を形成するステップ、及び前記チャンネル領域が形成された後、また、前記ゲートオキシド及びゲート電極が形成される前に、前記犠牲層を除去するステップを更に含むことを特徴とする請求項40に記載のGAAトランジスタ素子の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0041857 | 2004-06-08 | ||
KR1020040041857A KR100618831B1 (ko) | 2004-06-08 | 2004-06-08 | 게이트 올 어라운드형 반도체소자 및 그 제조방법 |
US11/074,711 US7253060B2 (en) | 2004-06-08 | 2005-03-09 | Gate-all-around type of semiconductor device and method of fabricating the same |
US11/074,711 | 2005-03-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005354065A true JP2005354065A (ja) | 2005-12-22 |
JP5001528B2 JP5001528B2 (ja) | 2012-08-15 |
Family
ID=35588207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005167769A Active JP5001528B2 (ja) | 2004-06-08 | 2005-06-08 | ゲートオールアラウンド型の半導体素子及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070200178A1 (ja) |
JP (1) | JP5001528B2 (ja) |
DE (1) | DE102005026228B4 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007273950A (ja) * | 2006-03-31 | 2007-10-18 | Hynix Semiconductor Inc | チャンネル面積を増大させた半導体素子及びその製造方法 |
JP2009071275A (ja) * | 2007-09-11 | 2009-04-02 | Samsung Electronics Co Ltd | キャパシタレスdram、その製造及び動作方法 |
JP2010272859A (ja) * | 2009-05-21 | 2010-12-02 | Internatl Business Mach Corp <Ibm> | 電界効果トランジスタ(fet)インバータとその製造方法(単一ゲート・インバータのナノワイヤ・メッシュ) |
JP2013055206A (ja) * | 2011-09-03 | 2013-03-21 | Takehide Shirato | 半導体装置及びその製造方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7910288B2 (en) | 2004-09-01 | 2011-03-22 | Micron Technology, Inc. | Mask material conversion |
US7611944B2 (en) | 2005-03-28 | 2009-11-03 | Micron Technology, Inc. | Integrated circuit fabrication |
US7429536B2 (en) | 2005-05-23 | 2008-09-30 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
US7816262B2 (en) | 2005-08-30 | 2010-10-19 | Micron Technology, Inc. | Method and algorithm for random half pitched interconnect layout with constant spacing |
US7759197B2 (en) | 2005-09-01 | 2010-07-20 | Micron Technology, Inc. | Method of forming isolated features using pitch multiplication |
US7572572B2 (en) | 2005-09-01 | 2009-08-11 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
US8003310B2 (en) * | 2006-04-24 | 2011-08-23 | Micron Technology, Inc. | Masking techniques and templates for dense semiconductor fabrication |
US7795149B2 (en) | 2006-06-01 | 2010-09-14 | Micron Technology, Inc. | Masking techniques and contact imprint reticles for dense semiconductor fabrication |
US8030218B2 (en) | 2008-03-21 | 2011-10-04 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
US8492282B2 (en) | 2008-11-24 | 2013-07-23 | Micron Technology, Inc. | Methods of forming a masking pattern for integrated circuits |
US9111781B2 (en) | 2012-02-24 | 2015-08-18 | Infineon Technologies Ag | Trench capacitors and methods of forming the same |
WO2015114476A1 (en) * | 2014-01-28 | 2015-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9209095B2 (en) * | 2014-04-04 | 2015-12-08 | International Business Machines Corporation | III-V, Ge, or SiGe fin base lateral bipolar transistor structure and method |
US9306019B2 (en) * | 2014-08-12 | 2016-04-05 | GlobalFoundries, Inc. | Integrated circuits with nanowires and methods of manufacturing the same |
US9349866B2 (en) * | 2014-10-10 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for FinFET device |
KR102343470B1 (ko) * | 2016-01-28 | 2021-12-24 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
CA3031750A1 (en) * | 2016-07-25 | 2018-02-01 | Wisconsin Alumni Research Foundation | Radioactive phospholipid metal chelates for cancer imaging and therapy |
CN114823310A (zh) * | 2021-01-19 | 2022-07-29 | 长鑫存储技术有限公司 | 存储器件、半导体结构及其形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277745A (ja) * | 1999-03-19 | 2000-10-06 | Internatl Business Mach Corp <Ibm> | ダブルゲート集積回路及びその製造方法 |
JP2002151688A (ja) * | 2000-08-28 | 2002-05-24 | Mitsubishi Electric Corp | Mos型半導体装置およびその製造方法 |
JP2003069036A (ja) * | 1993-09-17 | 2003-03-07 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3460863B2 (ja) * | 1993-09-17 | 2003-10-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
US5497019A (en) * | 1994-09-22 | 1996-03-05 | The Aerospace Corporation | Silicon-on-insulator gate-all-around MOSFET devices and fabrication methods |
US5879998A (en) * | 1997-07-09 | 1999-03-09 | Advanced Micro Devices, Inc. | Adaptively controlled, self-aligned, short channel device and method for manufacturing same |
FR2799305B1 (fr) * | 1999-10-05 | 2004-06-18 | St Microelectronics Sa | Procede de fabrication d'un dispositif semi-conducteur a grille enveloppante et dispositif obtenu |
US6580137B2 (en) * | 2000-08-29 | 2003-06-17 | Boise State University | Damascene double gated transistors and related manufacturing methods |
EP1244142A1 (en) * | 2001-03-23 | 2002-09-25 | Universite Catholique De Louvain | Fabrication method of SOI semiconductor devices |
US20030189227A1 (en) * | 2002-04-04 | 2003-10-09 | Honeywell International Inc. | High speed SOI transistors |
FR2838238B1 (fr) * | 2002-04-08 | 2005-04-15 | St Microelectronics Sa | Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant |
KR100481209B1 (ko) * | 2002-10-01 | 2005-04-08 | 삼성전자주식회사 | 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법 |
KR100451459B1 (ko) * | 2003-02-10 | 2004-10-07 | 삼성전자주식회사 | 더블 게이트 전극 형성 방법 및 더블 게이트 전극을포함하는 반도체 장치의 제조 방법 |
US7456476B2 (en) * | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
KR100625177B1 (ko) * | 2004-05-25 | 2006-09-20 | 삼성전자주식회사 | 멀티-브리지 채널형 모오스 트랜지스터의 제조 방법 |
KR100618831B1 (ko) * | 2004-06-08 | 2006-09-08 | 삼성전자주식회사 | 게이트 올 어라운드형 반도체소자 및 그 제조방법 |
KR100594327B1 (ko) * | 2005-03-24 | 2006-06-30 | 삼성전자주식회사 | 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법 |
-
2005
- 2005-06-07 DE DE102005026228A patent/DE102005026228B4/de active Active
- 2005-06-08 JP JP2005167769A patent/JP5001528B2/ja active Active
-
2007
- 2007-04-10 US US11/783,518 patent/US20070200178A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003069036A (ja) * | 1993-09-17 | 2003-03-07 | Mitsubishi Electric Corp | 半導体装置 |
JP2000277745A (ja) * | 1999-03-19 | 2000-10-06 | Internatl Business Mach Corp <Ibm> | ダブルゲート集積回路及びその製造方法 |
JP2002151688A (ja) * | 2000-08-28 | 2002-05-24 | Mitsubishi Electric Corp | Mos型半導体装置およびその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007273950A (ja) * | 2006-03-31 | 2007-10-18 | Hynix Semiconductor Inc | チャンネル面積を増大させた半導体素子及びその製造方法 |
JP2009071275A (ja) * | 2007-09-11 | 2009-04-02 | Samsung Electronics Co Ltd | キャパシタレスdram、その製造及び動作方法 |
JP2010272859A (ja) * | 2009-05-21 | 2010-12-02 | Internatl Business Mach Corp <Ibm> | 電界効果トランジスタ(fet)インバータとその製造方法(単一ゲート・インバータのナノワイヤ・メッシュ) |
JP2013055206A (ja) * | 2011-09-03 | 2013-03-21 | Takehide Shirato | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5001528B2 (ja) | 2012-08-15 |
DE102005026228B4 (de) | 2010-04-15 |
DE102005026228A1 (de) | 2006-02-16 |
US20070200178A1 (en) | 2007-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5001528B2 (ja) | ゲートオールアラウンド型の半導体素子及びその製造方法 | |
US7253060B2 (en) | Gate-all-around type of semiconductor device and method of fabricating the same | |
JP5189741B2 (ja) | 多重チャンネルを有するmos電界効果トランジスタの製造方法及びそれによって製造された多重チャンネルを有するmos電界効果トランジスタ | |
US7535061B2 (en) | Fin-field effect transistors (Fin-FETs) having protection layers | |
JP5075320B2 (ja) | 三次元構造のチャンネルを備えるモストランジスタの製造方法 | |
KR101471858B1 (ko) | 바 타입의 액티브 패턴을 구비하는 반도체 장치 및 그 제조방법 | |
KR100400325B1 (ko) | 수직형 트랜지스터 및 그 제조 방법 | |
US9275911B2 (en) | Hybrid orientation fin field effect transistor and planar field effect transistor | |
JP4722405B2 (ja) | トランジスタ製造方法 | |
KR100828030B1 (ko) | 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그제조 방법 | |
JP2011071235A (ja) | 半導体装置及びその製造方法 | |
US20110318890A1 (en) | Methods of forming semiconductor-on-insulating (soi) field effect transistors with body contacts | |
US20140065774A1 (en) | Embedded planar source/drain stressors for a finfet including a plurality of fins | |
KR100605497B1 (ko) | 에스오아이 기판들을 제조하는 방법들, 이를 사용하여반도체 소자들을 제조하는 방법들 및 그에 의해 제조된반도체 소자들 | |
US20110189829A1 (en) | Methods of fabricating nonvolatile memory devices having stacked structures | |
US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
JP5514400B2 (ja) | エピタキシャル層を利用するトランジスター構造の製造方法 | |
KR100541047B1 (ko) | 이중 게이트 모스 트랜지스터 및 그 제조방법 | |
KR101517390B1 (ko) | 수직형 반도체 소자 및 이의 제조 방법. | |
US7187022B2 (en) | Semiconductor device having a multi-bridge-channel and method for fabricating the same | |
KR100486253B1 (ko) | 수직형 트랜지스터의 제조방법 | |
KR20040079066A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR20080062048A (ko) | 트랜지스터 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120518 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5001528 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |