JP2005345470A - 電子デバイスの検査装置 - Google Patents

電子デバイスの検査装置 Download PDF

Info

Publication number
JP2005345470A
JP2005345470A JP2005159345A JP2005159345A JP2005345470A JP 2005345470 A JP2005345470 A JP 2005345470A JP 2005159345 A JP2005159345 A JP 2005159345A JP 2005159345 A JP2005159345 A JP 2005159345A JP 2005345470 A JP2005345470 A JP 2005345470A
Authority
JP
Japan
Prior art keywords
defect
electronic device
unit
signal
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005159345A
Other languages
English (en)
Inventor
Boo-Yang Jung
富陽 鄭
Sung-Young Han
聖英 韓
Bruce Kim
ブルース・キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwha Techwin Co Ltd
Original Assignee
Samsung Techwin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Techwin Co Ltd filed Critical Samsung Techwin Co Ltd
Publication of JP2005345470A publication Critical patent/JP2005345470A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2853Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】 共振器からの入射信号による回路パターンのリターンロスを測定して、半導体パッケージなどの回路パターンの接続不良有無を検査する電子デバイスの検査装置を提供する。
【解決手段】 電気的変量を電子デバイスの第1端部に与える回路部と、与えられた電気的変量の値を変更するべく電子デバイスの第2端部と接続された要素部と、与えられた電気的変量の変更値を測定し、測定された電気的変量の変更値を基準値と比較して電子デバイスの状態を決定するべく、回路部と電気的に接続された検査部と、を具備する電子デバイスの検査装置。
【選択図】 図15

Description

本発明は、微細回路パターンを持つ半導体基板または半導体パッケージなどの回路パターンを含む電子デバイスの検査装置に係り、より詳細には、共振器からの入射信号による回路パターンのリターンロスを測定して、半導体パッケージなどの回路パターンの接続不良有無を検査する電子デバイスの検査装置に関する。
半導体パッケージは、回路パターンが形成された基板上に半導体素子を実装して形成されるものであり、その目的を達成するためには半導体素子を外部環境から保護し、電気的信号を安定的に外部に伝達できなければならない。このような半導体パッケージにおいて、電気信号を安定的に伝達するためには基板の回路パターンに不良があってはならず、回路パターンに不良が存在すれば、実際使用において製品の信頼性に問題が発生する。
したがって、半導体パッケージの回路パターンの接続状態についての不良有無を判別することは、非常に重要な作業のうち1つである。半導体パッケージング工程中で、電気的接続状態の不良有無の検査は、基板量産時の最終検査段階及び、基板上に半導体素子を実装するパッケージング工程の最後の段階でなされ、既存に最も広く使われている方法には、肉眼検査方法、キャパシタンス測定方法、抵抗測定方法などがある。
しかし、最近半導体素子の入出力端子の増加につれて、基板に形成される回路パターンが微細ピッチ化されて回路パターンの幅が小さくなり、回路パターン上に形成される欠陥の大きさも小さくなった。したがって、微細ピッチを持つ回路パターンの検査時に、欠陥が発生していない回路パターンから検出される電圧と欠陥が発生した回路パターンから検出される電圧との差が非常に小さいために、欠陥が存在するにもかかわらずそれを検査し難い。微細化されたパターン上の欠陥を探すために図1で要約されたような色々な方法が使われているが、それらの方法もまた下記のような問題点を持つ。
第1に、キャパシタンスを測定する方法は、1つのプローブを使用して回路パターンの電極に一対一対応させることによって電気伝導度を測定する方法として簡単に使用されうるが、回路パターンがオープンされた場合のような不連続についての測定が難しい。
第2に、抵抗を測定する方法は、回路がショートした場合に検出時間が増加するという短所を持つ。
第3に、電子ビームを使用した測定方法は、回路パターンに電子ビームを充電させた後、漏れの発生如何によって欠陥を検査する。しかしこの方法は、装備のコストが高いという短所を持っている。
このような問題点についての解決方法として、特許文献1で共振器を使用した検査方法が提示されたが、これは1つのプローブを使用するために測定の原理が簡単であり、測定時間及び分解能が既存の方法より優秀であり、その信頼性も優秀であるという長所を持っている。
図2には、特許文献1に開示された共振器を利用した基板の回路パターン欠陥検査装置1が概略的に図示されているが、高周波(RF)共振器11がプローブ12とRF電力供給部Vinとに接続されており、前記プローブ12は回路パターン13の一端部に接触する。この時、回路パターン13には端子と端子とを連結する連結部14が形成される。
前記特許文献1に開示された回路パターン欠陥検査装置1による欠陥検査方法では、マルチチップモジュールの電気的接続状態を測定するために、比較的高いQ値を持つ共振器を使用し、欠陥のない回路パターン13にプローブ12を接触させて電圧を印加して得られた出力電圧VOUT信号と、欠陥のある回路パターン13にプローブ12を接触させて電圧を印加して得られた出力電圧VOUT信号の大きさを比較することによって、欠陥有無を調べる。
RF共振器11を利用した回路パターン欠陥検査装置1では、信号は、RF源(図示せず)から出力された後、共振器を利用して特定周波数で増幅させられる。出力電圧VOUTの周波数及び大きさは、回路パターンが共振回路に接続されることによって発生する追加負荷により変わる。
図3では、基板の製作時に発生しうる回路パターン欠陥の形態及び種類を図示し、図4のグラフでは、図3の回路パターン欠陥の種類による周波数応答を図示している。ここで、図3の(a)ないし(e)は、それぞれ無欠陥(defect free)、オープン欠陥、マウスバイト欠陥(mouse bite defect)、ショート寸前の欠陥(near−short defect)、ショート欠陥のケースに該当する。
図4に図示されたように、回路パターンに接続されていない状態での共振周波数及び大きさは、それぞれωPROBE及びMの値を持つ。プローブが回路パターンに接続されれば、回路パターンの追加負荷により出力電圧VOUTの共振周波数及びその大きさがそれぞれグラフ上でωREF及びMの値に移動する。
この時、無欠陥状態、オープン欠陥、ショート欠陥などの回路パターンの状態によって、出力電圧VOUTの共振周波数及びその大きさは変化された特性値を持つが、オープン欠陥の場合、ωREFからωOPENにピークが移動してその大きさMは若干減少するが、ショート欠陥の場合には、共振周波数ωSHORTが左側に移動してその大きさMがオープン欠陥の場合より減少量が大きいことが分かる。
このように回路パターンの種類によって共振周波数及びその大きさが変わる。したがって、無欠陥である時の共振周波数及びその大きさが分かれば、回路パターンの共振周波数及びその大きさを測定した後、無欠陥の場合と比較して欠陥の有無及び種類を判別できる。
しかし、このような測定方法においても、微細回路パターンである場合にプローブが接触する回路パターンの近端位置では欠陥の有無がよく感知されるが、プローブが接触した近端と離隔された回路パターンの遠端へ行くほど欠陥の有無はよく検出できなくなる。また、欠陥が検出されるとしても、欠陥のある時の検出電圧VOUTと、欠陥のない時の検出電圧VOUTの周波数及び大きさの差があまり大きくないために、測定エラーが発生しうる。
図5及び図6それぞれのグラフには、無欠陥の場合と、近端及び遠端それぞれに30%マウスバイト欠陥がある場合の周波数についての電圧差特性が図示されている。
図5に図示されたように、近端に30%マウスバイト欠陥がある場合の共振周波数は約830MHzであり、その時の電圧差は約190mV程度である。また、図6に図示されたように、遠端に30%マウスバイト欠陥がある場合の共振周波数は約850MHzであり、その時の電圧差は約12mV程度であり、図5に図示された場合に比べてその大きさが小さいために、さらに正確に欠陥を判別するためにはさらに大きい電圧差が要求される。また、このように回路パターンの遠端に発生した欠陥を確認するのに問題点があって、回路パターンの信頼性を確認し難い。
米国特許第6,111,414号公報
このような問題点を含むいろいろな問題点を解決するために、本発明は、微細回路パターンを持つ回路基板の回路パターン欠陥を容易に検出し、欠陥の種類及び形成位置によって細分化された不良基準で回路パターンの接続欠陥を検査できる電子デバイスの検査装置を提供する。
本発明の一側面によれば、電子デバイスの検査装置は、電気的変量を電子デバイスの第1端部に与える回路部と、前記与えられた電気的変量の値を変更するべく前記電子デバイスの第2端部と接続された要素部と、前記印加された電気的変量の変更値を測定し、前記与えられた電気的変量の変更値を測定し、前記測定された電気的変量の変更値を基準値と比較して前記電子デバイスの状態を決定するべく、前記回路部と電気的に接続された検査部と、を具備する。
本発明による電子デバイスの検査装置は、回路パターンを持つ基板の回路パターン欠陥を検査するものであり、共振器と、第1電力供給手段と、プローブと、第2電力供給手段と、検査部とを具備する。
前記共振器は、共振信号を発生させて回路パターンから反響される信号を増幅させる。前記第1電力供給手段は、共振器の一端に接続されて共振器に電力を供給する。前記プローブは、共振器の他端に接続されて回路パターンの一端に接触する。前記第2電力供給手段は、回路パターンの他端に接続されて回路パターンに電圧を印加する。前記検査部は、共振器とプローブとの間に接続されて、回路パターンで発生した電圧を測定して測定電圧を生成し、測定電圧から回路パターン欠陥有無を判断する。
本発明の他の側面による回路パターン欠陥検査装置は、回路パターンを持つ基板の回路パターン欠陥を検査するものであり、共振器と、第1電力供給手段と、プローブと、第2電力供給手段と、検査部とを具備する。前記共振器は、共振信号を発生させて回路パターンから反響される信号を増幅させる。前記第1電力供給手段は、共振器の一端に接続されて共振器に電力を供給する。前記プローブは、共振器の他端に接続されて回路パターンの一端に接触する。前記第2電力供給手段は、回路パターンの他端に接続されて電圧を印加する。前記検査部は、共振器とプローブとの間に接続されて、回路パターンの入射波電力と反射波電力の比であるような入力端反射係数を測定して、入力端反射係数から回路パターン欠陥有無及び欠陥の種類を判断する。
本発明のさらに他の側面による回路パターン欠陥検査装置は、回路パターンを持つ基板の回路パターン欠陥を検査するものであり、共振器と、第1電力供給手段と、プローブと、増幅部と、検査部とを具備する。前記共振器は、共振信号を発生させて回路パターンから反響される信号を増幅させる。前記第1電力供給手段は、共振器の一端に接続されて共振器に電力を供給する。前記プローブは、共振器の他端に接続されて回路パターンの一端に接触する。前記増幅部は、回路パターンによる追加負荷によって変調された信号を増幅して増幅電圧を生成するものであり、前記共振器と前記プローブとの間に接続される。前記検査部は、増幅部に接続されて増幅電圧を測定して測定電圧を生成し、測定電圧から回路パターン欠陥有無及び欠陥の種類を判断する。
本発明の他の側面による回路パターン欠陥検査システムは、複数の回路パターンを持つ基板の回路パターン欠陥を検査するものであり、共振器と、第1電力供給手段と、プローブと、1若しくは複数の第1スイッチと、第2電力供給手段と、1若しくは複数の第2スイッチと、検査部と、スイッチング制御部とを具備する。前記共振器は、共振信号を発生させて回路パターンから反響される信号を増幅させる。前記第1電力供給手段は、共振器の一端に接続されて共振器に電力を供給する。前記プローブは、共振器の他端に接続されてそれぞれの回路パターンの一端に接触する複数個のプローブ部分を持つ。前記第1スイッチは、共振器とプローブとの間に接続されて、共振器とプローブのそれぞれのプローブ部分との接続をスイッチングする。前記第2電力供給手段は、それぞれの回路パターンの他端に接続されて前記回路パターンに電圧を印加する。前記第2スイッチは、それぞれの回路パターンの他端と第2電力供給手段との間に接続されて、それぞれの回路パターンと第2電力供給手段との接続をスイッチングする。前記検査部は、共振器とそれぞれの第1スイッチとの間に接続されて、回路パターンで発生した電圧を測定して測定電圧を生成し、測定電圧から回路パターン欠陥有無及び欠陥の種類を判断する。前記スイッチング制御部は、検査部からスイッチ制御信号を入力されて第1及び第2スイッチのスイッチングを制御する。
本発明による回路パターン欠陥検査装置及びそれを具備する欠陥検査システムによれば、微細回路パターンの接続状態の欠陥を容易に検出し、欠陥の種類及び形成位置によって細分化された不良基準で回路パターンの接続欠陥を検査できる。
また、回路パターンのプローブから遠く離れた位置に存在する欠陥をさらに正確に検出できる。更に、回路パターンの接続状態の欠陥の測定エラーを減らして、回路パターンを含む製品の信頼性を向上させることができる。
以下、添付した図面を参照して本発明の望ましい実施例について詳細に説明する。
図7は、本発明による望ましい実施例であり、電子デバイスの検査装置を概略的に図示した回路図である。図8ないし図10は、図7の電子デバイスの検査装置によって検出された回路パターン欠陥がそれぞれマウスバイト欠陥、ショート寸前の欠陥、及びオープン欠陥である場合に、第2電力供給手段がある場合とない場合とを比較したグラフである。
図面を参照すれば、例えば回路基板の回路パターン23のような電子デバイスの欠陥を検査する装置2は、共振器21と第1電力供給手段Vinとプローブ22とを含む回路部、第2電力供給手段25のような要素部、及び検査部Dp2を具備する。以下では、説明の便宜上、要素部及び電子デバイスをそれぞれ第2電力供給手段25及び回路パターン23を例として説明する。それと合せて、回路部を共振器21と第1電力供給手段Vinとプローブ22とに分けて説明する。
前記共振器21は、共振信号を発生させて回路パターンから反響される信号を増幅させる。前記第1電力供給手段Vinは、共振器21の一端に接続されて共振器21に電力を供給する。前記プローブ22は、共振器21の他端に接続されて回路パターン23の一端(第1端部)に接触する。前記第2電力供給手段25は、回路パターン23の他端(第2端部)に接続されて回路パターン23に電圧を印加する。前記検査部Dp2は、共振器21とプローブ22との間に接続されて、回路パターン23で発生した電圧を測定して測定電圧を生成し、測定電圧から回路パターン23の欠陥有無を判断する。本発明はこれに限定されず、前記電力供給手段が電流源であることもある。
本発明による回路パターン欠陥検査装置2は、測定エラーが発生しないように欠陥を正確に識別しかつ欠陥の種類を識別するために、欠陥のある時に測定された電圧値と、欠陥のない時に測定された電圧値すなわち基準値との差を大きくする。本実施例の場合に前記電圧差を大きくするために、プローブ22と反対側で回路パターン23の遠端に第2電力供給手段25として電圧源またはグラウンドを接続して、欠陥によって回路パターン23が形成するインピーダンスの変化による電圧降下が明確に現れるようにした。
すなわち、プローブ22と離隔された回路の遠端に第2電力供給手段25としてグラウンドが形成されるので、小さなインピーダンスの変化にも電流値が大きく変わる。従って、回路パターン23の欠陥特性による測定電圧VOUTの周波数及び大きさの変化値がよく認知されうる。
この時、前記回路パターン23の欠陥の種類は、図3に図示されたように、オープン欠陥(b)、マウスバイト欠陥(c)、ショート寸前の欠陥(d)、ショート欠陥(e)であるが、このような欠陥は、無欠陥(a)である場合と比較されてその種類が判断されうる。あらかじめ、無欠陥である場合の測定電圧VOUTの周波数及び大きさの値を基準値すなわちベンチマークとしてプログラミングして入力した後、プローブ22を回路パターン23に接触させた後に電圧を印加して得た測定電圧VOUTの周波数及び大きさの値を前記基準値と比較して、欠陥の種類及び形成位置を感知して不良有無が判別可能にする。
前記共振器21は、抵抗R、キャパシタC、及びインダクターLの並列接続で形成される共振回路よりなることが望ましい。第1電力供給手段Vinから出力される電力は回路パターン23に供給され、回路パターンから反響される信号を増幅させるために共振信号が生成される。
本実施例による回路パターン欠陥検査装置2において、共振器21は、回路パターン23から反響される周波数応答の大きさの値を測定しやすく、回路パターン23に欠陥がある時とない時に発生する周波数応答の大きさの値の差を容易に区別できるように、高いQ値を持つことが望ましい。
ここで、特定周波数の信号は、RF発生源から信号を受信した後に共振回路によって形成される共振器を利用して増幅される。測定電圧VOUTの周波数及び大きさは、回路パターンが共振回路に接続されることによって発生する追加負荷により変わる。
本実施例に基づき、欠陥のない場合とそれぞれの欠陥がある場合との電圧差が図8ないし図10に図示されているが、第1電力供給手段Vinとしては10Vの交流電力が用いられ、第2電力供給手段25としてグラウンドを接続した実施例の場合を図示した。ここで、図8ないし図10で図示されたように、グラウンドが接続された場合の第2電力供給手段25を有する回路パターン欠陥検査装置2により検出される最大電圧差は、欠陥の種類に関係なく高く現れる。また、欠陥の位置による電圧差の差が大きいこともわかる。対照的に、第2電力供給手段を有しない回路パターン欠陥検査装置では、最大電圧差は低く現れ、欠陥の位置による電圧差の差もそれほど大きくない。従って、第2電力供給手段25を有する場合には、欠陥の有無に関する情報が容易に検出されうる。回路パターン欠陥の種類によって差電圧の特性が変わるので、それを分析して欠陥が存在する位置及び種類を容易に把握できる。
前記検査部Dp2は、共振器21とプローブ22との間に接続されて測定電圧を測定する測定部26と、測定電圧から回路パターン欠陥有無を判断する判断部27とを具備することが望ましい。この時、前記判断部27が、前記回路パターンに欠陥がない場合に測定された電圧と測定電圧を比較して回路パターン欠陥有無を検査でき、前記判断部26では、測定電圧のパターンによって欠陥の種類を決定できる。
本発明による回路パターン欠陥検査装置によって欠陥を検査する場合において、回路パターン23に接続されるプローブ21の遠端に電圧源またはグラウンドを接続するために、遠端に所定の端子を形成して回路パターン23を電圧源またはグラウンドと接続する。しかし、この方法は、回路パターン23にスクラッチを生じさせることがある。また、回路パターン23の遠端が他の部分とボンディングされて使われる場合に、そのようなスクラッチはボンディング品質に直接的な影響を及ぼすことがある。
したがって、このように回路パターン23の遠端を電圧源またはグラウンドなどの第2電力供給手段25と直接接続できない場合には、非接触方式で電圧源と接続させることもできる。すなわち、前記第2電力供給手段25として磁場を形成して非接触式で前記回路パターンの遠端に電力を供給できる。そのために、RF発生手段を利用して回路パターンの遠端の周辺に磁場を発生させ、その磁場によって電圧源を接続する効果を奏することができる。
ここで、検査部Dp2は、図15に図示された検査部Dp5のように、フィルター、整流器、アナログ−デジタル変換器、決定部、及び参照テーブルを保存するメモリなどの具体的な構成によってなりうる。この時、前記参照テーブルは、前記回路パターンによる欠陥の位置及び種類をコンピュータでシミュレーションして得られた値に基づいて構成できる。
図11は、本発明による望ましい他の実施例であり、回路パターン欠陥検査装置を概略的に図示した回路図である。図12及び図13は、それぞれ第2電力供給手段がないとき及びあるときに、図11の回路パターン欠陥検査装置によって検出されたマウスバイト欠陥が遠端に存在する場合と無欠陥の場合とで入力端における反射係数を比較した結果を示すグラフである。
図11ないし図13を参照すれば、回路基板の回路パターン33の欠陥を検査する回路パターン欠陥検査装置3は、共振器31と、第1電力供給手段Vinと、プローブ32と、第2電力供給手段35と、検査部Dp3とを具備する。ここで、図7に図示された回路パターン欠陥検査装置2と同じ構成要素は、以下で記述する事項以外には同じ機能及び参照番号を有するので、それらについて詳細な説明は省略する。
前記検査部Dp3は、共振器31とプローブ32との間に接続されて、回路パターン33の入射波電力と反射波電力の比であるような入力端反射係数(Sパラメータ、S11)を測定して、入力端反射係数S11から回路パターン欠陥有無及び欠陥の種類を判断する。この時、前記検査部Dp3は、測定部36及び判断部37を具備する。
前記測定部36は、共振器31とプローブ32との間に接続されて入力端反射係数S11を測定し、前記判断部37は、入力端反射係数S11から回路パターン33の欠陥有無及び欠陥の種類を判断する。この時、前記判断部37は、入力端反射係数S11を、回路パターン33に欠陥がない場合に測定された入力端反射係数S11と比較して、回路パターン33の欠陥有無及び欠陥の種類を判断することが望ましい。
ここで、回路パターン33に欠陥がない場合に測定された入力端反射係数S11と、図3に図示されたように多様な形態の欠陥の種類による入力端反射係数S11とをそれぞれ測定し、それらを参照テーブルとして作って前記測定部36で測定された入力端反射係数S11と比較して、欠陥の有無及び欠陥の種類を判断できる。
そのために、検査部Dp3は、図15に図示された検査部Dp5のように、フィルター、整流器、アナログ−デジタル変換器、決定部、及び参照テーブルを保存するメモリなどの具体的な構成によってなりうる。
図12及び図13を参照すれば、第2電力供給手段35が備えられた場合(図13)には、第2電力供給手段35が備えられていない場合(図12)とは違って、無欠陥である場合と遠端側にマウスバイト欠陥がある場合との共振周波数及び大きさの差がそれぞれ明確に区分されることが分かる。本実施例の場合には、第2電力供給手段として遠端がグラウンド処理された。
図14は、本発明による望ましい他の実施例であって、回路パターン欠陥検査装置を概略的に図示した回路図である。図面を参照すれば、例えば、電子デバイス欠陥検査装置4は、回路パターン43を持つ基板の回路パターン欠陥を検査するものであり、共振器41と、第1電力供給手段Vinと、プローブ42と、増幅部49と、検査部Dp4とを具備する。ここで、図7及び図11に図示された回路パターン欠陥検査装置2、3と同じ構成要素は、以下で記述する事項以外には同じ機能及び参照番号を有するので、それらについての詳細な説明は省略する。
ここで、回路パターン43の欠陥の及び欠陥の種類をさらに明確にするために、前記回路パターン43の他端に接続されて電圧を印加する第2電力供給手段45をさらに具備することもある。
前記増幅部49は、回路パターン43による追加負荷によって変調された信号を増幅して増幅電圧を生成するものであり、前記共振器41と前記プローブ42との間に接続される。この時、前記第2電力供給手段としては、回路パターンの遠端がグラウンド処理されて形成されうる。
前記増幅部49は、マイクロ波などの高周波領域で用いられかつ雑音を低減させつつ信号を増幅させうる増幅器であるような低雑音増幅器(LNA)である。このようなLNA49には、エサキダイオード増幅器、変量増幅器、主要な増幅器などが使われうる。
本実施例による回路パターン欠陥検査装置4は、前記共振器41と前記プローブ42との間で測定される信号を増幅するので、第2電圧供給手段がなくとも欠陥の有無及び種類を判別できる。
前記検査部Dp4は、増幅部に接続されて増幅電圧を測定して測定電圧を生成し、測定電圧から回路パターン欠陥有無及び欠陥の種類を判断するものであって、測定部46及び判断部47を具備する。
図15は、本発明による望ましい他の実施例であって、回路パターン欠陥検査システムを概略的に図示した回路図である。
図面を参照すれば、回路パターン53の欠陥検査システム5は、回路パターン53を持つ基板の回路パターン欠陥を検査するものであり、共振器51と、第1電力供給手段Vinと、プローブ52と、少なくとも1つの第1スイッチSW、・・・、SWと、第2電力供給手段55と、少なくとも1つの第2スイッチSWと、検査部56、57と、スイッチング制御部611、612とを具備する。ここで、図7ないし図14に図示された回路パターン欠陥検査装置2、3、4と同じ構成要素は、以下で記述する事項以外には同じ機能及び参照番号を有するので、それらについての詳細な説明は省略する。
前記プローブ52は、共振器51の他端に接続されてそれぞれの回路パターン53の一端に接触する複数個のプローブ部分を持つ。前記第1スイッチSW、・・・、SWは共振器51とプローブ52との間に接続されて、共振器51とプローブ52とのそれぞれのプローブ部分間の接続をスイッチングする。前記第2スイッチSWは、それぞれの回路パターン53の他端と第2電力供給手段との間55に接続されて、それぞれの回路パターン53と第2電力供給手段55との接続をスイッチングする。
前記検査部56、57は、共振器51とそれぞれの第1スイッチSW、・・・、SWとの間に接続されて、回路パターン53で発生した電圧を測定して測定電圧を生成し、測定電圧から回路パターン欠陥有無及び欠陥の種類を判断する。前記スイッチング制御部611、612は、検査部575からスイッチ制御信号を入力されて第1及び第2スイッチのスイッチングを制御する。
前記検査部56、57は、フィルター571、整流器572、アナログ−デジタル変換器573、メモリ58、及び決定部575を具備することが望ましい。また、検査部には、共振器51とそれぞれの第1スイッチSW、・・・、SWとの間に接続されて、回路パターン53で発生した電圧を測定する測定部56がさらに備えられる。
前記フィルター571は、回路パターン53によって変調された交流アナログ信号をフィルタリングしてフィルタリング信号を生成する。前記整流器572は、フィルタリング信号を入力されて直流アナログ信号を生成する。前記アナログ−デジタル変換器573は、直流アナログ信号からデジタル測定信号を生成する。前記メモリ58には、回路パターン欠陥の種類による測定信号データである参照信号を保存する。前記決定部575は、測定信号を参照信号と比較して回路パターン欠陥有無及び欠陥の種類を判断する。この時、前記参照信号は、回路パターン欠陥の種類による測定電圧と、回路パターンに欠陥がない場合に測定された電圧との差のパターンによって設定される。
前記メモリ58に保存される参照信号は、前記回路パターンによる欠陥の位置及び種類をコンピュータでシミュレーションして得られた値に基づいて構成できる。
前記決定部575では、回路パターン欠陥有無及び欠陥の種類の判断終了によってデジタルスイッチング制御信号を生成する。前記スイッチング制御部は、デジタルスイッチング制御信号からアナログスイッチング制御信号を生成するデジタル−アナログ変換器611、及びアナログスイッチング制御信号によってそれぞれの第1及び第2スイッチのスイッチングを制御するデマルチプレクサ612を具備してなる。
前記フィルター572としては、第1遮断周波数及び第1遮断周波数より大きい第2遮断周波数を基準にフィルタリングするバンドパスフィルター571が使われ、低すぎる周波数及び高すぎる周波数の信号を遮断して関心周波数領域での信号を分析し、欠陥の有無及び種類を検査できる。
前記アナログ−デジタル変換器573にはLabViewデータ取得ボードが使われ、これによって直流アナログ信号からデジタル測定信号を生成することができる。前記メモリ58には、測定信号と比較して欠陥の有無及び種類を判断できるように、回路パターン53の欠陥の種類による測定信号データである参照信号が参照テーブルの形態で保存される。
図11に図示された実施例のように、前記検査部が、回路パターン53から反響される反射波電力と、プローブを介して回路パターンに入射される入射波電力との比であるような入力端反射係数を測定し、参照信号と比較して欠陥の有無及び種類を判断できる。この時、前記参照信号が、回路パターン欠陥の種類による入力端反射係数のパターンによって設定されることが望ましい。
一般的に、実際の半導体パッケージの基板は複数個の回路パターンで構成されているために、それぞれの回路パターンごとに欠陥の有無及び欠陥の種類を検査する必要がある。そのために、それぞれの回路パターンごとに共振器を構成すれば、装備が大きくなるだけでなく、回路パターンのピッチが小さくなるので、適用自体が難しくなりうる。
本実施例による回路パターン欠陥検査システム5は、このように複数の回路パターン欠陥を効率的に検査できるように考案されたものであり、1つの共振器51を共有し、第1スイッチを介して共振器51とそれぞれの回路パターンの一端に接続されたプローブ52とを接続可能にした。そのために、それぞれのプローブにTRスイッチを接続し、スイッチング制御部611、612を介して第1スイッチを順次接続しつつ、順次にそれぞれの回路パターン欠陥を検査できるようにした。この時、第1スイッチは1つのスイッチで構成されて、共振器51からそれぞれのプローブ52への接続を順次制御することもできる。
また、第2電力供給手段55が接続されうるが、そのために第2スイッチSWを介して第2電力供給手段56と回路パターンの遠端とを、前記共振器51と前記プローブ52との接続に合せて接続させて、第2電力供給端55を、回路パターン欠陥を検査する回路パターンとのみ選択的に接続させることができる。この時、第2電力供給手段55は、検査しようとするあらゆる回路パターンのそれぞれの遠端にいずれも接続されることもある。
本発明は、前記実施例に限定されず、特許請求の範囲で定義された発明の思想及び範囲内で当業者によって変形及び改良できる。
本発明は、微細回路パターンを持つ半導体基板または半導体パッケージに適用できる。
従来の回路パターン欠陥検査装置を比較分析した表である。 従来の共振器を利用した基板の回路パターン欠陥検査装置を概略的に図示した図面である。 基板の製作時に発生しうる回路パターン欠陥の形状及び種類を概略的に図示した図面である。 図3の回路パターン欠陥の種類による周波数応答を概略的に図示したグラフである。 無欠陥の場合と近端に30%マウスバイト欠陥がある場合の周波数の電圧差特性を概略的に図示したグラフである。 無欠陥の場合と遠端に30%マウスバイト欠陥がある場合の周波数の電圧差特性を概略的に図示したグラフである。 本発明による望ましい実施例であって、電子デバイスの検査装置を概略的に図示した回路図である。 図7の電子デバイスの検査装置によって、回路パターン欠陥がマウスバイト欠陥である場合に、第2電力供給手段がある場合とない場合とを比較したグラフである。 図7の電子デバイスの検査装置によって、回路パターン欠陥がショート寸前の欠陥である場合に、第2電力供給手段がある場合とない場合とを比較したグラフである。 図7の電子デバイスの検査装置によって、回路パターン欠陥がオープン欠陥である場合に、第2電力供給手段がある場合とない場合とを比較したグラフである。 本発明による望ましい他の実施例であって、装置を概略的に図示した回路図である。 図11の電子デバイスの検査装置によって、第2電力供給手段がない場合に、無欠陥である場合と遠端側にマウスバイト欠陥がある場合との入力端反射係数を比較したグラフである。 図11の電子デバイスの検査装置によって、第2電力供給手段がある場合に、無欠陥である場合と遠端側にマウスバイト欠陥がある場合との入力端反射係数を比較したグラフである。 本発明による望ましい他の実施例として、電子デバイスの検査装置を概略的に図示した回路図である。 本発明による望ましい更に別の実施例として、電子デバイスの検査装置を概略的に図示した回路図である。
符号の説明
5 回路パターン欠陥検査システム
51 共振器
52 プローブ
53 回路パターン
55 第2電力供給部
56 測定部
58 メモリ
571 フィルター
572 整流器
573 アナログ−デジタル変換器
575 決定部
611 デジタル−アナログ変換器
612 デマルチプレクサ
SW、・・・、SW 第1スイッチ

Claims (38)

  1. 電子デバイスの検査装置であって、
    電気的変量を前記電子デバイスの第1端部に与える回路部と、
    前記与えられた電気的変量の値を変更するべく前記電子デバイスの第2端部と接続された要素部と、
    前記与えられた電気的変量の変更値を測定し、前記測定された電気的変量の変更値を基準値と比較して前記電子デバイスの状態を決定するべく、前記回路部と電気的に接続された検査部と、を具備することを特徴とする装置。
  2. 前記電気的変量が電圧であることを特徴とする請求項1に記載の装置。
  3. 前記電気的変量が電流であることを特徴とする請求項1に記載の装置。
  4. 前記要素部が電力供給手段であることを特徴とする請求項1に記載の装置。
  5. 前記要素部がグラウンドであることを特徴とする請求項1に記載の装置。
  6. 前記要素部が、磁場を形成して非接触式で前記回路パターンの第2端部に電力を供給することを特徴とする請求項1に記載の装置。
  7. 前記回路部が、並列接続された抵抗、キャパシタ、及びインダクターを具備する共振器であることを特徴とする請求項1に記載の装置。
  8. 前記検査部が、
    前記回路部に導通されたプローブと、
    前記電気的変量の前記値を測定するべく前記共振器及び前記プローブに接続された測定部と、
    前記測定された電気的変量の値から前記電子デバイスの欠陥有無を判断する判断部と、を具備することを特徴とする請求項7に記載の装置。
  9. 前記基準値が、前記電子デバイスに欠陥のない場合に測定された電気的変量の値であることを特徴とする請求項8に記載の装置。
  10. 前記判断部が、前記測定された電気的変量の値によって生成されたパターンによって前記欠陥の種類を決定することを特徴とする請求項8に記載の装置。
  11. 前記欠陥の種類が、オープン欠陥、マウスバイト欠陥、ショート寸前の欠陥、及びショート欠陥を含むことを特徴とする請求項10に記載の装置。
  12. 前記検査部が、
    前記電子デバイスによって変調された交流アナログ信号をフィルタリングしかつフィルタリング信号を生成するフィルターと、
    前記フィルタリング信号を受信しかつ直流アナログ信号を生成する整流器と、
    前記直流アナログ信号からデジタル測定信号を生成するアナログ−デジタル変換器と、
    前記電子デバイスの欠陥の種類による測定信号データである参照信号を保存するメモリと、
    前記測定信号を前記参照信号と比較して前記電子デバイスの欠陥有無及び欠陥の種類を判断する決定部と、を具備することを特徴とする請求項1に記載の装置。
  13. 前記検査部が、
    前記電子デバイスによって変調された交流アナログ信号をフィルタリングしかつフィルタリング信号を生成するフィルターと、
    前記フィルタリング信号を受信しかつ直流アナログ信号を生成する整流器と、
    前記直流アナログ信号からデジタル測定信号を生成するアナログ−デジタル変換器と、
    前記電子デバイスの欠陥の種類による測定信号データである参照信号を保存するメモリと、
    前記測定信号を前記参照信号と比較して前記電子デバイスの欠陥有無及び欠陥の種類を判断する決定部と、を具備することを特徴とする請求項8に記載の装置。
  14. 前記参照信号が、前記電子デバイスによる欠陥の位置及び種類をコンピュータでシミュレーションして得られた値に基づいて構成されることを特徴とする請求項13に記載の装置。
  15. 電子デバイスの検査装置であって、
    電気的変量を前記電子デバイスの第1端部に与える回路部と、
    前記与えられた電気的変量の値を変更するべく前記電子デバイスの第2端部と接続された要素部と、
    前記電子デバイスの入射波電力と反射波電力の比であるような入力端反射係数を測定し、前記測定された入力端反射係数と基準値とを比較して前記電子デバイスの状態を決定するべく、前記回路部と電気的に接続された検査部と、を具備することを特徴とする装置。
  16. 前記要素部が電力供給手段であることを特徴とする請求項15に記載の装置。
  17. 前記要素部がグラウンドであることを特徴とする請求項15に記載の装置。
  18. 前記回路部が、プローブ及び共振器をさらに具備することを特徴とする請求項15に記載の装置。
  19. 前記検査部が、
    前記入力端反射係数を測定するべく、前記共振器と前記プローブとに接続された入力端反射係数測定部と、
    前記入力端反射係数から前記電子デバイスの欠陥有無及び種類を判断する判断部と、を具備することを特徴とする請求項18に記載の装置。
  20. 前記判断部が、前記入力端反射係数を前記電子デバイスに欠陥のない場合に測定された入力端反射係数と比較して、前記電子デバイスの欠陥有無及び欠陥の種類を判断することを特徴とする請求項18に記載の装置。
  21. 電子デバイスの検査装置であって、
    電気的変量を前記電子デバイスの第1端部に与え、前記与えられた電気的変量の値を検出する回路部と、
    前記与えられた電気的変量の検出値を増幅するべく前記回路部と接続された増幅部と、
    前記与えられた電気的変量の増幅値を測定し、前記印加された電気的変量の増幅値と基準値とを比較して前記電子デバイスの状態を判断するべく、前記増幅部と電気的に接続された検査部と、を具備することを特徴とする装置。
  22. 前記増幅部が、低雑音増幅器であることを特徴とする請求項21に記載の装置。
  23. 前記電子デバイスの第2端部に接続されて、前記電子デバイスの前記第1端部と前記第2端部との間で電気的変量の値を変更する要素部をさらに具備することを特徴とする請求項21に記載の装置。
  24. 前記要素部がグラウンドであることを特徴とする請求項23に記載の装置。
  25. 前記要素部が電力供給手段であることを特徴とする請求項23に記載の装置。
  26. 前記電気的変量が電圧であることを特徴とする請求項23に記載の装置。
  27. 前記電気的変量が電流であることを特徴とする請求項23に記載の装置。
  28. 前記回路部が、プローブ及び共振器をさらに具備することを特徴とする請求項23に記載の装置。
  29. 前記検査部が、
    前記与えられた電気的変量値を測定するべく、前記共振器と前記プローブとに接続された測定部と、
    前記与えられた電気的変量から前記電子デバイスの欠陥有無及び欠陥の種類を判断する判断部と、を具備することを特徴とする請求項28に記載の装置。
  30. 複数の電子デバイスを検査する装置であって、
    共振器と、
    前記共振器に電力を供給するべく前記共振器の一端に接続された第1電力供給手段と、
    前記共振器の他端に接続されかつ前記各電子デバイスの一端に接触する複数個のプローブ部分を持つプローブと、
    前記共振器と前記プローブの前記各プローブ部分との接続をスイッチングするべく前記共振器及び前記プローブに接続された1若しくは複数の第1スイッチと、
    電力を供給するべく前記各電子デバイスの他端に接続された第2電力供給手段と、
    前記各電子デバイスと前記第2電力供給手段との接続をスイッチングするべく前記各電子デバイスの前記他端と前記第2電力供給手段に接続された1若しくは複数の第2スイッチと、
    前記複数の電子デバイスの1つから生じた電圧を測定して測定電圧を生成し、前記測定電圧から前記電子デバイスの欠陥有無及び欠陥の種類を判断するべく前記共振器と前記各第1スイッチに接続された検査部と、
    前記検査部からスイッチ制御信号を受信しかつ前記第1スイッチと前記第2スイッチのスイッチングを制御するスイッチング制御部と、を具備することを特徴とする装置。
  31. 前記検査部が、
    前記電子デバイスによって変調された交流アナログ信号をフィルタリングしかつフィルタリング信号を生成するフィルターと、
    前記フィルタリング信号を受信しかつ直流アナログ信号を生成する整流器と、
    前記直流アナログ信号からデジタル測定信号を生成するアナログ−デジタル変換器と、
    前記電子デバイスの欠陥の種類による測定信号データの参照信号を保存するメモリと、
    前記測定信号を前記参照信号と比較して前記電子デバイスの欠陥有無及び欠陥の種類を判断する決定部と、を具備することを特徴とする請求項21に記載の装置。
  32. 前記参照信号が、前記電子デバイスの欠陥の種類による前記測定電圧と前記電子デバイスに欠陥のない場合に測定された電圧との差のパターンによって設定されることを特徴とする請求項31に記載の装置。
  33. 前記参照信号が、前記電子デバイスによる欠陥の位置及び種類をコンピュータでシミュレーションして得られた値に基づいて構成されることを特徴とする請求項31に記載の装置。
  34. 前記決定部が、前記電子デバイスの欠陥有無及び欠陥の種類の判断終了によってデジタルスイッチング制御信号を生成し、
    前記スイッチング制御部が、
    前記デジタルスイッチング制御信号からアナログスイッチング制御信号を生成するデジタル−アナログ変換器と、
    前記アナログスイッチング制御信号によって前記第1スイッチと前記第2スイッチのスイッチングを制御するデマルチプレクサとを具備することを特徴とする請求項31に記載の装置。
  35. 前記フィルターが、第1遮断周波数及び前記第1遮断周波数より大きい第2遮断周波数を基準に信号をフィルタリングするバンドパスフィルターであることを特徴とする請求項31に記載の装置。
  36. 前記検査部が、前記プローブを介して前記電子デバイスに入射される入射波電力と前記電子デバイスから反響される反射波電力の比であるような入力端反射係数を測定することを特徴とする請求項30に記載の装置。
  37. 前記参照信号が、前記電子デバイスの欠陥の種類による前記入力端反射係数のパターンによって設定されることを特徴とする請求項36に記載の装置。
  38. 前記第1スイッチが、前記1つの共振器から複数個の電子デバイスに信号を分散して入力できるトランジスタースイッチであることを特徴とする請求項30に記載の装置。
JP2005159345A 2004-06-01 2005-05-31 電子デバイスの検査装置 Pending JP2005345470A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/858,166 US7129719B2 (en) 2004-06-01 2004-06-01 Apparatus for detecting defect in circuit pattern and defect detecting system having the same

Publications (1)

Publication Number Publication Date
JP2005345470A true JP2005345470A (ja) 2005-12-15

Family

ID=35424523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005159345A Pending JP2005345470A (ja) 2004-06-01 2005-05-31 電子デバイスの検査装置

Country Status (3)

Country Link
US (1) US7129719B2 (ja)
JP (1) JP2005345470A (ja)
KR (1) KR20050114580A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008026321A (ja) * 2006-07-20 2008-02-07 Microinspection Inc 接触式シングルサイドプローブ及び、これを用いた導線の断線・短絡検査装置及びその方法
JP2008026320A (ja) * 2006-07-20 2008-02-07 Microinspection Inc 非接触シングルサイドプローブ及び、これを用いたパターン電極の断線・短絡検査装置及びその方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7596367B2 (en) * 2005-02-09 2009-09-29 Sony Corporation System and method for standby mode in directional signal receiver
US7376531B1 (en) * 2005-07-14 2008-05-20 Altera Corporation Method and apparatus for detection of devices on a transmission link
FR2924226B1 (fr) * 2007-11-26 2010-02-26 Schneider Electric Ind Sas Procede de verification du fonctionnement d'un module d'entrees analogiques et module d'entrees analogiques mettant en oeuvre ce procede
KR101309507B1 (ko) * 2008-10-08 2013-09-24 주식회사 만도 전자식 주차 브레이크 시스템
KR101214955B1 (ko) * 2009-12-11 2012-12-24 마이크로 인스펙션 주식회사 회로기판의 검사장치
US8742777B2 (en) 2010-12-29 2014-06-03 The Board Of Trustees Of The University Of Alabama For And On Behalf Of The University Of Alabama Method and system for testing an electric circuit
JP5838768B2 (ja) * 2011-11-30 2016-01-06 ソニー株式会社 検知装置、受電装置、非接触電力伝送システム及び検知方法
WO2015035264A1 (en) * 2013-09-05 2015-03-12 Electromagnetic Landmarks, Inc Automated test and measurement system with magnetic field detection
US10092746B2 (en) * 2014-03-06 2018-10-09 Biotronik Se & Co. Kg Implantable device
KR102565698B1 (ko) * 2016-12-01 2023-08-10 삼성디스플레이 주식회사 표시 장치
KR20200089059A (ko) * 2019-01-16 2020-07-24 삼성전기주식회사 기판 배선 쇼트 검출 장치 및 방법
KR102607382B1 (ko) * 2021-01-11 2023-11-29 국방과학연구소 회로 건전성 향상 방법 및 그 장치
KR102627922B1 (ko) * 2021-11-04 2024-01-23 국방과학연구소 고주파수 대역의 입력파 및 반사파를 이용한 회로 결함 검출 방법 및 장치
WO2024039117A1 (ko) * 2022-08-18 2024-02-22 주식회사 엘엑스세미콘 크랙 검출 장치, 크랙 검출 방법 및 데이터 구동 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58196466A (ja) * 1982-05-13 1983-11-15 Omron Tateisi Electronics Co ケ−ブル等の特性測定方法
JPH0348179A (ja) * 1989-07-15 1991-03-01 Fujitsu Ltd プリント配線板検査装置
JPH03142382A (ja) * 1989-10-30 1991-06-18 Sharp Corp 高周波デバイスの特性測定装置
JPH0526944A (ja) * 1991-07-24 1993-02-05 Nippon Sheet Glass Co Ltd 導電パターンの検査装置
JPH10508108A (ja) * 1995-06-22 1998-08-04 ジェンラド,インコーポレイテッド 集積回路と回路基板トレースとの接続における故障を検出するためのシステム
JP2000074986A (ja) * 1998-08-31 2000-03-14 Ando Electric Co Ltd デバイス試験装置
US6111414A (en) * 1997-07-31 2000-08-29 Georgia Tech Research Corporation System, circuit, and method for testing an interconnect in a multi-chip substrate
JP2003194861A (ja) * 2001-09-25 2003-07-09 Agilent Technol Inc 様々な負荷条件でdutの信号ポートにおける測定データを収集する装置
JP2003203958A (ja) * 2001-10-31 2003-07-18 Ngk Spark Plug Co Ltd 高周波回路チップ製造用基板の検査方法及びそれを用いた高周波回路チップの製造方法、高周波回路チップ製造用基板の検査装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179652A (en) * 1978-02-21 1979-12-18 Teradyne, Inc. Analyzing electrical circuit boards
US4646299A (en) * 1983-08-01 1987-02-24 Fairchild Semiconductor Corporation Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits
US4851794A (en) * 1987-10-09 1989-07-25 Ball Corporation Microstrip to coplanar waveguide transitional device
US5798649A (en) * 1991-12-26 1998-08-25 Texas Instruments Incorporated Method for detecting defects in semiconductor insulators
US5337261A (en) * 1992-04-02 1994-08-09 Electronic Development, Inc. Designing and evaluating filters for suppressing undesired signals
US6051828A (en) * 1997-07-02 2000-04-18 Texas Instruments Incorporated Light emission noise detection and characterization
US6089095A (en) * 1997-12-19 2000-07-18 Texas Instruments Incorporated Method and apparatus for nondestructive inspection and defect detection in packaged integrated circuits
US6125703A (en) * 1998-06-26 2000-10-03 Mcdermott Technology, Inc. Detection of corrosion fatigue in boiler tubes using a spike EMAT pulser
US6513137B1 (en) * 1999-10-18 2003-01-28 Cardiac Pacemakers, Inc. Test method and apparatus using energy consumption ratio
JP2003035738A (ja) * 2001-07-19 2003-02-07 Omron Corp 部品実装基板の検査方法および部品実装基板用の検査装置
US7136773B2 (en) * 2003-12-16 2006-11-14 Advantest Corporation Testing apparatus and testing method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58196466A (ja) * 1982-05-13 1983-11-15 Omron Tateisi Electronics Co ケ−ブル等の特性測定方法
JPH0348179A (ja) * 1989-07-15 1991-03-01 Fujitsu Ltd プリント配線板検査装置
JPH03142382A (ja) * 1989-10-30 1991-06-18 Sharp Corp 高周波デバイスの特性測定装置
JPH0526944A (ja) * 1991-07-24 1993-02-05 Nippon Sheet Glass Co Ltd 導電パターンの検査装置
JPH10508108A (ja) * 1995-06-22 1998-08-04 ジェンラド,インコーポレイテッド 集積回路と回路基板トレースとの接続における故障を検出するためのシステム
US6111414A (en) * 1997-07-31 2000-08-29 Georgia Tech Research Corporation System, circuit, and method for testing an interconnect in a multi-chip substrate
JP2000074986A (ja) * 1998-08-31 2000-03-14 Ando Electric Co Ltd デバイス試験装置
JP2003194861A (ja) * 2001-09-25 2003-07-09 Agilent Technol Inc 様々な負荷条件でdutの信号ポートにおける測定データを収集する装置
JP2003203958A (ja) * 2001-10-31 2003-07-18 Ngk Spark Plug Co Ltd 高周波回路チップ製造用基板の検査方法及びそれを用いた高周波回路チップの製造方法、高周波回路チップ製造用基板の検査装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008026321A (ja) * 2006-07-20 2008-02-07 Microinspection Inc 接触式シングルサイドプローブ及び、これを用いた導線の断線・短絡検査装置及びその方法
JP2008026320A (ja) * 2006-07-20 2008-02-07 Microinspection Inc 非接触シングルサイドプローブ及び、これを用いたパターン電極の断線・短絡検査装置及びその方法

Also Published As

Publication number Publication date
US7129719B2 (en) 2006-10-31
KR20050114580A (ko) 2005-12-06
US20050264306A1 (en) 2005-12-01

Similar Documents

Publication Publication Date Title
JP2005345470A (ja) 電子デバイスの検査装置
JP3080595B2 (ja) 基板検査装置および基板検査方法
JP2940815B2 (ja) 導体回路基板の検査方法およびその検査装置
US7075307B1 (en) Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements
US7612568B2 (en) Open-circuit testing system and method
US20050255744A1 (en) Method and apparatus for inspecting printed circuit boards
JP2625623B2 (ja) 回路試験装置および方法
JPH06213955A (ja) テストプローブ
JP2002156399A (ja) 回路基板の検査装置及び検査方法
JP5177851B2 (ja) 絶縁検査方法及び絶縁検査装置
JP5154196B2 (ja) 回路基板検査装置
JP5105442B2 (ja) プリント基板の検査装置および検査方法
US11703549B2 (en) Systems and methods for ground fault detection
JP2010122139A (ja) 高周波プローブカード
JP5420277B2 (ja) 回路基板検査装置および回路基板検査方法
JP2002014132A (ja) 回路基板検査装置
JP4193112B2 (ja) 2端子回路素子測定装置およびコンタクトチェック方法
JP2010261769A (ja) プリント基板の検査装置および検査方法
JP2006200973A (ja) 回路基板検査方法およびその装置
JP3361311B2 (ja) 基板検査装置および基板検査方法
JP2004264058A (ja) 回路検査装置、回路検査方法、抵抗測定装置および抵抗測定方法
KR100476740B1 (ko) 인쇄회로기판상의 rlc 병렬 회로 검사 방법
JP2007333492A (ja) 電気的接触状態の検査方法および装置
JP5959204B2 (ja) 実装状態判別装置および実装状態判別方法
KR100352772B1 (ko) 콘택트 검사 개량 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110816