JP2005332848A - 多層配線基板およびその製造方法 - Google Patents
多層配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP2005332848A JP2005332848A JP2004147258A JP2004147258A JP2005332848A JP 2005332848 A JP2005332848 A JP 2005332848A JP 2004147258 A JP2004147258 A JP 2004147258A JP 2004147258 A JP2004147258 A JP 2004147258A JP 2005332848 A JP2005332848 A JP 2005332848A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring board
- core substrate
- multilayer wiring
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】コア基板上に電気絶縁層を介して形成された配線とを備えた多層配線基板として、コア基板を、複数のスルーホールと、これらのスルーホール内に位置して表裏の導通をとる導電材料を備えたものとし、コア基板の一方の面において、導電材料がコア基板表面から突出して略中央部の盛り上がった形状のバンプをなすようにする。
【選択図】 図1
Description
このため、コア基板の製造方法として種々の配線方法が提案、実施されるようになり(特許文献1、特許文献2)、これらのコア基板上に配線層を形成した多層配線基板が用いられている。
本発明は、上記のような実情に鑑みてなされたものであり、高密度配線が可能なようにコア基板の表裏導通がなされ、半導体チップ実装を安定して確実に行なうことができる多層配線基板と、その製造方法を提供することを目的とする。
本発明の他の態様として、前記コア基板は、XY方向の熱膨張係数が2〜20ppmの範囲内であるような構成とした。
本発明の他の態様として、前記スルーホールの内径は5〜100μmの範囲内であるような構成とした。
本発明の他の態様として、前記スルーホールは、前記バンプ形成側の内径が他方の端部の内径よりも大きいテーパー形状であるような構成とした。
本発明の他の態様として、前記導電材料は、電解めっき金属からなるような構成とした。
本発明の他の態様として、前記コア基板は、両面および前記スルーホール内壁面に絶縁層を備えるような構成とし、また、前記絶縁層の厚みは、コア基板表面では1〜4.5μmの範囲、スルーホール内壁面では0.3〜1μmの範囲であるような構成とした。
本発明の他の態様として、前記コア基板の前記バンプ形成面側に前記バンプを露出させるように絶縁樹脂層を備え、該絶縁樹脂層の弾性率は2.9MPa以下であるような構成とした。
本発明の他の態様として、前記バンプのコア基板表面からの突出高さは1〜50μmの範囲内であるような構成とした。
本発明の他の態様として、前記スルーホールを形成した後、スルーホール内部を含むコア材表面に絶縁層を形成するような構成とした。
本発明の他の態様として、前記下地導電薄膜を真空蒸着法により形成し、前記スルーホール内壁面には前記下地導電薄膜を成膜しないような構成とした。
本発明の他の態様として、前記電解めっきは、電解銅めっき法、電解銀めっき法、電解金めっき法のいずれかであるような構成とした。
本発明の他の態様として、前記コア材は、XY方向の熱膨張係数が2〜20ppmの範囲内であるシリコン、セラミック、ガラス、ガラス−エポキシ複合材料のいずれかであるような構成とした。
また、本発明では、コア材に形成したスルーホール内に電解めっきにより導電材料を充填することにより、導電材料による表裏導通をとるとともに、中央部が盛り上がった形状を有するバンプを形成し、研磨工程が不要であるため、研磨による汚染が防止でき、かつ、工程が簡便なものとなる。また、コア材の表面に絶縁層を形成する場合には、上述のように導電材料を充填した後の研磨工程がないので、上記の絶縁層の損傷を防止することができる。また、スルーホールをテーパー形状で形成する場合、コア材へのスルーホール形成、電解めっきによる導電材料充填の高速化が可能となり、この場合において、さらに、コア材の表面に絶縁層を形成するときに、スルーホール内壁面に均一な厚みで絶縁層を形成することができる。
多層配線基板
図1は、本発明の多層配線基板の一実施形態を示す部分縦断面図である。図1において、本発明の多層配線基板1は、コア基板2と、このコア基板2の一方の面2b上に形成された配線とを備えている。
多層配線基板1を構成するコア基板2は、複数のスルーホール4が形成されたコア材2′と、各スルーホール4内を含みコア材2′全面に形成された絶縁層3と、各スルーホール4内に位置する導電材料5を備え、この導電材料5によりスルーホール4を介した面2aと面2bの導通がなされている。
コア基板2のスルーホール4内に位置する導電材料5は、コア基板2の一方の面にバンプ5aをなすように突出し、他方の面にランド5bをなすように突出している。
また、絶縁樹脂層6の厚みは、バンプ5aが絶縁樹脂層6の表面よりも1μm以上突出するように設定することが好ましい。
多層配線基板1を構成する配線は、図示例では多層配線であり、コア基板2の表面2b上に、1層目の電気絶縁層9aを介しビア部7aにて所定のスルーホール4の導電材料5(ランド5b)に接続されるように形成された1層目の配線8aと、この1層目の配線8a上に2層目の電気絶縁層9bを介しビア部7bにて所定の1層目配線8aに接続されるように形成された2層目の配線8bと、この2層目の配線8b上に3層目の電気絶縁層9cを介しビア部7cにて所定の2層目配線8bに接続されるように形成された3層目の配線8cとからなる。尚、ランド5bの上面と同一平面をなすように絶縁層をコア基板2の面2b上に設けて平坦面とし、この平坦面上に1層目の電気絶縁層9aが配設された構造であってもよい。
また、上述の絶縁層3は、二酸化珪素、窒化珪素、窒化チタン等の単独あるいは積層による薄膜であってよく、厚みは、コア基板2の表面において1〜4.5μm、好ましくは2〜4.5μm、スルーホール4の内壁面において0.3〜1μm、好ましくは0.4〜0.8μm程度である。尚、コア材2′の材質が電気絶縁性を具備し、導電材料5の浸透が生じない場合には、絶縁層3がなくてもよい。
また、コア基板上に形成される多層配線の配線8a,8b,8cの材質、および、ビア部7a,7b,7cの材質は、銅、銀、金、クロム等の導電材料とすることができる。また、コア基板上に形成される絶縁樹脂層6の材質、絶縁層9a,9b,9cの材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたもの等の絶縁材料とすることができる。特にコア基板2の面2a側にバンプ5aを露出させるように形成された絶縁樹脂層6は、その弾性率が2.9MPa以下、好ましくは1.0〜2.8MPaの範囲であることが好ましい。絶縁樹脂層6の弾性率を上記の範囲内とすることにより、コア基板2と、多層配線基板1に実装される半導体チップとの間に生じる熱応力歪を緩和することができる。
上述の多層配線基板の実施形態では一例であり、本発明の多層配線基板はこれに限定されるものではなく、例えば、コア基板に形成する配線の積層数等には制限はない。
次に、本発明の多層配線基板の製造方法を図面を参照しながら説明する。
図2〜図4は、本発明の多層配線基板の製造方法の一実施形態を、上述の多層配線基板1を例として説明するための工程図である。
本発明の多層配線基板の製造方法では、コア基板用のコア材2′を研磨して所定の厚みとし、このコア材2′の一方の面2′aに所定のマスクパターン11を形成し(図2(A))、このマスクパターン11をマスクとしてエッチング加工によりコア材2′に所定の大きさでスルーホール4を穿設する(図5(B))。コア材2′は、XY方向(コア材2′の表面2′aに平行な平面)の熱膨張係数が2〜20ppm、好ましくは3〜17ppmの範囲内である材料、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等を使用することができる。エッチング加工は、例えば、ICP−RIE(Inductively Coupled Plasma − Reactive Ion Etching:誘導結合プラズマ−反応性イオンエッチング)法によるドライエッチング、あるいは、ウエットエッチングにより行なうことができる。
尚、コア材2′の両面にマスクパターンを形成し、両面からサンドブラスト法によりスルーホール4を形成してもよく、また、コア材2′の片面にマスクパターンを形成し、この面からサンドブラスト法によりスルーホール4を形成してもよい。さらに、コア材2′に上述のいずれかの方法により所定の深さで微細孔を形成し、その後、コア材2′の反対面を研磨して微細孔を露出させることによりスルーホール4を形成してもよい。
尚、コア材2′の材質が電気絶縁性を具備し、導電材料5の浸透が生じない場合には、絶縁層3を形成しなくてもよい。
尚、この実施形態では、スルーホール4の形状がテーパー形状であるため、コア材2′の面2′a側からの電解めっきによる導電材料5の充填の高速化が可能となる。
このような本発明では、研磨工程が不要であるため、研磨による汚染が防止でき、また、工程が簡便なものとなる。さらに、コア材2′の表面に設けられた絶縁層3が研磨工程で損傷することを防止できる。
絶縁樹脂層6の形成は、感光性樹脂塗布液をコア基板2の面2aに塗布し、バンプ5aを露出するためのマスクパターンを介して露光し現像することにより形成することができる。この絶縁樹脂層6の厚みは、バンプ5aが絶縁樹脂層6の表面よりも1μm以上突出するように設定することが好ましい。
本発明の多層配線基板の製造方法は、上述の実施形態に示されるものに限定されるものではなく、例えば、配線の層構成が4層以上の多層配線基板を製造する場合にも適用することができる。
[実施例]
コア材として、厚み625μmのシリコンウエハを準備し、このコア材の一方の面にプラズマCVD法により窒化シリコン膜(厚み5μm)を成膜した。次いで、この窒化シリコン膜上に、ポジ型フォトレジスト(東京応化工業(株)製 OFPR−800)を塗布し、スルーホール形成用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。次に、CF4をエッチングガスとして、レジストパターンから露出している窒化シリコン膜をドライエッチングし、その後、レジストパターンを専用剥離液で剥離し、窒化シリコンからなるマスクパターンを形成した。上記のシリコンウエハのXY方向(シリコンウエハの表面に平行な平面)の熱膨張係数は、3ppmであった。また、マスクパターンは、直径が30μmである円形開口が100μmピッチで形成されたものであった。
次に、アセトンを用いてマスクパターンをコア材から除去した。その後、スルーホールが形成されたコア材に熱酸化処理(1050℃、20分間)を施して、コア材の表面(スルーホール内壁面を含む)に二酸化珪素膜を形成した。この二酸化珪素膜上に、プラズマCVD法により窒化珪素膜を形成し、さらに、MOCVD法により窒化チタン膜を形成して、3層構造の絶縁膜を形成した。この絶縁膜は、コア材表面上では4μm、スルーホール内壁面では1μmであった。
次に、上記の下地導電薄膜を給電層として、電解銅めっきを行なった。これにより、スルーホール内の上記電解めっき部位上に、導電材料であるめっき銅を析出させてスルーホール内を充填するとともに、導電材料をコア材の面から突出させ、中央部の盛り上がった形状のバンプを形成した。このときの電解銅めっきにおけるバンプ形成は、めっき時間の調節と電流密度の調整により制御して行なった。
次に、コア基板のバンプが形成された面に、感光性のポリイミド(富士フィルムアーチ(株)製 D7320)をスピンナー塗布し、バンプ露出用のフォトマスクを介して露光し、現像した後、熱硬化処理を施した。これにより、バンプを直径45μmの大きさで露出させるように絶縁樹脂層(厚み40μm)を形成した。
更に、同様の操作を行い、電気絶縁層を介して配線を形成した。これにより、図1に示されるような多層配線基板を得た。
まず、実施例1と同様にして、シリコンウエハからなるコア材にスルーホールを形成し、コア材に二酸化珪素膜、窒化珪素膜、窒化チタン膜からなる3層構造の絶縁膜を形成した。
次に、コア材の一方の面(開口径の小さい方のスルーホール端部が露出している面)にドライフィルムレジスト(旭化成(株)製APR)をラミネートした。次いで、ランド形成用のフォトマスクを介し露光、現像してレジストパターン(厚み15μm)を形成した。このレジストパターンは、スルーホールの開口部位の周囲に直径35μmの円形開口を備えるものであった。また、コア材の他方の面(開口径の大きい方のスルーホール端部が露出している面)にドライフィルムレジスト(旭化成(株)製APR)をラミネートした。次いで、バンプ形成用のフォトマスクを介し露光、現像してレジストパターン(厚み15μm)を形成した。このレジストパターンは、スルーホールの開口部位の周囲に直径40μmの円形開口を備えるものであった。
次に、実施例と同様に、上記のコア基板のランド形成面に電気絶縁層(厚み7μm)を形成し、この電気絶縁層上に配線を形成して、比較の多層配線基板を得た。
上述の多層配線基板(実施例、比較例)に対して、半導体チップの実装を行ない、下記の温度サイクル試験を行なった。その結果、本発明の多層配線基板は、半導体チップの全てのパッドとの接続が良好であり、抵抗値の変動は10%以内であった。しかし、比較例の多層配線基板では、抵抗値の変動は30%を超えるものであった。
(温度サイクル試験)
−55℃で15分間保持した後、30分で125℃まで加熱し、125℃に15
分間保持し、次いで30分で−55℃まで冷却するという工程を1000回繰り
返す。
2…コア基板
2′…コア材
3…絶縁層
4…スルーホール
5…導電材料
5a…バンプ
5b…ランド
6…絶縁樹脂層
7a,7b,7c…ビア部
8a,8b,8c…配線
9a,9b,9c…電気絶縁層
14…絶縁層(絶縁材料)
15…電解めっき部位
Claims (17)
- コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた多層配線基板において、
前記コア基板は、複数のスルーホールと、該スルーホール内に位置して表裏の導通をとる導電材料を備え、前記コア基板の一方の面において前記導電材料がコア基板表面から突出して略中央部の盛り上がった形状のバンプをなすことを特徴とする多層配線基板。 - 前記コア基板は、XY方向の熱膨張係数が2〜20ppmの範囲内であることを特徴とする請求項1に記載の多層配線基板。
- 前記スルーホールの内径は5〜100μmの範囲内であることを特徴とする請求項1または請求項2に記載の多層配線基板。
- 前記コア基板の他の面において前記導電材料がコア基板表面から突出してランドをなすことを特徴とする請求項1乃至請求項3のいずれかに記載の多層配線基板。
- 前記スルーホールは、前記バンプ形成側の内径が他方の端部の内径よりも大きいテーパー形状であることを特徴とする請求項1乃至請求項4のいずれかに記載の多層配線基板。
- 前記導電材料は、電解めっき金属からなることを特徴とする請求項1乃至請求項5のいずれかに記載の多層配線基板。
- 前記コア基板は、両面および前記スルーホール内壁面に絶縁層を備えることを特徴とする請求項1乃至請求項6のいずれかに記載の多層配線基板。
- 前記絶縁層の厚みは、コア基板表面では1〜4.5μmの範囲、スルーホール内壁面では0.3〜1μmの範囲であることを特徴とする請求項7に記載の多層配線基板。
- 前記コア基板の前記バンプ形成面側に前記バンプを露出させるように絶縁樹脂層を備え、該絶縁樹脂層の弾性率は2.9MPa以下であることを特徴とする請求項1乃至請求項8のいずれかに記載の多層配線基板。
- 前記バンプのコア基板表面からの突出高さは1〜50μmの範囲内であることを特徴とする請求項1乃至請求項9のいずれかに記載の多層配線基板。
- コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた多層配線基板の製造方法において、
該コア材に所定の大きさで微細孔を穿設してスルーホールを形成する工程と、
前記コア材の一方の面に下地導電薄膜を形成し、コア材上の該下地導電薄膜上に所望のレジストパターンを形成し、該面側から電解めっきを行なうことにより、前記スルーホール内の所定の深さまで達する電解めっき部位を形成する工程と、
前記コア材面に露出している電解めっき部位を絶縁材料で被覆する工程と、
前記コア材の他方の面から前記スルーホール内の前記電解めっき部位上に電解めっきを行なうことにより、前記スルーホール内を電解めっき金属からなる導電材料で充填するとともに、コア材面から前記導電材料を突出させて略中央部の盛り上がった形状のバンプを形成する工程と、
前記レジストパターンを除去し、露出している前記下地導電薄膜を除去してコア基板を形成する工程と、
該コア基板上に電気絶縁層を介して配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。 - 前記スルーホールの形成方法は、ICP−RIE法またはサンドブラスト法であることを特徴とする請求項11に記載の多層配線基板の製造方法。
- 前記スルーホールの形状を、開口部の一方の内径が他方の端部の内径よりも大きいテーパー形状とすることを特徴とする請求項11または12に記載の多層配線基板。
- 前記スルーホールを形成した後、スルーホール内部を含むコア材表面に絶縁層を形成することを特徴とする請求項11乃至請求項13のいずれかに記載の多層配線基板の製造方法。
- 前記下地導電薄膜を真空蒸着法により形成し、前記スルーホール内壁面には前記下地導電薄膜を成膜しないことを特徴とする請求項11乃至請求項14のいずれかに記載の多層配線基板の製造方法。
- 前記電解めっきは、電解銅めっき法、電解銀めっき法、電解金めっき法のいずれかであることを特徴とする請求項11乃至請求項15のいずれかに記載の多層配線基板の製造方法。
- 前記コア材は、XY方向の熱膨張係数が2〜20ppmの範囲内であるシリコン、セラミック、ガラス、ガラス−エポキシ複合材料のいずれかであることを特徴とする請求項11乃至請求項16のいずれかに記載の多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004147258A JP4268563B2 (ja) | 2004-05-18 | 2004-05-18 | 多層配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004147258A JP4268563B2 (ja) | 2004-05-18 | 2004-05-18 | 多層配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005332848A true JP2005332848A (ja) | 2005-12-02 |
JP4268563B2 JP4268563B2 (ja) | 2009-05-27 |
Family
ID=35487302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004147258A Expired - Fee Related JP4268563B2 (ja) | 2004-05-18 | 2004-05-18 | 多層配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4268563B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227929A (ja) * | 2006-02-24 | 2007-09-06 | Samsung Electro-Mechanics Co Ltd | 内部貫通ホールを有する印刷回路基板及びその製造方法 |
JP2009238957A (ja) * | 2008-03-26 | 2009-10-15 | Panasonic Electric Works Co Ltd | 基板へのビアの形成方法 |
JP2010147189A (ja) * | 2008-12-17 | 2010-07-01 | Panasonic Electric Works Co Ltd | 発光装置 |
CN114990503A (zh) * | 2022-06-30 | 2022-09-02 | 业成科技(成都)有限公司 | 镀膜方法、镀膜设备和电子设备 |
-
2004
- 2004-05-18 JP JP2004147258A patent/JP4268563B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227929A (ja) * | 2006-02-24 | 2007-09-06 | Samsung Electro-Mechanics Co Ltd | 内部貫通ホールを有する印刷回路基板及びその製造方法 |
JP2009238957A (ja) * | 2008-03-26 | 2009-10-15 | Panasonic Electric Works Co Ltd | 基板へのビアの形成方法 |
JP2010147189A (ja) * | 2008-12-17 | 2010-07-01 | Panasonic Electric Works Co Ltd | 発光装置 |
CN114990503A (zh) * | 2022-06-30 | 2022-09-02 | 业成科技(成都)有限公司 | 镀膜方法、镀膜设备和电子设备 |
CN114990503B (zh) * | 2022-06-30 | 2023-12-12 | 业成科技(成都)有限公司 | 镀膜方法、镀膜设备和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP4268563B2 (ja) | 2009-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4716819B2 (ja) | インターポーザの製造方法 | |
JP4564342B2 (ja) | 多層配線基板およびその製造方法 | |
US9247644B2 (en) | Wiring board and method for manufacturing the same | |
JP5331958B2 (ja) | 配線基板及び半導体パッケージ | |
TWI719562B (zh) | 空間轉換器及其製造方法 | |
JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
US8209860B2 (en) | Method of manufacturing printed circuit board having metal bump | |
JP6418757B2 (ja) | 配線基板及びその製造方法と半導体装置 | |
JP4890959B2 (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JP5221887B2 (ja) | 配線基盤の製造方法 | |
JP2010129998A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
JP4634735B2 (ja) | 多層配線基板の製造方法 | |
JP4287133B2 (ja) | スルーホール配線基板の製造方法 | |
JP4022180B2 (ja) | 多層配線基板の製造方法 | |
JP2004047667A (ja) | 多層配線基板およびその製造方法 | |
JP4369684B2 (ja) | 多層配線基板およびその製造方法 | |
JP4268563B2 (ja) | 多層配線基板およびその製造方法 | |
JP4835141B2 (ja) | 多層配線基板 | |
JP2006134914A (ja) | 電子部品内蔵モジュール | |
JP4598438B2 (ja) | 多層配線基板の製造方法 | |
JP4319831B2 (ja) | 多層配線基板の製造方法 | |
JP2008124124A (ja) | コア基板の製造方法及び配線基板の製造方法 | |
JP4241202B2 (ja) | めっきポスト型配線基板の製造方法 | |
KR101158213B1 (ko) | 전자부품 내장형 인쇄회로기판 및 이의 제조 방법 | |
JP2004152915A (ja) | 多層配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4268563 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |