JP2005328023A - Nandフラッシュメモリ素子及びそのウェル形成方法 - Google Patents
Nandフラッシュメモリ素子及びそのウェル形成方法 Download PDFInfo
- Publication number
- JP2005328023A JP2005328023A JP2004375616A JP2004375616A JP2005328023A JP 2005328023 A JP2005328023 A JP 2005328023A JP 2004375616 A JP2004375616 A JP 2004375616A JP 2004375616 A JP2004375616 A JP 2004375616A JP 2005328023 A JP2005328023 A JP 2005328023A
- Authority
- JP
- Japan
- Prior art keywords
- well
- triple
- semiconductor substrate
- nand flash
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000872 buffer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001687 destabilization Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000001351 cycling effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Element Separation (AREA)
Abstract
【解決手段】半導体基板の所定の領域に多数のメモリセルを電気的に保護するために前記半導体基板内に形成されたトリプルNウェルと、前記トリプルNウェルの内部に形成された少なくとも2つ以上のトリプルPウェルと、前記トリプルPウェルの上部にそれぞれ形成され、それぞれ複数のビットラインを共有する複数のメモリセルストリングを含む複数のセルブロックとを含む。
【選択図】図2
Description
20 トリプルNウェル
30 トリプルPウェル
40 セルブロック
50 ページバッファ
Claims (8)
- 半導体基板の所定の領域に複数のメモリセルを電気的に保護するために前記半導体基板内に形成されたトリプルNウェルと、
前記トリプルNウェルの内部に形成された少なくとも2つ以上のトリプルPウェルと、
前記トリプルPウェルの上部にそれぞれ形成され、それぞれ複数のビットラインを共有する複数のメモリセルストリングを含む複数のセルブロックとを含むことを特徴とするNANDフラッシュメモリ素子。 - 前記トリプルPウェルが2の倍数個数だけ形成されることを特徴とする請求項1記載のNANDフラッシュメモリ素子。
- メモリセル領域及び周辺回路領域が定義された半導体基板と、
複数のメモリセルを電気的に保護するために前記半導体基板の前記メモリセル領域内に形成された少なくとも一つ以上のトリプルNウェルと、
前記半導体基板の周辺回路領域内に各素子に合わせて形成された周辺素子用ウェルと、
前記トリプルNウェルの内部に形成された少なくとも一つ以上のトリプルPウェルと、
前記複数のトリプルPウェルの上部にそれぞれ形成され、それぞれ複数のビットラインを共有する複数のメモリセルストリングを含む複数のセルブロックと、
前記周辺素子用ウェル上に形成された複数のトランジスタとを含むことを特徴とするNANDフラッシュメモリ素子。 - 前記トリプルNウェルが2の倍数または3の倍数個数だけ形成されることを特徴とする請求項3記載のNANDフラッシュメモリ素子。
- 前記トリプルPウェルが1の倍数、2の倍数または3の倍数個数だけ形成されることを特徴とする請求項3記載のNANDフラッシュメモリ素子。
- P型半導体基板上にセル領域全体を開放し或いは前記セル領域を2の倍数または3の倍数個数だけ開放する第1マスクを形成する段階と、
前記第1マスクをイオン注入マスクとするN型イオン注入を行い、前記P型半導体基板内にトリプルNウェルを形成する段階と、
前記トリプルNウェルが形成された前記半導体基板の前記トリプルNウェル領域全体を開放し或いは前記トリプルNウェル領域を2の倍数または3の倍数個数だけ開放する第2マスクを形成する段階と、
前記第2マスクをイオン注入マスクとするP型イオン注入を行って前記トリプルNウェル内にトリプルPウェルを形成する段階とを含むことを特徴とするNANDフラッシュメモリ素子のウェル形成方法。 - 前記P型の半導体基板の前記セル領域に単一の前記トリプルNウェルを形成し、その内部に2つの前記トリプルPウェルを形成することを特徴とする請求項6記載のNANDフラッシュメモリ素子のウェル形成方法。
- 前記P型の半導体基板の前記セル領域に2つの前記トリプルNウェルを形成し、その内部にそれぞれ単一の前記トリプルPウェルを形成することを特徴とする請求項6記載のNANDフラッシュメモリ素子のウェル形成方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040033207A KR100604561B1 (ko) | 2004-05-11 | 2004-05-11 | 낸드 플래시 메모리 소자 및 이의 웰 형성 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005328023A true JP2005328023A (ja) | 2005-11-24 |
Family
ID=35308600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004375616A Pending JP2005328023A (ja) | 2004-05-11 | 2004-12-27 | Nandフラッシュメモリ素子及びそのウェル形成方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7551511B2 (ja) |
JP (1) | JP2005328023A (ja) |
KR (1) | KR100604561B1 (ja) |
CN (1) | CN100466259C (ja) |
DE (1) | DE102004060421A1 (ja) |
TW (1) | TWI271823B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8441857B2 (en) | 2009-07-21 | 2013-05-14 | Samsung Electronics Co., Ltd. | Programming a nonvolatile memory device using a bias voltage to a well of a memory block |
US8982632B2 (en) | 2012-05-09 | 2015-03-17 | Fujitsu Semiconductor Limited | Semiconductor memory device and method of driving semiconductor memory device |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100604561B1 (ko) * | 2004-05-11 | 2006-07-31 | 에스티마이크로일렉트로닉스 엔.브이. | 낸드 플래시 메모리 소자 및 이의 웰 형성 방법 |
KR100792369B1 (ko) * | 2006-01-13 | 2008-01-09 | 주식회사 하이닉스반도체 | 플래시메모리소자 및 그의 제조 방법 |
KR100830575B1 (ko) * | 2006-09-26 | 2008-05-21 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 멀티-블록 소거 방법 |
KR100870297B1 (ko) * | 2007-04-27 | 2008-11-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
US7940572B2 (en) | 2008-01-07 | 2011-05-10 | Mosaid Technologies Incorporated | NAND flash memory having multiple cell substrates |
US7907449B2 (en) * | 2009-04-09 | 2011-03-15 | Sandisk Corporation | Two pass erase for non-volatile storage |
KR20210117612A (ko) * | 2020-03-19 | 2021-09-29 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US11444160B2 (en) | 2020-12-11 | 2022-09-13 | Globalfoundries U.S. Inc. | Integrated circuit (IC) structure with body contact to well with multiple diode junctions |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03290960A (ja) * | 1990-03-30 | 1991-12-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH0863985A (ja) * | 1994-08-29 | 1996-03-08 | Mitsubishi Denki Semiconductor Software Kk | 不揮発性半導体記憶装置 |
JPH08279598A (ja) * | 1995-04-07 | 1996-10-22 | Mitsubishi Electric Corp | 半導体集積回路装置、不揮発性半導体記憶装置及びそれらの製造方法 |
JPH1070243A (ja) * | 1996-05-30 | 1998-03-10 | Toshiba Corp | 半導体集積回路装置およびその検査方法およびその検査装置 |
JPH10144892A (ja) * | 1996-11-05 | 1998-05-29 | Samsung Electron Co Ltd | 不揮発性半導体メモリ装置 |
JPH1131799A (ja) * | 1997-07-10 | 1999-02-02 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2002151605A (ja) * | 2000-11-15 | 2002-05-24 | Toshiba Corp | 半導体記憶装置 |
JP2002245785A (ja) * | 2000-12-28 | 2002-08-30 | Samsung Electronics Co Ltd | 不揮発性半導体メモリ装置のプログラム方法 |
JP2003031704A (ja) * | 2001-07-17 | 2003-01-31 | Nec Corp | 不揮発性半導体記憶装置 |
JP2003297958A (ja) * | 2002-03-05 | 2003-10-17 | Hynix Semiconductor America Inc | コラム基板コーディングを用いた高密度フラッシュメモリ装置及びそのプログラム方法 |
JP2003346488A (ja) * | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2004158053A (ja) * | 2002-11-01 | 2004-06-03 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5411908A (en) * | 1992-05-28 | 1995-05-02 | Texas Instruments Incorporated | Flash EEPROM array with P-tank insulated from substrate by deep N-tank |
KR0140179B1 (ko) * | 1994-12-19 | 1998-07-15 | 김광호 | 불휘발성 반도체 메모리 |
US6475846B1 (en) * | 1995-05-18 | 2002-11-05 | Texas Instruments Incorporated | Method of making floating-gate memory-cell array with digital logic transistors |
KR100206709B1 (ko) * | 1996-09-21 | 1999-07-01 | 윤종용 | 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법 |
JP3914340B2 (ja) * | 1997-08-30 | 2007-05-16 | 株式会社ハイニックスセミコンダクター | フラッシュメモリ装置 |
JPH11297865A (ja) * | 1998-03-18 | 1999-10-29 | Micronics Internatl Co Ltd | フローティングゲートメモリデバイス |
JP3920501B2 (ja) * | 1999-04-02 | 2007-05-30 | 株式会社東芝 | 不揮発性半導体記憶装置及びそのデータ消去制御方法 |
JP2003258117A (ja) * | 2002-03-06 | 2003-09-12 | Seiko Epson Corp | 半導体装置 |
KR20040083172A (ko) * | 2003-03-21 | 2004-10-01 | 주식회사 하이닉스반도체 | 난드 플래시 메모리 소자 및 제조방법 |
JP2004326974A (ja) * | 2003-04-25 | 2004-11-18 | Toshiba Corp | 半導体集積回路装置及びicカード |
KR100604561B1 (ko) * | 2004-05-11 | 2006-07-31 | 에스티마이크로일렉트로닉스 엔.브이. | 낸드 플래시 메모리 소자 및 이의 웰 형성 방법 |
-
2004
- 2004-05-11 KR KR1020040033207A patent/KR100604561B1/ko active IP Right Grant
- 2004-12-13 US US11/010,987 patent/US7551511B2/en active Active
- 2004-12-13 TW TW093138522A patent/TWI271823B/zh not_active IP Right Cessation
- 2004-12-14 DE DE102004060421A patent/DE102004060421A1/de not_active Withdrawn
- 2004-12-27 JP JP2004375616A patent/JP2005328023A/ja active Pending
-
2005
- 2005-01-11 CN CNB2005100037670A patent/CN100466259C/zh not_active Expired - Fee Related
-
2007
- 2007-02-06 US US11/702,698 patent/US20070166889A1/en not_active Abandoned
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03290960A (ja) * | 1990-03-30 | 1991-12-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH0863985A (ja) * | 1994-08-29 | 1996-03-08 | Mitsubishi Denki Semiconductor Software Kk | 不揮発性半導体記憶装置 |
JPH08279598A (ja) * | 1995-04-07 | 1996-10-22 | Mitsubishi Electric Corp | 半導体集積回路装置、不揮発性半導体記憶装置及びそれらの製造方法 |
JPH1070243A (ja) * | 1996-05-30 | 1998-03-10 | Toshiba Corp | 半導体集積回路装置およびその検査方法およびその検査装置 |
JPH10144892A (ja) * | 1996-11-05 | 1998-05-29 | Samsung Electron Co Ltd | 不揮発性半導体メモリ装置 |
JPH1131799A (ja) * | 1997-07-10 | 1999-02-02 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2002151605A (ja) * | 2000-11-15 | 2002-05-24 | Toshiba Corp | 半導体記憶装置 |
JP2002245785A (ja) * | 2000-12-28 | 2002-08-30 | Samsung Electronics Co Ltd | 不揮発性半導体メモリ装置のプログラム方法 |
JP2003031704A (ja) * | 2001-07-17 | 2003-01-31 | Nec Corp | 不揮発性半導体記憶装置 |
JP2003297958A (ja) * | 2002-03-05 | 2003-10-17 | Hynix Semiconductor America Inc | コラム基板コーディングを用いた高密度フラッシュメモリ装置及びそのプログラム方法 |
JP2003346488A (ja) * | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2004158053A (ja) * | 2002-11-01 | 2004-06-03 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8441857B2 (en) | 2009-07-21 | 2013-05-14 | Samsung Electronics Co., Ltd. | Programming a nonvolatile memory device using a bias voltage to a well of a memory block |
US8982632B2 (en) | 2012-05-09 | 2015-03-17 | Fujitsu Semiconductor Limited | Semiconductor memory device and method of driving semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
KR100604561B1 (ko) | 2006-07-31 |
KR20050108143A (ko) | 2005-11-16 |
CN1697183A (zh) | 2005-11-16 |
US20070166889A1 (en) | 2007-07-19 |
TWI271823B (en) | 2007-01-21 |
US20050253198A1 (en) | 2005-11-17 |
CN100466259C (zh) | 2009-03-04 |
US7551511B2 (en) | 2009-06-23 |
DE102004060421A1 (de) | 2005-12-08 |
TW200537650A (en) | 2005-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100704021B1 (ko) | 신뢰성을 향상시키는 불휘발성 반도체 메모리 장치의데이터 소거방법 | |
US8331160B2 (en) | Memory device having improved programming operation | |
US7903465B2 (en) | Memory array of floating gate-based non-volatile memory cells | |
US7313027B2 (en) | Nonvolatile semiconductor memory device and a method of word lines thereof | |
US6804148B2 (en) | Flash memory architecture with page mode erase using NMOS and PMOS row decoding scheme | |
US20070166889A1 (en) | Method of forming a well of a NAND flash memory device | |
JP5598686B2 (ja) | メモリ消去方法及び装置 | |
KR19980017439A (ko) | 플래쉬 메모리장치 및 그 구동방법 | |
US9443594B2 (en) | Logic embedded nonvolatile memory device | |
JP2005166248A (ja) | ビットラインの高電圧が漏洩されることを防止する不揮発性半導体メモリ装置 | |
US20080130367A1 (en) | Byte-Erasable Nonvolatile Memory Devices | |
JP2009004431A (ja) | 半導体装置 | |
US20070091682A1 (en) | Byte-Erasable Nonvolatile Memory Devices | |
JP2004265508A (ja) | 不揮発性半導体記憶装置 | |
US7773423B1 (en) | Low power, CMOS compatible non-volatile memory cell and related method and memory array | |
US11443810B2 (en) | Negative level shifters and nonvolatile memory devices including the same | |
JP2009193620A (ja) | 不揮発性半導体記憶装置 | |
JP2003086720A (ja) | 不揮発性半導体メモリ | |
JP2004127427A (ja) | 不揮発性半導体記憶装置及びその駆動方法 | |
KR20060070724A (ko) | 플래쉬 메모리 소자의 프로그램 방법 | |
JP2005260253A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2007123917A (ja) | 半導体集積回路装置の製造方法 | |
JP2004266084A (ja) | 不揮発性半導体記憶装置 | |
JP2004031568A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120522 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120529 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120622 |