JP2005328023A - Ｎａｎｄフラッシュメモリ素子及びそのウェル形成方法 - Google Patents

Ｎａｎｄフラッシュメモリ素子及びそのウェル形成方法 Download PDF

Info

Publication number
JP2005328023A
JP2005328023A JP2004375616A JP2004375616A JP2005328023A JP 2005328023 A JP2005328023 A JP 2005328023A JP 2004375616 A JP2004375616 A JP 2004375616A JP 2004375616 A JP2004375616 A JP 2004375616A JP 2005328023 A JP2005328023 A JP 2005328023A
Authority
JP
Japan
Prior art keywords
well
triple
semiconductor substrate
nand flash
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004375616A
Other languages
English (en)
Inventor
Hee Youl Lee
熙 烈 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005328023A publication Critical patent/JP2005328023A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Element Separation (AREA)

Abstract

【課題】ＮＡＮＤフラッシュメモリセルが形成されるべき領域のウェルを分離してその上部にブロック別に分散して形成させることにより、セルブロックに対するストレスタイムｍを減少させて消去デスターバンスを防止することが可能なＮＡＮＤフラッシュメモリ素子及びそのウェル形成方法を提供する。
【解決手段】半導体基板の所定の領域に多数のメモリセルを電気的に保護するために前記半導体基板内に形成されたトリプルＮウェルと、前記トリプルＮウェルの内部に形成された少なくとも２つ以上のトリプルＰウェルと、前記トリプルＰウェルの上部にそれぞれ形成され、それぞれ複数のビットラインを共有する複数のメモリセルストリングを含む複数のセルブロックとを含む。
【選択図】図２

Description

本発明は、ＮＡＮＤフラッシュメモリ素子及びそのウェル形成方法に係り、特に、ＮＡＮＤフラッシュメモリ素子のセル領域に形成されるウェルに関する。
一般に、ＮＡＮＤフラッシュメモリ素子は、ＦＮトンネリング方式を用いてセルの消去を行う。ＮＡＮＤフラッシュメモリセルは、単一のＰウェル上に形成されており、複数のセルがストリング状からなってセルストリングを成しており、複数のセルストリングがそれぞれ縦または横方向に配列されてセルブロックを形成している。これにより、セルブロック別に消去を行っている。
図１ａ及び図１ｂは従来の消去動作を説明するための概念図である。
図１ａ及び図１ｂを参照すると、ストリング選択トランジスタＳＳＬを介して選択されたセルブロックのワードラインＷ／Ｌには０Ｖの電圧を印加し、ストリング選択トランジスタＳＳＬを介して選択されていないセルブロックのワードラインＷ／Ｌをフロートさせる。Ｐウェルに高電圧を印加すると、選択されたセルブロック内のメモリセルのゲート電極とウェル間の電圧差が大きくなってセルは消去され（図１ａ参照）、選択されていないセルブロック内のメモリセルのゲート電極はブーストされてワードラインＷ／Ｌとウェル間の電位差を減少させ、プログラムされたセルは消去されない（図１ｂ参照）。
ところが、全体的にＰウェルに２０Ｖ以上の電圧が印加されるため、選択されていないセルブロックにも同一のバイアスによるストレスを受ける。また、選択されていないセルブロックのワードラインをフロートするためのストリング選択トランジスタによる漏れ電流が存在する。このような漏洩により、選択されてないセルブロックのワードラインはフロートを保つことができなくなってシャローイレイズ(Shallow Erase)現象が発生し、データ状態を保つことができなくなるという問題点が発生する。消去デスターバンスを誘発し、目標とする素子の規格(spec)を合わせることができなくなるという問題点が発生する。
したがって、本発明は、かかる問題点を解決するためのもので、その目的は、ＮＡＮＤフラッシュメモリセルが形成されるべき領域のウェルを分離してその上部にブロック別に分散して形成させることにより、セルブロックに対するストレスタイムを減少させて消去デスターバンスを防止することが可能なＮＡＮＤフラッシュメモリ素子及びそのウェル形成方法を提供することにある。
上記目的を達成するための本発明は、半導体基板の所定の領域に複数のメモリセルを電気的に保護するために前記半導体基板内に形成されたトリプルＮウェルと、前記トリプルＮウェルの内部に形成された少なくとも２つ以上のトリプルＰウェルと、前記トリプルＰウェルの上部にそれぞれ形成され、それぞれ複数のビットラインを共有する複数のメモリセルストリングを含む複数のセルブロックとを含む、ＮＡＮＤフラッシュメモリ素子を提供する。
また、本発明は、メモリセル領域及び周辺回路領域が定義された半導体基板と、複数のメモリセルを電気的に保護するために前記半導体基板の前記メモリセル領域内に形成された少なくとも一つ以上のトリプルＮウェルと、前記半導体基板の周辺回路領域内に各素子に合わせて形成された周辺素子用ウェルと、前記トリプルＮウェルの内部に形成された少なくとも一つ以上のトリプルＰウェルと、前記複数のトリプルＰウェルの上部にそれぞれ形成され、それぞれ複数のビットラインを共有する複数のメモリセルストリングを含む複数のセルブロックと、前記周辺素子用ウェル上に形成された複数のトランジスタとを含む、ＮＡＮＤフラッシュメモリ素子を提供する。
また、本発明は、Ｐ型半導体基板上にセル領域全体を開放し、或いは前記セル領域を２の倍数または３の倍数個数だけ開放する第１マスクを形成する段階と、前記第１マスクをイオン注入マスクとするＮ型イオン注入を行い、前記Ｐ型半導体基板内にトリプルＮウェルを形成する段階と、前記トリプルＮウェルが形成された前記半導体基板の前記トリプルＮウェル領域全体を開放し、或いは前記トリプルＮウェル領域を２の倍数または３の倍数個数だけ開放する第２マスクを形成する段階と、前記第２マスクをイオン注入マスクとするＰ型イオン注入を行って前記トリプルＮウェル内にトリプルＰウェルを形成する段階とを含む、ＮＡＮＤフラッシュメモリ素子のウェル形成方法を提供する。
本発明によれば、ＮＡＮＤフラッシュメモリ素子のトリプルウェルをセル領域内に複数形成し、その上部にフラッシュメモリセルを含むセルブロックを形成することにより、フラッシュメモリ素子の消去動作の際に複数のウェルを介して選択されていないブロックに対するストレスタイムを減少させることができ、消去デスターバンスを防止することができる。
また、本発明によれば、トリプルＰウェルが分離されているので、トリプルＰウェルとトリプルＮウェル間のキャパシタンスが減少してウェルバイアスチャージング(Well Bias Charging)及びデスチャージングタイム(Discharging Time)が減少して全体的な消去時間(EraseTime)の負担(Budget)が減少できる。
以下、添付図面を参照して本発明の実施例をより詳細に説明する。ところが、本発明は、下記の実施例に限定されるものではなく、互いに異なる様々な形で実現できる。これらの実施例は、本発明の開示を完全にするためのもので、通常の知識を有する者に本発明の範疇を知らせるために提供されるものである。図面において、同一の符号は同一の要素を示す。
図２ａ及び図２ｂは本発明に係るＮＡＮＤフラッシュメモリ素子を説明するための概念図である。
図２ａ及び図２ｂを参照すると、半導体基板の所定の領域に多数（複数）のメモリセルを電気的に保護するために前記半導体基板内に形成されたトリプルＮウェル２０と、トリプルＮウェル２０の内部に形成された少なくとも２つ以上のトリプルＰウェル３０と、前記多数のトリプルＰウェル３０の上部にそれぞれ形成され、それぞれ多数のビットラインＢ／Ｌを共有する多数のメモリセルストリングを含む多数のセルブロック４０ａ〜４０ｎとを含む。
また、メモリセル領域及び周辺回路領域が定義された半導体基板と、多数のメモリセルを電気的に保護するために半導体基板のメモリセル領域内に形成された少なくとも一つ以上のトリプルＮウェル２０と、半導体基板の周辺回路領域内に各素子に合わせて形成された周辺素子用ウェル（図示せず）と、前記多数のトリプルＮウェル２０の内部に形成された少なくとも一つ以上のトリプルＰウェル３０と、前記多数のトリプルＰウェル３０の上部にそれぞれ形成され、前記多数のビットラインＢ／Ｌを共有する多数のメモリセルストリングを含む多数のセルブロック４０ａ〜４０ｎと、前記周辺素子用ウェル上に形成された多数のトランジスタ（図示せず）とを含む。
上述したセルブロック４０それぞれは、多数のビットラインＢ／Ｌにそれぞれ接続され、ローカルストリング選択信号に応じて駆動する多数のストリング選択トランジスタ（図示せず）と、共通ソースライン（図示せず）に接続され、ローカルソース選択信号（図示せず）に応じて駆動する多数のソース選択トランジスタ（図示せず）と、多数のメモリセルがストリング状に接続され、ストリング選択トランジスタ（図示せず）とソース選択トランジスタとの間にそれぞれ接続された多数のセルストリングと、セルストリング内のセルそれぞれのゲート端子に接続された多数のワードライン（図示せず）とを含む。
それぞれ多数のビットラインＢ／Ｌに接続され、外部の制御信号に基づいてビットラインＢ／Ｌに所定のプログラム電圧を印加し或いは読み出し電圧を印加するページバッファ部５０をさらに含むことができる。ページバッファ部５０は、セル領域の上下に位置してそれぞれイブンとオッドの２つのビットラインを共有する多数のページバッファを含むことが好ましい。
本実施例では、１０２４の２の倍数個数だけのセルブロックが多数のビットラインＢ／Ｌをそれぞれ共有することが好ましい。すなわち、第１〜第２０４７セルブロック内の同一位置のストリング選択トランジスタは同一のビットラインに接続されている。たとえば、１０２４個のビットラインがあり、それぞれのセルブロック内に１０２４個のストリング選択トランジスタが存在する場合を考えると、次の通りである。各セルブロック内の第１ストリング選択トランジスタは第１ビットラインに接続され、第１０２４ストリング選択トランジスタは第１０２４ビットラインに接続される。
また、分離されたトリプルＰウェル３０は、様々な形で分離でき、その内部に存在するセルブロックの個数も様々に存在できる。本実施例では、トリプルＮウェル２０が一つの場合、トリプルＰウェル３０を２の倍数または３の倍数個数に分離して形成することが好ましい。トリプルＮウェル２０が一つ以上の場合には、トリプルＰウェル３０を１の倍数、２の倍数または３の倍数個数に分離して形成することが好ましい。しかも、トリプルＮウェルも１の倍数個数に分離して形成することができる。また、２の倍数個数に分離して形成することができる。
また、一つのトリプルＰウェル３０の内部に位置するセルブロック４０の個数も全体セルブロック４０ａ〜４０ｎ個数の２または３の倍数個数だけ分離されて位置することが好ましい。すなわち、トリプルＰウェル３０が２つに分離されたならば、全体セルブロック４０は１／２に分離されてそれぞれ一つのトリプルＰウェル３０上に１／２ずつ存在することが好ましい。これは前記トリプルＰウェルが全体セル領域を半分ずつ分割して形成することが好ましい。
ＦＮトンネリング方式でバルクバイアスを用いた消去動作を行うＮＡＮＤ型のフラッシュメモリ素子では、セルアレイのウェル構造をＰ型半導体基板にトリプルＮウェル２０を形成し、その中にセルアレイのバルクとして用いられるトリプルＰウェル３０を形成してＰＮダイオード方式でトリプルＰウェル３０を同一タイプのＰ基板と電気的に分離される。したがって、消去の際にワードラインに０Ｖの電圧を印加し、バルクに２０Ｖ以上の高電圧を印加してポテンシャルの異なる高電圧としてフローティングゲートの電子をバスクへ放出する。この際、もし２０４８ブロックが存在する場合、消去をブロック単位で行う場合、２０４７回選択されていないブロックが存在することができる。すなわち、消去のための１パルスタイムが２ｍｓであれば、２０４７×２ｍｓ＝４１ｓｅｃがかかり、イネーブルサイクリングを１００Ｋにすると、４.１Ｍｓｅｃの間、ストレスを受ける。
したがって、本発明でのように、２０４８個のセルブロック４０ａ〜４０ｎを同一のグロバルビットラインに並列連結させ、トリプルＰウェル３０を分離させて２つのトリプルＰウェル３０に形成する。その後、一つのトリプルＰウェル３０に１０２４個のブロックを位置させ、別途にＰウェルをコーディングすると、ストレスタイムが１／２に減少する。もし４つのトリプルＰウェル３０を形成する場合は１／４に減少する。Ｐウェル３０を分離すると、ブロックも１０２４個に分離される。したがって、消去の際に選択されたブロックのあるＰウェル３０は２０Ｖを印加するのでストレスを受けるが、選択されたブロックのないＰウェル３０は０Ｖを印加するのでストレスを受けない。
図３は消去タイムによる消去スピードを示すグラフである。
図３を参照すると、ストレスタイムが１／２に減少する度に０.３Ｖ程度の消去が減少して消去ストレスによるデスターバンスを防止することができる。
また、トリプルＰウェル３０が分離されているので、トリプルＰウェル３０とトリプルＮウェル２０間のキャパシタンスが減少してウェルバイアスチャージング及びディスチャージングタイムが減少し、全体的な消去時間の負担が減少できる。
次に、本発明に係るＮＡＮＤフラッシュ素子のウェル形成方法について説明する。
図４ａ及び図４ｂは本発明に係るＮＡＮＤフラッシュ素子のウェル形成方法を説明するための断面図である。
図４ａを参照すると、Ｐ型半導体基板１０上に所定のセル領域を開放するイオン注入用第１マスク（図示せず）を形成する。Ｎ型イオン注入を行ってＰ型半導体基板１０内にトリプルＮウェル２０を形成する。第１マスクはセル領域全体を開放し、或いはセル領域を２の倍数または３の倍数個数だけ開放することが好ましい。これにより、セル領域の全体にトリプルＮウェル２０を形成し、或いはセル領域に２の倍数または３の倍数個数だけのトリプルＮウェル２０を形成することが好ましい。
図４ｂを参照すると、トリプルＮウェル２０が形成された半導体基板１０のセル領域に前記トリプルＮウェル２０を開放する第２マスク（図示せず）を形成する。Ｐ型イオン注入を行ってトリプルＮウェル２０内にトリプルＰウェル３０を形成する。第２マスクは、トリプルＮウェル２０領域全体を開放し或いはトリプルＮウェル２０領域を２の倍数または３の倍数個数だけ開放することが好ましい。
本実施例では、Ｐ型の半導体基板１０のセル領域に単一のトリプルＮウェル２０を形成し、その内部に２つのトリプルＰウェル３０を形成することが好ましい。また、Ｐ型の半導体基板１０のセル領域に２つのトリプルＮウェル２０を形成し、その内部にそれぞれ単一のトリプルＰウェル３０を形成することが好ましい。
この際、低電圧素子が形成されるべき領域に低電圧ＮＭＯＳ用Ｐウェル（図示せず）と、低電圧ＰＭＯＳ用Ｎウェル（図示せず）を後続工程によって形成することが好ましい。
その後、所定の工程によってトリプルＰウェル３０上にトンネル酸化膜（図示せず）、フローティングゲート（図示せず）、誘電体膜（図示せず）及びコントロールゲート（図示せず）を形成してフラッシュメモリセル（図示せず）を形成する。フラッシュメモリセル間を孤立させるための層間絶縁膜（図示せず）を形成する。層間絶縁膜をパターニングしてコンタクトプラグ（図示せず）を形成した後、その上部にビットラインを形成する。
(a)及び(b)は、従来の消去動作を説明するための概念図である。 (a)及び(b)は、本発明に係るＮＡＮＤフラッシュメモリ素子を説明するための概念図である。 消去タイムによる消去スピードを示すグラフである。 (a)及び(b)は、本発明に係るＮＡＮＤフラッシュ素子のウェル形成方法を説明するための断面図である。
符号の説明
１０ 半導体基板
２０ トリプルＮウェル
３０ トリプルＰウェル
４０ セルブロック
５０ ページバッファ

Claims (8)

  1. 半導体基板の所定の領域に複数のメモリセルを電気的に保護するために前記半導体基板内に形成されたトリプルＮウェルと、
    前記トリプルＮウェルの内部に形成された少なくとも２つ以上のトリプルＰウェルと、
    前記トリプルＰウェルの上部にそれぞれ形成され、それぞれ複数のビットラインを共有する複数のメモリセルストリングを含む複数のセルブロックとを含むことを特徴とするＮＡＮＤフラッシュメモリ素子。
  2. 前記トリプルＰウェルが２の倍数個数だけ形成されることを特徴とする請求項１記載のＮＡＮＤフラッシュメモリ素子。
  3. メモリセル領域及び周辺回路領域が定義された半導体基板と、
    複数のメモリセルを電気的に保護するために前記半導体基板の前記メモリセル領域内に形成された少なくとも一つ以上のトリプルＮウェルと、
    前記半導体基板の周辺回路領域内に各素子に合わせて形成された周辺素子用ウェルと、
    前記トリプルＮウェルの内部に形成された少なくとも一つ以上のトリプルＰウェルと、
    前記複数のトリプルＰウェルの上部にそれぞれ形成され、それぞれ複数のビットラインを共有する複数のメモリセルストリングを含む複数のセルブロックと、
    前記周辺素子用ウェル上に形成された複数のトランジスタとを含むことを特徴とするＮＡＮＤフラッシュメモリ素子。
  4. 前記トリプルＮウェルが２の倍数または３の倍数個数だけ形成されることを特徴とする請求項３記載のＮＡＮＤフラッシュメモリ素子。
  5. 前記トリプルＰウェルが１の倍数、２の倍数または３の倍数個数だけ形成されることを特徴とする請求項３記載のＮＡＮＤフラッシュメモリ素子。
  6. Ｐ型半導体基板上にセル領域全体を開放し或いは前記セル領域を２の倍数または３の倍数個数だけ開放する第１マスクを形成する段階と、
    前記第１マスクをイオン注入マスクとするＮ型イオン注入を行い、前記Ｐ型半導体基板内にトリプルＮウェルを形成する段階と、
    前記トリプルＮウェルが形成された前記半導体基板の前記トリプルＮウェル領域全体を開放し或いは前記トリプルＮウェル領域を２の倍数または３の倍数個数だけ開放する第２マスクを形成する段階と、
    前記第２マスクをイオン注入マスクとするＰ型イオン注入を行って前記トリプルＮウェル内にトリプルＰウェルを形成する段階とを含むことを特徴とするＮＡＮＤフラッシュメモリ素子のウェル形成方法。
  7. 前記Ｐ型の半導体基板の前記セル領域に単一の前記トリプルＮウェルを形成し、その内部に２つの前記トリプルＰウェルを形成することを特徴とする請求項６記載のＮＡＮＤフラッシュメモリ素子のウェル形成方法。
  8. 前記Ｐ型の半導体基板の前記セル領域に２つの前記トリプルＮウェルを形成し、その内部にそれぞれ単一の前記トリプルＰウェルを形成することを特徴とする請求項６記載のＮＡＮＤフラッシュメモリ素子のウェル形成方法。
JP2004375616A 2004-05-11 2004-12-27 Ｎａｎｄフラッシュメモリ素子及びそのウェル形成方法 Pending JP2005328023A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040033207A KR100604561B1 (ko) 2004-05-11 2004-05-11 낸드 플래시 메모리 소자 및 이의 웰 형성 방법

Publications (1)

Publication Number Publication Date
JP2005328023A true JP2005328023A (ja) 2005-11-24

Family

ID=35308600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004375616A Pending JP2005328023A (ja) 2004-05-11 2004-12-27 Ｎａｎｄフラッシュメモリ素子及びそのウェル形成方法

Country Status (6)

Country Link
US (2) US7551511B2 (ja)
JP (1) JP2005328023A (ja)
KR (1) KR100604561B1 (ja)
CN (1) CN100466259C (ja)
DE (1) DE102004060421A1 (ja)
TW (1) TWI271823B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441857B2 (en) 2009-07-21 2013-05-14 Samsung Electronics Co., Ltd. Programming a nonvolatile memory device using a bias voltage to a well of a memory block
US8982632B2 (en) 2012-05-09 2015-03-17 Fujitsu Semiconductor Limited Semiconductor memory device and method of driving semiconductor memory device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604561B1 (ko) * 2004-05-11 2006-07-31 에스티마이크로일렉트로닉스 엔.브이. 낸드 플래시 메모리 소자 및 이의 웰 형성 방법
KR100792369B1 (ko) * 2006-01-13 2008-01-09 주식회사 하이닉스반도체 플래시메모리소자 및 그의 제조 방법
KR100830575B1 (ko) * 2006-09-26 2008-05-21 삼성전자주식회사 플래시 메모리 장치 및 그것의 멀티-블록 소거 방법
KR100870297B1 (ko) * 2007-04-27 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7940572B2 (en) 2008-01-07 2011-05-10 Mosaid Technologies Incorporated NAND flash memory having multiple cell substrates
US7907449B2 (en) * 2009-04-09 2011-03-15 Sandisk Corporation Two pass erase for non-volatile storage
KR20210117612A (ko) * 2020-03-19 2021-09-29 에스케이하이닉스 주식회사 반도체 장치
US11444160B2 (en) 2020-12-11 2022-09-13 Globalfoundries U.S. Inc. Integrated circuit (IC) structure with body contact to well with multiple diode junctions

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03290960A (ja) * 1990-03-30 1991-12-20 Toshiba Corp 不揮発性半導体記憶装置
JPH0863985A (ja) * 1994-08-29 1996-03-08 Mitsubishi Denki Semiconductor Software Kk 不揮発性半導体記憶装置
JPH08279598A (ja) * 1995-04-07 1996-10-22 Mitsubishi Electric Corp 半導体集積回路装置、不揮発性半導体記憶装置及びそれらの製造方法
JPH1070243A (ja) * 1996-05-30 1998-03-10 Toshiba Corp 半導体集積回路装置およびその検査方法およびその検査装置
JPH10144892A (ja) * 1996-11-05 1998-05-29 Samsung Electron Co Ltd 不揮発性半導体メモリ装置
JPH1131799A (ja) * 1997-07-10 1999-02-02 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2002151605A (ja) * 2000-11-15 2002-05-24 Toshiba Corp 半導体記憶装置
JP2002245785A (ja) * 2000-12-28 2002-08-30 Samsung Electronics Co Ltd 不揮発性半導体メモリ装置のプログラム方法
JP2003031704A (ja) * 2001-07-17 2003-01-31 Nec Corp 不揮発性半導体記憶装置
JP2003297958A (ja) * 2002-03-05 2003-10-17 Hynix Semiconductor America Inc コラム基板コーディングを用いた高密度フラッシュメモリ装置及びそのプログラム方法
JP2003346488A (ja) * 2002-05-23 2003-12-05 Mitsubishi Electric Corp 半導体記憶装置
JP2004158053A (ja) * 2002-11-01 2004-06-03 Fujitsu Ltd 不揮発性半導体記憶装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5411908A (en) * 1992-05-28 1995-05-02 Texas Instruments Incorporated Flash EEPROM array with P-tank insulated from substrate by deep N-tank
KR0140179B1 (ko) * 1994-12-19 1998-07-15 김광호 불휘발성 반도체 메모리
US6475846B1 (en) * 1995-05-18 2002-11-05 Texas Instruments Incorporated Method of making floating-gate memory-cell array with digital logic transistors
KR100206709B1 (ko) * 1996-09-21 1999-07-01 윤종용 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법
JP3914340B2 (ja) * 1997-08-30 2007-05-16 株式会社ハイニックスセミコンダクター フラッシュメモリ装置
JPH11297865A (ja) * 1998-03-18 1999-10-29 Micronics Internatl Co Ltd フローティングゲートメモリデバイス
JP3920501B2 (ja) * 1999-04-02 2007-05-30 株式会社東芝 不揮発性半導体記憶装置及びそのデータ消去制御方法
JP2003258117A (ja) * 2002-03-06 2003-09-12 Seiko Epson Corp 半導体装置
KR20040083172A (ko) * 2003-03-21 2004-10-01 주식회사 하이닉스반도체 난드 플래시 메모리 소자 및 제조방법
JP2004326974A (ja) * 2003-04-25 2004-11-18 Toshiba Corp 半導体集積回路装置及びｉｃカード
KR100604561B1 (ko) * 2004-05-11 2006-07-31 에스티마이크로일렉트로닉스 엔.브이. 낸드 플래시 메모리 소자 및 이의 웰 형성 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03290960A (ja) * 1990-03-30 1991-12-20 Toshiba Corp 不揮発性半導体記憶装置
JPH0863985A (ja) * 1994-08-29 1996-03-08 Mitsubishi Denki Semiconductor Software Kk 不揮発性半導体記憶装置
JPH08279598A (ja) * 1995-04-07 1996-10-22 Mitsubishi Electric Corp 半導体集積回路装置、不揮発性半導体記憶装置及びそれらの製造方法
JPH1070243A (ja) * 1996-05-30 1998-03-10 Toshiba Corp 半導体集積回路装置およびその検査方法およびその検査装置
JPH10144892A (ja) * 1996-11-05 1998-05-29 Samsung Electron Co Ltd 不揮発性半導体メモリ装置
JPH1131799A (ja) * 1997-07-10 1999-02-02 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2002151605A (ja) * 2000-11-15 2002-05-24 Toshiba Corp 半導体記憶装置
JP2002245785A (ja) * 2000-12-28 2002-08-30 Samsung Electronics Co Ltd 不揮発性半導体メモリ装置のプログラム方法
JP2003031704A (ja) * 2001-07-17 2003-01-31 Nec Corp 不揮発性半導体記憶装置
JP2003297958A (ja) * 2002-03-05 2003-10-17 Hynix Semiconductor America Inc コラム基板コーディングを用いた高密度フラッシュメモリ装置及びそのプログラム方法
JP2003346488A (ja) * 2002-05-23 2003-12-05 Mitsubishi Electric Corp 半導体記憶装置
JP2004158053A (ja) * 2002-11-01 2004-06-03 Fujitsu Ltd 不揮発性半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441857B2 (en) 2009-07-21 2013-05-14 Samsung Electronics Co., Ltd. Programming a nonvolatile memory device using a bias voltage to a well of a memory block
US8982632B2 (en) 2012-05-09 2015-03-17 Fujitsu Semiconductor Limited Semiconductor memory device and method of driving semiconductor memory device

Also Published As

Publication number Publication date
KR100604561B1 (ko) 2006-07-31
KR20050108143A (ko) 2005-11-16
CN1697183A (zh) 2005-11-16
US20070166889A1 (en) 2007-07-19
TWI271823B (en) 2007-01-21
US20050253198A1 (en) 2005-11-17
CN100466259C (zh) 2009-03-04
US7551511B2 (en) 2009-06-23
DE102004060421A1 (de) 2005-12-08
TW200537650A (en) 2005-11-16

Similar Documents

Publication Publication Date Title
KR100704021B1 (ko) 신뢰성을 향상시키는 불휘발성 반도체 메모리 장치의데이터 소거방법
US8331160B2 (en) Memory device having improved programming operation
US7903465B2 (en) Memory array of floating gate-based non-volatile memory cells
US7313027B2 (en) Nonvolatile semiconductor memory device and a method of word lines thereof
US6804148B2 (en) Flash memory architecture with page mode erase using NMOS and PMOS row decoding scheme
US20070166889A1 (en) Method of forming a well of a NAND flash memory device
JP5598686B2 (ja) メモリ消去方法及び装置
KR19980017439A (ko) 플래쉬 메모리장치 및 그 구동방법
US9443594B2 (en) Logic embedded nonvolatile memory device
JP2005166248A (ja) ビットラインの高電圧が漏洩されることを防止する不揮発性半導体メモリ装置
US20080130367A1 (en) Byte-Erasable Nonvolatile Memory Devices
JP2009004431A (ja) 半導体装置
US20070091682A1 (en) Byte-Erasable Nonvolatile Memory Devices
JP2004265508A (ja) 不揮発性半導体記憶装置
US7773423B1 (en) Low power, CMOS compatible non-volatile memory cell and related method and memory array
US11443810B2 (en) Negative level shifters and nonvolatile memory devices including the same
JP2009193620A (ja) 不揮発性半導体記憶装置
JP2003086720A (ja) 不揮発性半導体メモリ
JP2004127427A (ja) 不揮発性半導体記憶装置及びその駆動方法
KR20060070724A (ko) 플래쉬 메모리 소자의 프로그램 방법
JP2005260253A (ja) 半導体集積回路装置およびその製造方法
JP2007123917A (ja) 半導体集積回路装置の製造方法
JP2004266084A (ja) 不揮発性半導体記憶装置
JP2004031568A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120522

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120529

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120622