JP2005327821A - Nitride semiconductor, nitride semiconductor substrate, nitride semiconductor element and those manufacturing method - Google Patents
Nitride semiconductor, nitride semiconductor substrate, nitride semiconductor element and those manufacturing method Download PDFInfo
- Publication number
- JP2005327821A JP2005327821A JP2004142948A JP2004142948A JP2005327821A JP 2005327821 A JP2005327821 A JP 2005327821A JP 2004142948 A JP2004142948 A JP 2004142948A JP 2004142948 A JP2004142948 A JP 2004142948A JP 2005327821 A JP2005327821 A JP 2005327821A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- substrate
- growth
- region
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 538
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 527
- 239000000758 substrate Substances 0.000 title claims abstract description 351
- 238000004519 manufacturing process Methods 0.000 title description 10
- 238000000034 method Methods 0.000 claims abstract description 142
- 239000000203 mixture Substances 0.000 claims abstract description 21
- 230000001681 protective effect Effects 0.000 claims description 59
- 238000006243 chemical reaction Methods 0.000 claims description 38
- 229910052594 sapphire Inorganic materials 0.000 claims description 33
- 239000010980 sapphire Substances 0.000 claims description 33
- 238000001312 dry etching Methods 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 230000003746 surface roughness Effects 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052596 spinel Inorganic materials 0.000 claims description 4
- 239000011029 spinel Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 claims description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 2
- 230000002250 progressing effect Effects 0.000 claims 1
- 230000002829 reductive effect Effects 0.000 abstract description 24
- 239000010410 layer Substances 0.000 description 202
- 239000010408 film Substances 0.000 description 166
- 239000000463 material Substances 0.000 description 62
- 229910002601 GaN Inorganic materials 0.000 description 50
- 239000007789 gas Substances 0.000 description 50
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 42
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 32
- 239000013078 crystal Substances 0.000 description 31
- 229910004298 SiO 2 Inorganic materials 0.000 description 30
- 230000015572 biosynthetic process Effects 0.000 description 28
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 26
- 229920002120 photoresistant polymer Polymers 0.000 description 25
- 230000008569 process Effects 0.000 description 25
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 24
- 229910052757 nitrogen Inorganic materials 0.000 description 21
- 238000000354 decomposition reaction Methods 0.000 description 20
- 238000005530 etching Methods 0.000 description 20
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 19
- 229910021529 ammonia Inorganic materials 0.000 description 16
- 239000012535 impurity Substances 0.000 description 12
- 239000012159 carrier gas Substances 0.000 description 11
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 11
- 238000001039 wet etching Methods 0.000 description 11
- 230000000737 periodic effect Effects 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 238000005253 cladding Methods 0.000 description 9
- 238000009826 distribution Methods 0.000 description 9
- 239000011777 magnesium Substances 0.000 description 8
- 238000005136 cathodoluminescence Methods 0.000 description 7
- 230000036961 partial effect Effects 0.000 description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- 238000011109 contamination Methods 0.000 description 6
- 229910000077 silane Inorganic materials 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000003776 cleavage reaction Methods 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 230000007017 scission Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002052 molecular layer Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 4
- 238000001947 vapour-phase growth Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000002203 pretreatment Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- MHYQBXJRURFKIN-UHFFFAOYSA-N C1(C=CC=C1)[Mg] Chemical compound C1(C=CC=C1)[Mg] MHYQBXJRURFKIN-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910052774 Proactinium Inorganic materials 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 150000004820 halides Chemical class 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000004453 electron probe microanalysis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- FWFGVMYFCODZRD-UHFFFAOYSA-N oxidanium;hydrogen sulfate Chemical compound O.OS(O)(=O)=O FWFGVMYFCODZRD-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、主として、ほぼ全面に渡って低転位密度である窒化物半導体及びその成長方法に関する。 The present invention mainly relates to a nitride semiconductor having a low dislocation density over almost the entire surface and a growth method thereof.
窒化物半導体は、格子定数が一致する実用的な基板が存在しないため、基板との界面で高い密度の転位が発生する。サファイア、スピネル、炭化ケイ素のような窒化物半導体と異なる異種基板の上に、転位密度の低い窒化物半導体を製造するために、窒化物半導体を基板に対して横方向に成長させる方法（以下、「横方向成長法」）が種々提案されている。 In nitride semiconductors, there is no practical substrate having the same lattice constant, so that high density dislocations are generated at the interface with the substrate. In order to manufacture a nitride semiconductor having a low dislocation density on a heterogeneous substrate different from a nitride semiconductor such as sapphire, spinel, or silicon carbide, a method of growing the nitride semiconductor laterally with respect to the substrate (hereinafter, Various “lateral growth methods” have been proposed.
横方向成長法とは、異種基板上に、窒化物半導体が成長し易い領域（＝易成長領域）と成長しにくい領域（＝難成長領域）を交互につくり、易成長領域に選択的に窒化物半導体を成長させ、その窒化物半導体を難成長領域に向かって横方向に伸長させることによって転位密度の低い窒化物半導体を得る方法である。基板の難成長領域の上は、基板から窒化物半導体が成長しておらず、易成長領域にある窒化物半導体から横方向に伸びた窒化物半導体によって覆われているため、基板と窒化物半導体の界面で発生した転位が殆ど表面に現れない。その結果、横方向成長法によって形成された窒化物半導体層は、異種基板の易成長領域の上では高転位密度のままとなるが、難成長領域の上では低転位密度となる。 In the lateral growth method, regions where nitride semiconductors are easy to grow (= easy growth region) and regions where growth is difficult (= hard growth region) are alternately formed on different substrates, and nitridation is selectively performed on the easy growth region. In this method, a nitride semiconductor having a low dislocation density is obtained by growing a nitride semiconductor and extending the nitride semiconductor in a lateral direction toward a difficult growth region. Since the nitride semiconductor is not grown from the substrate on the difficult growth region of the substrate and is covered with the nitride semiconductor extending laterally from the nitride semiconductor in the easy growth region, the substrate and the nitride semiconductor Most of the dislocations generated at the interface do not appear on the surface. As a result, the nitride semiconductor layer formed by the lateral growth method remains at a high dislocation density on the easy growth region of the different substrate, but has a low dislocation density on the difficult growth region.
例えば、Jpn.J.Appl.Phys.Vol.37(1998)pp.L309-L312（非特許文献１）では、サファイア基板上に成長させた窒化物ガリウム上にＳｉＯ２等の保護膜を部分的に形成し、この上に窒化ガリウムを成長させている。ＳｉＯ２上には窒化ガリウムが直接成長しないため、ＳｉＯ２が形成されていない領域から窒化ガリウムが成長を開始し、その窒化ガリウムが横方向に伸長してＳｉＯ２を覆うように成長する。窒化ガリウムとサファイア基板の界面で格子定数差によって発生した転位は、窒化ガリウムの成長と共に縦方向に（＝基板に垂直に）転位が進行するが、ＳｉＯ2保護膜上では窒化ガリウムの成長と共に横方向に（＝基板に平行に）進行する。このため、ＳｉＯ２保護膜が形成されていない領域では表面に多量の転位が貫通しているが、ＳｉＯ２保護膜上では転位が表面にあまり現れない。従って、ＳｉＯ２保護膜上に低転位密度な窒化ガリウムを成長できる。 For example, in Jpn.J.Appl.Phys.Vol.37 (1998) pp.L309-L312 (Non-Patent Document 1), a protective film such as SiO 2 is partially formed on nitride gallium grown on a sapphire substrate. And gallium nitride is grown thereon. Since gallium nitride does not grow directly on SiO 2 , gallium nitride starts growing from a region where SiO 2 is not formed, and the gallium nitride extends in the lateral direction and grows so as to cover SiO 2 . Dislocations generated by the lattice constant difference at the interface between the gallium nitride and sapphire substrate progress in the vertical direction (= perpendicular to the substrate) as the gallium nitride grows, but on the SiO 2 protective film, the dislocations move laterally as the gallium nitride grows. Progress in the direction (= parallel to the substrate). Therefore, although a large amount of dislocations on the surface in the region where SiO 2 protective film is not formed is passed through, dislocations on SiO 2 protective film is not less appear on the surface. Therefore, gallium nitride having a low dislocation density can be grown on the SiO 2 protective film.
特開平１０-３１２９７１号公報（特許文献１）では、上記方法と同様にＳｉＯ２保護膜を形成した後、窒化ガリウムがＳｉＯ２保護膜を覆う際にファセット面を形成するように成長させることにより、転位を斜め方向に進行させ、転位を低減する方法が提案されている。このような方法によっても、ＳｉＯ２保護膜上に低転位密度の窒化ガリウムを成長できる。 In Japanese Patent Laid-Open No. 10-312971 (Patent Document 1), after forming a SiO 2 protective film in the same manner as the above method, gallium nitride is grown so as to form a facet surface when covering the SiO 2 protective film. A method has been proposed in which dislocations are advanced in an oblique direction to reduce dislocations. Also by such a method, gallium nitride having a low dislocation density can be grown on the SiO 2 protective film.
また、特開平１１-１４５５１６号公報（以下、「特許文献２」）では、ＳｉＯ２保護膜を形成する代りに、シリコン基板上に成長したＡｌＧａＮ層をストライプ状にエッチングしてシリコン基板を部分的に露出させ、この上に窒化ガリウムを成長させる。窒化ガリウムはシリコン基板上にはエピタキシャル成長しないため、ＡｌＧａＮ層をシード結晶として、窒化ガリウムが横方向にエピタキシャル成長する。したがって、特許文献１に記載された横方向成長と同様の原理により、シリコン基板の露出部分の上に低転位密度の窒化ガリウムを成長させることができる。
In Japanese Patent Laid-Open No. 11-145516 (hereinafter “Patent Document 2”), instead of forming the SiO 2 protective film, the AlGaN layer grown on the silicon substrate is etched in stripes to partially form the silicon substrate. And gallium nitride is grown on the substrate. Since gallium nitride does not grow epitaxially on the silicon substrate, gallium nitride grows epitaxially in the lateral direction using the AlGaN layer as a seed crystal. Accordingly, gallium nitride having a low dislocation density can be grown on the exposed portion of the silicon substrate by the same principle as the lateral growth described in
しかしながら、これらの横方向成長法では、いずれも通常の低温成長バッファ技術で１０９〜１０１０ｃｍ―２の高い転位密度を有する窒化物半導体層を一旦形成し、その転位を横方向に曲げることで部分的に転位密度を低減させるものであるため、ウエハの一部しか低転位密度とならない。例えば、上記従来の横方向成長基板では、ストライプ状の低転位密度領域が得られるが、その幅はせいぜい数μｍ〜１０μｍ程度しかない。このため、リッジ部等の活性領域が数十μｍにも及ぶ大出力用途のレーザ素子は、転位に敏感な活性領域を低転位密度領域内に形成することができず、事実上製造が困難である。また、一旦、１０９〜１０１０ｃｍ―２という高い密度の転位が発生してから、それを曲げて転位を減らそうとしているため、転位密度の低減も１０６〜１０７ｃｍ-2程度が限界であった。 However, in each of these lateral growth methods, a nitride semiconductor layer having a high dislocation density of 10 9 to 10 10 cm −2 is once formed by ordinary low-temperature growth buffer technology, and the dislocation is bent in the lateral direction. Since the dislocation density is partially reduced, only a part of the wafer has a low dislocation density. For example, in the conventional lateral growth substrate, a stripe-shaped low dislocation density region is obtained, but its width is only about several μm to 10 μm at most. For this reason, a laser element for high power applications having an active region such as a ridge portion of several tens of μm cannot form an active region sensitive to dislocations in a low dislocation density region, and is practically difficult to manufacture. is there. Also, once dislocations with a high density of 10 9 to 10 10 cm −2 are generated, the dislocations are reduced by bending them. Therefore, the reduction of the dislocation density is about 10 6 to 10 7 cm −2. It was the limit.
そこで、同一ウエハに横方向成長法を繰り返して適用することにより、基板全面に低転位密度とすることも提案されている（特許文献３）。しかしながら、従来の横方向成長を複数回繰り返してウエハ全面を低転位密度にしようとした場合、横方向成長を繰り返す度にウエハに加わる歪みが大きくなっていくため、ウエハ中で有効に利用できる面積が狭くなるという問題があった。即ち、従来の横方向成長では、ＳｉＯ2等の保護膜を特定方向にだけ形成したり（非特許文献１等）、窒化物半導体層を特定方向にだけエッチング除去する等して横方向成長をさせていたため（特許文献２等）、ウエハ全体に大きな歪みが加わり、ウエハ周辺部の窒化物半導体層はクラックや剥離によって使用ができないのが現状であった。例えば、横方向成長を２回以上繰り返すと、もとのウエハ面積の半分以下しか素子形成に有効利用できない場合もあった。
Therefore, it has also been proposed to reduce the dislocation density over the entire surface of the substrate by repeatedly applying the lateral growth method to the same wafer (Patent Document 3). However, when the conventional lateral growth is repeated a plurality of times to reduce the entire surface of the wafer to a low dislocation density, the strain applied to the wafer increases each time the lateral growth is repeated. There was a problem that became narrow. That is, in the conventional lateral growth, the lateral growth is performed by forming a protective film such as SiO 2 only in a specific direction (Non-patent
そこで本件発明は、歪みが少なく、かつ、ウエハ全面に渡って低転位密度である窒化物半導体及びその成長方法を提供することを目的とし、また、その窒化物半導体を用いた窒化物半導体基板又は窒化物半導体素子を提供することも目的とする。 Therefore, the present invention has an object to provide a nitride semiconductor having a low distortion and a low dislocation density over the entire surface of the wafer, and a method for growing the nitride semiconductor, and a nitride semiconductor substrate using the nitride semiconductor or Another object is to provide a nitride semiconductor device.
上記目的を達成するために、本件発明に係る窒化物半導体の成長方法は、
窒化物半導体と組成が異なる異種基板上に窒化物半導体を成長させる方法であって、
前記異種基板表面の周期配列された複数の特定領域から選択的に、発生した転位の略半数以上が前記特定領域内で前記異種基板表面に平行な横方向に進行するように、第１窒化物半導体を成長させ、前記第１窒化物半導体から、前記第１窒化物半導体と同一又は異なる組成の第２窒化物半導体を成長させて前記異種基板の略全面を覆い、その表面における転位密度が略全面に渡って１０7ｃｍ−２以下である窒化物半導体を得ることを特徴とする。
In order to achieve the above object, a method for growing a nitride semiconductor according to the present invention includes:
A method of growing a nitride semiconductor on a heterogeneous substrate having a composition different from that of the nitride semiconductor,
The first nitride is selectively used from a plurality of specific regions periodically arranged on the surface of the heterogeneous substrate so that approximately half or more of the generated dislocations travel in a lateral direction parallel to the surface of the heterogeneous substrate in the specific region. A semiconductor is grown, a second nitride semiconductor having the same composition as or different from the first nitride semiconductor is grown from the first nitride semiconductor to cover substantially the entire surface of the dissimilar substrate, and the dislocation density on the surface thereof is substantially A nitride semiconductor that is 10 7 cm −2 or less over the entire surface is obtained.
また、本件発明に係る窒化物半導体基板は、窒化物半導体と組成が異なる異種基板のほぼ全面に窒化物半導体を成長させた窒化物半導体基板であって、前記窒化物半導体は、前記異種基板との界面近傍に周期的に散在する複数の転位群を有し、前記転位群に含まれる転位の略半数以上が前記異種基板表面に略平行な横方向に進行しており、前記窒化物半導体は、表面における転位密度が略全面に渡って１０7ｃｍ−２以下であることを特徴とする。 The nitride semiconductor substrate according to the present invention is a nitride semiconductor substrate in which a nitride semiconductor is grown on almost the entire surface of a different kind of substrate having a composition different from that of the nitride semiconductor, and the nitride semiconductor is different from the different kind of substrate. A plurality of dislocation groups periodically scattered in the vicinity of the interface, and more than half of the dislocations included in the dislocation groups travel in a lateral direction substantially parallel to the surface of the heterogeneous substrate, the nitride semiconductor The dislocation density on the surface is 10 7 cm −2 or less over substantially the entire surface.
（用語、測定法の定義）
本件発明において、「転位密度」とは、カソードルミネッセンスによって測定されたものを指す。即ち、窒化物半導体の表面を１０μｍが１ｃｍとなる倍率で観測し、任意に選択した１００μｍx１００μｍ（又は１０μｍx１００μｍ）の範囲内に存在する黒点を数え、その黒点数を単位平方ｃｍあたりの数に換算して転位密度（単位は「個／ｃｍ２」、省略して「ｃｍ―２」として表記）とする。尚、黒点は直径が１mm以上のものだけを数え、ある程度大きくてもコントラスト上区分できないものは１点として数える。カソードルミネセンス測定は、例えばシマズＥＰＭＡ１６００の付属機能によって行うことができ、測定条件は、加速電圧１５ｋＶ、ビームスポット１ミクロン、１０ｎＡとする。
また、本件発明において、転位密度の表記でオーダのみを記載した場合、例えば転位密度が「１０６ｃｍ−２以上」といった場合、正確な転位密度の一の位を四捨五入した結果が１×１０６ｃｍ−２以上であるものを指す。同様に、例えば転位密度が「１０７ｃｍ−２以下」といった場合、正確な転位密度の一の位を四捨五入した結果が１×１０７ｃｍ−２以下であるものを指す。
本発明において「表面粗さ」とは、JIS B 0601-1994に規定されたものを指す。
窒化物半導体の「表面」又は「上面」とは、層状に成長された窒化物半導体の成長終了側の主面を指し、「下面」とは成長開始側の主面を指す。
「縦方向」とは、窒化物半導体層に対する法線方向を指し、「横方向」とは、窒化物半導体層の表面に平行な方向を指す。
(Definition of terms and measurement methods)
In the present invention, “dislocation density” refers to that measured by cathodoluminescence. That is, the surface of the nitride semiconductor is observed at a magnification such that 10 μm becomes 1 cm, black spots existing in an arbitrarily selected range of 100 μm × 100 μm (or 10 μm × 100 μm) are counted, and the number of black spots is converted into a number per unit square cm. Dislocation density (unit: “pieces / cm 2 ”, abbreviated as “cm −2 ”). Note that only black spots with a diameter of 1 mm or more are counted, and those that cannot be classified due to contrast even if they are somewhat large are counted as one point. The cathodoluminescence measurement can be performed by, for example, an attached function of Shimadzu EPMA 1600. The measurement conditions are an acceleration voltage of 15 kV, a beam spot of 1 micron, and 10 nA.
In the present invention, when only the order is described in the dislocation density notation, for example, when the dislocation density is “10 6 cm −2 or more”, the result of rounding the exact one digit of the dislocation density is 1 × 10 6. The thing which is cm- 2 or more is pointed out. Similarly, for example, when the dislocation density is “10 7 cm −2 or less”, it means that the result of rounding off the exact one of the dislocation density is 1 × 10 7 cm −2 or less.
In the present invention, “surface roughness” refers to that defined in JIS B 0601-1994.
The “surface” or “upper surface” of the nitride semiconductor refers to the main surface on the growth end side of the nitride semiconductor grown in layers, and the “lower surface” refers to the main surface on the growth start side.
“Longitudinal direction” refers to a normal direction to the nitride semiconductor layer, and “lateral direction” refers to a direction parallel to the surface of the nitride semiconductor layer.
本件発明によれば、歪みが少なく、かつ、ウエハ全面に渡って１０7ｃｍ−２以下である窒化物半導体を得ることができる。従って、その窒化物半導体を用いて窒化物半導体基板又は窒化物半導体素子を構成することにより、高品質の窒化物半導体基板を製造すること、及び高信頼性の窒化物半導体素子を高収率で製造することが可能になる。 According to the present invention, it is possible to obtain a nitride semiconductor that is less distorted and that is 10 7 cm −2 or less over the entire wafer surface. Therefore, a nitride semiconductor substrate or a nitride semiconductor device is formed using the nitride semiconductor, thereby producing a high-quality nitride semiconductor substrate and producing a highly reliable nitride semiconductor device with a high yield. It becomes possible to manufacture.
以下、本件発明の実施の形態について、図面を参照しながら説明する。
実施の形態１
実施の形態１では、サファイア、ＳｉＣ、スピネル、シリコン等の窒化物半導体と異なる異種基板上に、一般式がＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）で示される窒化物半導体をウエハ全面に低転位密度で成長する方法について説明する。下記に詳述するように、本実施の形態では、異種基板に前処理を行い、結晶成長の核密度を低く制御して低転位の島を周期的につくり、それを横方向に成長させることにより、略全面に渡って低転位な窒化物半導体を得る。即ち、異種基板表面への窒化物半導体の成長時に結晶の核密度を低く抑制することによって異種基板−窒化物半導体界面で発生する転位を根本的に減少させながら、本件独自の横方向成長方法を採用することにより、そのような低い核密度でも均一な製膜を可能にする。これによって、ウエハに加わる歪が少なく、ウエハ全面に渡って転位密度の低い窒化物半導体を得ることができる。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
In the first embodiment, the general formula is In x Al y Ga 1-xy N (0 ≦ X, 0 ≦ Y, X + Y ≦) on a different substrate from a nitride semiconductor such as sapphire, SiC, spinel, or silicon. A method for growing the nitride semiconductor shown in 1) on the entire surface of the wafer with a low dislocation density will be described. As described in detail below, in this embodiment, different types of substrates are pretreated, the nucleus density of crystal growth is controlled to be low, and islands with low dislocations are periodically formed and grown laterally. Thus, a nitride semiconductor having low dislocations over almost the entire surface is obtained. In other words, by controlling the crystal nucleus density at the time of growth of the nitride semiconductor on the surface of the heterogeneous substrate, the dislocation generated at the heterogeneous substrate-nitride semiconductor interface is fundamentally reduced, and the original lateral growth method is developed. By adopting it, uniform film formation is possible even at such a low nuclear density. As a result, it is possible to obtain a nitride semiconductor with less distortion applied to the wafer and having a low dislocation density over the entire surface of the wafer.
図１は、本件発明の実施の形態１に係る窒化物半導体の成長方法を模式的に示す工程図である。本実施の形態では、まず、サファイア等の異種基板１０の表面を処理し、周期的なストライプ状、格子状又は点状の特定領域において異種基板１０の表面状態を変質させる（図１（ａ）〜図１（ｃ））。例えば、図１（ａ）に示すように、サファイア等の異種基板１０の上にフォトレジスト１１を形成し、次に図１（ｂ）に示すように、フォトリソグラフィー等によって周期的なストライプ状、格子状又は点状の部分が除去されるようにフォトレジスト１１のパターニングを行い、そのフォトレジスト１１をマスクとして、異種基板１０の全面にドライエッチング処理を行う。そして、図１（ｃ）に示すように、残ったフォトレジスト１１を溶剤等によってウエットエッチングすることにより、ウエットエッチングされた領域Ａとドライエッチングされた領域Ｂとをつくる。
FIG. 1 is a process diagram schematically showing a nitride semiconductor growth method according to the first embodiment of the present invention. In the present embodiment, first, the surface of the
ここで、フォトレジスト１１と異種基板１０は通常反応性を有しないから、フォトレジスト１１をウエットエッチングによって除去した後の領域Ａは、もとの異種基板１０の表面状態のままとなる一方、ドライエッチングされた後の領域Ｂは、ドライエッチングによって表面状態が変質している。後述するように、領域Ａは窒化物半導体が相対的に成長し難い難成長領域となり、領域Ｂは、窒化物半導体が相対的に成長し易い易成長領域となる（＝選択成長させる「特定領域」）。このため、従来の横方向成長方法と異なり、非特許文献１のようにＳｉＯ2等の保護膜を部分的に形成したり、特許文献１のように一旦形成した窒化物半導体層を部分的にエッチング除去する等しなくても、窒化物半導体層の横方向成長を行うことができる。尚、ここで、「易成長領域」、「難成長領域」とは、一方の領域（＝易成長領域）が他方の領域（＝難成長領域）との対比において相対的に窒化物半導体が成長し易いような、２種類の領域のことを指す。また、易成長領域は、そこから選択成長した窒化物半導体が基板全面を覆うことができれば、どのような形状でも良いが、周期的なストライプ状、格子状又は点状であることが好ましい。
Here, since the photoresist 11 and the
次に、この異種基板１０上に、結晶成長の核密度が低くなるような条件下で窒化物半導体層の成長を行う（図１（ｄ）〜図１（ｆ））。即ち、まず図１（ｄ）に示すように、後から成長する窒化物半導体よりも低温、例えば９００℃以下で、窒化物半導体から成る低温成長バッファ層１３を成長させる。低温成長バッファ層１３は、エピタキシャル成長ではなく、単に堆積成長する層であるため、領域Ａと領域Ｂの両方にほぼ同じように成長する。そして、図１（ｅ）に示すように窒化物半導体の結晶成長時の成長核１３’の形成密度が小さくなるような条件下で窒化物半導体層の成長を行う。窒化物半導体の成長核１３’の形成密度を小さくするには、例えば、窒化物半導体層の成長過程において低温成長バッファ層１３の分解が促進されるような条件を採用するか、低温成長バッファ層１３の形成密度を最初から下げておけば良い。このような条件で窒化物半導体を成長させると、ウエットエッチングされた領域Ａでは、低温バッファ層１３の分解が優先的に進んで成長核１３’が殆どなくなる一方、ドライエッチングされた領域Ｂでは、低温バッファ層１３から成長核１３’への成長が優先的に進んで、低密度ながら成長核１３’の形成が進む。そして、低密度の成長核１３’がさらに成長して第１窒化物半導体層１４が形成される。
Next, a nitride semiconductor layer is grown on the
次に、図１（ｆ）に示すように、異種基板１０の領域Ｂに選択的に成長した第１の窒化物半導体１４を成長核として、第１の窒化物半導体１４の上面及び側面から第２の窒化物半導体１６を成長させる。この第２の窒化物半導体の成長は、領域Ａ（＝難成長領域）においてマクロな横方向成長となる。これにより、第１の窒化物半導体層１４及び第２の窒化物半導体層１６によって異種基板１０の全面を覆うと共に、鏡面の表面を得ることができる。こうして、歪みが少なく、かつ、ウエハ全面に渡って転位密度が１０7ｃｍ−２以下である窒化物半導体を得ることができる。
Next, as shown in FIG. 1 (f), the
本実施の形態において、歪みが少なく、かつ、ウエハ全面に渡って転位密度が１０7ｃｍ−２以下である窒化物半導体を得ることができるのは、次のような原理に基づく。
即ち、本実施の形態では、異種基板１０表面への窒化物半導体の成長時に成長核１３’を低密度に抑制することによって異種基板−窒化物半導体界面で発生する転位を根本的に減少させると共に、部分的な保護膜形成や窒化物半導体の部分エッチングといった手段を用いずに、異種基板１０の表面状態の違いによって横方向成長を起こすことにより、そのような低い成長核密度を維持したままで均一な製膜を行うことを可能にしている。従って、得られた窒化物半導体は、低核密度成長と横方向成長との相乗効果によってウエハ全面に渡って低転位密度になる。また、従来の横方向成長では、十分に低い転位密度を得るために窒化物半導体の部分エッチングや部分的な保護膜形成を繰り返す結果ウエハに大きな歪みが加わっていたが、本実施の形態では、異種基板の表面状態の違いのみによって横方向成長を起こし、しかも１回の横方向成長でかなりの低転位密度に達することができるため、歪みが非常に低減された窒化物半導体を得ることができる。
In the present embodiment, a nitride semiconductor having a small distortion and a dislocation density of 10 7 cm −2 or less over the entire wafer surface can be obtained based on the following principle.
In other words, in the present embodiment, the growth nuclei 13 'are suppressed to a low density during the growth of the nitride semiconductor on the surface of the
本実施の形態において、ウエハの略全面に渡って転位密度を低減できる点について、さらに詳しく説明する。一般に、実用的な大きさの窒化物半導体ウエハを得ようとすれば、格子定数の異なる異種基板上に窒化物半導体を成長させる必要がある。窒化物半導体への転位発生の原因は、格子定数の異なる異種基板上に成長させる際に、成長の核となる部分に格子不整合に基づく転位が発生することによる。従って、窒化物半導体の転位密度を低減させるには、転位の発生元である結晶の成長核密度を減少させれば良い。気相成長において結晶の成長核密度を減少させるには、後に詳述するように、バッファ層や窒化物半導体の分解速度が高くなるように原料ガスの供給量や成長条件を調整すれば良い。 In the present embodiment, the point that the dislocation density can be reduced over substantially the entire surface of the wafer will be described in more detail. In general, in order to obtain a nitride semiconductor wafer having a practical size, it is necessary to grow a nitride semiconductor on different substrates having different lattice constants. The cause of the occurrence of dislocations in the nitride semiconductor is that when they are grown on different types of substrates having different lattice constants, dislocations based on lattice mismatch are generated in a portion serving as a nucleus of growth. Therefore, in order to reduce the dislocation density of the nitride semiconductor, it is only necessary to reduce the growth nucleus density of the crystal from which the dislocation is generated. In order to reduce the growth nucleus density of the crystal in the vapor phase growth, the supply amount of the source gas and the growth conditions may be adjusted so as to increase the decomposition rate of the buffer layer and the nitride semiconductor, as will be described in detail later.
しかしながら、単純に結晶成長の成長核密度を減少させた場合、図２（ａ）に模式的に示すように、異種基板１０上の結晶核１３’の数が減少することによって転位密度はある程度低下するものの、ウエハ内で成長ムラが起こり、得られた窒化物半導体層１４は膜厚不均一で、凹凸のある表面状態となってしまう。これは低温成長バッファ層や窒化物半導体結晶の分解速度に比して、結晶成長のための原料供給が均一に行われなくなるためと推定される。このため、得られた窒化物半導体層１４の転位密度も面内でばらばらとなり、約１０７ｃｍ―２〜１０１０ｃｍ―２程度の不均一な転位密度分布となる。そこで、従来の窒化物半導体の成長においては、図２（ｂ）に模式的に示すように、一旦、異種基板１０上に結晶核１３’が高密度に存在する状態で窒化物半導体を成長し、鏡面の窒化物半導体層１４を得ている。この方法では、鏡面の窒化物半導体層が得られる代わりに、転位密度は１０９〜１０１０ｃｍ−２程度になる。この鏡面の窒化物半導体層に適当な横方向成長技術を適用することにより、部分的に低転位密度の領域を得ることはできる。しかしながら、この方法ではウエハの一部しか低転位密度とならず、その低転位密度領域における転位も一般に１０６〜１０７ｃｍ-2程度でしかない。
However, when the growth nucleus density of crystal growth is simply reduced, the dislocation density is reduced to some extent by the decrease in the number of crystal nuclei 13 'on the
一方、本実施の形態では、図２（ｃ）に示すように、異種基板１０への成長核１３’の形成密度を低く抑制することによって異種基板−窒化物半導体界面で発生する転位を根本的に減少させながら、保護膜やエッチングといった手段を用いずに、異種基板１０の表面状態の違いによって異種基板上の特定領域（＝領域Ｂ）にのみ選択的に窒化物半導体を成長させている。このため、図２（ｃ）に示すように、低温成長バッファ層１３や窒化物半導体自身の分解速度が速く、成長核密度が低くなる条件下においても、ドライエッチングされた領域Ｂから均一な膜厚で結晶成長が進行するようになる。ここで、低成長核密度を維持したまま特定領域への選択成長を起こすには、従来の横方向成長のように保護膜を部分的に形成したり、一旦成長した窒化物半導体をエッチングして異種基板を部分的に露出させるといった手段ではなく、異種基板１０自身の表面状態の違いによることが好ましい。何故なら、ＳｉＯ２のような保護膜を部分的に形成することによって特定領域への選択成長を進行させようとした場合、窒化物半導体を減圧下で成長しないと選択成長がうまく進行しないが、減圧成長させると成長核の密度が増大し、またＳｉＯ２等のマスクからの不純物が窒化物半導体に混入し易くなるからである。また、一旦成長した窒化物半導体をエッチングして異種基板を部分的に露出させる手段を採用した場合、最初に成長させる窒化物半導体が成長核密度の高い条件でしか鏡面に成長しないため、その時点で１０９〜１０１０ｃｍ−２の転位が発生してしまい、最終的にウエハ全面に渡って転位密度を１０７ｃｍ−２以下に抑制することができなくなってしまう。
On the other hand, in the present embodiment, as shown in FIG. 2C, the dislocations generated at the interface between the heterogeneous substrate and the nitride semiconductor are fundamentally suppressed by reducing the formation density of the growth nuclei 13 'on the
本実施の形態によって形成された窒化物半導体は、第１の窒化物半導体１４の成長核１３’がまばらである結果、図３に示すように、異種基板−窒化物半導体界面での転位発生がもともと少なく、しかも第１の窒化物半導体１４が領域Ｂ内で微視的な横方向成長を起こしながら成長する。ここで、「微視的な横方向成長」とは、窒化物半導体が低温成長バッファ層を介して異種基板上に直接成長している領域において、基板と低温成長バッファ層との界面で発生した転位の大部分が、基板との界面直近から横方向に曲がって進行し、基板に垂直に進行する転位となっていない状態を指す。このため、通常の横方向成長では貫通転位が多発する易成長領域（＝領域Ｂ）においても低転位密度となり、最終的にウエハの略全面に渡って低転位密度の窒化物半導体を得ることができる。例えば、異種基板１０から窒化物半導体が選択的に成長する易成長領域（＝領域Ｂ）では、異種基板１０と窒化物半導体１４（又は低温成長バッファ層１３）との界面近傍で１０６ｃｍ−２以上の転位１８が発生するが、発生した転位１８の略半数以上は、異種基板１０との界面近傍（例えば、５μｍ以内）で異種基板１０の表面に略平行な横方向に曲がって進行し、一部は閉ループを形成する。従って、横方向成長の易成長領域である領域Ｂにおいても、窒化物半導体の表面に向かう貫通転位が大きく減少し、ウエハの略全面に渡って転位密度が低減された窒化物半導体を得ることができる。
In the nitride semiconductor formed according to the present embodiment, the growth nuclei 13 'of the
即ち、本実施の形態によって得られる窒化物半導体は、窒化物半導体と異なる組成を有する異種基板のほぼ全面に、窒化物半導体以外の異種材料を介さずに成長された窒化物半導体となる。そして、この窒化物半導体における転位発生分布は、窒化物半導体層の面方向には周期的に密度の高い部分が存在し、窒化物半導体層の厚さ方向には異種基板との界面近傍で特に密度が高くなっている。つまり、本実施の形態によって得られる窒化物半導体には、異種基板との界面近傍（例えば、界面から５μｍ以内）で１０6ｃｍ−２以上（或いは１０７ｃｍ―２以上）の転位が発生している転位発生領域が面方向に周期的に存在する。本件発明では、この転位発生領域に集合している転位を転位群と称する。即ち、異種基板と窒化物半導体の界面付近を面方向に見て、転位密度が局部的に大きくなっている領域があれば、その領域に含まれる転位の集合を転位群と称する。この転位群は、異種基板との界面近傍に存在し、転位群に含まれる転位が異種基板との界面近傍から横方向に曲がっている点に特徴がある。尚、転位発生領域にある転位群の全てが横方向に進行しているのではなく、一部は縦方向又は斜め方向にも進行する。しかしながら、例えば界面から５μｍ以内の領域で見れば、少なくとも半数以上、好ましくは２／３以上が横方向に進行しており、表面にまで貫通する転位は少ない。尚、転位発生領域にある転位群は、その転位発生領域の中で（即ち、選択成長される易成長領域の中で）横方向に進行している点が従来の横方向成長と大きく異なる。これは、転位発生領域にある転位群は、微視的な横方向成長を起こしながら形成されているからである。従来の横方向成長では、転位が横方向に進行するのは主として難成長領域中であり、易成長領域中では大部分が縦方向又は斜め方向に転位が進行する。このため、従来の横方向成長と異なり、本実施の形態によって得られる窒化物半導体の表面における転位密度は、ウエハ全面に渡って１ｘ１０７ｃｍ−２以下、より好ましくは１ｘ１０６ｃｍ−２以下となる。尚、この窒化物半導体によって素子形成用の窒化物半導体基板を構成できることは言うまでもない。 That is, the nitride semiconductor obtained according to the present embodiment is a nitride semiconductor grown on almost the entire surface of a dissimilar substrate having a composition different from that of the nitride semiconductor without using a dissimilar material other than the nitride semiconductor. The distribution of dislocation generation in the nitride semiconductor has periodically high density portions in the plane direction of the nitride semiconductor layer, and particularly in the vicinity of the interface with the dissimilar substrate in the thickness direction of the nitride semiconductor layer. The density is high. That is, in the nitride semiconductor obtained by this embodiment, dislocations of 10 6 cm −2 or more (or 10 7 cm −2 or more) are generated in the vicinity of an interface with a different substrate (for example, within 5 μm from the interface). Dislocation generation regions are periodically present in the plane direction. In the present invention, the dislocations gathered in the dislocation generation region are referred to as a dislocation group. That is, when there is a region where the dislocation density is locally increased when the vicinity of the interface between the heterogeneous substrate and the nitride semiconductor is viewed in the plane direction, a set of dislocations included in the region is referred to as a dislocation group. This dislocation group exists in the vicinity of the interface with the dissimilar substrate, and is characterized in that dislocations included in the dislocation group are bent in the lateral direction from the vicinity of the interface with the dissimilar substrate. Note that not all of the dislocation groups in the dislocation generation region are traveling in the horizontal direction, but some are also traveling in the vertical or oblique direction. However, for example, when viewed in a region within 5 μm from the interface, at least half, preferably 2/3 or more, proceed in the lateral direction, and there are few dislocations penetrating to the surface. The dislocation group in the dislocation generation region is greatly different from the conventional lateral growth in that the dislocation group proceeds in the lateral direction in the dislocation generation region (that is, in the easily grown region that is selectively grown). This is because the dislocation group in the dislocation generation region is formed while causing microscopic lateral growth. In the conventional lateral growth, the dislocations progress in the lateral direction mainly in the difficult growth region, and most of the dislocations progress in the vertical direction or the oblique direction in the easy growth region. For this reason, unlike the conventional lateral growth, the dislocation density on the surface of the nitride semiconductor obtained by the present embodiment is 1 × 10 7 cm −2 or less, more preferably 1 × 10 6 cm −2 or less over the entire surface of the wafer. Become. It goes without saying that a nitride semiconductor substrate for element formation can be constituted by this nitride semiconductor.
また、図１１は、本実施の形態で得られた窒化物半導体を断面方向からＴＥＭ観察した像を示す写真である。図１１に示すように、基板と窒化物半導体の界面近傍（例えば、界面から５μｍ以内の位置）では１０6ｃｍ−２以上の転位が領域Ｂ（＝易成長領域）で周期的に発生しているが、発生した転位が界面の近傍から横方向に進行しており、微視的な横方向成長をしていることがわかる。このため、領域Ｂ（＝易成長領域）において基板と窒化物半導体の界面で発生した転位は、窒化物半導体の表面に到達していない。従って、窒化物半導体表面では領域Ａ（難成長領域）も領域Ｂ（易成長領域）も一様に転位密度が低くなっている。 FIG. 11 is a photograph showing an image obtained by TEM observation of the nitride semiconductor obtained in the present embodiment from the cross-sectional direction. As shown in FIG. 11, dislocations of 10 6 cm −2 or more are periodically generated in the region B (= easy growth region) in the vicinity of the interface between the substrate and the nitride semiconductor (for example, a position within 5 μm from the interface). However, it can be seen that the generated dislocations proceed in the lateral direction from the vicinity of the interface, and are microscopically growing in the lateral direction. For this reason, dislocations generated at the interface between the substrate and the nitride semiconductor in the region B (= easy growth region) do not reach the surface of the nitride semiconductor. Therefore, the dislocation density is uniformly low in the region A (hard growth region) and the region B (easy growth region) on the nitride semiconductor surface.
これに対し、一般的な横方向成長法の場合、窒化物半導体が低温成長バッファ層を介して基板上に直接成長している領域（＝易成長領域）では、鏡面を得るために転位が多発する高核密度成長を行う必要があり、しかも基板と低温成長バッファ層との界面で発生した転位は、大部分が基板に垂直か斜めに進行する貫通転位となっている。このため、一般的な横方向成長法では、窒化物半導体が横方向に進行する難成長領域では低転位密度となるが、易成長領域では貫通転位によって高転位密度となり、基板の全面に渡って低転位密度とすることができない。 In contrast, in the case of a general lateral growth method, in a region where a nitride semiconductor is directly grown on a substrate via a low temperature growth buffer layer (= easy growth region), dislocations frequently occur to obtain a mirror surface. In addition, dislocations generated at the interface between the substrate and the low-temperature growth buffer layer are mostly threading dislocations that proceed perpendicularly or obliquely to the substrate. For this reason, in a general lateral growth method, a low dislocation density is obtained in a difficult growth region in which a nitride semiconductor proceeds in the lateral direction, but in the easy growth region, a high dislocation density is obtained due to threading dislocations, and the entire surface of the substrate is formed. Low dislocation density cannot be achieved.
ここで、異種基板１０の周期的な特定領域をドライエッチングすることによって、その特定領域（＝領域Ｂ）から窒化物半導体の選択成長が進行する理由は必ずしも明らかではないが、次のように推定される。図４（ａ）〜（ｃ）は、本実施の形態における異種基板１０の表面状態と、その表面における窒化物半導体の成長の様子を模式的に示す断面図である。本実施の形態において選択的にドライエッチングされた領域Ｂは、異種基板１０の表面が僅かに削られる結果、図４（ａ）に示すように、フォトレジストによって保護されていた領域Ａに比べて、凹状に高さが１０〜５００Å程度、より典型的には５０〜２００Å程度低くなっており、その表面粗さも大きくなっている。一般に、結晶が気相成長する際には、原料ガスの原子が結晶表面に吸着した後、結晶表面を拡散してステップに吸着されることによって結晶が成長する。領域Ａよりも表面粗さが相対的に大きく、高さの低くなった領域Ｂでは、その表面の凹凸や領域Ａとの間に形成された段差が原子を吸着するステップのような役割を果たし、成長核の形成が領域Ａに比べて促進されると推定される。このような表面状態の異種基板１０に窒化物半導体を成長させると、図４（ｂ）に示すように、低温成長バッファ層１３は、領域Ａと領域Ｂの両方に堆積する。しかしながら、高温にして窒化物半導体のエピタキシャル成長を開始すると、図４（ｃ）に示すように、領域Ａでは成長核１３’が徐々に小さくなっていき、最終的に殆ど見られなくなるのに対し、領域Ｂでは、成長核１３’が徐々に大きくなり、結晶の成長が進む。特に、ドライエッチングされた領域Ｂと隣接する領域Ａとの間の段差部で成長核１３’が成長し易く、成長条件を厳しくして成長核１３’の密度を減少させていくと、この段差部のみに成長核１３’が形成されるようになる。
Here, the reason why the selective growth of the nitride semiconductor proceeds from the specific region (= region B) by dry-etching the periodic specific region of the
このように本実施の形態では、異種基板１０の表面状態を部分的に変化させることによって窒化物半導体の横方向成長を行っているが、これには、前述の歪み低減効果に加えて、窒化物半導体の汚染やダメージを防止できるという利点がある。即ち、従来の横方向成長法によって得た窒化物半導体は、汚染や窒化物半導体へのダメージのために高い結晶品質を安定して得ることが困難であった。例えば、非特許文献１及び特許文献１に開示された方法を用いた場合、ＳｉＯ２膜をエッチングによってパターニングする際に、下地の窒化ガリウム層にダメージが残り、最終的に得られる窒化ガリウム層の結晶品質を低下させる。また、ＳｉＯ２保護膜が窒化ガリウムの成長中にある程度分解するため、窒化物半導体に汚染が発生し易かった。また、特許文献２に開示された方法を用いた場合にも、基板上にシード結晶となるＡｌＧａＮ層を成長した後、一旦成長炉から取り出してＡｌＧａＮ層のエッチングを行い、再び成長炉に投入して窒化物半導体を成長させる必要があるため、成長炉から取出してエッチングをする際に汚染が発生し易かった。これに対し、本件実施の形態にように、異種基板１０の表面状態を部分的に変化させることによって窒化物半導体の横方向成長を起こした場合には、汚染やダメージの原因となる保護膜形成や窒化物半導体エッチングを行う必要がないため、高品質の窒化物半導体を成長することが可能となる。
As described above, in the present embodiment, the lateral growth of the nitride semiconductor is performed by partially changing the surface state of the
さらに、特に本実施の形態のように異種基板１０の表面状態を部分的に変化させることによって窒化物半導体の横方向成長を行った場合、従来の横方向成長に比べて工程が大幅に簡略化される利点もある。即ち、従来の横方向成長では、窒化物半導体の選択成長を実現するために複雑な前工程を経る必要があった。例えば、非特許文献１や特許文献１に開示された横方向成長法では、窒化物半導体の選択成長を行う前に、一旦、窒化物半導体のエピタキシャル成長を行い、それからＳｉＯ２保護膜を全面に製膜し、フォトレジストを所定形状にパターニングした後、フォトレジストをマスクとしてＳｉＯ２をパターニングする必要がある。特許文献２に開示された横方向成長法では、窒化物半導体の選択成長を行う前に、一旦、窒化物半導体のエピタキシャル成長を行い、それからフォトレジストを所定形状にパターニングした後、フォトレジストをマスクとして窒化物半導体をパターニングする必要がある。さらに、従来の横方向成長では１回で転位密度を十分に低減することが難しいため、横方向成長を２回以上繰り返す場合も多いが、その場合には工程が一層複雑となり、最終的な窒化物半導体層を得るために数週間を必要とする場合もあった。
Furthermore, particularly when the lateral growth of the nitride semiconductor is performed by partially changing the surface state of the
これに対し、本実施の形態のように異種基板１０の表面状態を部分的に変化させることによって窒化物半導体の横方向成長を行う場合、選択成長の前に窒化物半導体のエピタキシャル成長を行う必要がないため、前工程が大幅に簡略化される。しかも、前工程を行った後、成長核密度の低い条件で窒化物半導体のエピタキシャル成長を行うことができるため、１回の横方向成長で転位密度を十分に低減することができる。このため、例えば本実施の形態のようにフォトレジストをマスクとしたドライエッチングによって異種基板１０の表面状態を部分的に変化させた場合には、ウエハ全体に低転位密度である窒化物半導体を数日で得ることも可能となる。
On the other hand, when the lateral growth of the nitride semiconductor is performed by partially changing the surface state of the
尚、本実施の形態のように異種基板１０の表面状態を部分的に変化させることによって窒化物半導体の横方向成長を行う場合、従来の横方向成長とは逆に、難成長領域である領域Ａの面積を、易成長領域である領域Ｂと同等又はより狭くすることが望ましい。即ち、従来の横方向成長では、難成長領域のみが低転位密度となるため、低転位密度領域をできるだけ広くとるために、難成長領域を易成長領域よりも広くとるのが通常であった。これに対し、本実施の形態のような横方向成長法によれば、易成長領域と難成長領域の両方において低転位となるため、難成長領域を易成長領域よりも広げる必要がない。むしろ、難成長領域が広すぎると、難成長領域において意図せぬ成長核の発生が起こりやすくなり、転位が増加する傾向にある。また、難成長領域が広すぎる場合、窒化物半導体を平坦にしにくくなるという問題も生じる。従って、本実施の形態のような横方向成長法では、領域Ａ（＝難成長領域）の領域Ｂ（＝易成長領域）に対する面積比を１倍以下、より好ましくは１／２倍以下とすることが望ましい。
In the case where the lateral growth of the nitride semiconductor is performed by partially changing the surface state of the
次に、窒化物半導体の成長核１３’を低密度に抑制しながらエピタキシャル成長を行う方法について説明する。本実施の形態における窒化物半導体の成長方法を概説すれば、次のようになる。窒化物半導体と組成が異なる異種基板１０上に、原料ガスとして、少なくとも、ガリウム源又はアルミニウム源のガスと窒素源のガスとを用いて、気相成長法によって窒化物半導体を成長させる方法であって、
工程（Ａ）− 異種基板１０上に、窒化物半導体が相対的に成長し易い易成長領域（＝領域Ｂ）と成長しにくい難成長領域（＝領域Ａ）とを周期的に交互に形成する工程
（図１（ａ）〜図１（ｃ））
工程（Ｂ）− 異種基板１０に低温バッファ層１３を成長する工程（図１（ｄ））
工程（Ｃ）− 異種基板１０を低温バッファ層１３の成長温度よりも高温に昇温する工程工程（Ｄ）− 第１窒化物半導体１４を易成長領域内（＝領域Ｂ）に成長させる工程
（図１（ｅ）〜図１（ｆ））、
工程（Ｅ）− 易成長領域（＝領域Ｂ）に成長した第１窒化物半導体１４から、第２窒化物半導体１６を難成長領域（＝領域Ａ）を覆うように横方向に伸長させる工程
（図１（ｆ））
ここでは、上記工程（Ｄ）において、窒化物半導体の成長核１３’を低密度に抑制しながら第１窒化物半導体１４のエピタキシャル成長を行う具体的な方法について説明する。
Next, a method of performing epitaxial growth while suppressing the growth nuclei 13 'of the nitride semiconductor to a low density will be described. An outline of the nitride semiconductor growth method in the present embodiment is as follows. In this method, a nitride semiconductor is grown on a
Step (A)-On the
Step (B) —Step of growing the low-
Step (C) —Step of raising the temperature of the
Step (E)-Step of extending the
Here, a specific method for performing the epitaxial growth of the
窒化物半導体の成長核１３’を低密度に抑制しながら第１窒化物半導体１４のエピタキシャル成長を行うには、下記のいくつかの方法が考えられる。
（１）低温成長バッファ成長後の基板昇温過程（＝工程（Ｃ））において、分解防止用の窒素源ガスの流量を低下させることにより、昇温中の低温成長バッファ層の分解を促進する、つまり、工程（Ｄ）において、窒化物半導体が微視的な横成長をする程度に、工程（Ｃ）において、前記基板昇温時の窒素源ガス流量を抑制する。例えば、工程（Ｃ）において、基板昇温時の前記窒素源ガスの流量を全ガス流量の１／１００〜１／５とする。
（２）窒化物半導体層の成長過程（＝工程（Ｄ））において、窒素源ガスの流量を低下させることにより、第１の窒化物半導体成長中の低温成長バッファ層の分解を促進する。つまり、工程（Ｄ）において、前記窒化物半導体が微視的な横成長をする程度に、前記窒化物半導体成長時の窒素源ガス流量を抑制する。例えば、工程（Ｄ）において、窒化物半導体成長時の窒素源ガス流量を全ガス流量の１／５０〜１／５とする。
（３）工程（Ｄ）において窒化物半導体が微視的な横成長をする程度に、工程（Ｂ）において、低温バッファ層の成長密度を抑制する。例えば、低温成長バッファ層の成長過程（＝工程（Ｂ））において、低温成長バッファ層の成長温度を上げる、原料ガスの流量を下げる、成長時間を短くする等により、低温成長バッファ層の形成密度を低下させる。
In order to perform the epitaxial growth of the
(1) In the substrate heating process (= step (C)) after the growth of the low-temperature growth buffer, the decomposition of the low-temperature growth buffer layer during the temperature increase is promoted by reducing the flow rate of the nitrogen source gas for preventing decomposition. That is, in the step (D), the nitrogen source gas flow rate at the time of raising the substrate temperature is suppressed in the step (C) to such an extent that the nitride semiconductor undergoes microscopic lateral growth. For example, in the step (C), the flow rate of the nitrogen source gas when the substrate is heated is set to 1/100 to 1/5 of the total gas flow rate.
(2) In the growth process of the nitride semiconductor layer (= step (D)), the decomposition of the low-temperature growth buffer layer during the first nitride semiconductor growth is promoted by reducing the flow rate of the nitrogen source gas. That is, in the step (D), the nitrogen source gas flow rate during the growth of the nitride semiconductor is suppressed to such an extent that the nitride semiconductor undergoes microscopic lateral growth. For example, in step (D), the nitrogen source gas flow rate during the growth of the nitride semiconductor is set to 1/50 to 1/5 of the total gas flow rate.
(3) In the step (B), the growth density of the low-temperature buffer layer is suppressed to such an extent that the nitride semiconductor undergoes microscopic lateral growth in the step (D). For example, in the growth process of the low temperature growth buffer layer (= step (B)), the formation temperature of the low temperature growth buffer layer is increased by increasing the growth temperature of the low temperature growth buffer layer, decreasing the flow rate of the source gas, shortening the growth time, etc. Reduce.
尚、上記（１）及び（２）の方法において、窒素源ガスの流量を下げることによって低温成長バッファの分解が促進されるのは、低温成長バッファを構成している窒化物半導体は、金属成分よりも窒素成分の方が脱離し易いため、高温に昇温する過程で窒素源ガスの流量を下げることにより低温成長バッファ層の分解が促進されるからである。尚、この方法は、窒化ガリウムから成る低温成長バッファ層のみならず、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）で表される窒化物半導体一般から成る低温成長バッファ層に適用できる。 In the methods (1) and (2), the decomposition of the low temperature growth buffer is promoted by lowering the flow rate of the nitrogen source gas because the nitride semiconductor constituting the low temperature growth buffer is a metal component. This is because the nitrogen component is more easily desorbed than the nitrogen component, and the decomposition of the low temperature growth buffer layer is promoted by lowering the flow rate of the nitrogen source gas in the process of raising the temperature to a high temperature. In this method, not only a low-temperature growth buffer layer made of gallium nitride but also a nitride semiconductor represented by In x Al y Ga 1-xy N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1) in general It can be applied to a low temperature growth buffer layer comprising
これらの方法を用いることにより、窒化物半導体の成長核である低温成長バッファ層の形成密度が下がり、窒化物半導体の成長核１３’が低密度に抑制された状態でエピタキシャル成長が進行し、第１窒化物半導体１４が微視的な横方向成長を起こしながら成長するようになる。上記（１）から（３）の方法は、いずれか１つを用いても良いし、複数を組合せても良い。いずれの方法を採用した場合であっても、その具体的な条件は、窒化物半導体が微視的な横方向成長を起こすように定める必要がある。
By using these methods, the formation density of the low-temperature growth buffer layer that is the growth nucleus of the nitride semiconductor is lowered, and the epitaxial growth proceeds in a state where the
窒化物半導体の成長核１３’を低密度に抑制しながらエピタキシャル成長を行う方法について、図面を参照しながら、さらに詳細に説明する。図５は、異種基板上に窒化物半導体をエピタキシャル成長する場合の一般的な成長温度プロファイルを示すグラフである。図５に示すように、一般的には、（i）時間ｔ１〜ｔ３において、基板温度をＴ１℃まで上昇／下降させてサーマルクリーニングを行った後、（ii）時間ｔ３〜ｔ４において、ガリウム源ガスと窒素源ガスを流しながら基板温度Ｔ２℃で低温成長バッファ層の成長を行い、（iii）時間ｔ４〜ｔ５において、低温成長バッファ層の分解防止用に窒素源ガスを流しながら、基板温度をＴ２℃からＴ３℃まで上昇させ、（iv）時間ｔ５以降において、ガリウム源ガスと窒素源ガスを流しながら第１の窒化物半導体層を成長させる。
A method of performing epitaxial growth while suppressing the growth nuclei 13 'of the nitride semiconductor to a low density will be described in more detail with reference to the drawings. FIG. 5 is a graph showing a general growth temperature profile when a nitride semiconductor is epitaxially grown on a different substrate. As shown in FIG. 5, in general, (i) at
上記工程（Ｄ）においては、基本的に図５と同様の成長温度プロファイルが適用できるが、時間ｔ１〜ｔ３において行うサーマルクリーニングは省略するか、サーマルクリーニングの温度条件Ｔ１を低温（例えば、９００℃以下）にして行うことが好ましい。これは、サーマルクリーニングを行うことにより、異種基板１０の表面状態に変化が生じてしまうからである。さて、窒化物半導体の成長核１３’を低密度に抑制しながらエピタキシャル成長を行うには、第１の窒化物半導体１４が成長する際の低温成長バッファ層１３の形成密度を低下させる等すれば良い。例えば、図５に示した一連の過程において、低温成長バッファ層の分解が促進されるような条件を採用するか、低温成長バッファ層の形成密度を最初から下げておくことにより、第１の窒化物半導体が成長する際の低温成長バッファ層の形成密度を低下させることができる。
In the step (D), basically the same growth temperature profile as in FIG. 5 can be applied, but the thermal cleaning performed at the times t 1 to t 3 is omitted or the temperature condition T 1 of the thermal cleaning is set to a low temperature (for example, , 900 ° C. or lower). This is because the surface condition of the
これには、上述の通り、（１）〜（３）の３つの方法が考えられる。即ち、
（１）上記（iii）の基板の昇温過程において、分解防止用の窒素源ガスの流量を低下させることにより、昇温中の低温成長バッファ層の分解を促進する、
（２）上記（iv）の第１窒化物半導体層の成長過程において、窒素源ガスの流量を低下させることにより、第１の窒化物半導体成長中の低温成長バッファ層の分解を促進する、
（３）上記（ii）の低温成長バッファ層の成長過程において、成長温度Ｔ２を上げる、ガリウム源ガス及び窒素源ガスの流量を下げる、成長時間（ｔ３〜ｔ４）を短くする等により、低温成長バッファ層の形成密度を低下させる。
これらの方法によって、第１の窒化物半導体１４が低核密度で成長し、微視的な横方向成長が促進される。
As described above, three methods (1) to (3) are conceivable. That is,
(1) In the temperature raising process of the substrate of (iii) above, by promoting the decomposition of the low temperature growth buffer layer during temperature rise by reducing the flow rate of the nitrogen source gas for preventing decomposition,
(2) In the growth process of the first nitride semiconductor layer of (iv) above, the decomposition of the low-temperature growth buffer layer during the growth of the first nitride semiconductor is promoted by reducing the flow rate of the nitrogen source gas.
(3) in the growth process of low-temperature growth buffer layer of the (ii), raising the growth temperature T 2, reducing the flow rate of the gallium source gas and nitrogen source gas, such as by shortening the growth time (t 3 ~t 4) Reduce the formation density of the low temperature growth buffer layer.
By these methods, the
上記（１）から（３）の方法は、いずれか１つを用いても良いし、複数を組合せても良い。いずれの方法を採用した場合であっても、その具体的な条件は、第１の窒化物半導体が微視的な横方向成長を起こすように定める必要がある。例えば、上記（ii）の低温成長バッファ層の成長過程において、低温成長バッファ層の形成密度を低下させる場合（＝上記（３）の方法）、成長温度Ｔ２を９００℃以上とするか、成長時間（ｔ３〜ｔ４）を３０秒〜１５分とすることが望ましい。 Any one of the methods (1) to (3) may be used, or a plurality of methods may be combined. Regardless of which method is employed, the specific conditions must be determined so that the first nitride semiconductor undergoes microscopic lateral growth. For example, when the formation density of the low-temperature growth buffer layer is decreased in the growth process of the low-temperature growth buffer layer (ii) (= method (3) above), the growth temperature T 2 is set to 900 ° C. or higher, or the growth is performed. It is desirable that the time (t 3 to t 4 ) be 30 seconds to 15 minutes.
これらの方法を用いることにより、第１の窒化物半導体１４の成長核（＝低温成長バッファ層）がまばらになり、第１の窒化物半導体１４が異種基板１０の領域Ｂ（＝易成長領域）内で微視的な横方向成長を起こしながら成長するようになる。
By using these methods, the growth nuclei (= low-temperature growth buffer layer) of the
次に、図１（ａ）〜（ｆ）に示した各工程について、好ましい材料や条件を詳述する。
まず、図１（ａ）において、異種基板１０は、窒化物半導体と異なる異種基板であることが好ましく、例えば、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とするサファイア、スピネル（ＭｇＡｌ２Ｏ４）のような絶縁性基板、ＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉ、及び窒化物半導体と格子接合する酸化物基板等を用いることができる。これらの基板にはオフ角が形成されていると結晶の品質が良くなり好ましい。また、フォトレジスト膜１１は、一般的な半導体工業で用いられるもので良く、異種基板１０の材質に応じて適宜材料を選択すれば良い。また、フォトレジスト膜１１は必ずしもフォトレジストである必要はなく、図１（ｂ）のドライエッチング時に異種基板１０の表面を保護でき、何らかの方法でパターニングできる材料であれば、フォトレジスト１１に代えることができる。
Next, preferable materials and conditions will be described in detail for each step shown in FIGS.
First, in FIG. 1A, the
次に、図１（ｂ）において、フォトレジスト１１のパターニングは、半導体工業で一般的なフォトリソグラフィーによって行うことが好ましいが、フォトレジスト１１を所定のストライプ状、格子状又は点状に除去してパターニングできる方法であれば、他のどのような手段を用いても良い。また、図１（ｂ）においてドライエッチングは、異種基板１０の表面状態を変化させ得るものであれば良く、反応性イオンエッチング（ＲＩＥ）、ＩＣＰ、反応性イオンビームエッチング（ＲＩＢＥ）、電子サイクロトロンエッチング（ＥＣＲ）、アッシャー等の各種方法を用いることができる。尚、異種基板１０の表面状態をドライエッチングと同様に変化させることができる手段であれば、ドライエッチング以外の手法を用いることもできる。
Next, in FIG. 1B, the patterning of the photoresist 11 is preferably performed by photolithography generally used in the semiconductor industry, but the photoresist 11 is removed in a predetermined stripe shape, lattice shape, or dot shape. Any other method may be used as long as it can be patterned. Further, in FIG. 1B, dry etching may be performed so long as it can change the surface state of the
次に、図１（ｄ）において、異種基板１０の上に成長させる低温成長バッファ層１３は、基板１０と第１の窒化物半導体１４の間の格子定数不整を緩和するための層であり、基板１０の領域Ａに残った反応層が分解しない程度の低温で、好ましくは９００℃以下、より好ましくは７００℃以下の温度で成長させることが望ましい。低温成長バッファ層１３の組成は特に限定されないが、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）、より好ましくはＡｌｘＧａ１−ｘＮ（０≦Ｘ≦１）を用いることが望ましい。また、低温成長バッファ層１３の膜厚は、１０Å以上０．５μｍ以下であることが好ましい。尚、異種基板１０の格子定数が成長させる窒化物半導体に近い場合には、低温成長バッファ層１３の成長は省略しても良い。低温成長バッファ層１３の成長を省略する場合であっても、窒化物半導体の成長核１３’を低密度に抑制しながら第１窒化物半導体１４のエピタキシャル成長を行う条件は基本的に変わらない。即ち、上述した（１）〜（３）の方法のうち、（１）及び（２）を採用することによって成長核１３’を低密度に抑制しながらエピタキシャル成長を行うことができる。尚、この場合には、分解防止用の窒素源ガスの流量を低下させることにより、昇温中の成長核の分解を促進することになる。
Next, in FIG. 1D, the low-temperature
次に、図１（ｅ）〜（ｆ）において、第１の窒化物半導体１４は、低温成長バッファ層よりも高温で、好ましくは９００℃以上で成長させる。成長温度の上限は、第１の窒化物半導体１４自身の分解温度以下であれば、特に限定されない。また、第１の窒化物半導体１４は、アンドープの窒化物半導体、及びＳｉ、Ｇｅ、ＳｎおよびＳ等のｎ型不純物をドープした窒化物半導体、その他にＭｇやＺｎ等のｐ型不純物をドープした窒化物半導体、又はｎ型不純物とｐ型不純物とを同時ドーピングした窒化物半導体を用いることができる。第１の窒化物半導体１４は、一般式ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）によって表される組成を有することが好ましい。また、第１の窒化物半導体１４は、必ずしも単一の層である必要はなく、組成の異なる複数の層が積層されたものであっても良い。
Next, in FIGS. 1E to 1F, the
次に、図１（ｆ）において、第２の窒化物半導体１６は、第１の窒化物半導体１４と異なる組成であっても良いが、好ましくは第１の窒化物半導体１４と略同一組成とする。また、第２の窒化物半導体１６の成長条件は特に限定されないが、第１の窒化物半導体１４と同様の条件で成長させることが好ましい。第１の窒化物半導体１４と第２の窒化物半導体１６の成長条件を略同一とすることにより、第１の窒化物半導体１４と第２の窒化物半導体１６の間で結晶軸のずれが発生することを防止でき、その結果、第２の窒化物半導体同士の接合部分での転位の発生が抑制される。また、低温成長バッファ層の成長から第２の窒化物半導体１６の成長までは同一成長炉内で連続的に行い、途中で成長炉から取出すことによる窒化物半導体への汚染発生を防止することが好ましい。
Next, in FIG. 1 (f), the
また、本実施の形態では、第２の窒化物半導体１６を成長させ、隣接した第１の窒化物半導体１４から横方向に伸長した第２の窒化物半導体１６同士を互いに接合し、異種基板１０の全面を平坦に覆うようにするが、第１の窒化物半導体１４と第２の窒化物半導体１６とのトータル膜厚が５μｍ以上であれば、表面が平坦な窒化物半導体基板を形成することでできる。また、第２の窒化物半導体１６の横方向成長が促進されるような成長条件を採用することにより、より薄い膜厚で基板１０の全面を平坦に覆うことができる。例えば、Ｖ族（窒素）原料とＩＩＩ族原料との比であるＶ／ＩＩＩ比を小さくする、又はＭｇを５×１０１９ｃｍ３以上の高濃度ドープさせる等の成長条件を採用することにより、窒化物半導体のトータル膜厚が３μｍ以下であっても平坦な窒化物半導体層を得ることができる。
In the present embodiment, the
実施の形態２
本実施の形態では、さらに転位密度を低減するため、異種基板１０の表面に対して斜めの成長面（＝ファセット面）を形成するように第１の窒化物半導体１４を成長させる。第１の窒化物半導体１４がファセット面を形成するように成長することにより、実施の形態１において微視的な横成長では抑制しれなかった貫通転位をファセット面の方向に曲げ、表面における転位密度を一層減少させることができる。その他の点は、実施の形態１と同様である。
Embodiment 2
In the present embodiment, in order to further reduce the dislocation density, the
図６（ａ）〜（ｄ）は、本実施の形態における窒化物半導体の成長方法を模式的に示す工程図である。図６（ａ）に至るまでの工程、即ち、図１（ａ）〜（ｄ）に相当する異種基板の前処理工程は、実施の形態１と同様であるので図面と説明を省略している。それらの工程の後、図６（ａ）に示すように、第１の窒化物半導体１４を成長核１３が低密度となる条件でエピタキシャル成長させる。上記前処理工程の条件及び第１窒化物半導体１４の成長条件は、基本的に実施の形態１と同様であるが、その一部がファセット面を形成するように変更されている。
6A to 6D are process diagrams schematically showing a method for growing a nitride semiconductor in the present embodiment. The process up to FIG. 6A, that is, the pretreatment process of the heterogeneous substrate corresponding to FIGS. 1A to 1D is the same as that of the first embodiment, and thus the drawing and description are omitted. . After these steps, as shown in FIG. 6A, the
第１の窒化物半導体１４にファセット面が形成されるようにするには、いくつかの方法が挙げられる。一つの方法は、異種基板の前処理工程において、易成長領域（＝領域Ｂ）の方向を異種基板の結晶軸に対して特定の方向に設定することである。例えば、Ｃ面を主面とし、Ａ面をオリフラ面とするサファイア等の六方晶基板を異種基板１０とした場合、通常であれがオリフラ面に垂直か、垂直からやや傾けた方向（例えば、０．２〜０．５°）に易成長領域（＝領域Ｂ）を形成するが、ファセット面を形成する場合には、オリフラ面に略平行になるように易成長領域（＝領域Ｂ）を形成する。これによって、第１の窒化物半導体１４の成長条件によらず、ファセット面を形成することが可能になる。また、ファセット面を形成する別の方法は、第１の窒化物半導体１４の成長温度を下げることである。第１の窒化物半導体１４は、その組成に応じて１０００〜１２００℃程度の高温で成長されるのが通常であるが、その成長温度を下げていくことによってファセット面が形成され易くなる。例えば、通常の成長温度よりも５０℃以上、より好ましくは１００℃程度低温で成長させれば、ファセット面を確実に形成することができる。
There are several methods for forming the facet surface on the
このような条件で第１の窒化物半導体１４を成長することにより、図６（ｂ）及び（ｃ）に示すように、ファセット面１４ａを形成しながら第１の窒化物半導体が成長することになり、以下に説明するように、表面に向かう貫通転位が実施の形態１よりも減少する。本実施の形態においても、実施の形態１と同様に、低核密度の条件で第１の窒化物半導体１４を成長するため、第１の窒化物半導体１４内で微視的な横方向成長が起こり、異種基板１０と第１の窒化物半導体１４の界面で発生した転位の大半が基板との界面近傍から横方向に曲がって進行する。しかしながら、微視的な横方向成長によって曲がりきらない転位が残るところ、その転位は実施の形態１と異なり、ファセット形成に特有の分布を示すようになる。即ち、領域Ｂ（＝易成長領域）にファセット形成しながら選択成長した第１の窒化物半導体１４の断面形状は、異種基板と領域Ｂの長手方向とに直交する断面から見て、領域Ｂを底辺として、ファセット面を斜辺とする三角形（又は裁頭された三角形）になる。基本的に転位は結晶の成長方向に進行するため、微視的な横方向成長によって曲がりきらなかった第１の窒化物半導体内の転位は、この三角形の斜辺又は頂点（裁頭された三角形の場合は仮想の頂点）に向かって進行する。三角形の斜辺や頂点に向かう転位は、図６（ｄ）に示すように、閉ループを作る等して最終的な窒化物半導体表面に現れにくくなる。従って、実施の形態１に比べて、表面における転位密度が一層低減された窒化物半導体を得ることができる。
By growing the
図６（ｃ）において、隣接する第１の窒化物半導体１４同士が互いに接合し、第１の窒化物半導体１４によって異種基板１０の略全面が覆われるまで、第１の窒化物半導体１４の成長を続けることが好ましい。これは、第２の窒化物半導体１６が成長する際に異種基板１０の表面が露出していると、その露出部を基点として表面に向かう貫通転位が発生し易くなるからである。
In FIG. 6C, the growth of the
そして、図６（ｄ）に示すように、第１の窒化物半導体１４の成長後、第２の窒化物半導体１６を成長させることにより、平坦で鏡面の表面を持つ窒化物半導体を得ることができる。ここで第２の窒化物半導体１６によって第１の窒化物半導体１４のファセット面を平坦に埋めるためには、第２の窒化物半導体１６を成長させる際のＶ／III比をやや小さくし、やや減圧にすることが好ましい。例えば、第２の窒化物半導体１６の成長を、温度１１５０℃、Ｖ／III比を９００程度、４００torrから常圧といった条件で行うことができる。
Then, as shown in FIG. 6D, after the
このようにして得られた窒化物半導体によって、窒化物半導体基板を構成することができる。この窒化物半導体基板は、図６（ｄ）に示すように、特有の転位分布を示す。この転位分布は、微視的な横方向成長による転位群が形成されている点は実施の形態１と同様である。即ち、異種基板との界面近傍（例えば、界面から５μｍ以内）で１０6ｃｍ−２以上（或いは１０７ｃｍ―２以上）の転位が発生している転位発生領域が面方向に周期的に存在し、この転位発生領域にある転位群は、異種基板との界面近傍に存在し、異種基板との界面近傍から横方向に曲がっている。例えば界面から５μｍ以内の領域で見れば、少なくとも半数以上、好ましくは２／３以上が横方向に進行している。
A nitride semiconductor substrate can be constituted by the nitride semiconductor thus obtained. This nitride semiconductor substrate exhibits a unique dislocation distribution as shown in FIG. This dislocation distribution is the same as in
しかしながら、本実施の形態では、転位発生領域内で横方向に曲がらなかった転位をファセット形成によって特定方向に曲げている点が実施の形態１の場合と異なる。即ち、転位発生領域にある転位群のうち、横方向に曲がらなかったものは、結晶の成長に従って縦方向又は斜め方向に進行するが、ファセット形成している場合には、ファセット面又はファセット面同士の交線に向かって進行するようになる。このファセット面は、第１窒化物半導体１４の成長面であるから、第１窒化物半導体１４を選択成長させるストライプ状の領域（＝領域Ｂ）に直交する断面において、その領域を底辺中央に持つ２等辺三角形を仮想すれば、三角形の斜辺がファセット面に相当するようになる。尚、仮想する２等辺三角形の斜辺がどのような角度を有するかは、成長させる第１窒化物半導体がどのファセット面を持つかによって自ずと決まる。従って、本実施の形態によって得られる窒化物半導体は、異種基板１０表面の周期的な領域Ｂにおいて、異種基板１０との界面から５μｍ以内の領域に比較的多数（例えば、１０６ｃｍ−２以上）の転位が集合した転位群を有すると共に、その領域にある転位の少なくとも半数以上、より好ましくは２／３以上が微視的な横成長によって異種基板表面に略平行な横方向に進行しており、横方向に曲がらなかった転位が、一部は領域Ｂを底辺中央に含む三角形の斜辺に向かって進行し、他の一部は領域Ｂを底辺中央に含む三角形頂点に向かって進行するようになる。このような転位分布を持つ窒化物半導体基板は、実施の形態１と同様に歪みが少なく、略全面に渡って実施の形態１よりも一層少ない転位密度を示す。即ち、本実施の形態によって得られる窒化物半導体の表面における転位密度は、ウエハ全面に渡って少なくとも１×１０７ｃｍ−２以下、好ましくは１×１０６ｃｍ−２以下、さらに好ましくは５×１０５ｃｍ−２以下となる。
However, the present embodiment is different from the first embodiment in that dislocations that are not bent in the lateral direction within the dislocation generation region are bent in a specific direction by facet formation. That is, among the dislocation groups in the dislocation generation region, those that are not bent in the lateral direction proceed in the vertical direction or the diagonal direction according to the crystal growth, but when facets are formed, facets or facets Proceed toward the line of intersection. Since this facet surface is a growth surface of the
実施の形態３
本実施の形態では、実施形態１又は２で得られた窒化物半導体上に、さらに窒化物半導体を厚膜成長させ、異種基板１０を除去することによって窒化物半導体のみから成る窒化物半導体基板を得る。窒化物半導体のみから成る窒化物半導体基板は、窒化物半導体素子を構成する場合に基板裏面に電極形成を行うことができるため有利である。また、窒化物半導体の厚膜成長時に転位を収束させることで、さらに転位欠陥を低減した窒化物半導体基板とすることができる。通常、非特許文献１や特許文献１に記載された横方向成長させた窒化物半導体上に、窒化物半導体を厚膜成長すれば、結晶軸のチルトの影響を受けて厚膜成長後の表面が平坦にならない。しかし、本実施の形態に係る窒化物半導体では、結晶軸のチルトや横方向成長による応力がなく、さらに窒化物半導体同士の接合部に段差がないため、厚膜成長させた後もクラックが無く、表面が平坦かつ鏡面となる。
Embodiment 3
In the present embodiment, a nitride semiconductor substrate made of only a nitride semiconductor is formed by growing a thick nitride semiconductor on the nitride semiconductor obtained in the first or second embodiment and removing the
本実施の形態において厚膜に成長させる窒化物半導体は、実施の形態１又は２における第２の窒化物半導体１６でも良いし、異なる窒化物半導体でも良い。窒化物半導体の厚膜成長は、種々の気相成長法で行うことができる。尚、サファイア等の異種基板上に２００μｍ以上の窒化物半導体（ＧａＮ等）を積むとクラックが発生する。従って、２００μｍ以上の厚膜の窒化物半導体を成長させる場合は、２００μｍ以下、好ましくは１５０μｍ以下の窒化物半導体を成長させたところで異種基板を剥離し、その後で残りの膜厚分の窒化物半導体を成長させることが好ましい。
The nitride semiconductor grown in a thick film in the present embodiment may be the
まず、ハライド気相成長法（以下、「ＨＶＰＥ法」）で行う場合、例えば、ＧａＮであれば、ＨＣｌガスとＧａ金属が反応することでＧａＣｌやＧａＣｌ３を形成し、Ｇａ塩化物がアンモニアと反応することで３００μｍ以上の厚膜を容易に形成することができる。但し、ＨＶＰＥ法で成長を行った場合、窒化物半導体内に微量の塩素が残る。 First, when performing a halide vapor phase growth method (hereinafter referred to as “HVPE method”), for example, in the case of GaN, HCl gas and Ga metal react to form GaCl or GaCl 3 , and Ga chloride is converted to ammonia. By reacting, a thick film of 300 μm or more can be easily formed. However, when growth is performed by the HVPE method, a trace amount of chlorine remains in the nitride semiconductor.
また、ＨＶＰＥ法に代えて、有機金属気相成長法（以下、「ＭＯＣＶＤ法」）を高速で行うことによって窒化物半導体の厚膜を形成しても良い。一般にＭＯＣＶＤ法は成長速度が遅く、厚膜形成に不向きとされているが、III族元素の原料ガスを大量に供給することによって高速での成長が可能となる。例えば、ＧａＮを成長させる場合であれば、III族のリウム源としてトリメチルガリウムを、Ｖ族の窒素源としてアンモニアを供給するのが一般的であるが、アンモニアは通常の供給量のまま、トリメチルガリウムを大量に供給することによって高速でのＭＯＣＶＤ成長が可能となる。Ｖ族（窒素）原料とＩＩＩ族原料との比であるＶ／ＩＩＩ比（原料ガスの単位流量あたりのモル比）で言えば、通常のＭＯＣＶＤ法が約７９０〜２２００程度であるところを、高速に成長させる場合は１５０〜３００程度に設定すれば良い。高速のＭＯＣＶＤ法であれば、５０μｍ以上の厚膜も容易に形成することができる。 Further, instead of the HVPE method, a thick nitride semiconductor film may be formed by performing metal organic vapor phase epitaxy (hereinafter referred to as “MOCVD method”) at a high speed. In general, the MOCVD method has a slow growth rate and is not suitable for forming a thick film. However, high-speed growth is possible by supplying a large amount of a group III element source gas. For example, in the case of growing GaN, it is common to supply trimethylgallium as a group III source and ammonia as a group V nitrogen source. By supplying a large amount, MOCVD growth at high speed becomes possible. Speaking of the V / III ratio (molar ratio per unit flow rate of the raw material gas) of the group V (nitrogen) raw material and the group III raw material, the normal MOCVD method is about 790 to 2200. When it is allowed to grow, it may be set to about 150 to 300. A high-speed MOCVD method can easily form a thick film of 50 μm or more.
尚、高速のＭＯＣＶＤ法によって窒化物半導体の厚膜を形成することには、ＨＶＰＥ法で同様の膜厚を成長した場合に比べて、異種基板と窒化物半導体の間に存在する応力を緩和して、ウエハの反りを抑制できるという利点がある。この理由は定かではないが、高速のＭＯＣＶＤ法において窒化物半導体内に生じる内部クラックが応力を緩和していると推定される。即ち、高速のＭＯＣＶＤ法によって窒化物半導体層を厚膜に成長した場合、窒化物半導体を蛍光顕微鏡等で観察すると、窒化物半導体層の内側に特有の内部クラックが観察される。この内部クラックが発生することによって、異種基板と窒化物半導体の間に生じた応力が緩和されたものと推定される。尚、この内部クラックは転位の連続したものであるが、窒化物半導体結晶の表面ではなく、窒化物半導体層の内部に存在している。従って、窒化物半導体の表面における転位密度を低下させることはない。 Note that forming a thick nitride semiconductor film by high-speed MOCVD reduces the stress existing between the dissimilar substrate and the nitride semiconductor compared to growing a similar film thickness by HVPE. Thus, there is an advantage that the warpage of the wafer can be suppressed. Although this reason is not certain, it is presumed that internal cracks generated in the nitride semiconductor in the high-speed MOCVD method relieve stress. That is, when the nitride semiconductor layer is grown to a thick film by a high-speed MOCVD method, when the nitride semiconductor is observed with a fluorescence microscope or the like, a specific internal crack is observed inside the nitride semiconductor layer. It is presumed that the stress generated between the dissimilar substrate and the nitride semiconductor is relaxed by the occurrence of the internal crack. The internal cracks are continuous dislocations, but are present not in the surface of the nitride semiconductor crystal but in the nitride semiconductor layer. Therefore, the dislocation density on the surface of the nitride semiconductor is not reduced.
また、内部クラックを通常のＭＯＣＶＤ法で意図的につくることもできる。例えば、厚膜の窒化物半導体（ＧａＮ等）の成長途中に、２０００Å〜２μｍ（好ましくは５０００Å〜１μｍ）程度の薄膜で、約０．０１〜０．２（好ましくは０．０１〜０．１）の混晶比でＡｌを含む窒化物半導体（ＡｌＧａＮ等）を少なくとも１層介在させると内部クラックを意図的に発生させることができる。これにより窒化物半導体に加わる応力を緩和し、反りを抑制することができる。尚、このＡｌを含む介在層はＭＯＣＶＤ法で形成することが好ましい。また、Ａｌを含む介在層は、ＨＶＰＥで成長した厚膜の途中に介在させても良いし、高速ＭＯＣＶＤ法で成長させた厚膜の途中に介在させても良い。 Also, the internal crack can be intentionally created by a normal MOCVD method. For example, during the growth of a thick nitride semiconductor (GaN or the like), a thin film of about 2000 to 2 μm (preferably 5000 to 1 μm) and about 0.01 to 0.2 (preferably 0.01 to 0.1). If a nitride semiconductor (AlGaN or the like) containing Al with a mixed crystal ratio of (1) is interposed, internal cracks can be intentionally generated. Thereby, the stress applied to the nitride semiconductor can be relaxed and the warpage can be suppressed. The intervening layer containing Al is preferably formed by MOCVD. The intervening layer containing Al may be interposed in the middle of the thick film grown by HVPE, or may be interposed in the middle of the thick film grown by the high-speed MOCVD method.
また、厚膜の形成手段として、高速のＭＯＣＶＤ法とＨＶＰＥ法を組み合わせても良い。その場合、ＭＯＣＶＤ法による厚膜成長を先に行い、その後でＨＶＰＥ法による厚膜成長を行うことが好ましい。これはＭＯＣＶＤ法で成長された窒化物半導体は塩素等の不純物を含まず、結晶性も良いため、それを下地としてＨＶＰＥ法で厚膜成長を行う方が全体としての結晶性が良くなるからである。この場合、ＭＯＣＶＤ法で製膜した後、異種基板を剥離し、その後でＨＶＰＥ法による製膜を行うことがクラック防止の観点から好ましい。 Further, as a means for forming a thick film, a high-speed MOCVD method and an HVPE method may be combined. In that case, it is preferable to perform the thick film growth by the MOCVD method first and then perform the thick film growth by the HVPE method. This is because nitride semiconductors grown by MOCVD do not contain impurities such as chlorine and have good crystallinity, so that the overall crystallinity is better when a thick film is grown by HVPE using this as a base. is there. In this case, it is preferable from the viewpoint of preventing cracks that the heterogeneous substrate is peeled off after the film formation by the MOCVD method, and then the film formation by the HVPE method is performed.
窒化物半導体を厚膜成長させた後、異種基板１０を剥離するには、研磨やレーザ照射等の手段を用いることができる。ここでレーザ照射による剥離とは、異種基板１０側から窒化物半導体の吸収端よりも短波長のレーザ光を照射することにより、異種基板−窒化物半導体界面付近の窒化物半導体を熱分解させる手法である。尚、本実施の形態のように異種基板を除去する場合、窒化物半導体をＧａＮとすれば、異種基板除去時に割れ等が発生しにくく、窒化物半導体のみから成る単体基板を容易に形成することができる。
In order to peel off the
尚、本実施の形態において異種基板を除去した後の窒化物半導体基板は、当然ながら実施の形態１又は２における窒化物半導体で見られた転位分布と同様の転位分布を示す。即ち、実施の形態１のようにファセット面を形成しない場合であれば、窒化物半導体基板の下面近傍に周期的に散在する複数の転位群を有し、転位群に含まれる転位の略半数以上が、窒化物半導体基板の下面に略平行な横方向に進行しており、窒化物半導体基板の上面における転位密度が略全面に渡って１０7ｃｍ−２以下となる。また、実施の形態２のようにファセット面を形成すれば、窒化物半導体基板に直交する断面（かつ、転位群の配列方向、即ち易成長領域の配列方向に平行な断面）から見て、転位群に含まれる転位のうち窒化物半導体下面に略平行な横方向に進行しなかったものが、一部は転位群を底辺中央に含む三角形の二等辺三角形の斜辺に向かって進行し、他の一部は同じ三角形の頂点に向かって進行する。 In this embodiment, the nitride semiconductor substrate after removing the dissimilar substrate naturally shows a dislocation distribution similar to the dislocation distribution found in the nitride semiconductor in the first or second embodiment. In other words, if the facet plane is not formed as in the first embodiment, it has a plurality of dislocation groups periodically scattered in the vicinity of the lower surface of the nitride semiconductor substrate, and more than about half of the dislocations included in the dislocation group. However, it proceeds in the lateral direction substantially parallel to the lower surface of the nitride semiconductor substrate, and the dislocation density on the upper surface of the nitride semiconductor substrate becomes 10 7 cm −2 or less over the entire surface. Further, when the facet surface is formed as in the second embodiment, the dislocation is viewed from the cross section orthogonal to the nitride semiconductor substrate (and the cross section parallel to the arrangement direction of the dislocation group, that is, the arrangement direction of the easy growth region). Among the dislocations included in the group, those that did not proceed in the lateral direction substantially parallel to the lower surface of the nitride semiconductor, some proceeded toward the hypotenuse of the isosceles triangle of the triangle including the dislocation group in the center of the base, and other Some progress towards the vertices of the same triangle.
実施の形態４
本実施の形態では、実施の形態１において異種基板の前処理方法を、別の手法に変える。その他の点は、実施の形態１と同様である。本実施の形態では、異種基板の前処理として、次のような手法を用いる。
即ち、窒化物半導体と組成が異なる異種基板上に、異種基板及び窒化物半導体と組成が異なる異種材料膜を、異種基板表面が周期的に露出するように形成する第１工程と、異種材料膜を化学的方法によって除去する第２工程とを有する処理方法。
Embodiment 4
In the present embodiment, the pretreatment method for different substrates in
Specifically, a first step of forming a heterogeneous material film having a composition different from that of a nitride semiconductor and a nitride semiconductor on a heterogeneous substrate having a composition different from that of the nitride semiconductor so that the surface of the heterogeneous substrate is periodically exposed; And a second step of removing by a chemical method.
この前処理によれば、第１工程において露出していた基板部分が易成長領域となり、第２工程において異種材料膜が除去された基板部分が難成長領域となる。従って、この前処理を行った異種基板上で窒化物半導体の成長を行えば、第１工程において露出していた基板部分から選択的に第１の窒化物半導体が成長する（第３工程）。そして、この第１の窒化物半導体から、第２の窒化物半導体を横方向に伸長させることにより、ウエハ全面に低転位密度である窒化物半導体を得ることができる（第４工程）。 According to this pretreatment, the substrate portion exposed in the first step becomes an easy growth region, and the substrate portion from which the dissimilar material film is removed in the second step becomes a difficult growth region. Therefore, if the nitride semiconductor is grown on the pre-processed heterogeneous substrate, the first nitride semiconductor is selectively grown from the substrate portion exposed in the first step (third step). Then, by extending the second nitride semiconductor in the lateral direction from the first nitride semiconductor, a nitride semiconductor having a low dislocation density can be obtained on the entire wafer surface (fourth step).
即ち、本実施の形態では、基板上に異種材料膜を周期パターンに製膜した後、化学的に除去することにより、基板上に表面状態の異なる２種類の領域を作り（第１工程〜第２工程）、その表面状態の違いを利用して、一方の領域にのみ窒化ガリウムを選択的に成長させる（第３工程〜第４工程）。基板表面のうち、異種材料膜を製膜した後に、その異種材料膜をウエットエッチング等の方法によって化学的に除去した領域は、窒化物半導体が成長しにくい表面状態となるため、それ以外の領域に窒化物半導体を選択的に成長させることができる。そして、窒化物半導体の成長が進むと、異種材料膜を化学的に除去した領域に向かって横方向に窒化物半導体が成長する。従って、本実施の形態においても、実施の形態１と同様に、保護膜の部分形成や窒化物半導体の部分エッチングを行うことなく、窒化物半導体の横方向成長を起こすことができる。よって、従来の横方向成長の問題点であった窒化物半導体の汚染やダメージを解消することができる。 That is, in this embodiment, after forming a different material film in a periodic pattern on a substrate and chemically removing it, two types of regions having different surface states are created on the substrate (first step to first step). 2 process), using the difference in the surface state, gallium nitride is selectively grown only in one region (third process to fourth process). Of the substrate surface, after forming the dissimilar material film, the region where the dissimilar material film is chemically removed by a method such as wet etching is a surface state in which the nitride semiconductor is difficult to grow. In addition, a nitride semiconductor can be selectively grown. As the growth of the nitride semiconductor proceeds, the nitride semiconductor grows laterally toward the region where the dissimilar material film is chemically removed. Therefore, also in the present embodiment, as in the first embodiment, the lateral growth of the nitride semiconductor can be caused without performing partial formation of the protective film and partial etching of the nitride semiconductor. Therefore, it is possible to eliminate the contamination and damage of the nitride semiconductor, which has been a problem of the conventional lateral growth.
尚、異種材料膜を製膜後、化学的に除去した領域において、窒化物半導体の成長が抑制されるのは、基板表面に数分子層程度のごく薄い反応層が残るためと推定される。この反応層は、異種材料膜と基板表面との反応によって生成し、ウエットエッチング等の化学的手段では除去されないが、ドライエッチングや熱分解といった物理的手段によって除去することができる。従って、第１工程において、基板のほぼ全面に異種材料膜を形成した後、異種材料膜の一部をドライエッチング等によって反応層を含めて除去することにより、基板表面を周期的に露出させても良い。尚、この反応層は、保護膜と異種基板との反応で形成されるものであり、異種基板及び窒化物半導体とは異なる元素を含む。例えば、保護膜が、Ｓｉ，Ｔｉ，Ｚｒ等の酸化物や窒化物であれば、反応層にはＳｉ，Ｔｉ，Ｚｒ等が含まれる。 It is assumed that the growth of the nitride semiconductor is suppressed in the region where the dissimilar material film is formed and then chemically removed, because a very thin reaction layer of several molecular layers remains on the substrate surface. This reaction layer is generated by the reaction between the different material film and the substrate surface and is not removed by chemical means such as wet etching, but can be removed by physical means such as dry etching or thermal decomposition. Therefore, in the first step, after forming the dissimilar material film on almost the entire surface of the substrate, a part of the dissimilar material film including the reaction layer is removed by dry etching or the like, thereby exposing the substrate surface periodically. Also good. This reaction layer is formed by a reaction between the protective film and the different kind of substrate, and contains different elements from the different kind of substrate and the nitride semiconductor. For example, if the protective film is an oxide or nitride such as Si, Ti, or Zr, the reaction layer includes Si, Ti, Zr, or the like.
本実施の形態について、図面を参照しながら、さらに詳細に説明する。図７（ａ）〜（ｆ）は、本実施の形態に係る窒化物半導体の製造方法を示す概略断面図である。 The present embodiment will be described in more detail with reference to the drawings. 7A to 7F are schematic cross-sectional views illustrating the method for manufacturing a nitride semiconductor according to the present embodiment.
まず、図７（ａ）に示すように、異種基板１０のほぼ全面に異種材料膜１２を形成する（＝工程（ａ））。異種材料膜１２は、異種基板１０と異なる組成を有し、異種基板１０の表面で少なくとも１分子層が化学結合するものが好ましく、例えば、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉｘＮｙ）、窒化酸化ケイ素（ＳｉＯｘＮｙ）、酸化チタン（ＴｉＯｘ）、酸化ジルコニウム（ＺｒＯｘ）等の酸化物、窒化物、又は金属膜を用いることができる。
First, as shown in FIG. 7A, the
また、異種材料膜１２は、異種材料膜１２と基板１０の界面に数〜数１０分子層程度のごく薄い反応層が形成されるように、化学的に活性な状態で基板１０上に形成されることが好ましい。例えば、プラズマを利用した方法によって製膜を行うことにより、異種材料膜１２を化学的に活性にすることができる。プラズマを利用した製膜法としては、プラズマＣＶＤ法やＥＣＲスパッタ法等が挙げられる。プラズマＣＶＤ法は、原料ガスをプラズマによって励起し、原子あるいは分子のラジカルをつくり出して、活性な粒子間の反応により薄膜を堆積する方法である。ＥＣＲスパッタ法は、プラズマ生成室で電子サイクロトロン共鳴（ＥＣＲ）を起こし、プラズマ室から発散する磁界に沿って導き出されたプラズマにより、ＤＣまたはＲＦを印加したターゲットをスパッタリングして試料室の基板上に薄膜を成膜する技術であり、プラズマ生成室と試料室との間にリング状ターゲットを設置する。
The
また、異種材料膜は、プラズマを利用しないＣＶＤ、スパッタリング、及び蒸着法によって製膜しても良い。その場合は、異種材料膜１２の製膜後に、異種材料膜１２と基板の間に化学結合が生じる程度のエネルギー（少なくとも１分子層の異種材料膜１２が基板１０表面で化学結合できるエネルギー）をアニール等によって与えることが好ましい。
Further, the different material film may be formed by CVD, sputtering, and vapor deposition without using plasma. In that case, after the formation of the
次に、図７（ｂ）に示すように、異種材料膜１２の一部を、基板１０との界面に生じた反応層を含めて完全に除去し、周期的なパターンを形成する（＝工程（ｂ））。異種材料膜１２の周期的なパターンは、後から成長する窒化物半導体が平坦に埋まるものであればパターン形状を問わないが、特に、ストライプ状、島状又は格子状にすることが好ましい。異種材料膜１２の一部を完全に除去するためには、ドライエッチングにより行うことが好ましい。その代わりに、ウエットエッチングやリフトオフ等の方法によって異種材料膜１２を除去した後に、ドライエッチングを行っても良い。また、ウエットエッチングやリフトオフ等の方法によって異種材料膜１２を除去した後、界面に生じた反応層が分解する程度の温度に加熱しても良い。
Next, as shown in FIG. 7B, a part of the
尚、工程（ａ）及び（ｂ）に代えて、適当なマスクを用いることにより、周期的なパターンに異種材料膜１２を形成しても良い。例えば、基板１０の表面の一部領域をレジスト等の適当なマスクによって覆った状態で異種材料膜１２を成長させることにより、周期的なパターンに異種材料膜１２を形成することができる。この場合、基板１０とマスクが反応層を形成しないようにすることが好ましく、また、マスク除去後の基板１０の表面を、ドライエッチングによって清浄化しておくことが好ましい。
In place of steps (a) and (b), the
次に、図７（ｃ）に示すように、残った異種材料膜１２を、界面に生じたごく薄い反応層（図示せず）が残るような条件で除去する（＝工程（ｃ））。例えば、ウエットエッチングによって異種材料膜１２を除去することにより、界面に生じたごく薄い反応層だけを残すことができる。ウエットエッチングの条件は、異種材料膜１２の組成に応じて適宜選択すれば良い。例えば、異種材料膜１２がＳｉＯｘから成る場合には、バッファードフッ酸（ＢＨＦ）によってウエットエッチングを行うことができる。このようにして、基板１０は、見かけ上は表面が全面に露出しているが、表面状態の異なる２種類の領域が交互に配列された状態となる。即ち、基板１０の表面には、異種材料膜１２が界面に生じた反応層を残して除去された領域Ａと、界面に生じた反応層を含めて完全に除去された領域Ｂとが周期的に交互に存在することになる。後述するように、領域Ａは、窒化物半導体が成長しにくい難成長領域となり、領域Ｂは、窒化物半導体が成長し易い易成長領域となる。
Next, as shown in FIG. 7C, the remaining
次に、図７（ｄ）に示すように、基板１０の上に、低温成長バッファ層１３を成長後、基板１０の温度を昇温し、窒化物半導体１４を成長させる（＝工程（ｄ））。これにより、みかけ上は基板１０の全面が露出しているにも拘わらず、領域Ｂにのみ第１の窒化物半導体１４が成長する。このような選択的な成長が起こる技術的機構は詳細には明らかではないが、次のように推定される。即ち、低温成長バッファ層の成長後に基板１０を高温に昇温すると、領域Ａに残存していた反応層が熱分解して低温成長バッファ層１３が領域Ａから除去され、領域Ａにおける第１の窒化物半導体１４の成長が阻害される。このため、領域Ａは窒化物半導体が成長しにくい難成長領域となり、領域Ｂは窒化物半導体が成長し易い易成長領域となる。また、上記工程（ｂ）において、ドライエッチングによって異種材料膜１２を除去した場合には、その部分が図４の領域Ｂと同様の状態になる。従って、工程（ｂ）においてドライエッチングによって異種材料膜１を除去すれば、領域Ａに形成された反応層の効果に加えて、領域Ｂにおける表面粗さと段差の効果が発揮され、第１の窒化物半導体１４の選択成長性が一層高まる。
Next, as shown in FIG. 7D, after the low temperature
低温成長バッファを成長後の基板の昇温過程は、領域Ａに残った界面の反応膜が分解するような条件で、かつ、領域Ｂの低温成長バッファ層が完全に分解しない温度とする。具体的には、雰囲気温度を９００℃以上として、低温成長バッファの分解防止用にＮＨ３を０．１リットル／ｍｉｎ以上入れることが好ましい。以上の条件より、領域Ａに残った反応膜が除去される。尚、反応膜の分解は、３００℃程度の低温でも時間をかければ進行させることができる。 The temperature raising process of the substrate after growing the low-temperature growth buffer is performed under such a condition that the interface reaction film remaining in the region A is decomposed and the temperature at which the low-temperature growth buffer layer in the region B is not completely decomposed. Specifically, it is preferable that the ambient temperature is 900 ° C. or higher and NH 3 is added at 0.1 liter / min or more for preventing decomposition of the low temperature growth buffer. Under the above conditions, the reaction film remaining in the region A is removed. The decomposition of the reaction film can proceed even if the temperature is as low as about 300.degree.
以下、図７（ｅ）〜（ｆ）に示す工程は、実施の形態１の図１（ｆ）に示した工程と同様であるため、説明を省略する。 In the following, the steps shown in FIGS. 7E to 7F are the same as the steps shown in FIG.
このようにして成長させた窒化物半導体は、実施の形態１と同様に、歪みが少なく、ウエハ全面に渡って１０７ｃｍ―２以下の低転位密度となる。尚、本実施の形態で得られる窒化物半導体は、実施の形態１と同様の転位分布を有しているが、本実施の形態に特徴的であるのは、転位群同士の間で異種基板との界面近傍に反応層に由来する元素（Ｓｉ，Ｔｉ，Ｚｒ等）が残存することである。また尚、ここでは、実施の形態１について異種基板の前処理法を変えることについて説明したが、実施の形態２又は３において本実施の形態と同様の前処理方法を採用しても良いことは言うまでもない。 The nitride semiconductor grown in this manner is less distorted and has a low dislocation density of 10 7 cm −2 or less over the entire wafer surface as in the first embodiment. The nitride semiconductor obtained in the present embodiment has the same dislocation distribution as that in the first embodiment. What is characteristic of the present embodiment is that the dissimilar substrate is different between dislocation groups. The elements (Si, Ti, Zr, etc.) derived from the reaction layer remain in the vicinity of the interface. In addition, here, the description has been given of changing the pretreatment method of the different substrate in the first embodiment, but in the second or third embodiment, the same pretreatment method as in the present embodiment may be adopted. Needless to say.
尚、参考的に言えば、本実施に形態で説明した異種基板の前処理方法は、窒化物半導体の選択成長性が高いため、低核密度条件ではなく、通常の条件で窒化物半導体を成長させてもマクロな横方向成長をさせることができる。このように成長した第２の窒化物半導体１６は、マクロな横方向成長法の原理により、領域Ａ（＝難成長領域）において転位密度が低くなる。例えば、ＣＬ（カソード・ルミネッセンス）法により測定した窒化物半導体の表面における単位面積あたりの転位欠陥は、図７（ｆ）に示したＡ領域（＝難成長領域）では、１×１０７個／ｃｍ２以下、より好ましい条件では５×１０６個／ｃｍ２以下となる。一方、Ｂ領域（易成長領域）では、縦方向に進む貫通転位が残るため、転位数は１×１０８〜１×１０１０個／ｃｍ２程度となる。尚、低核密度条件を用いない場合、領域Ａ（＝難成長領域）の面積占有率が高くなるようにすることが好ましく、領域Ａ（＝難成長領域）の領域Ｂ（＝易成長領域）に対する面積比は１〜１０倍、より好ましくは１〜５倍とすることが望ましい。
For reference, the method for pretreatment of different types of substrates described in this embodiment has high selective growth of nitride semiconductors, so that nitride semiconductors are grown under normal conditions instead of low nuclear density conditions. Even if it is made, macro lateral growth can be achieved. The
実施の形態５
本実施の形態では、実施の形態４において、さらに異種材料膜から露出した領域（＝領域Ａ：難成長領域）の基板を部分的に除去することにより、異種基板の表面に０．１μｍ以上の比較的大きな段差を形成する。異種基板表面に段差を形成し、領域Ａ（＝難成長領域）の高さを領域Ｂ（＝易成長領域）よりも下げておくことにより、窒化物半導体が横方向に成長する際の異種基板１０と窒化物半導体の干渉が防止できる。また、異種基板１０に形成された溝が、基板と窒化物半導体の間の空洞となるので、基板の反りが緩和される。さらに、基板に形成された溝により、窒化物半導体の低転位領域の認識も容易となる。その他の点は、実施の形態４と同様である。
Embodiment 5
In the present embodiment, the substrate in the region (= region A: difficult growth region) exposed from the different material film in the fourth embodiment is partially removed, so that the surface of the different substrate has a thickness of 0.1 μm or more. A relatively large step is formed. By forming a step on the surface of the heterogeneous substrate and lowering the height of the region A (= difficult growth region) than the region B (= easy growth region), the heterogeneous substrate when the nitride semiconductor grows laterally 10 and the nitride semiconductor can be prevented from interfering with each other. Further, since the groove formed in the
図８（ａ）〜（ｅ）及び図９（ａ）〜（ｂ）は、本実施の形態に係る窒化物半導体の製造方法を示す概略断面図である。
まず、図８（ａ）に示すように、異種基板１０上に保護膜２０を成膜する。保護膜２０は、異種基板１０に溝部を形成するためのマスクとなる。また保護膜２０は、後から形成する異種材料膜１２よりもエッチングレートより早い材質から成り、後に基板の凸部面上の異種材料膜１２を除去するためにある。例えば、異種材料膜として窒化ケイ素（ＳｉｘＮｙ）を用いた場合、保護膜２０として酸化ケイ素（ＳｉＯｘ）等を用いることができる。
FIGS. 8A to 8E and FIGS. 9A to 9B are schematic cross-sectional views illustrating a method for manufacturing a nitride semiconductor according to the present embodiment.
First, as shown in FIG. 8A, a
次に、図８（ｂ）に示すように、保護膜２０を所定の形状にパターニングした後、保護膜２０をマスクとして、反応性イオンエッチング（ＲＩＥ）、ＩＣＰ、反応性イオンビームエッチング（ＲＩＢＥ）、電子サイクロトロンエッチング（ＥＣＲ）、アッシャー等のドライエッチング装置により異種基板１０に溝部を形成する。保護膜２０のパターン形状は、実施の形態４における周期パターンと同様に、ストライプ状、格子状、円形又は多角形の島状等とすることができる。
Next, as shown in FIG. 8B, after patterning the
オリフラ面がＡ面であるサファイア基板上において保護膜２０をストライプ状にパターニングする場合、オリフラ面の垂直軸に対して左右どちらかにずらして保護膜２０をパターニングしてもよい。具体的には、このオリフラ面の垂直軸に対して左右にθ＝０°〜５°、好ましくはθ＝０．０１°〜０．５°の範囲とすることで、後に窒化物半導体を成長させた際の表面をより平坦化させることができる。また、溝部（凹部）の深さが０．１μｍ以上、溝部（凹部）の幅が１〜１００μｍ、凸部の幅が１〜１００μｍ、凹部幅／凹部深さの比が１５０以下とすることが好ましい。
When the
次に、図８（ｃ）に示すように、基板１０上に異種材料膜１２を成長させる。異種材料膜１２は、実施の形態４で説明した材料の中から、保護膜２０よりもエッチングレートが遅いものを選定する。また、異種材料膜１２は、基板１０の溝部表面において、少なくとも１分子層以上の反応層を形成するように成長させる。
Next, as shown in FIG. 8C, a
次に、図８（ｄ）に示すように、前記保護膜２０をウェットエッチング等で選択的に除去することにより、基板１０の溝部上にのみ異種材料膜１２を残す。保護膜２０は、異種材料膜１２よりもエッチングレートが早いため、基板の凸部上の異種材料膜１２は保護膜２０と共に除去される。尚、異種材料膜１２は、基板の溝部側面にも成膜されている方が好ましいが、必ずしも成膜されていなくとも良い。
Next, as shown in FIG. 8D, the
尚、この工程の後、基板１０の表面をドライエッチングしてもよい。これによって、基板１０の凸部上の保護膜２０を完全に除去することができる。この場合、保護膜２０は成膜時に基板表面で化学結合していてもよいため、異種材料膜と同様の条件で成膜することも可能である。
Note that the surface of the
次に、図８（ｅ）に示すように、バッファードフッ酸（ＢＨＦ）等でエッチングを続けることにより、異種材料膜１２を、基板１０との界面に生じた反応層が残るように除去する。このようにして、基板１０は、見かけ上は表面が全面に露出しているが、表面状態の異なる２種類の領域が交互に配列された状態となる。即ち、基板１０の表面には、異種材料膜１２が界面に生じた反応層を残して除去された溝部と、界面に生じた反応層等が残っていない凸部とが周期的に交互に存在することになる。
Next, as shown in FIG. 8E, by continuing the etching with buffered hydrofluoric acid (BHF) or the like, the
次に、図９（ａ）に示すように、基板１０の上に、低温成長バッファ層１３を成長後、基板１０の温度を昇温し、窒化物半導体１４を成長させる（＝工程（ｄ））。これにより、みかけ上は基板１０の全面が露出しているにも拘わらず、凸部にのみ第１の窒化物半導体１４が成長する。
Next, as shown in FIG. 9A, after the low temperature
次に、図９（ｂ）に示すように、窒化物半導体１４を横方向に成長させることで表面が平坦化した窒化物半導体を形成する。溝部には成長核となる低温成長バッファ層が殆どないため、溝部から窒化物半導体１４が成長した場合でも成長速度は遅く溝部を埋めるほどの成長はできない。そのため、基板溝部には前記空洞が形成される。尚、低温成長バッファ層１３と窒化物半導体１４の間に異なる組成の窒化物半導体を単層又は複数層（超格子層を含む）で成長させてもよい。
Next, as shown in FIG. 9B, the
実施の形態６
実施の形態１〜５で説明した窒化物半導体は、いずれも窒化物半導体素子を形成するための窒化物半導体基板として使用することが可能である。この窒化物半導体基板として用いれば、窒化物半導体レーザのように転位密度に敏感な素子であっても、基板上の自由な位置に形成することが可能となる。また、窒化物半導体ＬＥＤのように活性領域が大面積となる素子であっても、活性領域内の全体に渡って低転位密度とできるため、高出力かつ長寿命の素子とすることができる。特に、実施の形態３で説明した窒化物半導体単体から成る窒化物半導体基板は、従来の横方向成長によって得られる窒化物半導体基板よりも歪みが小さいため、素子形成に使用できる有効面積が広く、またへき開性も良好である。従って、１枚の基板からより多数の窒化物半導体素子を製造することができる。また、基板が持つ歪みが小さい結果、より長寿命の窒化物半導体素子を製造することができる。
Embodiment 6
Any of the nitride semiconductors described in the first to fifth embodiments can be used as a nitride semiconductor substrate for forming a nitride semiconductor element. When used as this nitride semiconductor substrate, even an element sensitive to dislocation density such as a nitride semiconductor laser can be formed at any position on the substrate. Further, even a device having a large active region, such as a nitride semiconductor LED, can have a low dislocation density over the entire active region, so that it can be a device with high output and long life. In particular, the nitride semiconductor substrate made of a single nitride semiconductor described in the third embodiment has a smaller effective area than that of a nitride semiconductor substrate obtained by conventional lateral growth, and thus has a wide effective area that can be used for element formation. Moreover, the cleavage property is also good. Therefore, a larger number of nitride semiconductor elements can be manufactured from one substrate. Further, as a result of the small strain of the substrate, a nitride semiconductor device having a longer life can be manufactured.
図１０は、実施の形態１〜５で得られた窒化物半導体１０１の上に、窒化物半導体レーザ素子を形成した例を示す概略断面図である。尚、窒化物半導体基板１０１上にｎ側クラッド層２０３を成長させる構成を示すが、半導体基板１０１とｎ側クラッド層２０３との間に低温成長バッファ層２０１、中間層２０２、クラック防止層２０３を介して半導体層としてもよい。
FIG. 10 is a schematic cross-sectional view showing an example in which a nitride semiconductor laser element is formed on
（ｎ側クラッド層２０３）
窒化物半導体基板１０１の上に、１０５０℃でＴＭＡ（トリメチルアルミニウム）、ＴＭＧ、アンモニア、シランガスを用い、Ｓｉを１×１０19／cm3ドープしたＡｌ０．０３Ｇａ０．９７Ｎよりなる層を膜厚２μｍで成長させる。なお、このｎ側クラッド層は超格子構造とすることもできる。
(N-side cladding layer 203)
A layer made of Al 0.03 Ga 0.97 N doped with 1 × 10 19 / cm 3 of Si using TMA (trimethylaluminum), TMG, ammonia, silane gas at 1050 ° C. on the
（ｎ側光ガイド層２０４）
続いて、シランガスを止め、１０５０℃でアンドープＧａＮよりなるｎ側光ガイド層を０．１７５μｍの膜厚で成長させる。このｎ側光ガイド層にｎ型不純物をドープしても良い。
(N-side light guide layer 204)
Subsequently, the silane gas is stopped and an n-side light guide layer made of undoped GaN is grown at 1050 ° C. to a thickness of 0.175 μm. The n-side light guide layer may be doped with n-type impurities.
（活性層２０５）
次に、温度を８００℃にして、ＳｉドープＩｎ０．０２Ｇａ０．９８Ｎよりなる障壁層を１４０Åの膜厚で成長させ、続いて同一温度で、アンドープＩｎ０．０７Ｇａ０．９３Ｎよりなる井戸層を７０Åの膜厚で成長させる。障壁層と井戸層とを２回交互に積層し、最後に障壁層で終わり、総膜厚５６０Åの多重量子井戸構造（ＭＱＷ）の活性層を成長させる。
(Active layer 205)
Next, the temperature is set to 800 ° C., a barrier layer made of Si-doped In 0.02 Ga 0.98 N is grown to a thickness of 140 mm, and then at the same temperature, undoped In 0.07 Ga 0.93 N is grown. A well layer made of this is grown to a thickness of 70 mm. A barrier layer and a well layer are alternately stacked twice, and finally, an active layer of a multiple quantum well structure (MQW) having a total film thickness of 560 mm is grown by ending with the barrier layer.
（ｐ側キャップ層２０６）
次に、温度を１０５０℃に上げ、ＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ2Ｍｇ（シクロペンタジエニルマグネシウム）を用い、ｐ側光ガイド層よりもバンドギャップエネルギーが大きい、Ｍｇを１×１０20／cm3ドープしたｐ型Ａｌ０．２５Ｇａ０．７５Ｎよりなるｐ側キャップ層を１００Åの膜厚で成長させる。該ｐ側キャップ層は省略可能である。
(P-side cap layer 206)
Next, the temperature is raised to 1050 ° C., TMG, TMA, ammonia, Cp 2 Mg (cyclopentadienyl magnesium) is used, and the band gap energy is larger than that of the p-side light guide layer. Mg is 1 × 10 20 / cm. A p-side cap layer made of 3- doped p-type Al 0.25 Ga 0.75 N is grown to a thickness of 100 Å. The p-side cap layer can be omitted.
（ｐ側光ガイド層２０７）
続いてＣｐ2Ｍｇ、ＴＭＡを止め、１０５０℃で、バンドギャップエネルギーがｐ側キャップ層１０よりも小さい、アンドープＧａＮよりなるｐ側光ガイド層を０．１４μｍの膜厚で成長させる。
(P-side light guide layer 207)
Subsequently, Cp 2 Mg and TMA are stopped, and a p-side light guide layer made of undoped GaN having a band gap energy smaller than that of the p-
（ｐ側クラッド層２０８）
続いて、１０５０℃でアンドープＡｌ０．１０Ｇａ０．９０Ｎよりなる層を２５Åの膜厚で成長させ、続いてＣｐ2Ｍｇ、ＴＭＡを止め、アンドープＧａＮよりなる層を２５Åの膜厚で成長させ、総膜厚０．４μｍの超格子層よりなるｐ側クラッド層を成長させる。
(P-side cladding layer 208)
Subsequently, at 1050 ° C., a layer made of undoped Al 0.10 Ga 0.90 N is grown to a thickness of 25 mm, then Cp 2 Mg, TMA is stopped, and a layer made of undoped GaN is grown to a thickness of 25 mm. A p-side cladding layer made of a superlattice layer having a total film thickness of 0.4 μm is grown.
（ｐ側コンタクト層２０９）
最後に、１０５０℃で、ｐ側クラッド層の上に、Ｍｇを１×１０２０／cm３ドープしたｐ型ＧａＮよりなるｐ側コンタクト層を１５０Åの膜厚で成長させる。
(P-side contact layer 209)
Finally, at 1050 ° C., a p-side contact layer made of p-type GaN doped with 1 × 10 20 / cm 3 of Mg is grown on the p-side cladding layer to a thickness of 150 mm.
以上のようにして窒化物半導体を成長させたウェハーを反応容器から取り出し、最上層のｐ側コンタクト層の表面にＳｉＯ2よりなる保護膜を形成して、ＲＩＥ（反応性イオンエッチング）を用いＳｉＣｌ4ガスによりエッチングする。以上よりｎ側クラッド層を露出させる。 The wafer on which the nitride semiconductor is grown as described above is taken out of the reaction vessel, a protective film made of SiO2 is formed on the surface of the uppermost p-side contact layer, and SiCl4 gas is used using RIE (reactive ion etching). Etch with Thus, the n-side cladding layer is exposed.
次にｐ側コンタクト層の表面にストライプ状のＳｉＯ２よりなる保護膜を形成して、ＲＩＥ（反応性イオンエッチング）を用いてＳｉＣｌ４ガスによりエッチングする。以上によりストライプ状の導波路領域であるリッジ部を形成する。次に前記リッジ部の側面をＺｒＯ２から成る埋込層２２０で保護する。
Next, a protective film made of striped SiO 2 is formed on the surface of the p-side contact layer, and etched by SiCl 4 gas using RIE (reactive ion etching). Thus, a ridge portion which is a striped waveguide region is formed. Next, the side surface of the ridge portion is protected by a buried
次に導波路領域のリッジ部の端面近傍で該リッジから離間した位置にフォトリソグラフィー技術を用いて複数の六角形状の開口部を有するレジストパターンを形成し、ＲＩＥ（反応性イオンエッチング）を用いてＳｉＣｌ４ガスによりｎ側クラッド層に達するまでエッチングする。以上よりｐ側コンタクト層の表面に六角形状の凹部１１０を形成することができる。該凹部は直径が２μｍ、深さが０．５μｍであって、リッジ部の左右に５個ずつ、合計１０個形成する。５個の凹部の配置は共振面側から３個、２個と形成する。 Next, a resist pattern having a plurality of hexagonal openings is formed in the vicinity of the end face of the ridge portion in the waveguide region at a position separated from the ridge by using a photolithography technique, and RIE (reactive ion etching) is used. Etching is performed with SiCl 4 gas until the n-side cladding layer is reached. As described above, the hexagonal recess 110 can be formed on the surface of the p-side contact layer. The recesses have a diameter of 2 μm and a depth of 0.5 μm, and five recesses are formed on the left and right sides of the ridge, for a total of ten. The five concave portions are formed as three and two from the resonance surface side.
次に、ｐ側コンタクト層２０９及び埋込層２２０の上の表面にＮｉ（１００Å）／Ａｕ（１５００Å）よりなるｐ電極２３０を形成する。ｐ電極を形成した後、Ｓｉ酸化膜（ＳｉＯ2）からなる保護膜２４０をｐ電極の上及び埋込膜２２０の上及び半導体層２００の側面に０．５μｍの膜厚で、スパッタリング成膜により形成する。ｐ電極２３０を形成した後に６００℃でオーミックアニールを行う。
Next, a p-
次に、保護膜で覆われていない露出しているｐ電極２３０上に連続して、Ｎｉ（１０００Å）／Ｔｉ（１０００Å）／Ａｕ（８０００Å）で形成し、ｐパッド電極２５０を形成する。
Next, Ni (1000 電極) / Ti (1000 Å) / Au (8000 Å) is continuously formed on the exposed
その後、窒化物半導体基板の第２の主面にはＶ（１００Å）／Ｐｔ（２０００Å）／Ａｕ（３０００Å）よりなるｎ電極２１０を形成する。
Thereafter, an n-
ｎ電極とｐ電極及びｐパッド電極とを形成したウェハー状の窒化物半導体基板の第１の主面側に凹部溝を形成する。該凹部溝は深さを１０μｍとする。また共振面と平行方向に５０μｍ、垂直方向に１５μｍの幅とする。次に、前記凹部溝を劈開補助線として窒化物半導体基板のｎ電極の形成面側からバー状に劈開し、劈開面（１−１００面、六角柱状の結晶の側面に相当する面＝Ｍ面）を共振面とする。 A recess groove is formed on the first main surface side of the wafer-like nitride semiconductor substrate on which the n electrode, the p electrode, and the p pad electrode are formed. The concave groove has a depth of 10 μm. The width is 50 μm in the direction parallel to the resonance surface and 15 μm in the vertical direction. Next, the concave groove is used as a cleavage aid line, and the cleavage surface is cleaved in a bar shape from the n-electrode formation surface side of the nitride semiconductor substrate, and the cleavage surface (the surface corresponding to the 1-100 plane, hexagonal columnar crystal = M plane) ) Is the resonance surface.
次に共振器面にＳｉＯ2とＴｉＯ2よりなる誘電体多層膜を形成し、最後にｐ電極に平行な方向で、バーをチップ化することで半導体レーザ素子とする。なお共振器長は３００〜１０００μｍとする。ここで窒化物半導体レーザ素子の共振面側の左右の角には凹部溝を有する。該凹部溝は深さを１０μｍであって、共振面と平行方向に３０μｍ、垂直方向に１０μｍの幅である。 Next, a dielectric multilayer film made of SiO 2 and TiO 2 is formed on the resonator surface, and finally a bar is chipped in a direction parallel to the p-electrode to obtain a semiconductor laser element. The resonator length is 300 to 1000 μm. Here, the left and right corners on the resonance surface side of the nitride semiconductor laser element have concave grooves. The concave groove has a depth of 10 μm and a width of 30 μm in the direction parallel to the resonance surface and 10 μm in the vertical direction.
このレーザ素子をヒートシンクに設置し、ｐ電極をワイヤーボンディングして、室温でレーザ発振を試みたところ、発振波長４００〜４２０ｎｍ、閾値電流密度２．９ｋＡ／cm2において室温で良好な連続発振を示す。更に、共振面を劈開により形成しても、劈開傷がなく、光出力がＣＷ８０ｍＷ、動作温度が７０℃の状態で寿命が１万時間と、特に寿命特性の良いレーザ素子を再現性良く製造することができる When this laser element was placed on a heat sink and the p-electrode was wire bonded and laser oscillation was attempted at room temperature, good continuous oscillation was exhibited at room temperature at an oscillation wavelength of 400 to 420 nm and a threshold current density of 2.9 kA / cm 2. Furthermore, even if the resonance surface is formed by cleavage, a laser element with particularly good life characteristics is manufactured with good reproducibility, with no cleaving, light output of CW 80 mW, operating temperature of 70 ° C. and a lifetime of 10,000 hours. be able to
実施の形態７
本実施の形態では、実施形態１〜５で形成した窒化物半導体を窒化物半導体基板として、その上に窒化物半導体発光ダイオードを形成することを説明する。
実施の形態１〜５で形成した窒化物半導体の場合、基板全面が均一に低転位となっているため、チップ面積の大きな発光ダイオードであっても、発光領域内を全て低転位とすることができる。
Embodiment 7
In the present embodiment, it will be described that the nitride semiconductor formed in the first to fifth embodiments is used as a nitride semiconductor substrate and a nitride semiconductor light emitting diode is formed thereon.
In the case of the nitride semiconductor formed in the first to fifth embodiments, since the entire surface of the substrate is uniformly low dislocations, even in a light emitting diode having a large chip area, the entire light emitting region can be low dislocations. it can.
まず、実施の形態１から５で形成した窒化物半導体の上に不純物ノンドープＡｌｘＧａ１−ｘＮ（０≦Ｘ＜１）層を３μｍ以下の膜厚で成長させる。その上に、ｎ型コンタクト層としてｎ型不純物をドープしたＡｌｘＧａ１−ｘＮ（０≦Ｘ＜１）を３〜５μｍ程度で成長させる。その上にアンドープＧａＮ／ｎ型不純物ドープＧａＮ／アンドープＧａＮから成る変調ドープ層をトータル膜厚５０００Å以下、好ましくは３５００Å程度で成長させる。その上にＩｎＧａＮとＧａＮ砥から成る超格子層を５〜１５ペア、好ましくは７〜１０ペアの範囲内でトータル膜厚１０００Å以下で成長させる。その上に活性層として多重又は単一量子井戸構造でＩｎｘＧａ１−ｘＮ（０≦Ｘ＜１）のペアで積層させる。ここで障壁層及び／又は井戸層はｎ型不純物（Ｓｉ等）がドープされている。次に、前記活性層上に超格子構造から成るｐ型クラッド層を形成する。ｐ型クラッド層はＩｎｘＧａ１−ｘＮ（０≦Ｘ＜１）とＡｌｘＧａ１−ｘＮ（０≦Ｘ＜１）とのペアであって、膜厚はそれぞれ数十Å程度であって、少なくとも一方にｐ型不純物（Ｍｇ等）がドープされている。またラストクラッド層はＡｌｘＧａ１−ｘＮ（０≦Ｘ＜１）が２０００Å程度で積層されており、トータル膜厚は２５００Å以下とする。その上にはｐコンタクト層としてｐ型不純物ドープのＧａＮ層が１０００Å程度で成長させる。以上よりＩＦ２０ｍＡでＶｆ３．５Ｖ以下、出力５ｍＷ以上のＬＥＤ素子を得ることができる。 First, an impurity non-doped Al x Ga 1-x N (0 ≦ X <1) layer is grown to a thickness of 3 μm or less on the nitride semiconductor formed in the first to fifth embodiments. On top of this, Al x Ga 1-x N (0 ≦ X <1) doped with n-type impurities is grown as an n-type contact layer at about 3 to 5 μm. A modulation doped layer made of undoped GaN / n-type impurity doped GaN / undoped GaN is grown thereon with a total film thickness of 5000 mm or less, preferably about 3500 mm. On top of this, a superlattice layer made of InGaN and GaN abrasive is grown in a range of 5 to 15 pairs, preferably 7 to 10 pairs, with a total film thickness of 1000 mm or less. On top of that, a pair of In x Ga 1-x N (0 ≦ X <1) is laminated as an active layer with a multiple or single quantum well structure. Here, the barrier layer and / or the well layer is doped with an n-type impurity (such as Si). Next, a p-type cladding layer having a superlattice structure is formed on the active layer. The p-type cladding layer is a pair of In x Ga 1-x N (0 ≦ X <1) and Al x Ga 1-x N (0 ≦ X <1), and each has a film thickness of about several tens of millimeters. At least one of them is doped with a p-type impurity (Mg or the like). The last clad layer is formed by laminating Al x Ga 1-x N (0 ≦ X <1) of about 2000 mm, and the total film thickness is 2500 mm or less. On top of this, a p-type impurity-doped GaN layer is grown as a p-contact layer at about 1000 mm. As described above, an LED element having an IF of 20 mA, Vf of 3.5 V or less, and an output of 5 mW or more can be obtained.
尚、実施の形態５で形成した窒化物半導体の上にＬＥＤ素子を形成した場合、基板の段差溝部が空洞であるため、乱反射による光取り出し効率が空洞無しＬＥＤに比べて１．２倍以上よい。また、基板側を光取り出し面としたフリップチップ構造のＬＥＤにおいても光取り出し効率が１．２倍以上となる。 When the LED element is formed on the nitride semiconductor formed in the fifth embodiment, since the step groove portion of the substrate is a cavity, the light extraction efficiency due to irregular reflection is 1.2 times or more better than that of the LED without a cavity. . In addition, the light extraction efficiency is 1.2 times or more even in the flip chip structure LED having the substrate side as the light extraction surface.
上記実施の形態１乃至７では、窒化物半導体を主として有機金属化学気相成長法（＝ＭＯＣＶＤ法）によって成長させることを前提として説明したが、上記説明した原理はＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、ＭＯＶＰＥ（有機金属気相成長法）等にも適用することができる。 In the first to seventh embodiments, the description has been given on the assumption that the nitride semiconductor is grown mainly by the metal organic chemical vapor deposition method (= MOCVD method). However, the principle explained above is HVPE (halide vapor deposition method). , MBE (molecular beam epitaxy), MOVPE (organic metal vapor phase epitaxy) and the like.
以下に本発明の実施例を示すが本発明はこれに限定されない。
[実施例１]
本実施例では、本発明の実施の形態１に係る窒化物半導体の具体例について説明する。
まず、Ｃ面を主面とし、オリフラ面をＡ面とするサファイア基板を異種基板１０として用い、スピンコータを用い膜厚１．６μｍでポジ型のフォトレジスト１１を製膜する（図１（ａ））。次に、フォトレジスト１１を露光、現像して、幅１０μｍ、間隔１０μｍのストライプ状にパターニングする。ストライプの方向は、オリフラ面に垂直とする。そして、１６０℃で２０〜３０分間プリベークした後、サファイア基板１０の全面をＩＣＰ装置でエッチングガスとしてＣＨＦ３を１３３ｓｓｃとＯ２を６ｓｓｃ流しながら５分間ドライエッチングした（図１（ｂ））。
Although the Example of this invention is shown below, this invention is not limited to this.
[Example 1]
In this example, a specific example of the nitride semiconductor according to the first embodiment of the present invention will be described.
First, a sapphire substrate having a C surface as a main surface and an orientation flat surface as an A surface is used as the
ここでフォトレジスト１１によって覆われていた部分が難成長領域（領域Ａ）となり、フォトレジスト１１の開口部を通じてドライエッチングに曝された部分が易成長領域（領域Ｂ）となる。そしてフォトレジスト１１を、リン酸／硫酸混合液で１９０℃、５分間処理し全てエッチング除去する（図１（ｃ））。尚、リン酸／硫酸混合液に代えて、硫酸加水を用いても良い。 Here, the portion covered with the photoresist 11 becomes a difficult growth region (region A), and the portion exposed to dry etching through the opening of the photoresist 11 becomes an easy growth region (region B). Then, the photoresist 11 is treated with a phosphoric acid / sulfuric acid mixed solution at 190 ° C. for 5 minutes to completely remove the photoresist 11 (FIG. 1C). Instead of the phosphoric acid / sulfuric acid mixed solution, sulfuric acid hydrate may be used.
次に、ＭＯＣＶＤ装置を用いて連続反応を行う。まず、前記基板１０を反応炉に移し、雰囲気温度を５００℃とし、キャリアガスに水素を用い、原料ガスとしてアンモニアを０．３６ｍｏｌ／ｍｉｎ、ＴＭＧ（トリメチルガリウム）を３５．６μｍｏｌ／ｍｉｎで流すことにより、サファイア基板１０上にＧａＮよりなる低温成長バッファ層１３を２００オングストロームの膜厚で成長させる。
Next, a continuous reaction is performed using an MOCVD apparatus. First, the
その後、ＭＯＣＶＤ装置内において、アンモニアの流量を０．０４ｍｏｌ／ｍｉｎまで下げ、更に温度を１１５０℃に昇温する。さらに、雰囲気温度を１１５０℃とし、キャリアガスを水素、原料ガスにはアンモニアを０．０４ｍｏｌ／ｍｉｎ、ＴＭＧ（トリメチルガリウム）を１６２μｍｏｌ／ｍｉｎ流し、ＧａＮより成る第１の窒化物半導体層１４を形成する（図１（ｄ））。
Thereafter, the flow rate of ammonia is lowered to 0.04 mol / min in the MOCVD apparatus, and the temperature is further raised to 1150 ° C. Further, the atmosphere temperature is 1150 ° C., hydrogen is used as the carrier gas, 0.04 mol / min of ammonia is used as the source gas, and 162 μmol / min of TMG (trimethyl gallium) is supplied to form the first
さらに、成長条件を同一に保ったまま、第１の窒化物半導体層１４（Ｂ領域）を成長核としたラテラル成長でＧａＮより成る第２の窒化物半導体層１６を形成する。
Further, the second
以上より得られた窒化物半導体基板は、サファイア基板上のＧａＮ層のトータル膜厚が３０μｍであり、表面は鏡面であり、表面における単位面積あたりの転位数が全面に渡って４×１０６個／ｃｍ２以下である窒化物半導体基板を得ることができる。 The nitride semiconductor substrate thus obtained has a total GaN layer thickness of 30 μm on the sapphire substrate, the surface is a mirror surface, and the number of dislocations per unit area on the surface is 4 × 10 6 over the entire surface. A nitride semiconductor substrate having a density of / cm 2 or less can be obtained.
[実施例２]
本実施例では、本発明の実施の形態２に係る窒化物半導体の具体例について説明する。本実施例では、実施例１においてオリフラ面に垂直であったフォトレジスト１１のストライプ方向をオリフラ面に平行とする。その他の点は、実施例１と同様にしてＧａＮより成る第１の窒化物半導体１４を成長する。第１の窒化物半導体層１４は、（１１−０１）ファセット面（又は（１１−０２））を形成しながら成長する。第１の窒化物半導体層１４がＣ面サファイア基板１０の全面を覆うまで成長を続けた後、雰囲気温度を１１５０℃とし、キャリアガスを水素、原料ガスにはアンモニアを０．２１ｍｏｌ／ｍｉｎ、ＴＭＧ（トリメチルガリウム）を２２６．８μｍｏｌ／ｍｉｎ流し、ＧａＮより成る第２の窒化物半導体層１６を形成する。以上より得られた窒化物半導体基板はサファイア基板上のＧａＮ層のトータル膜厚が３０μｍであり、表面は鏡面であり、表面における単位面積あたりの転位数が全面に渡って３×１０６個／ｃｍ２以下である窒化物半導体基板を得ることができる。
[Example 2]
In this example, a specific example of the nitride semiconductor according to the second embodiment of the present invention will be described. In this embodiment, the stripe direction of the photoresist 11 which was perpendicular to the orientation flat surface in
[実施例３]
本実施例では、本発明の実施の形態３に係る窒化物半導体の具体例について説明する。本実施例は、ＧａＮより成る第１の窒化物半導体層１４を成長するまでは実施例２と同様である。その後、雰囲気温度を１１８０℃とし、キャリアガスを水素、原料ガスにはアンモニアを０．１８ｍｏｌ／ｍｉｎ、ＴＭＧ（トリメチルガリウム）を７７４μｍｏｌ／ｍｉｎ流し、ＧａＮより成る第２の窒化物半導体層１６を膜厚１２０μｍで形成する（高速ＭＯＣＶＤ）。そして、サファイア基板１０の裏面よりエキシマレーザ光を照射して、サファイア基板１０を剥離する。図１２は、本実施例における窒化物半導体の表面をカソードルミネセンスによって観察した写真である。図１２に示すように、窒化物半導体基板の表面は鏡面であり、表面における単位面積あたりの転位数が全面に渡って１×１０６個／ｃｍ２以下であった。
[Example 3]
In this example, a specific example of the nitride semiconductor according to the third embodiment of the present invention will be described. This example is the same as Example 2 until the first
［実施例４］
本実施例では、ＧａＮより成る第２の窒化物半導体層１６をＭＯＣＶＤ法ではなく、ＨＶＰＥ法で成長する。その他の点は実施例３と同様である。そして、サファイア基板１０の裏面よりエキシマレーザ光を照射して、サファイア基板１０を剥離する。以上より得られた窒化物半導体基板は、ＧａＮ単体から成り、直径が約４０ｍｍ、トータル膜厚が１００μｍであった。窒化物半導体基板の表面は鏡面であり、表面における単位面積あたりの転位数が全面に渡って２×１０６個／ｃｍ２以下であった。
[Example 4]
In this embodiment, the second
［実施例５］
本実施例では、フォトレジスト１１を露光、現像して幅１０μｍ、間隔３０μｍのストライプ状部分が残るようにパターニングする（ドライエッチングする易成長領域の幅を３０μｍに広げる）。その他の点は、実施例３と同様である。得られた窒化物半導体基板は、ＧａＮ単体から成り、直径が４０ｍｍ、トータル膜厚が１００μｍであった。図１３は、本実施例における窒化物半導体の表面をカソードルミネッセンスによって観察した写真である。図１３に示すように、窒化物半導体基板の表面は鏡面であり、表面における単位面積あたりの転位数が全面に渡って９×１０５個／ｃｍ２以下であった。
[Example 5]
In this embodiment, the photoresist 11 is exposed and developed and patterned so as to leave a stripe-shaped portion having a width of 10 μm and an interval of 30 μm (the width of the easy growth region to be dry-etched is increased to 30 μm). Other points are the same as in the third embodiment. The obtained nitride semiconductor substrate was made of GaN alone, had a diameter of 40 mm, and a total film thickness of 100 μm. FIG. 13 is a photograph of the surface of the nitride semiconductor in this example observed by cathodoluminescence. As shown in FIG. 13, the surface of the nitride semiconductor substrate was a mirror surface, and the number of dislocations per unit area on the surface was 9 × 10 5 / cm 2 or less over the entire surface.
［実施例６］
本実施例では、本発明の実施の形態４に係る窒化物半導体基板の具体例について説明する。
まず、Ｃ面を主面とし、オリフラ面をＡ面とするサファイア基板１０を用い、プラズマＣＶＤ装置を用い、圧力２０Ｐａ、ＲＦを８０Ｗ、ＳｉＨ４を５ｓｃｃｍ、Ｎ２Ｏを２００ｓｃｃｍ、温度を３６０℃としてＳｉＯ２から成る保護膜２０を膜厚０．１μｍで成膜する（図７（ａ））。次に、保護膜２０をプラズマエッチングによって２μｍ幅で２μｍ間隔の短冊状にエッチングしてサファイア基板１０を露出させる（パターン幅がＡ領域２μｍ、Ｂ領域２μｍ、図７（ｂ））。
[Example 6]
In this example, a specific example of the nitride semiconductor substrate according to the fourth embodiment of the present invention will be described.
First, using a
次に前記保護膜２０をＡ領域において反応層（図示されていない）のみとするために、ＢＨＦによってウェットエッチングを行う。この時、エッチングレートはＳｉＯ２を０．３μｍ／ｍｉｎでエッチングするものとする。以上より、基板上面において保護膜がない状態に見える（図７（ｃ））。
Next, in order to make the
次に、ＭＯＣＶＤ装置を用いて連続反応を行う。まず、前記基板１０を反応炉に移し、装置内の雰囲気温度を１１４０℃とし、キャリアガスに水素を用いて１０分間待機する。その後、雰囲気温度を５３０℃とし、キャリアガスに水素を用い、原料ガスとしてアンモニアを０．１８ｍｏｌ／ｍｉｎ、ＴＭＧ（トリメチルガリウム）を９．７μｍ／ｍｉｎで流すことにより、サファイア基板１０上にＧａＮよりなる低温成長バッファ層１３を１２０オングストロームの膜厚で成長させる。
Next, a continuous reaction is performed using an MOCVD apparatus. First, the
その後、ＭＯＣＶＤ装置内において、アンモニアの流量を０．０４ｍｏｌ／ｍｉｎまで下げ、更に温度を１１６０℃まで昇温する。さらに、雰囲気温度を１１６０℃とし、キャリアガスを水素、原料ガスにはアンモニアを０．０４ｍｏｌ／ｍｉｎ、ＴＭＧ（トリメチルガリウム）を４３．７ｍｏｌ／ｍｉｎ流し、第１の窒化物半導体層１４を形成する（図７（ｄ））。
Thereafter, in the MOCVD apparatus, the flow rate of ammonia is lowered to 0.04 mol / min, and the temperature is further raised to 1160 ° C. Further, the first
さらに、成長条件を同一に保ったまま、第１の窒化物半導体層１４（Ｂ領域）を成長核としたラテラル成長で第２の窒化物半導体層１５を形成する。 Further, the second nitride semiconductor layer 15 is formed by lateral growth using the first nitride semiconductor layer 14 (B region) as a growth nucleus while maintaining the same growth conditions.
以上より得られた窒化物半導体基板は窒化物半導体のトータル膜厚が３２．５μｍであった。表面は鏡面であり、表面における単位面積あたりの転位数が６．３×１０６個／ｃｍ２以下である窒化物半導体基板を得ることができた。 From the above, the nitride semiconductor substrate obtained had a total nitride semiconductor film thickness of 32.5 μm. The surface was a mirror surface, and a nitride semiconductor substrate having a dislocation number per unit area on the surface of 6.3 × 10 6 pieces / cm 2 or less could be obtained.
［実施例７］
実施例６において、前記基板１０を反応炉に移し、装置内の雰囲気温度を１１４０℃とし、キャリアガスに水素を用いて待機時間を１分とする。さらに、低温成長バッファ層１３を上記と同一条件で膜厚１６５Åとする。また、その後の雰囲気温度を１１７０℃とする以外は同条件とすることで、表面における単位面積あたりの転位数が同レベルでトータル膜厚が１７．８μｍである窒化物半導体基板を得ることができた。
[Example 7]
In Example 6, the
［実施例８］
実施例６において、窒化物半導体の成長条件にシランガスを加える他は、実施例７と同様に成長させる。得られる窒化物半導体基板は低転位欠陥であってＳｉドープのｎ型窒化物半導体基板を得ることができる。
[Example 8]
In Example 6, growth is performed in the same manner as in Example 7 except that silane gas is added to the growth conditions of the nitride semiconductor. The obtained nitride semiconductor substrate has low dislocation defects, and an Si-doped n-type nitride semiconductor substrate can be obtained.
［実施例９］
実施例６において、基板にＳｉＣを用いる他は、実施例７と同様に窒化物半導体を成長させる。得られる窒化物半導体基板は実施例１とほぼ同様の作用効果を有する窒化物半導体基板となる。
[Example 9]
In Example 6, a nitride semiconductor is grown in the same manner as in Example 7 except that SiC is used for the substrate. The resulting nitride semiconductor substrate is a nitride semiconductor substrate having substantially the same function and effect as in the first embodiment.
［参考例１］
本参考例では、実施の形態５に係る成長方法において、低核密度の成長条件ではなく、通常の成長条件を適用した具体例について説明する。まず、Ｃ面を主面とし、オリフラ面をＡ面とするサファイア基板１０を用い、プラズマＣＶＤ装置を用い、圧力２０Ｐａ、ＲＦを８０Ｗ、ＳｉＨ４を５ｓｃｃｍ、Ｎ２Ｏを２００ｓｃｃｍ、温度を３６０℃としてＳｉＯ２から成る保護膜２０を膜厚１．５μｍで成膜する（図８（ａ））。次に、保護膜２０をプラズマエッチングして、パターン幅をＡ領域１４μｍ、Ｂ領域６μｍとなるように形成後、サファイア基板のエッチングも行い段差を形成する。前記基板の溝部は幅１４μｍ、深さ０．３μｍで形成する（図８（ｂ））。この時、基板の凸部面上には保護膜２０が残っている。
[Reference Example 1]
In this reference example, a specific example in which normal growth conditions are applied instead of low-nuclear density growth conditions in the growth method according to the fifth embodiment will be described. First, using a
次にＥＣＲ装置を用い、ＳｉＮから成る異種材料膜１２をサファイア基板１０上に膜厚０．４μｍで成膜する（図８（ｃ））。Ａｒを２０ｓｃｃｍ、Ｎ２を５ｓｃｃｍ、ＲＦを５００Ｗ、マイクロ波５００Ｗ、ターゲットをＳｉ、温度を常温とする。尚、ＳｉＮではなく、ＳｉＯ２から成る異種材料膜１２をプラズマＣＶＤ法で製膜する場合は、圧力２０Ｐａ、ＲＦを１２０Ｗ、ＳｉＨ４を５ｓｃｃｍ、Ｎ２Ｏを２００ｓｃｃｍ、温度を３６０℃とする。
Next, using the ECR apparatus, a
次にＢＨＦを用いてウェットエッチングを４０分間行い、保護膜ＳｉＯ２２０を選択的に除去する（図８（ｄ））。ここで保護膜２０上の異種材料膜１２も除去される。さらに、基板の凸部面上の保護膜を完全に除去するために前記基板表面をドライエッチングする。以上より、基板の凸部面を露出するが、凸部の上面が祖面化される。
Next, wet etching is performed for 40 minutes using BHF, and the
次にサファイア基板１０の溝部に成膜された異種材料膜１２をＢＨＦで３時間ウェットエッチングする。以上より溝部にはサファイア基板１０との界面で１分子層が化学結合した反応膜を残し、かつ凸部上面は露出面となったサファイア基板を形成できる（図８（ｅ））。
Next, the
次に、ＭＯＣＶＤ装置を用い、連続反応を行う。装置内の雰囲気温度を５５０℃とし、キャリアガスに水素、原料ガスにアンモニアとＴＭＧ（トリメチルガリウム）とを用い、サファイア基板１０上にＧａＮよりなる低温成長バッファ層１３を２００オングストロームの膜厚で成長させる。さらに、連続反応でＭＯＣＶＤ装置内の雰囲気温度を１０６０℃とし、その後、雰囲気温度を１０７０℃、キャリアガスを水素、原料ガスにアンモニアとＴＭＧ（トリメチルガリウム）とを用いて、ＧａＮよりなる第１の窒化物半導体１４を成長させる。第１の窒化物半導体１４は低温成長バッファ層１３を成長核としてラテラル成長させる（図９（ａ））。さらにラテラル成長を続けることで第１の窒化物半導体１４同士が接合して、窒化物半導体層を膜厚７μｍで形成する（図９（ｂ））。
Next, a continuous reaction is performed using an MOCVD apparatus. A low temperature
以上より得られた窒化物半導体基板は窒化物半導体のトータル膜厚が７μｍであり、表面は鏡面かつ平坦化しておりチルトがなく、領域Ａの表面における単位面積あたりの転位数が１×１０７個／ｃｍ２以下の窒化物半導体基板となる。 The nitride semiconductor substrate obtained as described above has a total thickness of 7 μm of nitride semiconductor, the surface is mirror-like and flat, has no tilt, and the number of dislocations per unit area on the surface of region A is 1 × 10 7. This is a nitride semiconductor substrate having a number of pieces / cm 2 or less.
［参考例２］
参考例１において、第１の窒化物半導体の成長条件に１０ｐｐｍの濃度のシランガスを５ｃｃ加える。その他は、参考例１と同様に成長させる。得られる窒化物半導体基板は低転位欠陥であってＳｉを２×１０１８ｃｍ３ドープしたｎ型窒化物半導体基板を得ることができる。
[Reference Example 2]
In Reference Example 1, 5 cc of silane gas having a concentration of 10 ppm is added to the growth conditions for the first nitride semiconductor. Others are grown in the same manner as in Reference Example 1. The resulting nitride semiconductor substrate has low dislocation defects, and an n-type nitride semiconductor substrate doped with Si at 2 × 10 18 cm 3 can be obtained.
［比較例１］
Ｃ面を主面とし、オリフラ面をＡ面とするサファイア基板１を用い、ＭＯＣＶＤ法により、温度を５１０℃、キャリアガスに水素、原料ガスにアンモニアとＴＭＧ（トリメチルガリウム）とを用い、サファイア基板１上にＧａＮよりなるバッファ層を２００オングストロームの膜厚で成長させる。
[Comparative Example 1]
Using a
バッファ層成長後、ＴＭＧのみ止めて、温度を１０５０℃まで上昇させ、１０５０℃になったら、原料ガスにＴＭＧ、アンモニア、シランガスを用い、アンドープＧａＮを２．５μｍの膜厚で成長させる。
そのアンドープＧａＮの上にＣＶＤ法によりＳｉＯ２よりなる保護膜を０．５μｍの膜厚で成膜し、ストライプ状のフォトマスクを形成し、エッチングによりストライプ幅１４μｍ、窓部６μｍのＳｉＯ２よりなる保護膜を形成する。なお、この保護膜のストライプ方向はサファイアＡ面に対して垂直な方向とする。
After growing the buffer layer, only TMG is stopped, the temperature is increased to 1050 ° C., and when it reaches 1050 ° C., TMG, ammonia, and silane gas are used as source gases, and undoped GaN is grown to a thickness of 2.5 μm.
A protective film made of SiO 2 is formed with a thickness of 0.5 μm on the undoped GaN by a CVD method, a striped photomask is formed, and etching is made of SiO 2 with a stripe width of 14 μm and a window portion of 6 μm. A protective film is formed. The stripe direction of the protective film is a direction perpendicular to the sapphire A plane.
次に、ＭＯＣＶＤ法により、減圧条件で温度を１０５０℃にして、原料ガスにＴＭＧ、アンモニア、シランガス、Ｃｐ２Ｍｇ（シクロペンタジエニルマグネシウム）を用い、ＧａＮよりなる窒化物半導体を１５μｍの膜厚で成長させる。 Next, by MOCVD, the temperature is reduced to 1050 ° C. under reduced pressure conditions, TMG, ammonia, silane gas, Cp 2 Mg (cyclopentadienylmagnesium) is used as the source gas, and a nitride semiconductor made of GaN is formed to a thickness of 15 μm. Grow in.
図１４は、得られた窒化物半導体の表面をＣＬ（カソードルミネセンス）により観測した写真である。保護膜の窓部上部に多数の転位が見られる。保護膜が形成されていた上部での転位密度は約６×１０６ｃｍ−２であった。 FIG. 14 is a photograph of the surface of the obtained nitride semiconductor observed by CL (cathode luminescence). Many dislocations can be seen in the upper part of the window of the protective film. The dislocation density at the upper part where the protective film was formed was about 6 × 10 6 cm −2 .
１０ 基板、
１２ 異種材料膜、
１３ 低温成長バッファ層、
１４ 第１の窒化物半導体層、
１６ 第２の窒化物半導体層、
１８ 転位、
２０、保護膜
10 substrates,
12 Dissimilar material film,
13 Low temperature growth buffer layer,
14 a first nitride semiconductor layer,
16 a second nitride semiconductor layer,
18 dislocations,
20, protective film
Claims (25)
前記異種基板表面の周期配列された複数の特定領域から選択的に、発生した転位の略半数以上が前記特定領域内で前記異種基板表面に平行な横方向に進行するように、第１窒化物半導体を成長させ、
前記第１窒化物半導体から、前記第１窒化物半導体と同一又は異なる組成の第２窒化物半導体を成長させて前記異種基板の略全面を覆い、
表面における転位密度が略全面に渡って１０7ｃｍ−２以下である窒化物半導体を得ることを特徴とする窒化物半導体の成長方法。 A method of growing a nitride semiconductor on a heterogeneous substrate having a composition different from that of the nitride semiconductor,
The first nitride is selectively used from a plurality of specific regions periodically arranged on the surface of the heterogeneous substrate so that approximately half or more of the generated dislocations travel in a lateral direction parallel to the surface of the heterogeneous substrate in the specific region. Grow semiconductors,
A second nitride semiconductor having the same or different composition as the first nitride semiconductor is grown from the first nitride semiconductor to cover substantially the entire surface of the dissimilar substrate;
A method for growing a nitride semiconductor, comprising obtaining a nitride semiconductor having a dislocation density on the surface of 10 7 cm -2 or less over substantially the entire surface.
前記窒化物半導体は、前記異種基板との界面近傍に周期的に散在する複数の転位群を有し、前記転位群に含まれる転位の略半数以上が前記異種基板表面に略平行な横方向に進行しており、
前記窒化物半導体は、表面における転位密度が略全面に渡って１０7ｃｍ−２以下であることを特徴とする窒化物半導体基板。 A nitride semiconductor substrate in which a nitride semiconductor is grown on almost the entire surface of a heterogeneous substrate having a composition different from that of the nitride semiconductor,
The nitride semiconductor has a plurality of dislocation groups periodically scattered in the vicinity of the interface with the dissimilar substrate, and more than half of the dislocations included in the dislocation group are in a lateral direction substantially parallel to the surface of the dissimilar substrate. Going on,
The nitride semiconductor has a dislocation density of 10 7 cm −2 or less over substantially the entire surface of the nitride semiconductor.
前記窒化物半導体基板は、その下面近傍に周期的に散在する複数の転位群を有し、前記転位群に含まれる転位の略半数以上が、前記窒化物半導体基板の下面に略平行な横方向に進行しており、
前記窒化物半導体基板の上面における転位密度が略全面に渡って１０7ｃｍ−２以下であることを特徴とする窒化物半導体基板。 A nitride semiconductor substrate made only of a nitride semiconductor,
The nitride semiconductor substrate has a plurality of dislocation groups periodically scattered in the vicinity of the lower surface thereof, and more than half of the dislocations included in the dislocation groups are substantially parallel to the lower surface of the nitride semiconductor substrate. Is progressing to
A nitride semiconductor substrate having a dislocation density on the upper surface of the nitride semiconductor substrate of 10 7 cm −2 or less over substantially the entire surface.
、ｎ側窒化物半導体層とｐ側窒化物半導体層を形成してなる窒化物半導体素子。 A nitride semiconductor device comprising an n-side nitride semiconductor layer and a p-side nitride semiconductor layer formed on the nitride semiconductor substrate according to any one of claims 16 to 23.
24. A nitride semiconductor light emitting device comprising an n-side nitride semiconductor layer, an active layer, and a p-side nitride semiconductor layer formed on the nitride semiconductor substrate according to any one of claims 16 to 23.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004142948A JP4581478B2 (en) | 2004-05-12 | 2004-05-12 | Manufacturing method of nitride semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004142948A JP4581478B2 (en) | 2004-05-12 | 2004-05-12 | Manufacturing method of nitride semiconductor |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005327821A true JP2005327821A (en) | 2005-11-24 |
| JP2005327821A5 JP2005327821A5 (en) | 2007-06-28 |
| JP4581478B2 JP4581478B2 (en) | 2010-11-17 |
Family
ID=35473933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004142948A Expired - Fee Related JP4581478B2 (en) | 2004-05-12 | 2004-05-12 | Manufacturing method of nitride semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4581478B2 (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007066657A1 (en) * | 2005-12-05 | 2007-06-14 | Meijo University | Method of light therapy by semiconductor light emitting device and light therapeutic system by semiconductor light emitting device |
| JP2008053594A (en) * | 2006-08-28 | 2008-03-06 | Sharp Corp | Method of forming nitride semiconductor layer |
| JP2008160094A (en) * | 2006-11-28 | 2008-07-10 | Cree Inc | Semiconductor device having low threading dislocation and improved light extraction, and method of manufacturing the same |
| JP2008294156A (en) * | 2007-05-23 | 2008-12-04 | Mitsubishi Chemicals Corp | Method of manufacturing substrate for semiconductor film deposition |
| WO2011027896A1 (en) * | 2009-09-07 | 2011-03-10 | パナソニック電工株式会社 | Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element |
| JP2011077499A (en) * | 2009-09-01 | 2011-04-14 | Sharp Corp | Nitride semiconductor element, methods for manufacturing nitride semiconductor element and nitride semiconductor layer, and nitride semiconductor light-emitting element |
| JP2011249851A (en) * | 2011-09-02 | 2011-12-08 | Mitsubishi Chemicals Corp | Method of manufacturing substrate for semiconductor film deposition |
| JP2013016856A (en) * | 2005-10-28 | 2013-01-24 | Nichia Chem Ind Ltd | Manufacturing method of nitride semiconductor substrate |
| JP2013058741A (en) * | 2011-08-17 | 2013-03-28 | Hitachi Cable Ltd | Metal chloride gas generating device, hydride gas phase growing device, and nitride semiconductor template |
| JPWO2011129246A1 (en) * | 2010-04-13 | 2013-07-18 | 並木精密宝石株式会社 | Single crystal substrate, single crystal substrate with crystalline film, crystalline film, method for manufacturing single crystal substrate with crystalline film, method for manufacturing crystalline substrate, and element manufacturing method |
| JP2013222746A (en) * | 2012-04-13 | 2013-10-28 | Panasonic Corp | Ultraviolet light emitting element and method for manufacturing the same |
| US8674375B2 (en) | 2005-07-21 | 2014-03-18 | Cree, Inc. | Roughened high refractive index layer/LED for high light extraction |
| US9324913B2 (en) | 2012-10-05 | 2016-04-26 | Panasonic Intellectual Property Management Co., Ltd. | Nitride semiconductor structure, multilayer structure, and nitride semiconductor light-emitting element |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000340511A (en) * | 1999-03-23 | 2000-12-08 | Mitsubishi Cable Ind Ltd | Method for growing gallium nitride compound semiconductor crystal and semiconductor substrate |
| JP2002093720A (en) * | 2000-09-14 | 2002-03-29 | Inst Of Physical & Chemical Res | Formation method of semiconductor layer |
| JP2003151908A (en) * | 2001-11-12 | 2003-05-23 | Nichia Chem Ind Ltd | Manufacturing method of nitride semiconductor substrate |
-
2004
- 2004-05-12 JP JP2004142948A patent/JP4581478B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000340511A (en) * | 1999-03-23 | 2000-12-08 | Mitsubishi Cable Ind Ltd | Method for growing gallium nitride compound semiconductor crystal and semiconductor substrate |
| JP2002093720A (en) * | 2000-09-14 | 2002-03-29 | Inst Of Physical & Chemical Res | Formation method of semiconductor layer |
| JP2003151908A (en) * | 2001-11-12 | 2003-05-23 | Nichia Chem Ind Ltd | Manufacturing method of nitride semiconductor substrate |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8674375B2 (en) | 2005-07-21 | 2014-03-18 | Cree, Inc. | Roughened high refractive index layer/LED for high light extraction |
| JP2013016856A (en) * | 2005-10-28 | 2013-01-24 | Nichia Chem Ind Ltd | Manufacturing method of nitride semiconductor substrate |
| JP2007151807A (en) * | 2005-12-05 | 2007-06-21 | Univ Meijo | Phototherapy method by semiconductor light-emitting element, and phototherapy system by semiconductor light-emitting element |
| WO2007066657A1 (en) * | 2005-12-05 | 2007-06-14 | Meijo University | Method of light therapy by semiconductor light emitting device and light therapeutic system by semiconductor light emitting device |
| JP2008053594A (en) * | 2006-08-28 | 2008-03-06 | Sharp Corp | Method of forming nitride semiconductor layer |
| JP2008160094A (en) * | 2006-11-28 | 2008-07-10 | Cree Inc | Semiconductor device having low threading dislocation and improved light extraction, and method of manufacturing the same |
| US9318327B2 (en) | 2006-11-28 | 2016-04-19 | Cree, Inc. | Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same |
| JP2008294156A (en) * | 2007-05-23 | 2008-12-04 | Mitsubishi Chemicals Corp | Method of manufacturing substrate for semiconductor film deposition |
| JP2011077499A (en) * | 2009-09-01 | 2011-04-14 | Sharp Corp | Nitride semiconductor element, methods for manufacturing nitride semiconductor element and nitride semiconductor layer, and nitride semiconductor light-emitting element |
| WO2011027896A1 (en) * | 2009-09-07 | 2011-03-10 | パナソニック電工株式会社 | Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element |
| JPWO2011129246A1 (en) * | 2010-04-13 | 2013-07-18 | 並木精密宝石株式会社 | Single crystal substrate, single crystal substrate with crystalline film, crystalline film, method for manufacturing single crystal substrate with crystalline film, method for manufacturing crystalline substrate, and element manufacturing method |
| US9105472B2 (en) | 2010-04-13 | 2015-08-11 | Namiki Seimitsu Houseki Kabushiki Kaisha | Single-crystal substrate,single-crystal substrate having crystalline film,crystalline film,method for producing single-crystal substrate having crystalline film,method for producing crystalline substrate,and method for producing element |
| JP2016052984A (en) * | 2010-04-13 | 2016-04-14 | 並木精密宝石株式会社 | Single crystal substrate, single crystal substrate with crystalline film, crystalline film, method of manufacturing single crystal substrate with crystalline film, method of manufacturing crystalline substrate, and element manufacturing method |
| JP2016040830A (en) * | 2011-08-17 | 2016-03-24 | 住友化学株式会社 | Nitride semiconductor template |
| JP2013058741A (en) * | 2011-08-17 | 2013-03-28 | Hitachi Cable Ltd | Metal chloride gas generating device, hydride gas phase growing device, and nitride semiconductor template |
| JP2011249851A (en) * | 2011-09-02 | 2011-12-08 | Mitsubishi Chemicals Corp | Method of manufacturing substrate for semiconductor film deposition |
| JP2013222746A (en) * | 2012-04-13 | 2013-10-28 | Panasonic Corp | Ultraviolet light emitting element and method for manufacturing the same |
| US9324913B2 (en) | 2012-10-05 | 2016-04-26 | Panasonic Intellectual Property Management Co., Ltd. | Nitride semiconductor structure, multilayer structure, and nitride semiconductor light-emitting element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4581478B2 (en) | 2010-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4288743B2 (en) | Nitride semiconductor growth method | |
| JP3770014B2 (en) | Nitride semiconductor device | |
| JP3791246B2 (en) | Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method | |
| JP4304750B2 (en) | Nitride semiconductor growth method and nitride semiconductor device | |
| KR20000035610A (en) | Semiconductor thin film, semiconductor element and semiconductor device, and fabrication methods thereof | |
| KR20020071787A (en) | Group ⅲ-ⅴ compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same | |
| JP2000277437A5 (en) | ||
| US20020048302A1 (en) | Gallium nitride semiconductor laser and a manufacturing process thereof | |
| JP4581478B2 (en) | Manufacturing method of nitride semiconductor | |
| JP2000223417A (en) | Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device | |
| JP2007036174A (en) | Gallium nitride-based light emitting diode | |
| JP4106516B2 (en) | Method for growing nitride semiconductor substrate | |
| JP4165040B2 (en) | Manufacturing method of nitride semiconductor substrate | |
| JP4211358B2 (en) | Nitride semiconductor, nitride semiconductor device and manufacturing method thereof | |
| JP2001039800A (en) | Growing method of nitride semiconductor and nitride semiconductor element | |
| JP3925127B2 (en) | Nitride semiconductor substrate and growth method thereof | |
| JP4784012B2 (en) | Nitride semiconductor substrate and manufacturing method thereof | |
| JP2008034862A (en) | Growing method for nitride semiconductor | |
| JP3906739B2 (en) | Manufacturing method of nitride semiconductor substrate | |
| JP3438675B2 (en) | Method for growing nitride semiconductor | |
| JP3589185B2 (en) | Method for growing nitride semiconductor and nitride semiconductor substrate | |
| JP2002359436A (en) | Nitride semiconductor laser diode and method for manufacturing the same | |
| JP2002270970A (en) | Nitride semiconductor light emitting element | |
| JP3646872B2 (en) | Nitride semiconductor growth method and nitride semiconductor light emitting device | |
| JP2004056051A (en) | Method for manufacturing nitride semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060530 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060530 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070514 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100312 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100608 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4581478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |