JP2003151908A - Manufacturing method of nitride semiconductor substrate - Google Patents
Manufacturing method of nitride semiconductor substrateInfo
- Publication number
- JP2003151908A JP2003151908A JP2001346611A JP2001346611A JP2003151908A JP 2003151908 A JP2003151908 A JP 2003151908A JP 2001346611 A JP2001346611 A JP 2001346611A JP 2001346611 A JP2001346611 A JP 2001346611A JP 2003151908 A JP2003151908 A JP 2003151908A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- substrate
- etching
- protective film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は窒化物半導体（Ｉｎ
ｘＡｌｙＧａ１−ｘ−ｙＮ、０≦Ｘ、０≦Ｙ、０≦Ｘ＋
Ｙ≦１）の成長方法に係り、特に発光素子及び受光素
子、電子デバイス等へ利用できる窒化物半導体基板の成
長方法に関する。TECHNICAL FIELD The present invention relates to a nitride semiconductor (In
x Al y Ga 1-x- y N, 0 ≦ X, 0 ≦ Y, 0 ≦ X +
The present invention relates to a growth method of Y ≦ 1), and particularly to a growth method of a nitride semiconductor substrate that can be used for a light emitting element, a light receiving element, an electronic device, and the like.
【０００２】[0002]
【従来の技術】近年、サファイア、スピネル、炭化ケイ
素のような窒化物半導体と異なる異種基板上に、窒化物
半導体を成長させる研究が種々検討されている。これは
発光素子等に利用可能な結晶性のよい窒化物半導体のバ
ルク単結晶が 実用化レベルで得ることが困難なためで
ある。異種基板上に窒化物半導体を成長させることで窒
化物半導体基板を形成するには、窒化物半導体（例え
ば、ＧａＮ）との格子定数差や熱膨張係数差が一致する
異種基板が存在しないため異種基板上に直接に窒化物半
導体を成長させると窒化物半導体に転位欠陥を多く発生
してしまう。そのため、このような課題を解決すべく以
下に示す方法が報告されている。2. Description of the Related Art In recent years, various studies have been conducted to grow a nitride semiconductor on a heterogeneous substrate different from a nitride semiconductor such as sapphire, spinel or silicon carbide. This is because it is difficult to obtain a bulk single crystal of a nitride semiconductor having good crystallinity that can be used in a light emitting device or the like at a practical level. In order to form a nitride semiconductor substrate by growing a nitride semiconductor on a different kind of substrate, there is no different kind of substrate having the same lattice constant difference or difference in thermal expansion coefficient with the nitride semiconductor (for example, GaN). If the nitride semiconductor is grown directly on the substrate, many dislocation defects occur in the nitride semiconductor. Therefore, the following methods have been reported to solve such problems.
【０００３】上記に示すような転位欠陥を低減させる方
法として、横方向成長を利用することにより窒化物半導
体基板を形成するものである。ＪＰＮ．Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．Ｖｏｌ．３７（１９９８）ｐｐ．Ｌ３０９−
Ｌ３１２には、サファイアのＣ面上に成長させた窒化物
半導体上にＳｉＯ２等の保護膜を部分的に形成し、この
保護膜上に窒化物半導体を横方向成長させることによ
り、転位欠陥の少ない窒化物半導体を得ることを開示し
ている。この方法によれば、保護膜上に窒化物半導体を
横方向に成長させることにより、転位欠陥を窒化物半導
体の成長方向である横方向に曲げることができる。さら
に、窒化物半導体の成長を続けることで、保護膜上で窒
化物半導体同士を接合させ、表面を平坦化させる。以上
より、この方法によれば、転位欠陥は保護膜を有しない
範囲に発生するが、保護膜上には転位欠陥を低減させた
領域を有する窒化物半導体基板を形成することができ
る。As a method of reducing the dislocation defects as described above, a nitride semiconductor substrate is formed by utilizing lateral growth. JPN. J. Appl.
Phys. Vol. 37 (1998) pp. L309-
In L312, a protective film such as SiO 2 is partially formed on the nitride semiconductor grown on the C-plane of sapphire, and the nitride semiconductor is laterally grown on this protective film, so that dislocation defects It is disclosed to obtain less nitride semiconductor. According to this method, by growing the nitride semiconductor laterally on the protective film, the dislocation defects can be bent in the lateral direction which is the growth direction of the nitride semiconductor. Further, by continuing the growth of the nitride semiconductors, the nitride semiconductors are bonded to each other on the protective film to flatten the surface. As described above, according to this method, the dislocation defects are generated in the range where the protective film is not provided, but the nitride semiconductor substrate having the region where the dislocation defects are reduced can be formed on the protective film.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記に
示す成長方法では、保護膜上に低転位欠陥領域を形成す
ることができるものの保護膜上への窒化物半導体の横方
向成長時や発光素子等の窒化物半導体素子の成長時に保
護膜の分解による汚染が発生していた。そのため、半導
体素子の特性劣化が問題となっている。本発明の目的
は、窒化物半導体基板の形成後のみならず窒化物半導体
の成長時においても保護膜を有しない窒化物半導体基板
であって、低転位欠陥、かつ結晶性の良い窒化物半導体
基板の成長方法を提供することにある。However, in the above-described growth method, although the low dislocation defect region can be formed on the protective film, the lateral growth of the nitride semiconductor on the protective film, the light emitting device, etc. Contamination occurred due to the decomposition of the protective film during the growth of the nitride semiconductor device. Therefore, the deterioration of the characteristics of the semiconductor element has become a problem. An object of the present invention is a nitride semiconductor substrate having no protective film not only after the formation of the nitride semiconductor substrate but also during the growth of the nitride semiconductor, which has low dislocation defects and good crystallinity. Is to provide a growing method.
【０００５】[0005]
【課題を解決するための手段】本発明における窒化物半
導体基板の製造方法は、基板上に窒化物半導体を選択成
長させるものであって、基板上に保護膜を成膜し、部分
的に保護膜に開口部を形成する第１の工程と、保護膜の
開口部から露出した基板表面をエッチングする第２の工
程と、前記保護膜を除去した後、基板上に形成されたエ
ッチング領域から窒化物半導体を選択的に成長させる第
３の工程とを備えたことを特徴とする。A method for manufacturing a nitride semiconductor substrate according to the present invention comprises selectively growing a nitride semiconductor on a substrate, forming a protective film on the substrate, and partially protecting the substrate. A first step of forming an opening in the film, a second step of etching the substrate surface exposed from the opening of the protective film, and a step of nitriding the etching region formed on the substrate after removing the protective film. And a third step of selectively growing the object semiconductor.
【０００６】前記基板のエッチング領域には基板表面の
エッチングにより形成された***柱を有することを特徴
とする。この***柱を形成することで窒化物半導体を選
択的に***柱から成長させることができる。これは窒化
物半導体の原料が基板表面上でマイグレーションを起こ
し、***柱で止まるためであると考えられる。そのた
め、***柱に窒化物半導体核が形成される。この***柱
はエッチング領域に部分的に形成されるものであるか
ら、窒化物半導体の成長を続ければ前記窒化物半導体核
同士が接合する。これにより図１（ｄ）に示す第１の窒
化物半導体が形成される。さらに成長を続けることで第
１の窒化物半導体を成長起点として第２の窒化物半導体
を成長させて平坦化させることで窒化物半導体基板がで
きる。前記第２の工程で保護膜下にあった領域はエッチ
ングの影響を受けていないため、表面に***柱を有する
ことはない。そのため、マイグレーションを起こした原
料はこの領域で止まることはあったとしても窒化物半導
体の成長時（反応時）には対流もあるため分解しやす
い。これは止まることができる柱が存在しないからであ
る。そのため、***柱を有するエッチング領域からの窒
化物半導体の成長が選択的に行うことができる。In the etching region of the substrate, there is a raised pillar formed by etching the surface of the substrate. By forming the raised pillar, the nitride semiconductor can be selectively grown from the raised pillar. It is considered that this is because the raw material of the nitride semiconductor causes migration on the substrate surface and stops at the raised pillar. Therefore, a nitride semiconductor nucleus is formed on the raised pillar. Since the raised pillars are partially formed in the etching region, the nitride semiconductor nuclei are bonded to each other if the growth of the nitride semiconductor is continued. As a result, the first nitride semiconductor shown in FIG. 1D is formed. By continuing the growth, the second nitride semiconductor is grown from the first nitride semiconductor as a growth starting point and flattened to form a nitride semiconductor substrate. Since the region under the protective film in the second step is not affected by etching, it does not have a raised pillar on the surface. Therefore, even if the migrated raw material may stop in this region, there is convection during the growth (reaction) of the nitride semiconductor, so that it is easy to decompose. This is because there is no pillar that can stop. Therefore, the nitride semiconductor can be selectively grown from the etching region having the raised pillar.
【０００７】前記***柱は高さが１００ｎｍ以下である
ことが好ましい。これは、原料が止まることができる高
さが必要なためである。また、前記***柱の下底幅は高
さが１００ｎｍ以下であることを特徴とする。この下底
幅も原料を止めるためには、上記の幅が必要となる。ま
た、エッチング領域に部分的に形成された***柱同士の
間隔が１００ｎｍ以上とすることができれば、***柱の
高さ及び下底幅を１００ｎｍ以上としてもいい。これ
は、***柱同士の間隔が１００ｎｍ以上あれば形成され
た窒化物半導体の核から第１の窒化物半導体を形成した
時に転位欠陥を横方向に散らすことができるからであ
る。The height of the raised columns is preferably 100 nm or less. This is because the raw material needs a height at which it can stop. In addition, the bottom width of the raised pillar is 100 nm or less in height. The width of the lower bottom is also required to stop the raw material. Moreover, if the distance between the raised columns partially formed in the etching region can be 100 nm or more, the height and the bottom width of the raised columns may be 100 nm or more. This is because dislocation defects can be dispersed in the lateral direction when the first nitride semiconductor is formed from the nucleus of the formed nitride semiconductor if the distance between the raised columns is 100 nm or more.
【０００８】前記エッチングにより形成されたエッチン
グ領域はドライエッチングにより形成されることを特徴
とする。好ましくは、反応性イオンエッチング（ＲＩ
Ｅ）、又は誘導結合型プラズマ（ＩＰＣ）を用いた反応
性イオンエッチングであることを特徴とする。これらの
方法であれば、基板の表面にナノメートル（ｎｍ）オー
ダーで部分的に***部を形成することができる。ステッ
プ基板は階段状の段差であるため、本発明のような***
部は有さず、窒化物半導体核を形成することはできな
い。The etching region formed by the etching is formed by dry etching. Preferably, reactive ion etching (RI
E) or reactive ion etching using inductively coupled plasma (IPC). With these methods, a raised portion can be partially formed on the surface of the substrate on the order of nanometers (nm). Since the step substrate has a step-like step, it does not have a raised portion as in the present invention and cannot form a nitride semiconductor nucleus.
【０００９】前記基板のエッチング領域は基板表面との
断面形状が凹凸に形成されていることを特徴とする。ま
た前記基板のエッチング領域は凹部であって、凹凸の高
低差は０．０２μｍ以上であることが好ましい。この凹
凸の断面図を図２（ｃ）に示す。このような凹凸を形成
することで、マイグレーションは基板表面の全面でおこ
るが凹部内に入った原料のマイグレーションは凹部内に
限定させることができる。そのため、下底からの成長で
はあるが、窒化物半導体を成長させる選択性は向上する
ため、第１の窒化物半導体を形成する成長時間は同じか
短縮させることができ、さらに図２（ｄ）に示すように
凹部から成長した第１の窒化物半導体は基板との密着性
が増し、発光素子や受光素子の成長時やデバイス工程で
の基板剥がれを無くし歩留まりの向上も期待できる。The etching region of the substrate is characterized in that the cross-sectional shape with the substrate surface is uneven. Further, it is preferable that the etching region of the substrate is a concave portion, and the height difference of the unevenness is 0.02 μm or more. A cross-sectional view of this unevenness is shown in FIG. By forming such unevenness, the migration occurs on the entire surface of the substrate, but the migration of the raw material that has entered the recess can be limited to the recess. Therefore, although the growth is from the bottom, the selectivity for growing the nitride semiconductor is improved, so that the growth time for forming the first nitride semiconductor can be the same or shortened. As shown in (1), the first nitride semiconductor grown from the recesses has improved adhesion to the substrate, and it is expected that the substrate will not be peeled off during the growth of the light emitting element or the light receiving element or in the device process, and the yield can be improved.
【００１０】前記第１の工程と第２の工程を連続的に行
うことを特徴とする。保護膜に開口部を形成するためエ
ッチングにより保護膜を部分的に除去させる。これによ
り基板表面は露出する。このエッチングをさらに続ける
ことで露出した基板表面をエッチングし、エッチング領
域を形成するものである。これにより工程の効率向上が
実現できる。そのためには、保護膜の除去のみが可能な
エッチング法を連続的に行うのではなく、基板表面のエ
ッチング領域に***柱を形成するエッチング法を行うも
のとする。It is characterized in that the first step and the second step are continuously performed. The protective film is partially removed by etching to form an opening in the protective film. As a result, the substrate surface is exposed. By continuing this etching, the exposed substrate surface is etched to form an etching region. This can improve the efficiency of the process. For that purpose, the etching method capable of forming only the removal of the protective film is not continuously performed, but the etching method of forming the raised pillar in the etching region of the substrate surface is performed.
【００１１】前記第３の工程は、***柱より成長させた
第１の窒化物半導体をエッチング領域に形成する。その
後、第１の窒化物半導体を核として第２の窒化物半導体
を成長させる。隣り合う第１の窒化物半導体より成長し
た窒化物半導体同士が接合し、さらに表面を平坦化させ
た窒化物半導体基板となる。本発明では窒化物半導体基
板の形成を基板加工後は反応装置内で一度の連続反応に
より行うことができる。また、保護膜無しで横方向成長
をすることができる。保護膜が無いから窒化物半導体基
板を薄膜で得ることができる。In the third step, the first nitride semiconductor grown from the raised pillar is formed in the etching region. After that, the second nitride semiconductor is grown using the first nitride semiconductor as a nucleus. Nitride semiconductors grown from the adjacent first nitride semiconductors are bonded to each other, and the surface of the nitride semiconductor substrate is further flattened. In the present invention, the nitride semiconductor substrate can be formed by one continuous reaction in the reactor after the substrate is processed. In addition, lateral growth can be performed without a protective film. Since there is no protective film, the nitride semiconductor substrate can be obtained as a thin film.
【００１２】前記第２の窒化物半導体は第１の窒化物半
導体より高温で形成されることを特徴とする。第１の窒
化物半導体は縦方向の成長を優先して図１（ｄ）に示す
ように核を形成する。その条件としてはＭＯＣＶＤ装置
においては反応温度を９５０℃以上とする。第２の窒化
物半導体を平坦化させるには横方向の成長を優先させ
る。これにより窒化物半導体基板の薄膜化を実現でき
る。第２の窒化物半導体の成長条件は第１の窒化物半導
体よりも高温で行う。好ましくは１０００℃以上とす
る。さらに、ＩＩＩ族原料に対するＶ族原料の比（Ｖ／
ＩＩＩ比）については第１の窒化物半導体が第２の窒化
物半導体よりも大きくする。好ましくはＶ／ＩＩＩ比を
２倍以上とする。この比が高ければ縦方向の成長が促進
される。The second nitride semiconductor is formed at a temperature higher than that of the first nitride semiconductor. The first nitride semiconductor preferentially grows in the vertical direction to form nuclei as shown in FIG. As the condition, the reaction temperature is set to 950 ° C. or higher in the MOCVD apparatus. In order to planarize the second nitride semiconductor, the lateral growth is prioritized. As a result, the nitride semiconductor substrate can be thinned. The growth condition of the second nitride semiconductor is higher than that of the first nitride semiconductor. It is preferably 1000 ° C. or higher. Furthermore, the ratio of the group V raw material to the group III raw material (V /
Regarding the (III ratio), the first nitride semiconductor is made larger than the second nitride semiconductor. The V / III ratio is preferably double or more. Higher ratios promote vertical growth.
【００１３】ＥＬＯ（Epitaxial Lateral Overgrowth）
成長では窒化物半導体を保護膜上に横方向成長させた場
合に応力が発生し、さらに窒化物半導体同士が接合する
ことで形成された接合部には段差やチルトが発生してい
た。このような窒化物半導体基板上にレーザ素子や高出
力型ＬＥＤ素子、又は受光素子等を形成すれば光学特性
や寿命特性の問題が生じる。しかしながら、本発明にお
ける成長方法では、窒化物半導体の成長を強引に横方向
成長させるのではなく、***柱より成長した第１の窒化
物半導体を成長核として横方向成長させるためストレス
を有さない。そのため、表面形状が平坦かつ鏡面とな
る。以上より、隣接する第１の窒化物半導体を核として
成長した第２の窒化物半導体は、第１の窒化物半導体上
には転位欠陥が存在するが横方向成長した領域は低転位
欠陥となる。単位面積あたりの転位欠陥数をＣＬ測定に
よれば５×１０６個／ｃｍ２以下とすることができる。ELO (Epitaxial Lateral Overgrowth)
In the growth, stress is generated when the nitride semiconductor is laterally grown on the protective film, and a step or a tilt is generated in the joint formed by joining the nitride semiconductors. If a laser element, a high-power LED element, a light-receiving element, or the like is formed on such a nitride semiconductor substrate, problems of optical characteristics and life characteristics occur. However, according to the growth method of the present invention, the nitride semiconductor is not forcibly laterally grown, but the first nitride semiconductor grown from the raised pillar is laterally grown as a growth nucleus, so that there is no stress. . Therefore, the surface shape is flat and mirror-finished. As described above, the second nitride semiconductor grown with the adjacent first nitride semiconductor as a nucleus has dislocation defects on the first nitride semiconductor, but the laterally grown region has low dislocation defects. . According to CL measurement, the number of dislocation defects per unit area can be 5 × 10 6 defects / cm 2 or less.
【００１４】[0014]
【発明の実施の形態】図１乃至図２は、本発明における
窒化物半導体基板の成長方法について実施形態を段階的
に示した模式図である。1 to 2 are schematic views showing a stepwise embodiment of a method for growing a nitride semiconductor substrate according to the present invention.
【００１５】第１の実施形態として、まず図１（ａ）に
示すように、基板１上に保護膜２を成膜する。次に、図
１（ｂ）に示すように、保護膜２にエッチングにより開
口部を形成し、さらにエッチングをすることで露出した
基板表面にエッチング領域を形成する。その後、図１
（ｃ）に示すように、基板上の保護膜２を除去する。次
に、図１（ｄ）に示すように選択的に第１の窒化物半導
体３をエッチング領域上に成長させる。さらに、図１
（ｅ）に示すように第１の窒化物半導体３を核として第
２の窒化物半導体４を横方向及び縦方向に成長させるこ
とで、この第２の窒化物半導体４同士が接合し、表面が
平坦かつ鏡面である窒化物半導体基板となる。第２の実
施形態としては、図２（ａ）〜（ｅ）に示すように保護
膜２に開口部を形成後、さらにエッチングを続けること
で基板１に凹凸段差を形成する。段差を形成した底面は
エッチング面となり、図２（ｄ）に示すように選択的に
第１の窒化物半導体３が成長する。その後、第２の窒化
物半導体が成長することで第１の実施形態で得られた窒
化物半導体基板と同様の効果を有する窒化物半導体基板
を得る。As a first embodiment, first, as shown in FIG. 1A, a protective film 2 is formed on a substrate 1. Next, as shown in FIG. 1B, an opening is formed in the protective film 2 by etching, and an etching region is formed on the exposed substrate surface by further etching. Then, Figure 1
As shown in (c), the protective film 2 on the substrate is removed. Next, as shown in FIG. 1D, the first nitride semiconductor 3 is selectively grown on the etching region. Furthermore, FIG.
As shown in (e), the second nitride semiconductor 4 is grown laterally and vertically by using the first nitride semiconductor 3 as a nucleus, so that the second nitride semiconductors 4 are bonded to each other to form a surface. Is a flat and mirror-finished nitride semiconductor substrate. As a second embodiment, as shown in FIGS. 2A to 2E, after forming an opening in the protective film 2, etching is further continued to form uneven steps on the substrate 1. The bottom surface where the step is formed becomes an etching surface, and the first nitride semiconductor 3 selectively grows as shown in FIG. 2D. Then, the second nitride semiconductor is grown to obtain a nitride semiconductor substrate having the same effect as the nitride semiconductor substrate obtained in the first embodiment.
【００１６】以下に上記各工程ごとに更に詳細に説明す
る。図１（ａ）は基板１上に、保護膜２を成膜させたも
のである。この基板１としては、Ｃ面、Ｒ面、及びＡ面
のいずれかを主面とするサファイア、スピネル（ＭｇＡ
ｌ２Ｏ４）のような絶縁性基板、ＳｉＣ（６Ｈ、４Ｈ、
３Ｃ）、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉ、及び窒化物
半導体と格子接合する酸化物基板等を用いることができ
る。また、同種基板である窒化物半導体を用いることも
できる。The above steps will be described in more detail below. In FIG. 1A, the protective film 2 is formed on the substrate 1. As the substrate 1, sapphire or spinel (MgA) whose main surface is any one of C surface, R surface and A surface is used.
an insulating substrate such as l 2 O 4 ), SiC (6H, 4H,
3C), ZnS, ZnO, GaAs, Si, and an oxide substrate having a lattice junction with a nitride semiconductor can be used. Alternatively, a nitride semiconductor that is a substrate of the same type can be used.
【００１７】この保護膜としては、酸化ケイ素（ＳｉＯ
ｘ）、窒化ケイ素（ＳｉｘＮｙ）、窒化酸化ケイ素（Ｓ
ｉＯｘＮｙ）、酸化チタン（ＴｉＯｘ）、酸化ジルコニ
ウム（ＺｒＯｘ）等の酸化物、窒化物、またはこれらの
多層膜や１２００℃以上の融点を有する金属などが挙げ
られる。保護膜２の成膜方法としては、例えば、ＣＶ
Ｄ、スパッタリング及び、蒸着法等を用い成膜させる。
また保護膜の膜厚としては、保護膜下の基板表面に荒れ
領域を形成しない範囲であれば特に限定する必要はない
が０．２μｍ以上の範囲が好ましい。As the protective film, silicon oxide (SiO 2
x ), silicon nitride (Si x N y ), silicon nitride oxide (S
Examples thereof include oxides such as iO x N y ), titanium oxide (TiO x ), and zirconium oxide (ZrO x ), nitrides, multilayer films of these, and metals having a melting point of 1200 ° C. or higher. As a method of forming the protective film 2, for example, CV
A film is formed by using D, sputtering, vapor deposition, or the like.
The thickness of the protective film is not particularly limited as long as it does not form a roughened region on the surface of the substrate below the protective film, but is preferably 0.2 μm or more.
【００１８】図１（ｂ）は基板１上に保護膜２を成膜さ
せた後に、保護膜に開口部を形成した模式的断面図であ
る。保護膜に開口部を形成し、露出した基板表面をさら
にエッチングを行い表面に***柱を有するエッチング領
域を形成する。FIG. 1B is a schematic sectional view in which an opening is formed in the protective film after the protective film 2 is formed on the substrate 1. An opening is formed in the protective film, and the exposed substrate surface is further etched to form an etching region having a raised column on the surface.
【００１９】サファイア基板の表面形状を図３（ＡＦＭ
写真）に示す。断面形状の解析図を図５に示す。これは
エッチング領域を示すものであり、基板表面に局所的に
***柱を形成したものである。この***柱には選択的に
窒化物半導体が成長する。低温成長させるバッファ層で
あっても同様である。図４には保護膜下にあった基板表
面のＡＦＭ写真を示す。図４に示す基板表面には***柱
が存在しない。図６には保護膜下にあった基板表面の断
面形状の解析図を示す。この断面写真からも明らかなよ
うに、表面に段差は存在するが***柱は存在しない。こ
のため、原料のマイグレーションが起こったとしても止
まる場所がない。そのため、***柱を有するエッチング
領域において選択成長が促進されるのである。The surface shape of the sapphire substrate is shown in FIG.
Photo). An analysis diagram of the cross-sectional shape is shown in FIG. This shows an etched region, and a raised column is locally formed on the substrate surface. A nitride semiconductor selectively grows on the raised pillars. The same applies to the buffer layer grown at low temperature. FIG. 4 shows an AFM photograph of the surface of the substrate under the protective film. There are no raised columns on the surface of the substrate shown in FIG. FIG. 6 shows an analysis diagram of the cross-sectional shape of the substrate surface that was under the protective film. As is clear from this cross-sectional photograph, there are steps on the surface, but there are no raised columns. Therefore, there is no place to stop even if the migration of the raw material occurs. Therefore, selective growth is promoted in the etching region having the raised pillar.
【００２０】この保護膜２の平面形状としては、保護膜
の開口部にエッチング領域を形成できるものである。こ
のエッチング領域より窒化物半導体を選択的に成長さ
せ、横方向成長させることで窒化物半導体基板を平坦化
できるものであればよい。例えば、ストライプ形状や格
子状、その他に島状、円形、又は多角形の開口部を有す
るものがある。また、多角形の開口部の具体的なパター
ン形状としては六角形状が挙げられる。The planar shape of the protective film 2 is such that an etching region can be formed in the opening of the protective film. It is sufficient that the nitride semiconductor substrate can be planarized by selectively growing the nitride semiconductor from this etching region and laterally growing it. For example, there is a stripe shape, a lattice shape, or an island shape, a circular shape, or a polygonal opening. Moreover, a hexagonal shape is mentioned as a concrete pattern shape of the polygonal opening.
【００２１】保護膜２の開口部（エッチング領域の幅）
としては、後工程において、保護膜を除去後に第２の窒
化物半導体同士が接合することが可能な幅であればよ
い。例えば保護膜をストライプ形状とする場合の開口部
の幅としては１〜１００μｍ、好ましくは２〜１５μｍ
である。これに対して保護膜の幅も同様に１〜１００μ
ｍ、好ましくは２〜１５μｍである。Opening of protective film 2 (width of etching region)
As long as the width is such that the second nitride semiconductors can be bonded to each other after the protective film is removed in the subsequent step. For example, when the protective film has a stripe shape, the width of the opening is 1 to 100 μm, preferably 2 to 15 μm.
Is. On the other hand, the width of the protective film is similarly 1 to 100 μm.
m, preferably 2 to 15 μm.
【００２２】また、保護膜２をストライプ状に形成する
場合に、基板１をサファイア基板とすれば、オリフラ面
をサファイアのＡ面とし、このオリフラ面の垂直軸に対
して左右どちらかにずらして形成してもよい。これによ
り、窒化物半導体を成長させた後の表面を平坦で得るこ
とができる。具体的には、このオリフラ面の垂直軸に対
して左右にθ＝０°〜５°の範囲であればよい。If the substrate 1 is a sapphire substrate when the protective film 2 is formed in a stripe shape, the orientation flat surface is the A surface of sapphire and is shifted to the left or right with respect to the vertical axis of the orientation flat surface. You may form. This makes it possible to obtain a flat surface after growing the nitride semiconductor. Specifically, it may be in the range of θ = 0 ° to 5 ° to the left and right with respect to the vertical axis of this orientation flat surface.
【００２３】保護膜に開口部を形成するエッチング方
法、エッチング領域を形成するエッチング方法として
は、ドライエッチング法がある。ドライエッチングに
は、例えば反応性イオンエッチング（ＲＩＥ）、反応性
イオンビームエッチング（ＲＩＢＥ）、その他に電子サ
イクロトロンエッチングやアッシャー等の装置がある。
ここに示すいずれの方法もエッチングガスを適宜選択す
ることにより、保護膜に開口部を形成することやエッチ
ング領域を形成するエッチングとすることができる。As an etching method for forming an opening in the protective film and an etching method for forming an etching region, there is a dry etching method. Examples of dry etching include reactive ion etching (RIE), reactive ion beam etching (RIBE), and other devices such as electron cyclotron etching and asher.
In any of the methods shown here, by appropriately selecting an etching gas, it is possible to form an opening in the protective film or etching for forming an etching region.
【００２４】上記に示すエッチングにおいて、反応性イ
オンエッチング（ＲＩＥ）、誘導結合型プラズマ（ＩＣ
Ｐ）を用いたエッチングが保護膜とのエッチングレート
差が大きいため好ましい。ＲＩＥを用いた場合は、基板
を露出した状態からのエッチング条件を圧力を３０Ｐａ
以下とする。ＩＣＰを用いた場合も同様である。また、
エッチング雰囲気は酸素及び、又はフッ化物（ＣＦ４、
ＣＨＦ３）、アルゴン雰囲気とする。このエッチングに
より基板表面にエッチング領域を形成する。このエッチ
ング領域は基板表面に部分的に***柱を有し、ここに選
択的に窒化物半導体が成長するものである。***柱は局
所的に形成された凸部形状である。ＲＩＥ（反応性イオ
ンエッチング）装置とは、エッチング反応槽内におかれ
た上下平行平板電極間に高周波放電でプラズマを発生さ
せ負の電位によって加速された反応性イオンが基板表面
にほぼ垂直の方向から入射、衝突し異方性エッチングを
行う装置である。In the above etching, reactive ion etching (RIE), inductively coupled plasma (IC)
Etching using P) is preferable because the etching rate difference with the protective film is large. When RIE is used, the etching condition from the state where the substrate is exposed is set to a pressure of 30 Pa.
Below. The same applies when using ICP. Also,
The etching atmosphere is oxygen and / or fluoride (CF 4 ,
CHF 3 ) and argon atmosphere. By this etching, an etching region is formed on the substrate surface. This etching region partially has a raised pillar on the surface of the substrate, and the nitride semiconductor is selectively grown on the pillar. The raised pillar has a locally formed convex shape. The RIE (Reactive Ion Etching) device is a direction in which reactive ions accelerated by negative potential generate plasma by high frequency discharge between upper and lower parallel plate electrodes placed in an etching reaction chamber and are substantially perpendicular to the substrate surface. This is an apparatus for performing anisotropic etching by injecting and colliding from.
【００２５】次に、図１（ｃ）に示すように、保護膜２
を除去する。この保護膜の除去方法としては、基板に物
理的ダメージを与えないウェットエッチングが好まし
い。保護膜２を除去した後に横方向成長をするため、成
長時にＳｉＯ２等の保護膜が分解拡散する問題がなくな
る。このため窒化物半導体に異常成長や結晶性の低下等
が発生するのを抑制することができる。Next, as shown in FIG. 1C, the protective film 2
To remove. As a method of removing this protective film, wet etching that does not physically damage the substrate is preferable. Since the lateral growth is performed after removing the protective film 2, there is no problem that the protective film such as SiO 2 is decomposed and diffused during the growth. Therefore, it is possible to suppress abnormal growth, deterioration of crystallinity, and the like in the nitride semiconductor.
【００２６】次に、開口部より図１（ｄ）に示すよう
に、第１の窒化物半導体３を成長させる。この第１の窒
化物半導体３としては、基板表面のエッチング領域を成
長起点として成長させる。最初に低温バッファ層（図示
されていない）を成長させる。その後、第１の窒化物半
導体３を成長させる。バッファ層としては、ＡｌＮ、Ｇ
ａＮ、ＡｌＧａＮ、ＩｎＧａＮ等が用いられる。バッフ
ァ層は、３００℃以上９００℃以下の温度で、膜厚１０
オングストローム以上０．５μｍ以下で成長される。こ
れは基板１と第１の窒化物半導体３との格子定数不整を
緩和するためであり、結晶欠陥を低減させる点で好まし
い。次に、基板１上に成長する第１の窒化物半導体３と
しては、アンドープの窒化物半導体、及びＳｉ、Ｇｅ、
ＳｎおよびＳ等のｎ型不純物をドープした窒化物半導体
を用いることができ、第１の窒化物半導体は、成長温度
を９００℃〜１１００℃で基板上に成長する。また、第
１の窒化物半導体の膜厚は、特に限定されないが、１．
５μｍ以上であると表面上にピットの少ない、鏡面を形
成することができるため好ましい。Next, as shown in FIG. 1D, the first nitride semiconductor 3 is grown from the opening. The first nitride semiconductor 3 is grown starting from the etching region on the substrate surface. First, a low temperature buffer layer (not shown) is grown. Then, the first nitride semiconductor 3 is grown. As the buffer layer, AlN, G
aN, AlGaN, InGaN or the like is used. The buffer layer has a film thickness of 10 at a temperature of 300 ° C. or higher and 900 ° C. or lower.
It is grown to a thickness of angstrom or more and 0.5 μm or less. This is for alleviating the lattice constant irregularity between the substrate 1 and the first nitride semiconductor 3, and is preferable in terms of reducing crystal defects. Next, as the first nitride semiconductor 3 grown on the substrate 1, an undoped nitride semiconductor, Si, Ge,
A nitride semiconductor doped with n-type impurities such as Sn and S can be used, and the first nitride semiconductor grows on the substrate at a growth temperature of 900 ° C to 1100 ° C. The film thickness of the first nitride semiconductor is not particularly limited, but 1.
It is preferable that it is 5 μm or more because a mirror surface with few pits can be formed on the surface.
【００２７】さらに、図１（ｅ）に示すように、第１の
窒化物半導体を核として第２の窒化物半導体４を成長さ
せるものである。ここで、第１の窒化物半導体を３μｍ
以上で成長させれば、第２の窒化物半導体４を成長後に
第１の窒化物半導体３の両隣には空洞を形成することも
できる。この空洞により窒化物半導体基板に発生する応
力（反り）を抑制させることができる。Further, as shown in FIG. 1 (e), the second nitride semiconductor 4 is grown with the first nitride semiconductor as a nucleus. Here, the first nitride semiconductor is 3 μm
With the above growth, cavities can be formed on both sides of the first nitride semiconductor 3 after the growth of the second nitride semiconductor 4. This cavity can suppress the stress (warpage) generated in the nitride semiconductor substrate.
【００２８】第２の窒化物半導体４としては、アンドー
プの窒化物半導体、およびＳｉ、Ｇｅ、Ｓｎ、Ｓ等のｎ
型不純物をドープした窒化物半導体、またはＭｇ、Ｚｎ
等のｐ型不純物をドープした窒化物半導体、その他にｎ
型不純物とｐ型不純物とを同時ドープさせた窒化物半導
体を用いることができる。また、第２の窒化物半導体４
の成長温度としては、９００〜１１００℃とする。この
第２の窒化物半導体４の膜厚としては、窒化物半導体基
板を形成するために、窒化物半導体同志が接合できる膜
厚であればよく、３μｍ以上、好ましくは５〜３０μｍ
とする。以上により転位欠陥を低減させた単位面積あた
りの転位数が５×１０６個／ｃｍ２以下の窒化物半導体
基板を得ることができる。なお、本発明ではエッチング
領域とはドライエッチングを行った領域とし、ウェット
エッチングのみを行った領域はエッチング領域以外と表
現する。As the second nitride semiconductor 4, an undoped nitride semiconductor and n such as Si, Ge, Sn and S are used.
Type impurity-doped nitride semiconductor, or Mg, Zn
Nitride semiconductors doped with p-type impurities such as
A nitride semiconductor in which a type impurity and a p-type impurity are simultaneously doped can be used. In addition, the second nitride semiconductor 4
The growth temperature is set to 900 to 1100 ° C. The film thickness of the second nitride semiconductor 4 may be 3 μm or more, preferably 5 to 30 μm as long as the nitride semiconductors can be bonded to each other to form the nitride semiconductor substrate.
And As described above, a nitride semiconductor substrate in which dislocation defects are reduced and the number of dislocations per unit area is 5 × 10 6 / cm 2 or less can be obtained. In the present invention, the etching region is a region where dry etching is performed, and a region where only wet etching is performed is referred to as a region other than the etching region.
【００２９】本発明において、バッファ層（図示されて
いない）、第１の窒化物半導体３、第２の窒化物半導体
４は、いずれも一般式ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ
（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）によって表される組成
を有する。但し、これらは互いに異なる組成であっても
よい。また、本発明の窒化物半導体の成長方法として
は、ＭＯＶＰＥ（有機金属気相成長法）、ＨＶＰＥ（ハ
ライド気相成長法）、ＭＢＥ（分子線エピタキシー
法）、ＭＯＣＶＤ（有機金属化学気相成長法）等の気相
成長方法を適用することができる。In the present invention, the buffer layer (not shown), the first nitride semiconductor 3 and the second nitride semiconductor 4 are all of the general formula In x Al y Ga 1-x-y N.
It has a composition represented by (0 ≦ x, 0 ≦ y, x + y ≦ 1). However, these may have different compositions. The method for growing a nitride semiconductor of the present invention includes MOVPE (metal organic chemical vapor deposition), HVPE (halide vapor deposition), MBE (molecular beam epitaxy), MOCVD (metal organic chemical vapor deposition). ) Etc. can be applied.
【００３０】[0030]
【実施例】以下に本発明の実施例を示すが本発明はこれ
に限定されない。
［実施例１］Ｃ面を主面とし、オリフラ面をＡ面とする
サファイア基板１を用い、この基板１の表面上にＣＶＤ
法によりＳｉＯ２よりなる保護膜２を０．５μｍの膜厚
で成膜し、ストライプ状のフォトマスクを形成し、ＲＩ
Ｅによりストライプ幅１０μｍ、開口部幅１０μｍのＳ
ｉＯ２よりなる保護膜２を形成する。なお、この保護膜
２のストライプ方向はサファイアＡ面に対して垂直な方
向とする。保護膜２に開口部を形成した後、さらにエッ
チングを続けて基板表面にエッチング領域を形成する。
このエッチング条件はＲＩＥで圧力を２０Ｐａでエッチ
ング時間を４５０秒で行う。この反応雰囲気はＣＦ４及
び酸素雰囲気である。その後、ウェットエッチング（Ｎ
Ｈ４Ｆ）で保護膜を除去する。EXAMPLES Examples of the present invention will be shown below, but the present invention is not limited thereto. [Example 1] A sapphire substrate 1 having a C-plane as a main surface and an orientation flat surface as an A-plane was used.
Method, a protective film 2 made of SiO 2 is formed to a film thickness of 0.5 μm, a stripe-shaped photomask is formed, and RI is formed.
S with stripe width 10 μm and opening width 10 μm by E
A protective film 2 made of iO 2 is formed. The stripe direction of the protective film 2 is perpendicular to the sapphire A surface. After forming the opening in the protective film 2, etching is further continued to form an etching region on the substrate surface.
The etching conditions are RIE, a pressure of 20 Pa, and an etching time of 450 seconds. The reaction atmosphere is CF 4 and oxygen atmosphere. After that, wet etching (N
The protective film is removed with H 4 F).
【００３１】次に、ＭＯＣＶＤ装置を用い、温度を５０
０℃、キャリアガスに水素、原料ガスにアンモニアとＴ
ＭＧ（トリメチルガリウム）とを用い、サファイア基板
１上にＧａＮよりなるバッファ層を２００オングストロ
ームの膜厚でエッチング領域に選択成長させる。Next, using a MOCVD apparatus, the temperature is set to 50.
0 ° C, hydrogen as carrier gas, ammonia and T as raw material gas
Using MG (trimethylgallium), a buffer layer made of GaN is selectively grown on the sapphire substrate 1 in an etching region with a film thickness of 200 Å.
【００３２】さらに、基板をＭＯＣＶＤ装置において、
常圧条件で温度を１０１０℃にして、原料ガスにＴＭＧ
（トリメチルガリウム）を１６０μｍｏｌ／ｍｉｎ（Ｖ
／III比＝２２００）、アンモニアを０．３６ｍｏｌ／
ｍｉｎ用い、アンドープＧａＮよりなる第１の窒化物半
導体３を２．５μｍの膜厚で成長させる（図１
（ｄ））。これにより第２の窒化物半導体を成長させる
核形成ができる。Furthermore, in the MOCVD apparatus, the substrate is
The temperature is set to 1010 ° C under atmospheric pressure and TMG is used as the source gas.
(Trimethylgallium) at 160 μmol / min (V
/ III ratio = 2200), ammonia 0.36 mol /
The first nitride semiconductor 3 made of undoped GaN is grown to a thickness of 2.5 μm by using min (FIG. 1).
(D)). As a result, nucleation for growing the second nitride semiconductor can be performed.
【００３３】その後、ＭＯＣＶＤ装置において、上記第
１の窒化物半導体３を成長起点として第２の窒化物半導
体４を成長させる。このＭＯＣＶＤ装置内での反応は連
続反応とする。この第２の窒化物半導体４は窒化物半導
体基板の表面を平坦化できればよく、膜厚としては８μ
ｍで成長させる。成長条件としては、常圧で温度を１０
５０℃にして、原料ガスにＴＭＧ２３０μｍｏｌ／ｍｉ
ｎ（Ｖ／III比＝７９０）、アンモニアを０．２ｍｏｌ
／ｍｉｎ用い、アンドープＧａＮを成長させる。以上よ
り、隣り合う第２の窒化物半導体４同士が接合すること
で平坦である転位欠陥が１×１０７個／ｃｍ２以下の窒
化物半導体基板となる。After that, in the MOCVD apparatus, the second nitride semiconductor 4 is grown using the first nitride semiconductor 3 as a growth starting point. The reaction in this MOCVD apparatus is a continuous reaction. The second nitride semiconductor 4 may have a film thickness of 8 μm as long as it can flatten the surface of the nitride semiconductor substrate.
Grow with m. The growth conditions are atmospheric pressure and a temperature of 10
TMG 230 μmol / mi was added to the source gas at 50 ° C.
n (V / III ratio = 790), 0.2 mol of ammonia
/ Min is used to grow undoped GaN. As described above, by joining adjacent second nitride semiconductors 4 to each other, a flat nitride semiconductor substrate having 1 × 10 7 dislocation defects / cm 2 or less is obtained.
【００３４】［実施例２］実施例１において、基板表面
を露出した後、さらにエッチングを続け基板の断面に凹
凸段差を形成する（図２（ｂ））。この段差は０．３μ
ｍとする。その他の条件は実施例１と同様にして窒化物
半導体基板を形成する。ここで得られる窒化物半導体基
板も実施例１とほぼ同等の転位欠陥となる。[Embodiment 2] In Embodiment 1, after exposing the surface of the substrate, etching is further continued to form uneven steps in the cross section of the substrate (FIG. 2B). This step is 0.3μ
m. The other conditions are the same as in Example 1 to form the nitride semiconductor substrate. The nitride semiconductor substrate obtained here has substantially the same dislocation defects as in Example 1.
【００３５】［実施例３］実施例１において、第２の窒
化物半導体の成長条件にシランガスを加える他は、実施
例１と同様に成長させる。得られる窒化物半導体基板は
Ｓｉドープのｎ型窒化物半導体基板を得ることができ
る。[Embodiment 3] The same growth as in Embodiment 1 is carried out except that silane gas is added as the growth condition for the second nitride semiconductor. The obtained nitride semiconductor substrate can be a Si-doped n-type nitride semiconductor substrate.
【００３６】[0036]
【発明の効果】上記に示すように、本発明の窒化物半導
体基板の成長方法によれば、保護膜を用いること無く窒
化物半導体を選択的に縦方向及び横方向に成長させ、低
転位欠陥の窒化物半導体基板を提供することができる。As described above, according to the method for growing a nitride semiconductor substrate of the present invention, a nitride semiconductor is selectively grown in the vertical and horizontal directions without using a protective film, and low dislocation defects are generated. The nitride semiconductor substrate can be provided.
【図１】本発明において得られる窒化物半導体基板の各
工程を示す模式的断面図である。FIG. 1 is a schematic cross-sectional view showing each step of a nitride semiconductor substrate obtained in the present invention.
【図２】本発明において得られる窒化物半導体基板の各
工程を示す模式的断面図である。FIG. 2 is a schematic cross-sectional view showing each step of the nitride semiconductor substrate obtained in the present invention.
【図３】本発明において得られたサファイア基板におけ
るエッチング領域のＡＦＭ写真である。FIG. 3 is an AFM photograph of an etching region in the sapphire substrate obtained in the present invention.
【図４】本発明において得られたサファイア基板におけ
るエッチング領域以外のＡＦＭ写真である。FIG. 4 is an AFM photograph of the sapphire substrate obtained in the present invention except the etching region.
【図５】本発明において得られたサファイア基板におけ
るエッチング領域の断面ＡＦＭ解析図である。FIG. 5 is a cross-sectional AFM analysis diagram of an etching region in the sapphire substrate obtained in the present invention.
【図６】本発明において得られたサファイア基板におけ
るエッチング領域以外の断面ＡＦＭ解析図である。FIG. 6 is a cross-sectional AFM analysis diagram of the sapphire substrate obtained in the present invention except for the etching region.
１・・・基板 ２・・・保護膜 ３・・・第１の窒化物半導体 ４・・・第２の窒化物半導体 1 ... Substrate 2 ... Protective film 3 ... First nitride semiconductor 4 ... Second nitride semiconductor
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 33/00 Ｈ０１Ｌ 21/302 Ｎ ５Ｆ１０２ Ｆターム(参考） 4G077 AA03 BE15 DB01 EE02 EE05 EE07 TB05 TC17 5F004 BA04 BA20 DA01 DA26 EA06 5F041 AA40 CA23 CA34 CA46 CA65 CA74 CA77 5F043 AA31 BB22 DD15 FF10 5F045 AA04 AB14 AB18 AC08 AC12 AD09 AD14 AE29 AF09 BB14 CA09 CA13 DB09 HA02 5F102 FA00 GJ02 GJ03 GJ05 GJ10 GK04 HC02 HC15 HC16 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 33/00 H01L 21/302 N 5F102 F term (reference) 4G077 AA03 BE15 DB01 EE02 EE05 EE07 TB05 TC17 5F004 BA04 BA20 DA01 DA26 EA06 5F041 AA40 CA23 CA34 CA46 CA65 CA74 CA77 5F043 AA31 BB22 DD15 FF10 5F045 AA04 AB14 AB18 AC08 AC12 AD09 AD14 AE29 AF09 BB14 CA09 CA13 DB09 HA02 5F102 FA00 GJ02 GJ03 GJ05 GJ15 GK04 HC02
Claims (11)
窒化物半導体基板の製造方法であって、 基板上に保護膜を成膜し、部分的に保護膜に開口部を形
成する第１の工程と、保護膜の開口部から露出した基板
表面をエッチングする第２の工程と、前記保護膜を除去
した後、基板上に形成されたエッチング領域から窒化物
半導体を選択的に 成長させる第３の工程とを備えたこ
とを特徴とする窒化物半導体基板の製造方法。1. A method of manufacturing a nitride semiconductor substrate in which a nitride semiconductor is selectively grown on a substrate, comprising: forming a protective film on the substrate; and forming an opening partly in the protective film. A second step of etching the substrate surface exposed from the opening of the protective film, and a third step of selectively growing a nitride semiconductor from an etching region formed on the substrate after removing the protective film. And a step of manufacturing the nitride semiconductor substrate.
のエッチングにより形成された***柱を有することを特
徴とする請求項１に記載の窒化物半導体基板の製造方
法。2. The method of manufacturing a nitride semiconductor substrate according to claim 1, wherein the etched region of the substrate has a raised pillar formed by etching the surface of the substrate.
ることを特徴とする請求項２に記載の窒化物半導体基板
の製造方法。3. The method for manufacturing a nitride semiconductor substrate according to claim 2, wherein the height of the raised pillar is 100 nm or less.
以下であることを特徴とする請求項２に記載の窒化物半
導体基板の製造方法。4. The bottom width of the raised pillar has a height of 100 nm.
The method for manufacturing a nitride semiconductor substrate according to claim 2, wherein:
ング領域はドライエッチングにより形成されることを特
徴とする請求項１乃至４に記載の窒化物半導体基板の製
造方法。5. The method for manufacturing a nitride semiconductor substrate according to claim 1, wherein the etching region formed by the etching is formed by dry etching.
エッチング法、又は誘導結合型プラズマを用いた反応性
イオンエッチング法であることを特徴とする請求項５に
記載の窒化物半導体基板の製造方法。6. The method for manufacturing a nitride semiconductor substrate according to claim 5, wherein the dry etching is a reactive ion etching method or a reactive ion etching method using inductively coupled plasma.
の断面形状が凹凸に形成されていることを特徴とする請
求項１乃至６に記載の窒化物半導体基板の製造方法。7. The method for manufacturing a nitride semiconductor substrate according to claim 1, wherein the etching region of the substrate has an uneven cross section with respect to the substrate surface.
て、凹凸の高低差は０．０２μｍ以上であることを特徴
とする請求項７に記載の窒化物半導体基板の製造方法。8. The method for manufacturing a nitride semiconductor substrate according to claim 7, wherein the etching region of the substrate is a concave portion, and the height difference of the irregularities is 0.02 μm or more.
行うことを特徴とする請求項１に記載の窒化物半導体基
板の製造方法。9. The method for manufacturing a nitride semiconductor substrate according to claim 1, wherein the first step and the second step are continuously performed.
化物半導体を形成した後、該第１の窒化物半導体を核と
して第２の窒化物半導体を成長させ表面を平坦化させる
ことを特徴とする請求項１に記載の窒化物半導体基板の
製造方法。10. In the third step, after the first nitride semiconductor is formed on the raised pillar, the second nitride semiconductor is grown by using the first nitride semiconductor as a nucleus to flatten the surface. The method for manufacturing a nitride semiconductor substrate according to claim 1, wherein.
物半導体より高温で形成されることを特徴とする請求項
１０に記載の窒化物半導体基板の製造方法。11. The method for manufacturing a nitride semiconductor substrate according to claim 10, wherein the second nitride semiconductor is formed at a higher temperature than the first nitride semiconductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001346611A JP3849855B2 (en) | 2001-11-12 | 2001-11-12 | Manufacturing method of nitride semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001346611A JP3849855B2 (en) | 2001-11-12 | 2001-11-12 | Manufacturing method of nitride semiconductor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003151908A true JP2003151908A (en) | 2003-05-23 |
| JP3849855B2 JP3849855B2 (en) | 2006-11-22 |
Family
ID=19159759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001346611A Expired - Fee Related JP3849855B2 (en) | 2001-11-12 | 2001-11-12 | Manufacturing method of nitride semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3849855B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327821A (en) * | 2004-05-12 | 2005-11-24 | Nichia Chem Ind Ltd | Nitride semiconductor, nitride semiconductor substrate, nitride semiconductor element and those manufacturing method |
| JP2006222449A (en) * | 2001-12-25 | 2006-08-24 | Ngk Insulators Ltd | Method for manufacturing group iii nitride film, substrate for epitaxial growth, group iii nitride film, epitaxial substrate for group iii nitride element, and group iii nitride element |
| JP2008053594A (en) * | 2006-08-28 | 2008-03-06 | Sharp Corp | Method of forming nitride semiconductor layer |
| JP2008160094A (en) * | 2006-11-28 | 2008-07-10 | Cree Inc | Semiconductor device having low threading dislocation and improved light extraction, and method of manufacturing the same |
| JP2008277841A (en) * | 2003-08-28 | 2008-11-13 | Hitachi Cable Ltd | Method for manufacturing for group iii-v nitride based semiconductor substrate |
-
2001
- 2001-11-12 JP JP2001346611A patent/JP3849855B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006222449A (en) * | 2001-12-25 | 2006-08-24 | Ngk Insulators Ltd | Method for manufacturing group iii nitride film, substrate for epitaxial growth, group iii nitride film, epitaxial substrate for group iii nitride element, and group iii nitride element |
| JP4514727B2 (en) * | 2001-12-25 | 2010-07-28 | 日本碍子株式会社 | Group III nitride film manufacturing method, group III nitride film, group III nitride element epitaxial substrate, and group III nitride element |
| JP2008277841A (en) * | 2003-08-28 | 2008-11-13 | Hitachi Cable Ltd | Method for manufacturing for group iii-v nitride based semiconductor substrate |
| JP2005327821A (en) * | 2004-05-12 | 2005-11-24 | Nichia Chem Ind Ltd | Nitride semiconductor, nitride semiconductor substrate, nitride semiconductor element and those manufacturing method |
| JP4581478B2 (en) * | 2004-05-12 | 2010-11-17 | 日亜化学工業株式会社 | Manufacturing method of nitride semiconductor |
| JP2008053594A (en) * | 2006-08-28 | 2008-03-06 | Sharp Corp | Method of forming nitride semiconductor layer |
| JP2008160094A (en) * | 2006-11-28 | 2008-07-10 | Cree Inc | Semiconductor device having low threading dislocation and improved light extraction, and method of manufacturing the same |
| US9318327B2 (en) | 2006-11-28 | 2016-04-19 | Cree, Inc. | Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3849855B2 (en) | 2006-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586819B2 (en) | Sapphire substrate, semiconductor device, electronic component, and crystal growing method | |
| JP3139445B2 (en) | GaN-based semiconductor growth method and GaN-based semiconductor film | |
| JP5461773B2 (en) | Growth of flat and low dislocation density m-plane gallium nitride by hydride vapor deposition | |
| JP5371430B2 (en) | Semiconductor substrate, method for manufacturing a self-supporting semiconductor substrate by hydride vapor phase epitaxy, and mask layer used therefor | |
| JP3589200B2 (en) | Nitride semiconductor substrate, method of manufacturing the same, and nitride semiconductor device using the nitride semiconductor substrate | |
| JP2001122693A (en) | Ground substrate for crystal growth and method of producing substrate using the same | |
| JP2001267242A (en) | Group iii nitride-based compound semiconductor and method of manufacturing the same | |
| JP2001185493A (en) | Method of manufacturing group iii nitride-based compound semiconductor, and group iii nitride based compound semiconductor device | |
| JPH11135832A (en) | Gallium nitride group compound semiconductor and manufacture therefor | |
| JP3795765B2 (en) | Method for manufacturing compound semiconductor substrate | |
| JP2002145700A (en) | Sapphire substrate, semiconductor device, electronic part and crystal growing method | |
| JP3441415B2 (en) | Manufacturing method of semiconductor crystal | |
| JP2000223417A (en) | Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device | |
| JP2003017420A (en) | Gallium nitride compound semiconductor substrate and method of manufacturing the same | |
| JP4106516B2 (en) | Method for growing nitride semiconductor substrate | |
| JP2006273716A (en) | METHOD OF MANUFACTURING GaN SINGLE CRYSTAL SUBSTRATE | |
| JP3925127B2 (en) | Nitride semiconductor substrate and growth method thereof | |
| JPH1179897A (en) | Crystal growth for gallium nitride thick film | |
| JP4043193B2 (en) | Nitride semiconductor substrate and manufacturing method thereof | |
| JP3849855B2 (en) | Manufacturing method of nitride semiconductor substrate | |
| JP3698061B2 (en) | Nitride semiconductor substrate and growth method thereof | |
| JP4784012B2 (en) | Nitride semiconductor substrate and manufacturing method thereof | |
| JP3528814B2 (en) | Method for manufacturing single substrate made of nitride semiconductor | |
| JP2001345282A (en) | Method of manufacturing nitride-based iii group compound semiconductor and nitride-based iii group compound semiconductor element | |
| JP3906739B2 (en) | Manufacturing method of nitride semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040831 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060324 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060823 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3849855 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |