JP2005316385A - 発光表示装置 - Google Patents

発光表示装置 Download PDF

Info

Publication number
JP2005316385A
JP2005316385A JP2005009484A JP2005009484A JP2005316385A JP 2005316385 A JP2005316385 A JP 2005316385A JP 2005009484 A JP2005009484 A JP 2005009484A JP 2005009484 A JP2005009484 A JP 2005009484A JP 2005316385 A JP2005316385 A JP 2005316385A
Authority
JP
Japan
Prior art keywords
transistor
light emitting
transistors
display device
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005009484A
Other languages
English (en)
Other versions
JP4401971B2 (ja
Inventor
Ki-Myeong Eom
基 明 厳
Won-Kyu Kwak
源 奎 郭
Choon-Yul Oh
春 烈 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040030228A external-priority patent/KR100560482B1/ko
Priority claimed from KR1020040065784A external-priority patent/KR100570782B1/ko
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2005316385A publication Critical patent/JP2005316385A/ja
Application granted granted Critical
Publication of JP4401971B2 publication Critical patent/JP4401971B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】駆動トランジスタのスレッショルド電圧を補償することができる画素回路を含み、画素回路内に存在する寄生キャパシタンスによって発生するキックバック影響を低減可能な発光表示装置を提供する。
【解決手段】直前走査線Ｓn-1より与えられる直前選択信号に応答して導通され、互いに直列に接続されるトランジスタＭ４-1，Ｍ４-2と、２つのトランジスタＭ４-1，Ｍ４-2と並列的に接続されるキャパシタＣstと、現在走査線Ｓｎより与えられる現在選択信号に応答してデータ電圧ＤｍをキャパシタＣstの第１電極に印加するトランジスタＭ５と、キャパシタＣstの電圧に依存するゲート・ソース電圧に対応する電流を出力するトランジスタＭ１と、トランジスタＭ１からの電流に対応して発光する発光素子ＯＬＥＤを備える。
【選択図】図５

Description

本発明は発光表示装置に係り、特に有機物質の発光を利用した有機発光表示装置に関する。
一般に有機発光表示装置は有機物質の発光を利用した有機発光素子を利用した表示装置であって、行列形態に配列されたＮ×Ｍ個の有機発光セルを電圧駆動、或いは電流駆動して映像を表示する。
このような有機発光セルは、ダイオード特性を有していて有機発光ダイオード（または、ＯＬＥＤ、或いは有機発光素子）とも呼ばれ、アノード（ＩＴＯ膜）、有機薄膜、カソード電極層（金属膜）の構造を有している。有機薄膜は電子と正孔の均衡を良くして発光効率を向上させるために発光層（ＥＭＬ）、電子輸送層（ＥＴＬ）及び正孔輸送層（ＨＴＬ）を含む多層構造からなり、また、別途の電子注入層（ＥＩＬ）と正孔注入層（ＨＩＬ）を含んでいる。このような有機発光セルがＮ×Ｍ個のマトリックス形態に配列されて有機ＥＬ表示パネルを形成する。
このように構成される有機発光セルを駆動する方式には単純（または受動）マトリックス方式と、薄膜トランジスタ（ＴＦＴ）またはＭＯＳＦＥＴを利用した能動駆動方式がある。単純マトリックス方式は正極配線が負極配線に直交するように形成し、両配線（ライン）を選択して駆動する。また、能動駆動方式は薄膜トランジスタを各ＩＴＯ画素電極に接続し、薄膜トランジスタのゲートに接続されたキャパシタ容量に書き込まれた信号電圧に応じて駆動する方式である。
以下では従来の能動駆動有機発光表示装置の画素について説明する。図１は従来の画素の等価回路図であって、Ｎ×Ｍ個の画素のうちの一つの画素を等価的に示した図面である。
図１に示したように、画素回路は有機発光素子ＯＬＥＤ、２つのトランジスタＳＭ、ＤＭ及びキャパシタＣstを備えている。２つのトランジスタＳＭ、ＤＭはＰＭＯＳ型トランジスタを用いているが、ＮＭＯＳ型トランジスタを用いても、回路と動作信号を適当に変更すれば、同様な動作をさせることができる。
スイッチングトランジスタＳＭがゲートに印加される選択信号Ｓｎに応答して導通すれば、データ線Ｄｍからのデータ電圧ＶdataがトランジスタＤＭのゲートに印加される。その結果、トランジスタＳＭが遮断されてからも、キャパシタＣstに充電されたゲート・ソース間電圧Ｖgsに対応して、トランジスタＤＭに電流ＩOLEDが流れ、この電流ＩOLEDに対応して有機発光素子ＯＬＥＤが発光する。このとき、有機発光素子ＯＬＥＤに流れる電流ＩOLEDは、以下の（１）式で示すことができる。
ＩOLED＝（β／２）＊（Ｖgs−Ｖth）2
＝（β／２）＊（ＶDD−Ｖdata−｜Ｖth｜）2 ・・・（１）
但し、βは定数値である。
図１に示した画素では、データ電圧に対応する電流が有機発光素子ＯＬＥＤに供給され、供給された電流に対応する輝度で有機発光素子ＯＬＥＤが発光する。このとき、印加されるデータ電圧は所定の明暗階調を表示するために一定の範囲で多段階の値を有する。
しかし、上記の（１）式から理解されるように、このような画素回路では駆動トランジスタＤＭのスレッショルド電圧Ｖthによって電流ＩOLED値が変化する。したがって、各画素ごとにトランジスタＤＭのスレッショルド電圧Ｖthが変わる場合があるために、正確な映像表示が難しいという問題が起こり得る。
本発明は、このような従来の課題を解決するためになされたものであり、その第１の目的は、駆動トランジスタのスレッショルド電圧を補償できる画素回路を備えた発光表示装置を提供することである。
また、第２の目的は、画素回路内に存在する寄生キャパシタンスによって発生するキックバックの影響を低減可能な発光表示装置を提供することである。
上記目的を達成するため、本願請求項１に記載の発明は、データ電圧を伝達する複数のデータ線と、選択信号を伝達する複数の走査線と、前記走査線とデータ線に電気的に接続された複数の画素回路とを備えた発光表示装置において、前記画素回路は、各々第１制御信号に応答して導通し、互いに直列に接続される第１及び第２トランジスタと、前記直列に接続された第１及び第２トランジスタと並列的に接続される第１キャパシタと、前記選択信号に応答して前記データ電圧を前記第１キャパシタの第１電極に印加する第３トランジスタと、前記第１キャパシタの電圧に依存するゲート・ソース電圧に対応する電流を出力する第４トランジスタと、前記第４トランジスタを介して流れる電流に対応して発光する発光素子と、を備えたことを特徴とする。
請求項２に記載の発明は、前記第１トランジスタの第１電極は前記第１キャパシタの第１電極に接続され、第１トランジスタの第２電極は前記第２トランジスタの第１電極に接続され、前記第２トランジスタの第２電極は前記第１キャパシタの第２電極に接続されることを特徴とする。
請求項３に記載の発明は、前記第１及び第２トランジスタによって組合せゲートトランジスタが形成されることを特徴とする。
請求項４に記載の発明は、前記第１及び第２トランジスタは互いに異なる大きさを有することを特徴とする。
請求項５に記載の発明は、前記第２トランジスタのチャンネル長さは前記第１トランジスタのチャンネル長さより長いことを特徴とする。
請求項６に記載の発明は、前記画素回路は、前記第１キャパシタの第１電極と前記第４トランジスタのゲートとの間に接続される第２キャパシタと、前記第１制御信号に応答して前記第４トランジスタをダイオード形態に接続する第１スイッチと、を更に備え、
前記第４トランジスタのゲートが第２キャパシタの第２電極に接続され、前記第４トランジスタのソースが前記第１キャパシタの第２電極に接続されて前記電流が出力されることを特徴とする。
請求項７に記載の発明は、前記第１スイッチは、前記第１制御信号に応答して導通され、直列に接続された第５及び第６トランジスタを含むことを特徴とする。
請求項８に記載の発明は、前記第５及び第６トランジスタによって組合せゲートトランジスタが形成されることを特徴とする。
請求項９に記載の発明は、第２制御信号に応答して前記第４トランジスタから出力される電流を前記発光素子に伝達する第２スイッチを更に備え、前記第２制御信号は、前記第１制御信号及び前記選択信号の後に印加されることを特徴とする。
請求項１０に記載の発明は、前記第１制御信号は、前記選択信号直前に印加される直前選択信号であることを特徴とする。
請求項１１に記載の発明は、前記発光素子は、有機物質の発光を利用する素子であることを特徴とする。
請求項１２に記載の発明は、データ電圧を伝達する複数のデータ線、第１及び第２選択信号を含む選択信号を各々伝達する複数の走査線、及び前記走査線とデータ線に電気的に接続された複数の画素回路を含む発光表示装置において、前記画素回路は、前記データ線に接続される第１主電極と、前記第２選択信号に応答して導通して前記データ電圧を伝達する第２主電極を備えた第３トランジスタと、前記第３トランジスタによって伝達されたデータ電圧に対応する電圧を保存する第１キャパシタと、互いに直列に接続されて形成され、前記第１選択信号に応答して導通して前記第１キャパシタと並列接続される第１及び第２トランジスタと、前記第１キャパシタに保存された電圧に対応する電流を出力する第４トランジスタと、互いに直列に接続されて形成され、前記第１選択信号に応答して導通して前記第４トランジスタをダイオード形態に接続する第５及び第６トランジスタと、前記第１キャパシタの第１電極と前記第４トランジスタの制御電極の間に接続されて前記第４トランジスタのスレッショルド電圧に対応する電圧が保存される第２キャパシタと、前記第４トランジスタを介して流れる電流に対応する光を放出する発光素子と、を備えたことを特徴とする。
請求項１３に記載の発明は、前記第１及び第２トランジスタは互いに大きさが異なることを特徴とする。
請求項１４に記載の発明は、前記第１及び第２トランジスタのうち、前記第３トランジスタの第２主電極に電気的に接続される１つのトランジスタは、他の１つのトランジスタよりもチャンネル長さが短いことを特徴とする。
請求項１５に記載の発明は、前記第５及び第６トランジスタは互いに大きさが異なることを特徴とする。
請求項１６に記載の発明は、前記第５及び第６トランジスタのうち、前記第４トランジスタの制御電極に電気的に接続される１つのトランジスタは、他の１つのトランジスタよりチャンネル長さが短いことを特徴とする。
請求項１７に記載の発明は、データ電圧を伝達する複数のデータ線、第１及び第２選択信号を含む選択信号を各々伝達する複数の走査線、及び前記走査線とデータ線に電気的に接続された複数の画素回路を含む発光表示装置において、前記画素回路は、前記データ線に接続される第１主電極と、前記第２選択信号に応答して導通して前記データ電圧を伝達する第２主電極を備えた第３トランジスタと、前記第３トランジスタによって伝達されたデータ電圧に対応する電圧を保存する第１キャパシタと、前記第１キャパシタに保存された電圧に対応する電流を出力する第４トランジスタと、互いに直列に接続されて形成され、前記第１選択信号に応答して導通されて前記第４トランジスタをダイオード形態に接続する第５及び第６トランジスタと、前記第４トランジスタを介して流れる電流に対応する光を放出する発光素子と、を備えたことを特徴とする。
請求項１８に記載の発明は、前記第５及び第６トランジスタは互いに大きさが異なることを特徴とする。
請求項１９に記載の発明は、前記第５及び第６トランジスタのうち、前記第４トランジスタの制御電極に電気的に接続される１つのトランジスタは、他の１つのトランジスタよりチャンネル長さが短いことを特徴とする。
請求項２０に記載の発明は、前記第５及び第６トランジスタによって組合せゲートトランジスタが形成されることを特徴とする。
請求項２１に記載の発明は、前記画素回路は、前記第１キャパシタの第１電極と前記第４トランジスタのゲートとの間に接続される第２キャパシタと、各々第１制御信号に応答して導通されて前記第１キャパシタと並列的に接続される第７トランジスタを更に備えたことを特徴とする。
本発明によれば、組合せトランジスタを利用することによって、画素回路内に存在する寄生キャパシタ成分によるキックバック電圧を低減することができる。
特に、印加されるデータ電圧に対応する電圧を保存する保存キャパシタ（Ｃst）と並列的に接続されるトランジスタを互いに異なる大きさの組合せトランジスタで形成することによって、保存キャパシタの第１電極に与えるキックバックの影響を効果的に減らすことができる。また、有機発光素子を駆動する駆動トランジスタ（Ｍ１）のゲートとソース・ドレーンとの間の寄生キャパシタンスによるキックバック電圧を減らすために、互いに異なる大きさの組合せトランジスタを形成することによって駆動トランジスタのゲートに与えるキックバックの影響を効果的に減らすことができる。
このようにキックバックの影響を効果的に減らすことにより発光表示装置の表示特性を向上させることができる。
以下、添付した図面を参照して本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様で相異なる形態で実現することができ、ここで説明する実施形態に限定されるものではない。
図２は、本発明の第１の実施形態による有機発光表示装置の構成を概略的に示す説明図である。図２に示すように有機発光表示装置は、有機発光表示パネル１００と、走査駆動部２００と、データ駆動部３００、及び発光制御信号駆動部４００を備えている。
有機発光表示パネル１００は列方向（左右方向）に伸びている複数のデータ線Ｄ１〜Ｄｍと、行方向（上下方向）に伸びている複数の走査線Ｓ１〜Ｓｎと、複数の発光制御線Ｅ１〜Ｅｎと、複数の画素回路１１０とを備えている。データ線Ｄ１〜Ｄｍは、画像信号を示すデータ信号を画素回路１１０に伝達し、走査線Ｓ１〜Ｓｎは選択信号を画素回路１１０に伝達する。
走査駆動部２００は走査線Ｓ１〜Ｓｎに各々選択信号を順次に生成して印加する。ここで走査線に関する用語を定義すれば、現在選択信号を伝達しようとする走査線を“現在走査線”と言い、現在選択信号が伝達される直前に選択信号を伝達する走査線を“直前走査線”と言う。データ駆動部３００は、データ線Ｄ１〜Ｄｍに画像信号に対応するデータ電圧を生成して印加する。発光制御信号駆動部４００は有機発光素子の発光を制御するための発光信号を順次に発光走査線Ｅ１〜Ｅｎに印加する。
走査駆動部２００、データ駆動部３００及び発光制御信号駆動部４００のうちの少なくとも１つは、表示パネル１００に電気的に接続することができ、或いは表示パネル１００に接着されて電気的に接続されているテープキャリアパッケージ（ＴＣＰ）にチップなどの態様で装着することができる。または、表示パネル１００に接着されて電気的に接続されている可撓性印刷回路（ＦＰＣ）またはフィルムなどにチップなどの態様で装着することもできる。
これとは異なって、走査駆動部２００、データ駆動部３００及び発光制御信号駆動部４００のうちの少なくとも１つは、表示パネル１００のガラス基板上に直接装着することもでき、またはガラス基板上に走査線、データ線及び薄膜トランジスタと同一層で形成されている駆動回路と代替されても直接装着されてもよい。
図３は、本発明の第１の実施形態による画素回路１１０の等価回路図である。図３に示すように、画素回路１１０は５個のトランジスタＭ１〜Ｍ５と、２個のキャパシタＣst、Ｃvth、及び有機発光素子ＯＬＥＤを備えている。ここで、５個のトランジスタＭ１〜Ｍ５は、ＰＭＯＳ型トランジスタで構成することができる。
トランジスタＭ１は、有機発光素子ＯＬＥＤを駆動するための駆動トランジスタであって、電圧ＶDDを供給するための電源線と有機発光素子ＯＬＥＤとの間に接続され、ゲートに印加される電圧によってトランジスタＭ２を通じて有機発光素子ＯＬＥＤに流れる電流を制御する。
トランジスタＭ３は、直前走査線Ｓn-1からの低レベル選択信号に応答してトランジスタＭ１をダイオード接続させる。トランジスタＭ１のゲートにはキャパシタＣvthの第１電極Ａが接続され、キャパシタＣvthの第２電極Ｂと電圧ＶDDを供給する電源線との間にキャパシタＣstとトランジスタＭ４が並列接続される。トランジスタＭ４は直前走査線Ｓn-1からの低レベル選択信号に応答してキャパシタＣvthの第２電極Ｂに電圧ＶDDを供給する。第１の実施形態では、トランジスタＭ４が電源線ＶDDに接続される構成であるが、電圧がＶDDとは異なる電源に接続することもできる。
トランジスタＭ５は、現在走査線Ｓnからの低レベル選択信号に応答してデータ線Ｄｍから伝達されるデータ信号をキャパシタＣvthの第２電極Ｂに伝達する。トランジスタＭ２は、トランジスタＭ１のドレーンと有機発光素子ＯＬＥＤのアノードの間に接続され、発光制御線Ｅｎからの高レベル選択信号に応答してトランジスタＭ１のドレーンと有機発光素子ＯＬＥＤの間を遮断する。有機発光素子ＯＬＥＤは、トランジスタＭ１からトランジスタＭ２を通じて流れる電流に応じた光を放出する。
次に、図４を参照して画素回路１１０の動作について説明する。図４は画素回路１１０に印加される信号波形を示す特性図である。
まず、期間Ｄ１に直前走査線Ｓn-1から低レベルの走査電圧が印加されれば、トランジスタＭ３が導通してトランジスタＭ１はダイオード接続状態となる。他のトランジスタは、Ｍ２とＭ５が遮断状態、Ｍ４が導通状態である。
したがって、トランジスタＭ１のゲート・ソース間電圧は、下記の動作によりトランジスタＭ１のスレッショルド電圧Ｖthになるまで変化する。即ち、もしトランジスタＭ１のソースに対するゲート電位が、スレッショルド電圧Ｖthよりも低電位であればトランジスタＭ１が導通してトランジスタＭ１のゲート電圧を押し上げる。また、高電位であればトランジスタＭ１が遮断されてノードＡが浮動状態になり、トランジスタＭ３のゲート（低電位）からソース・ドレインへの寄生容量充放電または漏洩により、トランジスタＭ１のゲート電圧を引き下げて、スレッショルド電圧Ｖthにする。
この時、トランジスタＭ１のソースが電源ＶDDに接続されているので、トランジスタＭ１のゲート、つまり、キャパシタＣvthのノードＡに印加される電圧は電源電圧ＶDDとスレッショルド電圧Ｖthの合計となる。また、トランジスタＭ４が導通してキャパシタＣvthのノードＢには電源ＶDDが印加されて、キャパシタＣvthに充電される電圧ＶCvthは、次の（２）式で示すことができる。
ＶCvth＝ＶCvthA−ＶCvthB＝（ＶDD＋Ｖth）−ＶDD＝Ｖth ・・・（２）
ここで、電圧ＶCvthは、キャパシタＣvthに充電される電圧を意味し、ＶCvthAはキャパシタＣvthのノードＡに印加される電圧、ＶCvthBはキャパシタＣvthのノードＢに印加される電圧を意味する。
キャパシタＣvthに電圧が充電される間に、発光制御線Ｅｎに高レベルの信号が印加されるので、トランジスタＭ２は遮断された状態である。したがって、トランジスタＭ１に流れる電流が有機発光素子ＯＬＥＤに流れることが防止される。また、現在走査線Ｓｎに高レベルの信号が印加されるので、トランジスタＭ５も遮断された状態である。
次に、期間Ｄ２に、直前走査線Ｓn-１から高レベルの走査電圧が印加されれば、トランジスタＭ３が遮断してトランジスタＭ１はダイオード接続状態を解かれ、トランジスタＭ２，Ｍ４が共に遮断状態となる。少しだけ遅れて、現在走査線Ｓnから低レベルの走査電圧が印加されれば、トランジスタＭ５が導通してデータ線Ｄｍの電圧ＶdataがノードＢに印加される。また、キャパシタＣvthにはトランジスタＭ１のスレッショルド電圧Ｖthに相当する電圧が充電されているので、トランジスタＭ１のゲートにはデータ電圧ＶdataとトランジスタＭ１のスレッショルド電圧Ｖthの合計に対応する電圧が印加される。つまり、トランジスタＭ１のゲート、ソース間電圧Ｖgsは、次の（３）式で示すことができる。
Ｖgs＝（Ｖdata＋Ｖth）−ＶDD ・・・（３）
その後、期間Ｄ３に、発光制御線Ｅｎの低レベル発光制御信号に応答してトランジスタＭ２が導通し、トランジスタＭ１のゲート・ソース電圧Ｖgsに対応する電流ＩOLEDが有機発光素子ＯＬＥＤに供給されて、有機発光素子ＯＬＥＤは発光する。電流ＩOLEDは、次の（４）式で示すことができる。
ＩOLED＝（β／２）＊（Ｖgs−Ｖth）2
＝（β／２）＊｛（Ｖdata＋Ｖth−ＶDD）−Ｖth｝2
＝（β／２）＊（ＶDD−Ｖdata）2 ・・・（４）
ここで、電流ＩOLEDは有機発光素子ＯＬＥＤに流れる電流、ＶgsはトランジスタＭ１のソースとゲートとの間の電圧、ＶthはトランジスタＭ１のスレッショルド電圧、Ｖdataはデータ電圧、βは定数値を示す。（４）式から理解されるように、電流ＩOLEDは駆動トランジスタのスレッショルド電圧Ｖthに関係なくデータ電圧Ｖdata及び電源ＶDDによって決定されるので、表示パネルを安定的に駆動することができる。
図４に示された信号波形は画素回路１１０に印加される波形の一例であって、これに限られるものではなく、変形、変化も可能である。例えば、期間Ｄ１、Ｄ２に発光制御線Ｅｎに印加される高レベル信号が印加される開始点が、直前走査線Ｓn-1に印加される低レベルの選択信号の開始点より遅く印加される場合もあり、現在走査線Ｓｎに印加される低レベルの選択信号の終了点よりより遅くまで印加される場合もある。
しかし、上述したように期間Ｄ２には直前走査線Ｓn-１からの高レベル直前選択信号が印加されることにより、トランジスタＭ３、Ｍ４が遮断され、一方、走査線Ｓｎから低レベル現在選択信号が印加されれば、トランジスタＭ５が導通してキャパシタＣstの一端であるノードＢにデータ電圧が印加されてキャパシタＣstに保存される。このようにキャパシタＣstによって、駆動トランジスタＭ１のソース・ゲート間電圧はスイッチングトランジスタＭ５が遮断されてデータ電圧がノードＢに印加されない時にも継続して維持される。
しかし、ノードＢに存在する寄生キャパシタンスのために、ノードＢに伝達される電圧とデータ電圧Ｖdataとの間には、回路構成と電圧で決まる一定量（ΔＶ）だけの電圧差を発生し、ノードＢに電圧シフトを生じる。この時、一定量の電圧がシフトされることをキックバック（Kickback）と言い、この時にシフトされる電圧変化量（ΔＶ）をキックバック電圧（Kickback Voltage）と言う。このようなキックバックによって表示映像に残像が発生するなど、パネルの表示特性が悪くなることもある。特にキックバック電圧の大きさが階調レベル間隔より大きい場合には、入力が同一な階調であるにもかかわらず、色相変化や輝度差として識別できる程度に異なって表示されることがあり、表示品質を劣化させるというトラブルを発生する場合がある。
以下では、上述したキックバックによる影響を解決するための本発明の第２の実施形態〜第４の実施形態について詳細に説明する。
図５は、本発明の第２の実施形態に係る画素回路１２０を示す等価回路図である。本発明の第２の実施形態に係る画素回路１２０は、ノードＢのキックバック電圧を減らすために組合せトランジスタＭ４-1、Ｍ４-2を利用するという点が第１の実施形態と相違している。
画素回路１２０は、６個のトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４-1、Ｍ４-2、Ｍ５と、２個のキャパシタＣst、Ｃvth、及び有機発光素子ＯＬＥＤを備えている。画素回路１２０は、トランジスタＭ４-1、Ｍ４-2を除いて、４個のトランジスタＭ１、Ｍ２、Ｍ３、Ｍ５、２個のキャパシタＣst、Ｃvth、及び有機発光素子ＯＬＥＤを含む構成は、図３に示した画素回路１１０と同一であり、その動作も同一であるので詳細な説明は省略する。
一方、トランジスタＭ４-2は、ソースが電源ＶDDに接続され、ドレーンがトランジスタＭ４-1のソースに接続される。トランジスタＭ４-1のドレーンは、トランジスタＭ５のドレーンに接続される。つまり、２つのトランジスタＭ４-1、Ｍ４-2は互いに直列に接続される組合せトランジスタを形成する。また、２つのトランジスタＭ４-1、Ｍ４-2ともゲートが直前走査線Ｓn-1に接続される。したがって、直前選択信号に応答して２つのトランジスタＭ４-1、Ｍ４-2は同時に導通してキャパシタＣstの一端に電源電圧ＶDDを印加する。
図５のように、組合せトランジスタＭ４-1、Ｍ４-2を利用することによって、直前走査線Ｓn-1の信号によってトランジスタＭ４-1、Ｍ４-2が遮断され、現在走査線Ｓｎの信号によってトランジスタＭ５が導通して、データ電圧がキャパシタＣstとキャパシタＣvthとの接続点（ノードＢ）に印加される時、ノードＢでのキックバック電圧を減らすことができる。したがって、ノードＢのキックバック電圧が減ってノードＢに印加されるデータ電圧の変化量が少なくなり、トランジスタＭ１のゲートとなるノードＡの電圧変動が小さくなる。よって、トランジスタＭ１のゲートとソースとの間の電圧Ｖgsはキックバック電圧による変化量が少ないために有機発光素子に伝達される電流ＩOLEDのキックバックに対する影響を顕著に減らすことができる。
ここで、組合せトランジスタＭ４-1、Ｍ４-2全体の大きさ、つまり、全チャンネル長さ（Ｌ）が一定である場合、トランジスタＭ４-1のチャンネル長さよりもトランジスタＭ４-2のチャンネル長さを大きくすればキックバック電圧をより一層効果的に減らすことができる。
以下に示す表１は、組合せトランジスタＭ４-1、Ｍ４-2各々のチャンネル幅（Ｗ）が５μｍ、２つのトランジスタの全チャンネル長さ（Ｌ）が２０μｍである場合、トランジスタＭ４-1とトランジスタＭ４-2のチャンネル長さによって組合せトランジスタＭ４-1、Ｍ４-2が導通された時のノードＢの電圧と遮断された時のノードＢの電圧を測定した結果を示す。
Figure 2005316385
表１から理解されるように、トランジスタＭ４-2のチャンネル長さが長いほどノードＢのキックバック電圧の大きさが減少する。つまり、トランジスタＭ４-2のチャンネル長さをトランジスタＭ４-1のチャンネル長さより長くすることによって、印加されたデータ電圧に対応する電流ＩOLEDをより安定的に有機発光素子ＯＬＥＤに印加することができるので表示特性を向上させることができる。
表１で、トランジスタＭ４-1の最少チャンネル長さは５μｍであるが、トランジスタ製造工程で５μｍより短いチャンネル長さでトランジスタを形成してトランジスタ特性が確保されれば、トランジスタＭ４-1のチャンネル長さは５μｍより短くすることができる。トランジスタＭ４-1のチャンネル長さが短いほど、寄生キャパシタンス成分が減ってキックバックに対する影響はさらに効果的に減少する。
本発明の第２の実施形態では、２つのトランジスタが直列に接続された組合せトランジスタＭ４-1、Ｍ４-2を使用したが、これに限られるわけではなく、１つのトランジスタに２つのゲート電極が形成される組合せゲートトランジスタを使用することもできる。
次に、本発明の第３の実施形態について詳細に説明する。
図６は本発明の第３の実施形態に係る画素回路１３０を示す等価回路図である。本発明の第３の実施形態に係る画素回路１３０は、トランジスタＭ１のゲートとソースとの間の寄生電圧によるキックバック電圧を減らすために組合せトランジスタＭ３-1、Ｍ３-2を利用するという点が第１の実施形態と異なる。
画素回路１３０は６個のトランジスタＭ１、Ｍ２、Ｍ３-1、Ｍ３-2、Ｍ４、Ｍ５、２個のキャパシタＣst、Ｃvth及び有機発光素子ＯＬＥＤを含む。画素回路１３０はトランジスタＭ３-1、Ｍ３-2を除いて、４個のトランジスタＭ１、Ｍ２、Ｍ４、Ｍ５、２個のキャパシタＣst、Ｃvth及び有機発光素子ＯＬＥＤを含む構成は、図３の画素回路１１０、及びその動作も同一であるので詳細な説明は省略する。
一方、トランジスタＭ３-2は、ソースがトランジスタＭ１のドレーンに接続され、ドレーンがトランジスタＭ３-1のソースに接続される。トランジスタＭ３-1のドレーンはトランジスタＭ１のゲートに接続される。つまり、２つのトランジスタＭ３-1、Ｍ３-2は互いに直列に接続される組合せトランジスタを形成する。また、２つのトランジスタＭ３-1、Ｍ３-2ともゲートが直前走査線Ｓn-1に接続される。したがって、直前選択信号に応答して２つのトランジスタＭ３-1、Ｍ３-2は同時に導通してトランジスタＭ１をダイオード接続する。
図６のように、組合せトランジスタＭ３-1、Ｍ３-2を利用することによって、直前走査線Ｓn-1の信号によってトランジスタＭ３-1、Ｍ３-2が遮断され、現在走査線Ｓｎの信号によってトランジスタＭ５が導通してデータ電圧に対応する電圧がキャパシタＣstとキャパシタＣvthを通じてトランジスタＭ１のゲートとなるノードＡに印加される時、ノードＡでのキックバック電圧を減らすことができる。したがって、トランジスタＭ１のゲートとなるノードＡはキックバック電圧による電圧変動の影響が小さくなり、よって、トランジスタＭ１のゲートとソースとの間の電圧Ｖgsはキックバック電圧による変化量が少ないために有機発光素子に伝達される電流ＩOLEDのキックバックに対する影響を顕著に減らすことができる。
ここで、組合せトランジスタＭ３-1、Ｍ４-2全体の大きさ、つまり、全チャンネル長さ（Ｌ）が一定である場合、トランジスタＭ３-1のチャンネル長さよりトランジスタＭ３-2のチャンネル長さを更に長くすれば、キックバック電圧をより一層効果的に減らすことができる。
以下に示す表２は、組合せトランジスタＭ３-1、Ｍ３-2各々のチャンネル幅（Ｗ）が５μｍ、２つのトランジスタの全チャンネル長さ（Ｌ）が２０μｍである場合、トランジスタＭ３-1とトランジスタＭ３-2のチャンネル長さによって組合せトランジスタＭ３-1、Ｍ３-2が導通された時のノードＡ、つまり、トランジスタＭ１ゲートの電圧と遮断された時のトランジスタＭ１ゲートの電圧を測定した結果を示す。
Figure 2005316385
表２から理解されるように、トランジスタＭ３-2のチャンネル長さが長いほどノードＡ、つまり、トランジスタＭ１ゲートのキックバック電圧の大きさが減少する。つまり、トランジスタＭ３-2のチャンネル長さをトランジスタＭ３-1のチャンネル長さより長くすることによって、印加されたデータ電圧に対応する電流ＩOLEDをより安定的に有機発光素子ＯＬＥＤに印加することができるので表示特性を向上させることができる。
本発明の第３の実施形態では、２つのトランジスタが直列に接続された組合せトランジスタＭ３-1、Ｍ３-2を使用したが、これに限られるわけではなく、１つのトランジスタに２つのゲート電極が形成される組合せゲートトランジスタを使用することもできる。
表２で、トランジスタＭ３-1の最少チャンネル長さは５μｍであったが、トランジスタ製造工程で５μｍより短いチャンネル長さでトランジスタを形成してトランジスタ特性が確保されればば、トランジスタＭ３-1のチャンネル長さは５μｍよりさらに短くすることができる。トランジスタＭ３-1及びトランジスタＭ４-1のチャンネル長さが短いほど、寄生キャパシタンス成分が減ってキックバックに対する影響はさらに効果的に減少することができる。
次に、本発明の第４の実施形態について詳細に説明する。
図７は本発明の第４の実施形態に係る画素回路１４０を示す等価回路図である。本発明の第４の実施形態に係る画素回路１４０は、ノードＢのキックバック電圧を減らすための組合せトランジスタＭ４-1、Ｍ４-2及びトランジスタＭ１のゲートとソースとの間の寄生電圧によるキックバック電圧を減らすための組合せトランジスタＭ３-1、Ｍ３-2を利用するという点が、前述した第２、第３の実施形態と相違する。
画素回路１４０は、７個のトランジスタＭ１、Ｍ２、Ｍ３-1、Ｍ３-2、Ｍ４-1、Ｍ４-2、Ｍ５、２個のキャパシタＣst、Ｃvth及び有機発光素子ＯＬＥＤを備えている。画素回路１４０は、３個のトランジスタＭ１、Ｍ２、Ｍ５、２個のキャパシタＣst、Ｃvth、及び有機発光素子ＯＬＥＤを含む構成は、図３に示した第１の実施形態の画素回路１１０と同一であり、トランジスタＭ４-1、Ｍ４-2は図５で示した第２の実施形態の画素回路１２０と同一であり、トランジスタＭ３-1、Ｍ３-2は、図６で示した第３の実施形態の画素回路１３０及びその動作も同一であるので詳細な説明は省略する。
図７に示すように、トランジスタＭ３-1、Ｍ３-2及びトランジスタＭ４-1、Ｍ４-2を使用することによって、ノードＢのキックバック電圧を減らすことができると同時に、トランジスタＭ１のゲートとソースとの間の寄生電圧によるキックバック電圧も減らすことができる。
以上、本発明の実施例を説明したが、本発明の権利範囲は実施例のような構造に限定されるわけではなく、特許請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。
従来の画素の等価回路図で、Ｎ×Ｍ個の画素のうちの１つの画素を等価的に示した説明図である。 本発明の第１の実施形態に係る有機発光表示装置の構成を概略的に示す説明図である。 本発明の第１の実施形態に係る画素回路１１０の等価回路図である。 画素回路１１０に印加される信号波形を示す特性図である。 本発明の第２の実施形態に係る画素回路１２０の等価回路図である。 本発明の第３の実施形態に係る画素回路１３０の等価回路図である。 本発明の第４の実施形態に係る画素回路１４０の等価回路図である。
符号の説明
１００ 有機発光表示パネル
１１０、１２０、１３０ 画素回路
２００ 走査駆動部
３００ データ駆動部
４００ 発光制御信号駆動部
Ｃst キャパシタ（第１キャパシタ）
Ｃvth キャパシタ（第２キャパシタ）
Ｄ１〜Ｄｍ データ線
Ｅ１〜Ｅｍ 発光制御線
ＩOLED 電流
Ｍ１ トランジスタ（第４トランジスタ）
Ｍ２ トランジスタ（第２スイッチ）
Ｍ３ トランジスタ（第１スイッチ）
Ｍ３-1 トランジスタ（第５トランジスタ）
Ｍ３-2 トランジスタ（第６トランジスタ）
Ｍ４ トランジスタ（第７トランジスタ）
Ｍ４-1 トランジスタ（第１トランジスタ）
Ｍ４-2 トランジスタ（第２トランジスタ）
Ｍ５ トランジスタ（第３トランジスタ）
ＯＬＥＤ 有機発光素子
Ｓ１〜Ｓｎ 走査線
Ｖdata データ電圧
ＶDD 電圧

Claims (21)

  1. データ電圧を伝達する複数のデータ線と、選択信号を伝達する複数の走査線と、前記走査線とデータ線に電気的に接続された複数の画素回路とを備えた発光表示装置において、
    前記画素回路は、
    各々第１制御信号に応答して導通し、互いに直列に接続される第１及び第２トランジスタと、
    前記直列に接続された第１及び第２トランジスタと並列的に接続される第１キャパシタと、
    前記選択信号に応答して前記データ電圧を前記第１キャパシタの第１電極に印加する第３トランジスタと、
    前記第１キャパシタの電圧に依存するゲート・ソース電圧に対応する電流を出力する第４トランジスタと、
    前記第４トランジスタを介して流れる電流に対応して発光する発光素子と、
    を備えたことを特徴とする発光表示装置。
  2. 前記第１トランジスタの第１電極は前記第１キャパシタの第１電極に接続され、第１トランジスタの第２電極は前記第２トランジスタの第１電極に接続され、前記第２トランジスタの第２電極は前記第１キャパシタの第２電極に接続されることを特徴とする請求項１に記載の発光表示装置。
  3. 前記第１及び第２トランジスタによって組合せゲートトランジスタが形成されることを特徴とする請求項２に記載の発光表示装置。
  4. 前記第１及び第２トランジスタは互いに異なる大きさを有することを特徴とする請求項２に記載の発光表示装置。
  5. 前記第２トランジスタのチャンネル長さは前記第１トランジスタのチャンネル長さより長いことを特徴とする請求項４に記載の発光表示装置。
  6. 前記画素回路は、
    前記第１キャパシタの第１電極と前記第４トランジスタのゲートとの間に接続される第２キャパシタと、
    前記第１制御信号に応答して前記第４トランジスタをダイオード形態に接続する第１スイッチと、を更に備え、
    前記第４トランジスタのゲートが第２キャパシタの第２電極に接続され、前記第４トランジスタのソースが前記第１キャパシタの第２電極に接続されて前記電流が出力されることを特徴とする請求項１に記載の発光表示装置。
  7. 前記第１スイッチは、前記第１制御信号に応答して導通され、直列に接続された第５及び第６トランジスタを含むことを特徴とする請求項６に記載の発光表示装置。
  8. 前記第５及び第６トランジスタによって組合せゲートトランジスタが形成されることを特徴とする請求項７に記載の発光表示装置。
  9. 第２制御信号に応答して前記第４トランジスタから出力される電流を前記発光素子に伝達する第２スイッチを更に備え、
    前記第２制御信号は、前記第１制御信号及び前記選択信号の後に印加されることを特徴とする請求項８に記載の発光表示装置。
  10. 前記第１制御信号は、前記選択信号直前に印加される直前選択信号であることを特徴とする請求項１に記載の発光表示装置。
  11. 前記発光素子は、有機物質の発光を利用する素子であることを特徴とする請求項１〜請求項１０のいずれか１項に記載の発光表示装置。
  12. データ電圧を伝達する複数のデータ線、第１及び第２選択信号を含む選択信号を各々伝達する複数の走査線、及び前記走査線とデータ線に電気的に接続された複数の画素回路を含む発光表示装置において、
    前記画素回路は、
    前記データ線に接続される第１主電極と、前記第２選択信号に応答して導通して前記データ電圧を伝達する第２主電極を備えた第３トランジスタと、
    前記第３トランジスタによって伝達されたデータ電圧に対応する電圧を保存する第１キャパシタと、
    互いに直列に接続されて形成され、前記第１選択信号に応答して導通して前記第１キャパシタと並列接続される第１及び第２トランジスタと、
    前記第１キャパシタに保存された電圧に対応する電流を出力する第４トランジスタと、
    互いに直列に接続されて形成され、前記第１選択信号に応答して導通して前記第４トランジスタをダイオード形態に接続する第５及び第６トランジスタと、
    前記第１キャパシタの第１電極と前記第４トランジスタの制御電極の間に接続されて前記第４トランジスタのスレッショルド電圧に対応する電圧が保存される第２キャパシタと、
    前記第４トランジスタを介して流れる電流に対応する光を放出する発光素子と、
    を備えたことを特徴とする発光表示装置。
  13. 前記第１及び第２トランジスタは互いに大きさが異なることを特徴とする請求項１２に記載の発光表示装置。
  14. 前記第１及び第２トランジスタのうち、前記第３トランジスタの第２主電極に電気的に接続される１つのトランジスタは、他の１つのトランジスタよりもチャンネル長さが短いことを特徴とする請求項１３に記載の発光表示装置。
  15. 前記第５及び第６トランジスタは互いに大きさが異なることを特徴とする請求項１２に記載の発光表示装置。
  16. 前記第５及び第６トランジスタのうち、前記第４トランジスタの制御電極に電気的に接続される１つのトランジスタは、他の１つのトランジスタよりチャンネル長さが短いことを特徴とする請求項１５に記載の発光表示装置。
  17. データ電圧を伝達する複数のデータ線、第１及び第２選択信号を含む選択信号を各々伝達する複数の走査線、及び前記走査線とデータ線に電気的に接続された複数の画素回路を含む発光表示装置において、
    前記画素回路は、
    前記データ線に接続される第１主電極と、前記第２選択信号に応答して導通して前記データ電圧を伝達する第２主電極を備えた第３トランジスタと、
    前記第３トランジスタによって伝達されたデータ電圧に対応する電圧を保存する第１キャパシタと、
    前記第１キャパシタに保存された電圧に対応する電流を出力する第４トランジスタと、
    互いに直列に接続されて形成され、前記第１選択信号に応答して導通されて前記第４トランジスタをダイオード形態に接続する第５及び第６トランジスタと、
    前記第４トランジスタを介して流れる電流に対応する光を放出する発光素子と、
    を備えたことを特徴とする発光表示装置。
  18. 前記第５及び第６トランジスタは互いに大きさが異なることを特徴とする請求項１７に記載の発光表示装置。
  19. 前記第５及び第６トランジスタのうち、前記第４トランジスタの制御電極に電気的に接続される１つのトランジスタは、他の１つのトランジスタよりチャンネル長さが短いことを特徴とする請求項１８に記載の発光表示装置。
  20. 前記第５及び第６トランジスタによって組合せゲートトランジスタが形成されることを特徴とする請求項１７に記載の発光表示装置。
  21. 前記画素回路は、
    前記第１キャパシタの第１電極と前記第４トランジスタのゲートとの間に接続される第２キャパシタと、
    各々第１制御信号に応答して導通されて前記第１キャパシタと並列的に接続される第７トランジスタを更に備えたことを特徴とする請求項１７に記載の発光表示装置。

JP2005009484A 2004-04-29 2005-01-17 発光表示装置 Active JP4401971B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040030228A KR100560482B1 (ko) 2004-04-29 2004-04-29 발광표시 장치 및 그 화소회로
KR1020040065784A KR100570782B1 (ko) 2004-08-20 2004-08-20 발광 표시 장치

Publications (2)

Publication Number Publication Date
JP2005316385A true JP2005316385A (ja) 2005-11-10
JP4401971B2 JP4401971B2 (ja) 2010-01-20

Family

ID=34939503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005009484A Active JP4401971B2 (ja) 2004-04-29 2005-01-17 発光表示装置

Country Status (5)

Country Link
US (1) US7202606B2 (ja)
EP (1) EP1591993B1 (ja)
JP (1) JP4401971B2 (ja)
AT (1) ATE375587T1 (ja)
DE (1) DE602005002777T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007241009A (ja) * 2006-03-10 2007-09-20 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルおよび平面表示装置
US8237639B2 (en) 2006-05-29 2012-08-07 Sony Corporation Image display device
JP2018036659A (ja) * 2017-10-05 2018-03-08 セイコーエプソン株式会社 表示装置及び電子機器

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578813B1 (ko) * 2004-06-29 2006-05-11 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
KR101102021B1 (ko) * 2004-10-06 2012-01-04 엘지디스플레이 주식회사 일렉트로 루미네센스 표시소자
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
KR100707639B1 (ko) * 2005-04-28 2007-04-13 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동 방법
KR20080032072A (ko) 2005-06-08 2008-04-14 이그니스 이노베이션 인크. 발광 디바이스 디스플레이 구동 방법 및 시스템
KR100627417B1 (ko) * 2005-08-26 2006-09-22 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 구동 방법
JP4923505B2 (ja) * 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置
KR101214205B1 (ko) * 2005-12-02 2012-12-21 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
US7962709B2 (en) * 2005-12-19 2011-06-14 Commvault Systems, Inc. Network redirector systems and methods for performing data replication
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
WO2007079572A1 (en) 2006-01-09 2007-07-19 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
KR101197768B1 (ko) * 2006-05-18 2012-11-06 엘지디스플레이 주식회사 유기전계발광표시장치의 화소 회로
TW200826055A (en) * 2006-12-06 2008-06-16 Gigno Technology Co Ltd Display apparatus and manufacturing method thereof
JP4479755B2 (ja) * 2007-07-03 2010-06-09 ソニー株式会社 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
KR100911976B1 (ko) * 2007-11-23 2009-08-13 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP4779165B2 (ja) * 2007-12-19 2011-09-28 奇美電子股▲ふん▼有限公司 ゲートドライバ
WO2009127065A1 (en) 2008-04-18 2009-10-22 Ignis Innovation Inc. System and driving method for light emitting device display
KR100969770B1 (ko) 2008-07-17 2010-07-13 삼성모바일디스플레이주식회사 유기전계발광 표시장치와 그의 구동방법
CA2637343A1 (en) 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
TWI407408B (zh) * 2008-09-04 2013-09-01 Innolux Corp 畫素單元及具有畫素單元之顯示面板及電子系統
KR101509113B1 (ko) 2008-12-05 2015-04-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
KR100989126B1 (ko) * 2009-02-05 2010-10-20 삼성모바일디스플레이주식회사 전자 영상 기기 및 그 구동 방법
US8497828B2 (en) 2009-11-12 2013-07-30 Ignis Innovation Inc. Sharing switch TFTS in pixel circuits
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
CN101859539A (zh) * 2010-04-16 2010-10-13 友达光电股份有限公司 电流驱动元件的驱动电路以及驱动方法
CN101868093B (zh) * 2010-06-08 2012-11-28 友达光电股份有限公司 使用于电流驱动元件的驱动电路以及发光装置
KR101681687B1 (ko) * 2010-08-10 2016-12-02 삼성디스플레이 주식회사 유기 전계발광 표시 장치 및 그의 구동 방법
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
EP2715711A4 (en) 2011-05-28 2014-12-24 Ignis Innovation Inc SYSTEM AND METHOD FOR FAST COMPENSATION PROGRAMMING OF PIXELS ON A DISPLAY
TWI451384B (zh) 2011-12-30 2014-09-01 Au Optronics Corp 像素結構、其驅動方法及使用其之自發光顯示器
US9342537B2 (en) 2012-04-23 2016-05-17 Commvault Systems, Inc. Integrated snapshot interface for a data storage system
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9886346B2 (en) 2013-01-11 2018-02-06 Commvault Systems, Inc. Single snapshot for multiple agents
KR20140096862A (ko) * 2013-01-29 2014-08-06 삼성디스플레이 주식회사 화소, 이를 포함하는 유기 전계 발광 표시 장치 및 이의 구동 방법
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CN103258501B (zh) * 2013-05-21 2015-02-25 京东方科技集团股份有限公司 一种像素电路及其驱动方法
JP6225511B2 (ja) * 2013-07-02 2017-11-08 セイコーエプソン株式会社 表示装置及び電子機器
KR20150032071A (ko) * 2013-09-17 2015-03-25 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 유기 발광 표시 장치
CN104217681B (zh) 2014-09-02 2016-08-17 武汉天马微电子有限公司 一种像素电路、显示面板及显示装置
US10042716B2 (en) 2014-09-03 2018-08-07 Commvault Systems, Inc. Consolidated processing of storage-array commands using a forwarder media agent in conjunction with a snapshot-control media agent
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
KR102364793B1 (ko) * 2015-06-11 2022-02-18 삼성디스플레이 주식회사 표시 장치
KR102303216B1 (ko) * 2015-06-16 2021-09-17 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
CN107093404A (zh) * 2016-02-17 2017-08-25 上海和辉光电有限公司 像素补偿电路和显示装置
US10503753B2 (en) 2016-03-10 2019-12-10 Commvault Systems, Inc. Snapshot replication operations based on incremental block change tracking
JP7031583B2 (ja) 2016-06-20 2022-03-08 ソニーグループ株式会社 表示装置及び電子機器
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
US10157572B2 (en) 2016-11-01 2018-12-18 Innolux Corporation Pixel driver circuitry for a display device
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR102605174B1 (ko) * 2016-12-19 2023-11-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
US10740022B2 (en) 2018-02-14 2020-08-11 Commvault Systems, Inc. Block-level live browsing and private writable backup copies using an ISCSI server
KR20210100785A (ko) 2020-02-06 2021-08-18 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN111709373B (zh) * 2020-06-18 2023-07-18 上海天马微电子有限公司 超声指纹识别电路及其驱动方法、显示装置
CN112234091A (zh) * 2020-10-23 2021-01-15 厦门天马微电子有限公司 显示面板和显示装置
KR20230033789A (ko) * 2021-09-01 2023-03-09 삼성디스플레이 주식회사 화소회로 및 이를 이용한 표시 장치
KR20230139915A (ko) 2022-03-25 2023-10-06 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221903A (ja) 1999-01-29 2000-08-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
KR100861756B1 (ko) 1999-07-14 2008-10-06 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
KR100488835B1 (ko) 2002-04-04 2005-05-11 산요덴키가부시키가이샤 반도체 장치 및 표시 장치
KR100490622B1 (ko) * 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
US6975293B2 (en) * 2003-01-31 2005-12-13 Faraday Technology Corp. Active matrix LED display driving circuit
US7339560B2 (en) * 2004-02-12 2008-03-04 Au Optronics Corporation OLED pixel
KR100560444B1 (ko) * 2004-03-24 2006-03-13 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007241009A (ja) * 2006-03-10 2007-09-20 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルおよび平面表示装置
US8237639B2 (en) 2006-05-29 2012-08-07 Sony Corporation Image display device
JP2018036659A (ja) * 2017-10-05 2018-03-08 セイコーエプソン株式会社 表示装置及び電子機器

Also Published As

Publication number Publication date
EP1591993B1 (en) 2007-10-10
US7202606B2 (en) 2007-04-10
ATE375587T1 (de) 2007-10-15
JP4401971B2 (ja) 2010-01-20
US20050243037A1 (en) 2005-11-03
EP1591993A1 (en) 2005-11-02
DE602005002777T2 (de) 2008-04-10
DE602005002777D1 (de) 2007-11-22

Similar Documents

Publication Publication Date Title
JP4401971B2 (ja) 発光表示装置
KR101030002B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시 장치
JP4396848B2 (ja) 発光表示装置
KR101030004B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시 장치
JP4786135B2 (ja) 発光表示装置及びその表示パネルと駆動方法
KR101197768B1 (ko) 유기전계발광표시장치의 화소 회로
JP4197476B2 (ja) 発光表示装置及びその駆動方法並びに画素回路
KR100578813B1 (ko) 발광 표시 장치 및 그 구동 방법
KR100590068B1 (ko) 발광 표시 장치와, 그 표시 패널 및 화소 회로
JP4153842B2 (ja) 発光表示装置とその駆動方法及び表示パネル
US8552943B2 (en) Pixel circuit including N-type transistors and organic electroluminescent display apparatus using the same
JP4070696B2 (ja) 発光表示装置，発光表示装置の駆動方法，および発光表示装置の表示パネル
KR101058107B1 (ko) 화소 회로 및 이를 이용한 유기 발광 표시장치
KR100560482B1 (ko) 발광표시 장치 및 그 화소회로
JP2010181877A (ja) 発光表示装置及び発光表示装置の駆動方法
KR20110053709A (ko) 화소 회로, 유기 전계 발광 표시 장치
KR100529077B1 (ko) 화상 표시 장치, 그 표시 패널 및 그 구동 방법
KR100570782B1 (ko) 발광 표시 장치
KR100590066B1 (ko) 발광 표시 장치 및 그 표시 패널
KR20050110942A (ko) 발광 표시 장치 및 그 구동 방법
KR20050104607A (ko) 발광표시 장치의 게이트 구동회로

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080909

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081208

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091028

R150 Certificate of patent or registration of utility model

Ref document number: 4401971

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250