KR20230033789A - 화소회로 및 이를 이용한 표시 장치 - Google Patents

화소회로 및 이를 이용한 표시 장치 Download PDF

Info

Publication number
KR20230033789A
KR20230033789A KR1020210116561A KR20210116561A KR20230033789A KR 20230033789 A KR20230033789 A KR 20230033789A KR 1020210116561 A KR1020210116561 A KR 1020210116561A KR 20210116561 A KR20210116561 A KR 20210116561A KR 20230033789 A KR20230033789 A KR 20230033789A
Authority
KR
South Korea
Prior art keywords
voltage
line
driving transistor
light emitting
electrode
Prior art date
Application number
KR1020210116561A
Other languages
English (en)
Inventor
정경훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210116561A priority Critical patent/KR20230033789A/ko
Priority to US17/749,084 priority patent/US11967277B2/en
Priority to CN202210993177.0A priority patent/CN115731875A/zh
Publication of KR20230033789A publication Critical patent/KR20230033789A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시예에 의한 화소회로는 일단이 제1 전원 전압을 공급하는 제1 전원 라인에 접속되는 발광 소자와; 제1 전극과 전기적으로 접속된 상기 발광 소자를 경유하여 제2 전원 전압으로 흐르는 전류량을 제어하는 구동 트랜지스터와; 상기 구동 트랜지스터의 제2 전극과 초기화 전압을 공급하는 초기화 전원 라인 사이에 접속되며, 게이트전극이 제1 주사 라인에 접속되는 초기화 트랜지스터와; 상기 제1 전원 라인과 상기 구동 트랜지스터의 제1 전극 사이에 접속되며, 게이트전극이 제2 주사 라인에 접속되는 전압 트랜지스터와; 상기 구동 트랜지스터의 게이트전극과 제 2전극 사이에 접속되는 스토리지 커패시터를 구비한다.

Description

화소회로 및 이를 이용한 표시 장치{PIXEL CIRCUIT AND DISPLAY DEVICE USING THE SAME}
본 발명은 화소회로 및 이를 이용한 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등의 사용이 증가하고 있다.
표시 장치는 매트릭스 형태로 배치된 복수의 화소(또는 화소회로)들에 계조에 대응하는 데이터 신호를 공급함으로써 영상을 표시할 수 있다. 화소들 각각은 발광 소자 및 데이터 신호에 대응하여 발광 소자로 공급되는 전류량을 제어하기 위한 구동 트랜지스터를 구비한다.
한편, 구동 트랜지스터의 특성(일례로, 문턱전압 편차)과 무관하게 화면의 휘도를 균일하게 유지할 수 있는 기술이 요구되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 인버티드(inverted)로 배치된 발광 소자 및 엔모스(Nmos) 트랜지스터가 구비된 화소회로를 제공하기 위함이다.
또한 본 발명이 해결하고자 하는 기술적 과제는 구동 트랜지스터의 특성과 무관하게 원하는 휘도를 구현하기 위한 화소회로를 제공하기 위함이다.
또한, 실시예가 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 실시 예의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 의한 화소회로는 일단이 제1 전원 전압을 공급하는 제1 전원 라인에 접속되는 발광 소자와; 제1 전극과 전기적으로 접속된 상기 발광 소자를 경유하여 제2 전원 전압으로 흐르는 전류량을 제어하는 구동 트랜지스터와; 상기 구동 트랜지스터의 제2 전극과 초기화 전압을 공급하는 초기화 전원 라인 사이에 접속되며, 게이트전극이 제1 주사 라인에 접속되는 초기화 트랜지스터와; 상기 제1 전원 라인과 상기 구동 트랜지스터의 제1 전극 사이에 접속되며, 게이트전극이 제2 주사 라인에 접속되는 전압 트랜지스터와; 상기 구동 트랜지스터의 게이트전극과 제 2전극 사이에 접속되는 스토리지 커패시터를 구비한다.
실시예에 따라, 상기 제1 전원 라인과 상기 구동 트랜지스터의 제2 전극 사이에 접속되는 홀딩 커패시터를 더 구비한다.
실시예에 따라, 직류 전압을 공급하는 고정 전압 라인과 상기 구동 트랜지스터의 제2 전극 사이에 접속되는 홀딩 커패시터를 더 구비한다.
실시예에 따라, 상기 직류 전압은 상기 화소로 공급되는 전압들 중 어느 하나의 전압으로 설정된다.
실시예에 따라, 상기 홀딩 커패시터의 저장 용량은 상기 스토리지 커패시터의 저장 용량보다 크게 설정된다.
실시예에 따라, 상기 초기화 전압은 상기 제2 전원 전압과 동일한 전압으로 설정된다.
실시예에 따라, 상기 구동 트랜지스터의 게이트전극과 기준 전압을 공급하는 기준 전원 라인 사이에 접속되며, 게이트전극이 제3 주사 라인에 접속되는 기준 트랜지스터와; 데이터선과 상기 구동 트랜지스터의 게이트전극 사이에 접속되며, 게이트전극이 제4 주사 라인에 접속되는 스위칭 트랜지스터를 더 구비한다.
실시예에 따라, 상기 기준 전압은 상기 제1 전원 전압보다 낮은 전압으로 설정된다.
실시예에 따라, 상기 제1 전원 전압은 상기 기준 전압과 상기 구동 트랜지스터의 문턱 전압의 차전압보다 높은 전압으로 설정된다.
실시예에 따라, 상기 기준 전압은 상기 데이터선으로 공급되는 데이터 신호의 전압 범위 내의 소정 전압으로 설정된다.
실시예에 따라, 상기 발광 소자의 타단과 상기 구동 트랜지스터의 제1 전극 사이에 접속되며, 게이트전극이 발광 제어선에 접속되는 제1 발광 트랜지스터와; 상기 구동 트랜지스터의 제2 전극과 상기 제2 전원 전압을 공급하는 제2 전원 라인 사이에 접속되며, 게이트전극이 상기 발광 제어선에 접속되는 제2 발광 트랜지스터를 더 구비한다.
본 발명의 다른 실시예에 의한 화소회로는 일단이 제1 전원 전압을 공급하는 제1 전원 라인에 접속되는 발광 소자와; 제1 전극과 전기적으로 접속된 상기 발광 소자를 경유하여 제2 전원 전압으로 흐르는 전류량을 제어하는 구동 트랜지스터와; 상기 구동 트랜지스터의 제2 전극과 초기화 전압을 공급하는 초기화 전원 라인 사이에 접속되며, 게이트전극이 제1 주사 라인에 접속되는 초기화 트랜지스터와; 상기 제1 전원 전압과 상이한 유지 전압을 공급하는 유지 전원 라인과 상기 구동 트랜지스터의 제1 전극 사이에 접속되며, 게이트전극이 제2 주사 라인에 접속되는 전압 트랜지스터와; 상기 구동 트랜지스터의 게이트전극과 제 2전극 사이에 접속되는 스토리지 커패시터를 구비한다.
실시예에 따라, 상기 제1 전원 라인 또는 상기 유지 전원 라인과 상기 구동 트랜지스터의 제2 전극 사이에 접속되는 홀딩 커패시터를 더 구비한다.
실시예에 따라, 직류 전압을 공급하는 고정 전압 라인과 상기 구동 트랜지스터의 제2 전극 사이에 접속되는 홀딩 커패시터를 더 구비한다.
실시예에 따라, 상기 홀딩 커패시터의 저장 용량은 상기 스토리지 커패시터의 저장 용량보다 크게 설정된다.
실시예에 따라, 상기 초기화 전압은 상기 제2 전원 전압과 동일한 전압으로 설정된다.
실시예에 따라, 상기 구동 트랜지스터의 게이트전극과 기준 전압을 공급하는 기준 전원 라인 사이에 접속되며, 게이트전극이 제3 주사 라인에 접속되는 기준 트랜지스터와; 데이터선과 상기 구동 트랜지스터의 게이트전극 사이에 접속되며, 게이트전극이 제4 주사 라인에 접속되는 스위칭 트랜지스터를 더 구비한다.
실시예에 따라, 상기 기준 전압은 상기 유지 전압보다 낮은 전압으로 설정된다.
실시예에 따라, 상기 유지 전압은 상기 기준 전압과 상기 구동 트랜지스터의 문턱 전압의 차전압보다 높은 전압으로 설정된다.
실시예에 따라, 상기 기준 전압은 상기 데이터선으로 공급되는 데이터 신호의 전압 범위 내의 소정 전압으로 설정된다.
실시예에 따라, 상기 발광 소자의 타단과 상기 구동 트랜지스터의 제1 전극 사이에 접속되며, 게이트전극이 발광 제어선에 접속되는 제1 발광 트랜지스터와; 상기 구동 트랜지스터의 제2 전극과 상기 제2 전원 전압을 공급하는 제2 전원 라인 사이에 접속되며, 게이트전극이 상기 발광 제어선에 접속되는 제2 발광 트랜지스터를 더 구비한다.
본 발명의 실시예에 의한 표시 장치는 주사선들 및 데이터선들과 접속되도록 위치되는 화소회로들을 구비하며; 상기 화소회로들 중 적어도 하나의 화소회로는 일단이 제1 전원 전압을 공급하는 제1 전원 라인에 접속되는 발광 소자와; 제1 전극과 전기적으로 접속된 상기 발광 소자를 경유하여 제2 전원 전압으로 흐르는 전류량을 제어하는 구동 트랜지스터와; 상기 구동 트랜지스터의 제2 전극과 초기화 전압을 공급하는 초기화 전원 라인 사이에 접속되며, 게이트전극이 제1 주사 라인에 접속되는 초기화 트랜지스터와; 제1 전극이 상기 제1 전원 라인 또는 상기 제1 전원 전압과 상이한 유지 전압을 공급받는 유지 전원 라인에 접속되고, 제2 전극이 상기 구동 트랜지스터의 제1 전극 사이에 접속되며, 게이트전극이 제2 주사 라인에 접속되는 전압 트랜지스터와; 상기 구동 트랜지스터의 게이트전극과 제 2전극 사이에 접속되는 스토리지 커패시터와; 일단이 상기 제1 전원 라인 또는 직류 전압을 공급하는 고정 전원 라인에 접속되며, 타단이 상기 구동 트랜지스터의 제2 전극에 접속되는 홀딩 커패시터를 구비한다.
실시예에 따라, 상기 화소회로는 상기 구동 트랜지스터의 게이트전극과 기준 전압을 공급하는 기준 전원 라인 사이에 접속되며, 게이트전극이 제3 주사 라인에 접속되는 기준 트랜지스터와; 데이터선과 상기 구동 트랜지스터의 게이트전극 사이에 접속되며, 게이트전극이 제4 주사 라인에 접속되는 스위칭 트랜지스터와; 상기 발광 소자의 타단과 상기 구동 트랜지스터의 제1 전극 사이에 접속되며, 게이트전극이 발광 제어선에 접속되는 제1 발광 트랜지스터와; 상기 구동 트랜지스터의 제2 전극과 상기 제2 전원 전압을 공급하는 제2 전원 라인 사이에 접속되며, 게이트전극이 상기 발광 제어선에 접속되는 제2 발광 트랜지스터를 더 구비한다.
실시예에 따라, 상기 화소회로는 제1 기간, 제2 기간, 제3 기간 및 제4 기간으로 나누어 구동되며, 상기 제1 기간 동안 상기 제1 주사 라인으로 주사 신호, 상기 제2 기간 동안 상기 제2 주사 라인으로 주사 신호, 상기 제3 기간 동안 상기 제4 주사 라인으로 주사 신호를 공급하며, 상기 제1 기간 및 상기 제2 기간 동안 상기 제3 주사 라인으로 주사 신호를 공급하는 주사 구동부를 더 구비한다.
실시예에 따라, 상기 제1 기간 내지 상기 제3 기간 동안 상기 발광 제어선으로 게이트 오프 전압의 발광 제어 신호를 공급하고, 상기 제4 기간 동안 상기 발광 제어선으로 게이트 온 전압의 발광 제어신호를 공급하는 발광 구동부를 더 구비한다.
실시예에 따라, 상기 제3 주사 라인으로 공급되는 주사 신호와 동기되도록 상기 데이터선으로 데이터 신호를 공급하기 위한 데이터 구동부를 더 구비한다.
본 발명에 따른 디스플레이 화소회로는 구동 트랜지스터의 특성과 무관하게 균일한 휘도의 영상을 구현할 수 있다.
도 1은 본 발명의 일 예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 도 1의 표시 장치에 구비된 화소의 실시예를 나타내는 도면이다.
도 3은 도 2에 도시된 화소를 구동하는 타이밍도의 실시예를 나타내는 도면이다.
도 4 내지 도 8은 도 1의 표시 장치에 구비된 화소의 다른 실시예를 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 바람직한 실시예들을 상세히 설명한다. 실시 예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 발명의 개시가 완전하도록 하고, 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 실시 예는 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다. 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 실시예를 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.
도 1은 본 발명의 일 예에 따른 표시 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 표시 장치(1000)는 표시 패널(100), 주사 구동부(200), 발광 구동부(300), 데이터 구동부(400), 전원 공급부(500), 및 타이밍 제어부(600)를 포함할 수 있다.
표시 패널(100)은 주사 라인들(S11~S1n, S21~S2n, S31~S3n, S41~S4n), 발광 제어 라인들(E1~En), 및 데이터 라인들(D1~Dm)을 포함한다. 표시 패널(100)은 주사 라인들(S11~S1n, S21~S2n, S31~S3n, S41~S4n), 발광 제어 라인들(E1~En), 및 데이터 라인들(D1~Dm)에 연결되는 복수의 화소(PXij)들을 포함할 수 있다(단, m, n, i, j는 1보다 큰 정수).
예를 들어, 제i 수평 라인(또는, 제i 화소행) 및 제j 수직 라인(또는, 제j 화소열)에 위치하는 화소(PXij)는 제1i 주사 라인(S1i), 제2i 주사 라인(S2i), 제3i 주사 라인(S3i), 제4i 주사 라인(S4i), 제j 데이터 라인(Dj), 및 제i 발광 제어 라인(Ei)에 연결될 수 있다.
화소(PXij)(또는 화소회로)는 복수의 트랜지스터 및 복수의 커패시터들을 포함할 수 있다. 화소(PXij)는 전원 공급부(500)를 통해 제1 전원 전압(VDD), 제2 전원 전압(VSS), 제3 전원 전압(또는, 초기화 전압(Vint)), 제4 전원 전압(또는, 기준 전압(Vref)), 제5 전원 전압(Vsus)(또는, 유지 전압(Vsus)), 제6 전원 전압(Vhold)(또는, 고정 전압(Vhold))을 공급받을 수 있다.
제1 전원 전압(VDD) 및 제2 전원 전압(VSS)은 발광 소자에서 전류가 흐를 수 있도록 그 전압값이 설정된다. 일례로, 제1 전원 전압(VDD)은 제2 전원 전압(VSS)보다 높은 전압으로 설정될 수 있다.
제3 전원 전압(Vint)은 화소(PXij)에 포함된 스토리지 커패시터(도 2의 Cst)를 초기화하기 위한 전압이다. 제3 전원 전압(Vint)은 제4 전원 전압(Vref)보다 낮은 전압으로 설정될 수 있다. 일례로, 제3 전원 전압(Vint)은 제4 전원 전압(Vref)과 구동 트랜지스터(도 2의 T1)의 문턱 전압(Vth)의 차전압보다 낮은 전압으로 설정될 수 있다.
제4 전원 전압(Vref)은 화소(PXij)에 포함된 구동 트랜지스터의 게이트전극을 초기화하기 위한 전압이다. 이와 같은 제4 전원 전압(Vref)은 데이터 신호와의 전압차를 이용하여 소정의 계조를 구현한다. 이를 위하여, 제4 전원 전압(Vref)은 데이터 신호의 전압 범위 내의 소정 전압으로 설정될 수 있다.
제5 전원 전압(Vsus)은 구동 트랜지스터의 문턱 전압 보상 시 구동 트랜지스터로 소정의 전류를 공급할 수 있다. 이와 같은 제5 전원 전압(Vsus)은 제1 전원 전압(VDD)과 유사 또는 동일한 전압으로 설정될 수 있으나, 본 발명이 이에 한정되지는 않는다. 추가적으로, 제5 전원 전압(Vsus)은 제4 전원 전압(Vref)보다 높은 전압으로 설정될 수 있다.(즉, Vsus >Vref) 일례로, 제5 전원 전압(Vsus)은 제4 전원 전압(Vref)과 구동 트랜지스터의 문턱 전압(Vth)의 차전압보다 높은 전압으로 설정될 수 있다. (즉, Vsus >Vref - Vth(T1))
제6 전원 전압(Vhold)은 직류 전압으로 설정될 수 있다. 일례로, 제6 전원 전압(Vhold)은 화소(PXij)로 공급되는 전압들 중 어느 하나의 전압으로 설정될 수 있다.
추가적으로, 도 1에서는 전원 공급부(500)에서 제1 전원 전압(VDD) 내지 제6 전원 전압(Vhold)이 모두 공급되는 것으로 도시 되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 제1 전원 전압(VDD), 제2 전원 전압(VSS) 및 제4 전원 전압(Vref)은 화소(PXij)의 구조와 무관하게 모두 공급되며, 제3 전원 전압(Vint), 제5 전원 전압(Vsus) 및 제6 전원 전압(Vhold)들 중 적어도 하나의 전압은 화소(PXij)의 구조에 대응하여 공급되지 않을 수 있다.
본 발명의 실시예에서는 화소(PXij)의 회로 구조에 대응하여 화소(PXij)에 연결되는 신호선들은 다양하게 설정될 수 있다.
주사 구동부(200)는 타이밍 제어부(600)로부터 제1 제어 신호(SCS)를 수신하고, 제1 제어 신호(SCS)에 기초하여 제1 주사 라인들(S11~S1n), 제2 주사 라인들(S21~S2n), 제3 주사 라인들(S31~S3n), 및 제4 주사 라인들(S41~S4n) 각각으로 주사 신호를 공급할 수 있다.
주사 신호는 주사 신호를 공급받는 트랜지스터들이 턴-온될 수 있도록 게이트 온 전압으로 설정될 수 있다.
예를 들어, PMOS(P-channel metal oxide semiconductor) 트랜지스터에 공급되는 주사 신호는 논리 로우 레벨로 설정될 수 있고, NMOS(N-channel metal oxide semiconductor) 트랜지스터에 공급되는 주사 신호는 논리 하이 레벨로 설정될 수 있다. 이하, "주사 신호가 공급된다"의 의미는, 주사 신호가 이에 의해 제어되는 트랜지스터를 턴-온 시키는 논리 레벨로 공급되는 것으로 이해될 수 있다.
도 1에서는 설명의 편의를 위해, 주사 구동부(200)가 단일 구성인 것으로 도시 되었으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라 제1 주사 라인들(S11~S1n), 제2 주사 라인들(S21~S2n), 제3 주사 라인들(S31~S3n), 및 제4 주사 라인들(S41~S4n) 각각으로 주사 신호를 공급하기 위하여 복수의 주사 구동부들이 포함될 수 있다.
발광 구동부(300)는 제2 제어 신호(ECS)에 기초하여 발광 제어 라인들(E1~En)로 발광 제어 신호를 공급할 수 있다. 예를 들어, 발광 제어 신호는 발광 제어 라인들(E1~En)로 순차적으로 공급될 수 있다.
본 발명의 발광 제어 라인들(E1~En)에 연결된 트랜지스터들은 NMOS 트랜지스터로 구성된다. 이때, 발광 제어 라인들(E1~En)로 공급되는 발광 제어 신호는 게이트 오프 전압(예를 들어, 논리 하이 레벨)으로 설정될 수 있다. 발광 제어 신호를 수신하는 트랜지스터들은 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온 상태로 설정될 수 있다.
제2 제어 신호(ECS)는 발광 시작 신호 및 클럭 신호들을 포함하고, 발광 구동부(300)는 클럭 신호들을 이용하여 펄스 형태의 발광 시작 신호를 순차적으로 쉬프트 하여 펄스 형태의 발광 제어 신호를 순차적으로 생성 및 출력하는 쉬프트 레지스터로 구현될 수 있다.
데이터 구동부(400)는 타이밍 제어부(600)로부터 제3 제어 신호(DCS) 및 영상 데이터(RGB)를 수신할 수 있다. 데이터 구동부(400)는 디지털 형식의 영상 데이터(RGB)를 아날로그 데이터 신호(즉, 데이터 신호)로 변환할 수 있다. 데이터 구동부(400)는 제3 제어 신호(DCS)에 대응하여 데이터 라인들(D1~Dm)로 데이터 신호를 공급할 수 있다.
제3 제어 신호(DCS)는 유효 데이터 신호의 출력을 지시하는 데이터 인에이블 신호, 수평 시작 신호, 데이터 클럭 신호등을 포함할 수 있다. 예를 들어, 데이터 구동부(400)는 데이터 클럭 신호에 동기하여 수평 시작 신호를 쉬프트시켜 샘플링 신호를 생성하는 쉬프트 레지스터, 샘플링 신호에 응답하여 영상 데이터(RGB)를 래치하는 래치, 래치된 영상 데이터(예를 들어, 디지털 형태의 데이터)를 아날로그 형태의 데이터 신호들로 변환하는 디지털-아날로그 컨버터(또는, 디코더), 및 데이터 신호들을 데이터 라인들(D1~Dm)에 출력하는 버퍼들(또는, 증폭기들)을 포함할 수 있다.
전원 공급부(500)는 화소(PX)의 구동을 위한 제1 전원 전압(VDD), 제2 전원 전압(VSS), 제4 전원 전압(Vref)을 표시 패널(100)로 공급할 수 있다. 또한, 전원 공급부(500)는 제3 전원 전압(Vint), 제5 전원 전압(Vsus) 및 제6 전원 전압(Vhold) 중 적어도 하나의 전압을 표시 패널(100)로 공급할 수 있다.
일례로, 전원 공급부(500)는 제1 전원 전압(VDD), 제2 전원 전압(VSS), 제3 전원 전압(Vint), 제4 전원 전압(Vref), 제5 전원 전압(Vsus) 및 제6 전원 전압(Vhold) 각각을 도시되지 않은 제1 전원 라인, 제2 전원 라인, 초기화 전원 라인, 기준 전원 라인, 유지 전원 라인 및 고정 전원 라인을 경유하여 표시 패널(100)로 공급할 수 있다.
전원 공급부(500)는 전원 관리 직접 회로(Power management IC: PMIC)로 구현될 수 있다. 본 발명의 도 1에서는 전원 공급부(500)가 제5 전원 전압(Vsus)을 표시 패널(100)에 공급하는 것으로 도시하였지만, 이에 한정되지 않는다. 예를 들어, 제5 전원 전압(Vsus)은 외부의 별도 전원으로부터 공급될 수 있다.
타이밍 제어부(600)는 입력 영상 데이터(IRGB), 동기 신호(Sync, 예를 들어, 수직 동기 신호, 수평 동기 신호, 등), 데이터 인에이블 신호(DE) 및 클럭 신호 등에 기초하여, 제1 제어 신호(SCS), 제2 제어 신호(ECS), 제3 제어 신호(DCS), 및 제4 제어 신호(PCS)를 생성할 수 있다. 제1 제어 신호(SCS)는 주사 구동부(200)로 공급되고, 제2 제어 신호(ECS)는 발광 구동부(300)로 공급되며, 제3 제어 신호(DCS)는 데이터 구동부(400)로 공급되고, 제4 제어 신호(PCS)는 전원 공급부(500)로 공급될 수 있다. 타이밍 제어부(600)는 표시 패널(100) 내 화소(PXij)의 배열에 대응하여 입력 영상 데이터(IRGB)를 재정렬하여 영상 데이터(RGB)(또는, 프레임 데이터)를 생성할 수 있다.
한편, 주사 구동부(200), 발광 구동부(300), 데이터 구동부(400), 전원 공급부(500), 및 타이밍 제어부(600) 중 적어도 하나는 표시 패널(100)에 형성되거나, 직접 회로로 구현되어 표시 패널(100)에 연결될 수 있다. 또한, 주사 구동부(200), 발광 구동부(300), 데이터 구동부(400), 전원 공급부(500), 및 타이밍 제어부(600) 중 적어도 2개는 하나의 직접회로로 구현될 수도 있다. 예를 들어, 데이터 구동부(400) 및 타이밍 제어부(600)는 하나의 직접 회로로 구현될 수도 있다.
도 2는 도 1의 표시 장치에 구비된 화소의 실시예를 나타내는 도면이다.
도 2에는 설명의 편의를 위해서 제i 수평 라인(또는 제i 화소행)에 위치되며 제j 데이터 라인(Dj)과 연결된 화소(PXij)가 도시 되었으나, 표시 패널(100)에 포함된 화소들은 구조가 실질적으로 동일하므로 중복된 설명은 생략한다.
도 2를 참조하면, 본 발명의 표시 패널(100)에 구비된 화소(PXij)는 발광 소자(LD), 트랜지스터들(T1~T7), 스토리지 커패시터(Cst), 홀드 커패시터(Chold)를 구비할 수 있다.
발광 소자(LD)의 제1 전극(애노드 전극)은 제1 전원 전압(VDD)을 공급받는 제1 전원 라인에 연결되고, 제2 전극(캐소드 전극)은 제4 노드(N4)에 연결될 수 있다. 즉, 본원의 화소(PXij)에 구비된 발광 소자(LD)는 제1 구동 트랜지스터(T1)의 제1 전극(또는, 드레인 전극)에 전기적으로 연결되는 인버티드(inverted) 구조로 배치될 수 있다. 발광 소자(LD)는 제1 전원 전압(VDD)에서 제1 구동 트랜지스터(T1)으로 공급되는 전류량에 대응하여 소정의 휘도의 빛을 생성한다.
일 실시예에서, 발광 소자(LD)는 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질로 형성되는 무기 발광 소자일 수 있다. 또는, 발광 소자(LD)는 무기 발광 소자들이 제1 전원 전압(VDD)과 제4 노드(N4) 사이에 병렬 및/또는 직렬로 연결된 형태를 가질 수 있다.
구동 트랜지스터(T1)의 제1 전극은 제1 노드(N1)에 연결되고 제2 전극은 제2 노드(N2)에 연결될 수 있다. 구동 트랜지스터(T1)의 게이트 전극은 제3 노드(N3)에 연결된다. 구동 트랜지스터(T1)는 제3 노드(N3)의 전압에 대응하여 제1 전원 전압(VDD)으로부터 발광 소자(LD)를 경유하여 제2 전원 전압(VSS)으로 흐르는 구동 전류(ILD)를 제어할 수 있다. 이를 위하여, 제1 전원 전압(VDD)은 제2 전원 전압(VSS)보다 높은 전압으로 설정될 수 있다.
제2 트랜지스터(T2)(또는, 스위칭 트랜지스터)는 제j 데이터 라인(Dj)과 제3 노드(N3)에 연결된다. 제2 트랜지스터(T2)의 게이트 전극은 제4i 주사 라인(S4i)에 연결된다. 제2 트랜지스터(T2)는 제4i 주사 라인(S4i)으로 주사 신호가 공급될 때 턴-온되어 제j 데이터 라인(Dj)과 제3 노드(N3)를 전기적으로 연결시킨다.
제3 트랜지스터(T3)(또는, 전압 트랜지스터)는 제1 전극이 제1 전원 전압(VDD)을 공급받는 제1 전원 라인에 연결되고, 제2 전극이 제1 노드(N1)에 연결된다. 제3 트랜지스터(T3)의 게이트 전극은 제2i 주사 라인(S2i)에 연결된다. 제3 트랜지스터(T3)는 제2i 주사 라인(S2i)으로 주사 신호가 공급될 때 턴-온되어 제1 전원 전압(VDD)을 구동 트랜지스터(T1)의 제1전극(즉, 제1 노드(N1))으로 공급한다.
제4 트랜지스터(T4)(또는, 초기화 트랜지스터)는 제1 전극이 제2 노드(N2)에 연결되고 제2 전극이 제3 전원 전압(Vint)을 공급받는 초기화 전원 라인에 연결된다. 제4 트랜지스터(T4)의 게이트 전극은 제1i 주사 라인(S1i)에 연결된다. 제4 트랜지스터(T4)는 제1i 주사 라인(S1i)으로 주사 신호가 공급될 때 턴-온되어 제3 전원 전압(Vint)을 구동 트랜지스터(T1)의 제2전극(즉, 제 2노드(N2))로 공급한다.
제5 트랜지스터(T5)(또는, 기준 트랜지스터)는 제1 전극이 제4 전원 전압(Vref)을 공급받는 기준 전원 라인에 연결되고 제2 전극이 구동 트랜지스터(T1)의 게이트 전극(즉, 제3 노드(N3))에 연결된다. 제5 트랜지스터(T5)의 게이트 전극은 제3i 주사 라인(S3i)에 연결된다. 제5 트랜지스터(T5)는 제3i 주사 라인(S3i)으로 주사 신호가 공급될 때 제4 전원 전압(Vref)을 제3 노드(N3)로 공급한다.
제6 트랜지스터(T6)(또는, 제1 발광 트랜지스터)는 제1 전극이 발광 소자(LD)의 제2 전극(즉, 제4 노드(N4))에 연결되고 제2 전극이 제1 노드(N1)에 연결된다. 제6 트랜지스터(T6)의 게이트 전극은 제i 발광 제어 라인(Ei)에 연결될 수 있다. 제6 트랜지스터(T6)는 제i 발광 제어 라인(Ei)으로 게이트 온 전압의 발광 제어 신호가 공급될 때 턴-온될 수 있다. 제6 트랜지스터(T6)가 턴-온되면 발광 소자(LD)와 구동 트랜지스터(T1)가 전기적으로 접속된다.
제7 트랜지스터(T7)(또는, 제2 발광 트랜지스터)의 제1 전극은 제2 노드(N2)에 연결되고 제2 전극은 제2 전원 전압(VSS)을 공급받는 제2 전원 라인에 연결된다. 제7 트랜지스터(T7)의 게이트 전극은 제i 발광 제어 라인(Ei)에 연결될 수 있다. 제7 트랜지스터(T7)는 제i 발광 제어 라인(Ei)으로 게이트 온 전압의 발광 제어 신호가 공급될 때 턴-온될 수 있다. 제7 트랜지스터(T7)가 턴-온되면 구동 트랜지스터(T1)와 제2 전원 전압(VSS)이 전기적으로 접속된다.
즉, 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온되면 제1 전원 전압(VDD)으로부터 구동 트랜지스터(T1)를 경유하여 제2 전원 전압(VSS)으로 이어지는 전류 경로가 형성되고, 이에 따라 구동 전류(ILD)가 흐를 수 있다.
스토리지 커패시터(Cst)의 일단은 제3 노드(N3)에 연결되고, 타단은 제2 노드(N2)에 연결된다. 이와 같은 스토리지 커패시터(Cst)는 제3 노드(N3)와 제2 노드(N2)의 차전압을 저장할 수 있다.
홀드 커패시터(Chold)의 일단은 제1 전원 전압(VDD)을 공급받는 제1 전원 라인에 연결되고, 타단은 제2 노드(N2)에 연결된다. 홀드 커패시터(Chold)는 스토리지 커패시터(Cst)와 비교하여 높은 저장 용량을 갖는다. 일례로, 홀드 커패시터(Chold)는 스토리지 커패시터(Cst)와 비교하여 10배, 일례로 3~5배 이상 높은 용량을 갖도록 설정될 수 있다. 이 경우, 홀드 커패시터(Chold)는 제3 노드(N3)의 전압 변화에 대응하여 제2 노드(N2)의 전압변화를 최소화할 수 있다.
추가적으로, 본 발명의 화소(PXij)는 발광 소자(LD)가 인버티드(Inverted)로 배치되고, 이를 위하여 트랜지스터들(T1 내지 T7)이 NMOS로 형성될 수 있다.
도 3은 도 2에 도시된 화소를 구동하는 타이밍도의 실시예를 나타내는 도면이다.
도 3을 참고하면, 1 프레임(FP)은 초기화 기간인 제1 기간(P1), 보상 기간인 제2 기간(P2), 데이터 기입 구간인 제3 기간(P3), 및 발광 기간인 제4 기간(P4)을 포함한다.
먼저, 제1 기간(P1) 내지 제3 기간(P3) 동안 발광 제어 라인(Ei)으로 게이트 오프 전압(일례로, 논리 로우 레벨)의 발광 제어 신호가 공급된다. 발광 제어 라인(Ei)으로 게이트 오프 전압의 발광 제어 신호가 공급되면 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-오프된다. 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-오프되면 제1 전원 전압(VDD)으로부터 제 2 전원 전압(VSS)으로 이어지는 전류 경로가 차단되고, 이에 따라 발광 소자(LD)는 비발광 상태를 유지한다. 즉, 제1 기간(P1) 내지 제3 기간(P3) 동안 발광 소자(LD)는 비발광 상태로 설정된다.
제1 기간(P1) 동안 제1i 주사 라인(S1i) 및 제3i 주사 라인(S3i)으로 주사 신호가 공급된다.
제1i 주사 라인(S1i)으로 주사 신호가 공급되면 제4 트랜지스터(T4)가 턴-온되고, 이에 따라 제3 전원 전압(Vint)이 제2 노드(N2)로 공급된다. 그러면, 제1 기간(P1) 동안 제2 노드(N2)의 전압은 제3 전원 전압(Vint)으로 초기화된다.
제3i 주사 라인(S3i)으로 주사 신호가 공급되면 제5 트랜지스터(T5)가 턴-온되고, 이에 따라 제4 전원 전압(Vref)의 전압이 제3 노드(N3)로 공급된다. 그러면, 제1 기간(P1) 동안 제3 노드(N3)의 전압이 제4 전원 전압(Vref)으로 초기화된다.
제2 기간(P2) 동안 제2i 주사 라인(S2i)으로 주사 신호가 공급되고, 제3i 주사 라인(S3i)은 제1 기간(P1)에 공급된 주사 신호의 공급을 유지한다.
제3i 주사 라인(S3i)으로 주사 신호가 공급되면 제5 트랜지스터(T5)는 턴-온 상태를 유지하고, 이에 따라 제3 노드(N3)는 제4 전원 전압(Vref)을 유지한다.
제2i 주사 라인(S2i)으로 주사 신호가 공급되면 제3 트랜지스터(T3)가 턴-온된다. 제3 트랜지스터(T3)가 턴-온되면 제1 전원 전압(VDD)이 제1 노드(N1)로 공급된다.
여기서, 제1 전원 전압(VDD)은 제4 전원 전압(Vref)보다 높은 전압으로 설정된다.(즉, VDD >Vref) 일례로, 제1 전원 전압(VDD)은 제4 전원 전압(Vref)과 구동 트랜지스터의 문턱 전압(Vth)의 차전압보다 높은 전압으로 설정될 수 있다. (즉, VDD > Vref - Vth(T1))
제1 전원 전압(VDD)이 제4 전원 전압(Vref)보다 높은 전압으로 설정되기 때문에 제2 기간(P2) 동안 제2 노드(N2)의 전압은 제4 전원 전압(Vref)과 구동 트랜지스터(T1)의 문턱 전압(Vth)의 차에 대응하는 전압까지 상승한다.
즉, 제2 기간(P2) 동안 제3 노드(N3)는 제4 전원 전압(Vref)으로 설정되고, 제2 노드(N2)는 제4 전원 전압(Vref)에서 구동 트랜지스터(T1)의 문턱 전압을 감한 전압으로 설정된다. 따라서, 제2 기간(P2) 동안 스토리지 커패시터(Cst)에는 구동 트랜지스터(T1)의 문턱 전압이 저장되고, 이에 따라 구동 트랜지스터(T1)의 문턱 전압을 보상할 수 있다.
추가적으로, 제2 기간(P2) 동안 제1 전원 전압(VDD)은 제3 트랜지스터(T3)를 경유하여 제1 노드(N1)로 공급된다. 즉, 제1 전원 전압(VDD)은 발광 소자(LD)를 경유하지 않고 제1 노드(N1)로 공급되고, 이에 따라 불필요하게 발광 소자(LD)가 발광하는 것을 방지할 수 있다. 또한, 제1 전원 전압(VDD)이 발광 소자(LD)를 경유하지 않고 제1 노드(N1)로 공급되기 때문에 구동의 신뢰성을 확보할 수 있다.
제3 기간(P3) 동안 제4i 주사 라인(S4i)으로 주사 신호가 공급된다. 제4i 주사 라인(S4i)으로 주사 신호가 공급되면 제2 트랜지스터(T2)가 턴-온된다. 제2 트랜지스터(T2)가 턴-온되면, 데이터 라인(Dj)으로 공급되는 데이터 신호가 제3 노드(N3)로 공급된다.
즉, 제3 기간(P3) 동안 제3 노드(N3)의 전압은 제4 전원 전압(Vref)에서 데이터 신호의 전압(Vdata)으로 변경된다. 일례로, 소정 계조에 대응하여 제3 노드(N3)의 전압은 제4 전원 전압(Vref)에서 데이터 신호의 전압(Vdata)으로 상승될 수 있다. 또한, 블랙 계조 등에 대응하여 제3 노드(N3)의 전압은 제4 전원 전압(Vref)에서 데이터 신호의 전압(Vdata)으로 하강될 수 있다.
한편, 홀드 커패시터(Chold)의 용량은 스토리지 커패시터(Cst)의 용량보다 크므로, 제2 노드(N2)는 대략 제4 전원 전압(Vref)과 구동 트랜지스터(T1)의 문턱 전압(Vth)의 차전압을 유지할 수 있다.
제4 기간(P4)동안 발광 제어 라인(Ei)으로 게이트 온 전압(즉, 논리 하이 레벨)의 발광 제어 신호가 공급된다. 게이트 온 전압의 발광 제어 신호가 공급되면 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온된다.
제6 트랜지스터(T6)가 턴-온되면 제4 노드(N4)와 제1 노드(N1)가 전기적으로 접속된다. 즉, 제6 트랜지스터(T6)가 턴-온되면 발광 소자(LD)와 구동 트랜지스터(T1)가 전기적으로 접속된다.
제7 트랜지스터(T7)가 턴-온되면 제2 노드(N2)와 제2 전원 전압(VSS)이 전기적으로 접속된다. 즉, 제7 트랜지스터(T7)가 턴-온되면 구동 트랜지스터(T1)가 제2 전원 전압(VSS)과 전기적으로 접속된다. 이때, 제3 노드(N3)가 플로팅 상태로 설정되기 때문에 스토리지 커패시터(Cst)에 의하여 제3 노드(N3)와 제2 노드(N2) 사이의 전압 차이는 일정하게 유지되므로, 구동 트랜지스터(T1)의 게이트 전극(또는 제3 노드(N3))의 전압은 제1 데이터 신호의 전압(Vdata)에서 제2 데이터 신호의 전압 (Vdata +
Figure pat00001
, (
Figure pat00002
= VSS - (Vref-Vth))으로 변경될 수 있다.
제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온되면 제1 전원 전압(VDD)으로부터 발광 소자(LD), 제6 트랜지스터(T6), 구동 트랜지스터(T1) 및 제7 트랜지스터(T7)를 경유하여 제2 전원 전압(VSS)으로 구동 전류(ILD)가 흐를 수 있다. 구동 전류(ILD)는 이하 [수학식 1]로 표현될 수 있다.
[수학식 1]
Figure pat00003
Figure pat00004
상기 [수학식 1]에서 k는 상수를 의미하고, Vgs는 구동 트랜지스터(T1)의 게이트-소스 차 전압을 의미한다.
상기 [수학식 1]을 참고하면, 제4 기간(P4)에 발광 소자(LD)에 흐르는 구동 전류(ILD)는 구동 트랜지스터(T1)의 문턱 전압(Vth) 및 제2 전원 전압(VSS)에 의해 영향을 받지 않는다. 따라서, 본 발명의 실시예에서는 구동 트랜지스터(T1)의 문턱 전압(Vth) 및 제2 전원 전압(VSS)에 관계없이 표시 패널(100)에서 출력하는 영상의 휘도를 균일하게 유지할 수 있다.
한편, 화소들(PXij)은 수평라인 단위로 상기 제1 기간(P1) 내지 제4 기간(P4)을 순차적으로 반복하면서 데이터 신호에 대응하는 휘도를 구현한다.
도 4는 도 1의 표시 장치에 구비된 화소의 다른 실시예를 나타내는 도면이다. 도 4를 설명할 때 도 2의 화소와 차별화되는 구성을 위주로 설명하기로 한다.
도 4를 참조하면, 본 발명의 다른 실시예에 의한 화소(PXij)는 제2 노드(N2)와 제2 전원 전압(VSS)을 공급받는 제2 전원 라인 사이에 위치된 제4 트랜지스터(T4)를 구비한다.
즉, 도 4의 화소(PXij)는 도 2의 화소(PXij)와 비교하여 제4 트랜지스터(T4)가 제3 전원 전압(Vint) 대신 제2 전원 전압(VSS)에 접속될 뿐 그 외의 구성은 실질적으로 동일하다.
제4 트랜지스터(T4)가 제2 전원 전압(VSS)에 접속되는 경우 제3 전원 전압(Vint)이 화소(PXij)로 공급되지 않고, 이에 따라 화소(PXij)의 구성이 간단해질 수 있다.
추가적으로, 도 5 내지 도 8에 도시된 제4 트랜지스터(T4)도 제3 전원 전압(Vint) 대신에 제2 전원 전압(VSS)과 접속될 수 있음은 통상의 기술자에게 당연할 것이다.
도 5는 도 1의 표시 장치에 구비된 화소의 다른 실시예를 나타내는 도면이다. 도 5를 설명할 때 도 2의 화소와 차별화되는 구성을 위주로 설명하기로 한다.
도 5를 참조하면, 본 발명의 다른 실시예에 의한 화소(PXij)는 제5 전원 전압(Vsus)을 공급받는 유지 전원 라인과 제1 노드(N1) 사이에 위치되는 제3 트랜지스터(T3)를 구비한다. 즉, 도 5의 화소(PXij)는 도 2의 화소(PXij)와 비교하여 제3 트랜지스터(T3)가 제1 전원 전압(VDD) 대신 제5 전원 전압(Vsus)과 접속될 뿐 그 외의 구성은 실질적으로 동일하다.
도 3과 결부하여 동작 과정을 개략적으로 설명하면, 먼저 제1 기간(P1) 동안 제4 트랜지스터(T4)가 턴-온되어 3 전원 전압(Vint)이 제2 노드(N2)로 공급되고, 제5 트랜지스터(T5)가 턴-온되어 제4 전원 전압(Vref)의 전압이 제3 노드(N3)로 공급된다.
제2 기간(P2)동안 제5 트랜지스터(T5)는 턴-온 상태를 유지하고, 이에 따라 제3 노드(N3)는 제4 전원 전압(Vref)을 유지한다. 그리고, 제2 기간(P2) 동안 제2i 주사선으로 공급되는 주사 신호에 의하여 제3 트랜지스터(T3)가 턴-온된다. 제3 트랜지스터(T3)가 턴-온되면 제5 전원 전압(Vsus)이 제1 노드(N1)로 공급된다.
상술한 바와 같이 제5 전원 전압(Vsus)은 제4 전원 전압(Vref)보다 높은 전압으로 설정된다. 따라서, 제2 기간(P2) 동안 제2 노드(N2)의 전압은 제4 전원 전압(Vref)과 구동 트랜지스터(T1)의 문턱 전압(Vth)의 차에 대응하는 전압까지 상승한다. 따라서, 제2 기간(P2) 동안 스토리지 커패시터(Cst)에는 구동 트랜지스터(T1)의 문턱 전압이 저장되고, 이에 따라 구동 트랜지스터(T1)의 문턱 전압을 보상할 수 있다.
추가적으로, 제2 기간(P2) 동안 제5 전원 전압(Vsus)은 제3 트랜지스터(T3)를 경유하여 제1 노드(N1)로 공급된다. 즉, 제5 전원 전압(Vsus)은 발광 소자(LD)를 경유하지 않고 제 1노드(N1)로 공급되고, 이에 따라 구동의 신뢰성을 확보할 수 있다.
또한, 제5 전원 전압(Vsus)은 화소들(PX)들로 전류를 공급하지 않기 때문에 보다 안정적으로 구동될 수 있다.
상세히 설명하면, 제i 수평 라인에 위치된 화소들(PXi)의 보상 기간(즉, 제2 기간(P2)) 동안 나머지 수평 라인에 위치된 화소들은 발광 상태로 설정될 수 있다. 나머지 수평 라인에 위치된 화소들이 발광 상태로 설정되는 경우 제1 전원 전압(VDD)에서 나머지 수평 라인에 위치된 화소들로 소정의 전류를 공급하고, 이에 따라 제1 전원 전압(VDD)은 소정의 전압 강하가 발생된다.
반면에, 제5 전원 전압(Vsus)은 나머지 수평 라인에 위치된 화소들로 전류를 공급하지 않고, 이에 따라 제5 전원 전압(Vsus)에서는 전압 강하가 발생되지 않는다.(또는 전압 강하가 최소화될 수 있다.) 따라서, 제5 전원 전압(Vsus)을 이용하여 구동 트랜지스터(T1)의 문턱 전압을 보상하는 경우, 구동의 안정성을 확보할 수 있다.
제3 기간(P3) 동안 제3 노드(N3)의 전압은 제4 전원 전압(Vref)에서 데이터 신호의 전압(Vdata)으로 변경된다. 즉, 제3 기간(P3) 동안 화소(PXij)는 데이터 신호에 대응하는 전압을 충전한다.
제4 기간(P4)동안 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온되고, 이에 따라 발광 소자(LD)에는 수학식 1에 대응하는 구동 전류(ILD)가 흐른다. 즉, 제4 기간(P4) 동안 발광 소자(LD)는 데이터 신호에 대응하는 소정 휘도의 빛을 생성할 수 있다.
도 6은 도 1의 표시 장치에 구비된 화소의 다른 실시예를 나타내는 도면이다. 도 6을 설명할 때 도 5와 화소와 차별화되는 구성을 위주로 설명하기로 한다.
도 6을 참조하면, 본 발명의 다른 실시예에 의한 화소(PXij)는 제5 전원 전압(Vsus)을 공급받는 유지 전원 라인과 제2 노드(N2) 사이에 위치되는 홀드 커패시터(Chold)를 구비한다.
홀드 커패시터(Chold)는 제2 노드(N2)의 전압 변화를 최소화하며, 이를 위하여, 스토리지 커패시터(Cst)보다 높은 용량으로 설정된다. 홀드 커패시터(Chold)의 일단은 제5 전원 전압(Vsus)에 접속되고, 타단은 제2 노드(N2)에 접속된다.
홀드 커패시터(Chold)는 제2 노드(N2)의 전압 변화를 최소화하기 위한 것으로, 홀드 커패시터(Chold)의 일단에는 직류 전압이 공급될 수 있다. 도 6은 홀드 커패시터(Chold)이 일단에 제5 전원 전압(Vsus)이 공급된 경우를 나타낸다.
도 7은 도 1의 표시 장치에 구비된 화소의 다른 실시예를 나타내는 도면이다. 도 7을 설명할 때 도 2의 화소와 차별화되는 구성을 위주로 설명하기로 한다.
도 7을 참조하면, 본 발명의 다른 실시예에 의한 화소(PXij)는 제6 전원 전압(Vhold)을 공급하는 고정 전원 라인과 제2 노드(N2) 사이에 위치되는 홀드 커패시터(Chold)를 구비한다.
제6 전원 전압(Vhold)은 직류 전압으로 설정된다. 일례로, 제6 전원 전압(Vhold)은 화소(PXij)로 공급되는 직류 전압 중 어느 하나의 전압으로 설정될 수 있다. 일례로, 제6 전원 전압(Vhold)은 제2 전원 전압(VSS), 제3 전원 전압(Vint), 제4 전원 전압(Vref), 그라운드 전압(GND) 중 어느 하나로 설정될 수 있다.
한편, 홀드 커패시터(Chold)는 도 8과 같이 제3 트랜지스터(T3)가 제5 전원 전압(Vsus)에 접속된 경우에도, 일단이 제6 전원 전압(Vhold)과 접속될 수 있다. 이 경우, 제6 전원 전압(Vhold)은 제2 전원 전압(VSS), 제3 전원 전압(Vint), 제4 전원 전압(Vref), 제5 전원 전압(Vsus) 및 그라운드 전압(GND) 중 어느 하나로 설정될 수 있다.
이상 첨부된 도면을 참조하여 실시예들을 설명하였지만, 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자는 실시 예가 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
1000: 표시 장치 100: 표시 패널
200: 주사 구동부 300: 발광 구동부
400: 데이터 구동부 500: 전원 구동부
600: 타이밍 제어부

Claims (26)

  1. 일단이 제1 전원 전압을 공급하는 제1 전원 라인에 접속되는 발광 소자와;
    제1 전극과 전기적으로 접속된 상기 발광 소자를 경유하여 제2 전원 전압으로 흐르는 전류량을 제어하는 구동 트랜지스터와;
    상기 구동 트랜지스터의 제2 전극과 초기화 전압을 공급하는 초기화 전원 라인 사이에 접속되며, 게이트전극이 제1 주사 라인에 접속되는 초기화 트랜지스터와;
    상기 제1 전원 라인과 상기 구동 트랜지스터의 제1 전극 사이에 접속되며, 게이트전극이 제2 주사 라인에 접속되는 전압 트랜지스터와;
    상기 구동 트랜지스터의 게이트전극과 제 2전극 사이에 접속되는 스토리지 커패시터를 구비하는 화소회로.
  2. 제1 항에 있어서,
    상기 제1 전원 라인과 상기 구동 트랜지스터의 제2 전극 사이에 접속되는 홀딩 커패시터를 더 구비하는 화소회로.
  3. 제1 항에 있어서,
    직류 전압을 공급하는 고정 전압 라인과 상기 구동 트랜지스터의 제2 전극 사이에 접속되는 홀딩 커패시터를 더 구비하는 화소회로.
  4. 제3 항에 있어서,
    상기 직류 전압은 상기 화소회로로 공급되는 전압들 중 어느 하나의 전압으로 설정되는 화소회로.
  5. 제2 항 또는 제3항에 있어서,
    상기 홀딩 커패시터의 저장 용량은 상기 스토리지 커패시터의 저장 용량보다 크게 설정되는 화소회로.
  6. 제1 항에 있어서,
    상기 초기화 전압은 상기 제2 전원 전압과 동일한 전압으로 설정되는 화소회로.
  7. 제1 항에 있어서,
    상기 구동 트랜지스터의 게이트전극과 기준 전압을 공급하는 기준 전원 라인 사이에 접속되며, 게이트전극이 제3 주사 라인에 접속되는 기준 트랜지스터와;
    데이터선과 상기 구동 트랜지스터의 게이트전극 사이에 접속되며, 게이트전극이 제4 주사 라인에 접속되는 스위칭 트랜지스터를 더 구비하는 화소회로.
  8. 제7 항에 있어서,
    상기 기준 전압은 상기 제1 전원 전압보다 낮은 전압으로 설정되는 화소회로.
  9. 제7 항에 있어서,
    상기 제1 전원 전압은 상기 기준 전압과 상기 구동 트랜지스터의 문턱 전압의 차전압보다 높은 전압으로 설정되는 화소회로.
  10. 제7 항에 있어서,
    상기 기준 전압은 상기 데이터선으로 공급되는 데이터 신호의 전압 범위 내의 소정 전압으로 설정되는 화소회로.
  11. 제1 항에 있어서,
    상기 발광 소자의 타단과 상기 구동 트랜지스터의 제1 전극 사이에 접속되며, 게이트전극이 발광 제어선에 접속되는 제1 발광 트랜지스터와;
    상기 구동 트랜지스터의 제2 전극과 상기 제2 전원 전압을 공급하는 제2 전원 라인 사이에 접속되며, 게이트전극이 상기 발광 제어선에 접속되는 제2 발광 트랜지스터를 더 구비하는 화소회로.
  12. 일단이 제1 전원 전압을 공급하는 제1 전원 라인에 접속되는 발광 소자와;
    제1 전극과 전기적으로 접속된 상기 발광 소자를 경유하여 제2 전원 전압으로 흐르는 전류량을 제어하는 구동 트랜지스터와;
    상기 구동 트랜지스터의 제2 전극과 초기화 전압을 공급하는 초기화 전원 라인 사이에 접속되며, 게이트전극이 제1 주사 라인에 접속되는 초기화 트랜지스터와;
    상기 제1 전원 전압과 상이한 유지 전압을 공급하는 유지 전원 라인과 상기 구동 트랜지스터의 제1 전극 사이에 접속되며, 게이트전극이 제2 주사 라인에 접속되는 전압 트랜지스터와;
    상기 구동 트랜지스터의 게이트전극과 제 2전극 사이에 접속되는 스토리지 커패시터를 구비하는 화소회로.
  13. 제12 항에 있어서,
    상기 제1 전원 라인 또는 상기 유지 전원 라인과 상기 구동 트랜지스터의 제2 전극 사이에 접속되는 홀딩 커패시터를 더 구비하는 화소회로.
  14. 제12 항에 있어서,
    직류 전압을 공급하는 고정 전압 라인과 상기 구동 트랜지스터의 제2 전극 사이에 접속되는 홀딩 커패시터를 더 구비하는 화소회로.
  15. 제13 항 또는 제14항에 있어서,
    상기 홀딩 커패시터의 저장 용량은 상기 스토리지 커패시터의 저장 용량보다 크게 설정되는 화소회로.
  16. 제12 항에 있어서,
    상기 초기화 전압은 상기 제2 전원 전압과 동일한 전압으로 설정되는 화소회로.
  17. 제12 항에 있어서,
    상기 구동 트랜지스터의 게이트전극과 기준 전압을 공급하는 기준 전원 라인 사이에 접속되며, 게이트전극이 제3 주사 라인에 접속되는 기준 트랜지스터와;
    데이터선과 상기 구동 트랜지스터의 게이트전극 사이에 접속되며, 게이트전극이 제4 주사 라인에 접속되는 스위칭 트랜지스터를 더 구비하는 화소회로.
  18. 제17 항에 있어서,
    상기 기준 전압은 상기 유지 전압보다 낮은 전압으로 설정되는 화소회로.
  19. 제17 항에 있어서,
    상기 유지 전압은 상기 기준 전압과 상기 구동 트랜지스터의 문턱 전압의 차전압보다 높은 전압으로 설정되는 화소회로.
  20. 제17 항에 있어서,
    상기 기준 전압은 상기 데이터선으로 공급되는 데이터 신호의 전압 범위 내의 소정 전압으로 설정되는 화소회로.
  21. 제12 항에 있어서,
    상기 발광 소자의 타단과 상기 구동 트랜지스터의 제1 전극 사이에 접속되며, 게이트전극이 발광 제어선에 접속되는 제1 발광 트랜지스터와;
    상기 구동 트랜지스터의 제2 전극과 상기 제2 전원 전압을 공급하는 제2 전원 라인 사이에 접속되며, 게이트전극이 상기 발광 제어선에 접속되는 제2 발광 트랜지스터를 더 구비하는 화소회로.
  22. 주사선들 및 데이터선들과 접속되도록 위치되는 화소회로들을 구비하며;
    상기 화소회로들 중 적어도 하나의 화소회로는
    일단이 제1 전원 전압을 공급하는 제1 전원 라인에 접속되는 발광 소자와;
    제1 전극과 전기적으로 접속된 상기 발광 소자를 경유하여 제2 전원 전압으로 흐르는 전류량을 제어하는 구동 트랜지스터와;
    상기 구동 트랜지스터의 제2 전극과 초기화 전압을 공급하는 초기화 전원 라인 사이에 접속되며, 게이트전극이 제1 주사 라인에 접속되는 초기화 트랜지스터와;
    제1 전극이 상기 제1 전원 라인 또는 상기 제1 전원 전압과 상이한 유지 전압을 공급받는 유지 전원 라인에 접속되고, 제2 전극이 상기 구동 트랜지스터의 제1 전극 사이에 접속되며, 게이트전극이 제2 주사 라인에 접속되는 전압 트랜지스터와;
    상기 구동 트랜지스터의 게이트전극과 제 2전극 사이에 접속되는 스토리지 커패시터와;
    일단이 상기 제1 전원 라인 또는 직류 전압을 공급하는 고정 전원 라인에 접속되며, 타단이 상기 구동 트랜지스터의 제2 전극에 접속되는 홀딩 커패시터를 구비하는 표시 장치.
  23. 제22 항에 있어서,
    상기 화소회로는
    상기 구동 트랜지스터의 게이트전극과 기준 전압을 공급하는 기준 전원 라인 사이에 접속되며, 게이트전극이 제3 주사 라인에 접속되는 기준 트랜지스터와;
    데이터선과 상기 구동 트랜지스터의 게이트전극 사이에 접속되며, 게이트전극이 제4 주사 라인에 접속되는 스위칭 트랜지스터와;
    상기 발광 소자의 타단과 상기 구동 트랜지스터의 제1 전극 사이에 접속되며, 게이트전극이 발광 제어선에 접속되는 제1 발광 트랜지스터와;
    상기 구동 트랜지스터의 제2 전극과 상기 제2 전원 전압을 공급하는 제2 전원 라인 사이에 접속되며, 게이트전극이 상기 발광 제어선에 접속되는 제2 발광 트랜지스터를 더 구비하는 표시 장치.
  24. 제23 항에 있어서,
    상기 화소회로는 제1 기간, 제2 기간, 제3 기간 및 제4 기간으로 나누어 구동되며,
    상기 제1 기간 동안 상기 제1 주사 라인으로 주사 신호, 상기 제2 기간 동안 상기 제2 주사 라인으로 주사 신호, 상기 제3 기간 동안 상기 제4 주사 라인으로 주사 신호를 공급하며, 상기 제1 기간 및 상기 제2 기간 동안 상기 제3 주사 라인으로 주사 신호를 공급하는 주사 구동부를 더 구비하는 표시 장치.
  25. 제24 항에 있어서,
    상기 제1 기간 내지 상기 제3 기간 동안 상기 발광 제어선으로 게이트 오프 전압의 발광 제어 신호를 공급하고, 상기 제4 기간 동안 상기 발광 제어선으로 게이트 온 전압의 발광 제어신호를 공급하는 발광 구동부를 더 구비하는 표시 장치.
  26. 제24 항에 있어서,
    상기 제3 주사 라인으로 공급되는 주사 신호와 동기되도록 상기 데이터선으로 데이터 신호를 공급하기 위한 데이터 구동부를 더 구비하는 표시 장치.
KR1020210116561A 2021-09-01 2021-09-01 화소회로 및 이를 이용한 표시 장치 KR20230033789A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210116561A KR20230033789A (ko) 2021-09-01 2021-09-01 화소회로 및 이를 이용한 표시 장치
US17/749,084 US11967277B2 (en) 2021-09-01 2022-05-19 Pixel circuit and display device having the same
CN202210993177.0A CN115731875A (zh) 2021-09-01 2022-08-18 像素电路和具有像素电路的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210116561A KR20230033789A (ko) 2021-09-01 2021-09-01 화소회로 및 이를 이용한 표시 장치

Publications (1)

Publication Number Publication Date
KR20230033789A true KR20230033789A (ko) 2023-03-09

Family

ID=85286603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210116561A KR20230033789A (ko) 2021-09-01 2021-09-01 화소회로 및 이를 이용한 표시 장치

Country Status (3)

Country Link
US (1) US11967277B2 (ko)
KR (1) KR20230033789A (ko)
CN (1) CN115731875A (ko)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4401971B2 (ja) * 2004-04-29 2010-01-20 三星モバイルディスプレイ株式會社 発光表示装置
KR101202039B1 (ko) 2006-06-27 2012-11-16 엘지디스플레이 주식회사 유기전계발광표시장치의 화소 회로
KR101289631B1 (ko) 2006-09-18 2013-07-30 엘지디스플레이 주식회사 유기 발광다이오드 표시장치와 그 구동방법
KR101495359B1 (ko) 2008-12-22 2015-02-24 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR101040893B1 (ko) 2009-02-27 2011-06-16 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101678211B1 (ko) 2009-12-22 2016-11-21 엘지디스플레이 주식회사 유기전계발광표시장치
KR20120062252A (ko) * 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20120062251A (ko) * 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102016391B1 (ko) 2012-12-03 2019-08-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 구동방법
KR102453950B1 (ko) * 2015-09-30 2022-10-17 엘지디스플레이 주식회사 표시장치와 그 구동 방법
US10121430B2 (en) * 2015-11-16 2018-11-06 Apple Inc. Displays with series-connected switching transistors
KR20180025482A (ko) * 2016-08-31 2018-03-09 엘지디스플레이 주식회사 유기발광 표시장치
CN106652912B (zh) * 2016-12-13 2020-05-19 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN109256086A (zh) * 2017-07-12 2019-01-22 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板
KR102484380B1 (ko) * 2018-02-20 2023-01-04 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치
KR102497286B1 (ko) * 2018-07-09 2023-02-08 삼성디스플레이 주식회사 디스플레이 장치
KR20220062844A (ko) * 2020-11-09 2022-05-17 엘지디스플레이 주식회사 표시장치
KR20220093905A (ko) * 2020-12-28 2022-07-05 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US11967277B2 (en) 2024-04-23
US20230063644A1 (en) 2023-03-02
CN115731875A (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
CN107424563B (zh) 有机发光二极管显示装置
KR101040786B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US8913090B2 (en) Pixel circuit, organic electro-luminescent display apparatus, and method of driving the same
US8558767B2 (en) Organic light emitting display and driving method thereof
KR101411619B1 (ko) 화소 회로와 그 구동 방법 및 이를 이용한 유기 발광 표시 장치
US8654041B2 (en) Organic light emitting display device having more uniform luminance and method of driving the same
US9761172B2 (en) Organic light emitting diode display device and driving method thereof
KR101056223B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US8791889B2 (en) Pixel and organic light emitting display device using the same
KR20210085514A (ko) 전계 발광 표시장치
KR102626519B1 (ko) 유기발광소자표시장치
US11049474B2 (en) Display device
KR102167102B1 (ko) 화소 및 이를 이용한 유기 발광 표시 장치
KR20080060552A (ko) 표시 장치 및 그 구동 방법
US20100128014A1 (en) Pixel and organic light emitting display device using the same
KR101947577B1 (ko) 화소 회로와 그 구동 방법 및 이를 이용한 유기 발광 표시 장치
CN113421525A (zh) 像素驱动电路、显示面板、显示设备和驱动控制方法
KR20220061345A (ko) 표시 장치
CN101140733A (zh) 有机电激发光二极体的驱动电路及其驱动方法
KR102282938B1 (ko) 화소 및 이를 이용한 유기 발광 표시 장치
KR20160015509A (ko) 유기발광표시장치
KR20080050878A (ko) 유기발광다이오드 표시장치 및 그의 구동 방법
KR20230033789A (ko) 화소회로 및 이를 이용한 표시 장치
KR20200016663A (ko) 표시 장치
KR102327178B1 (ko) 화소 및 이를 이용한 유기 발광 표시 장치