JP2005308685A

JP2005308685A - Manufacturing method for semiconductor device, and test tool used therefor

Info

Publication number: JP2005308685A
Application number: JP2004129671A
Authority: JP
Inventors: Kazuaki Ishida; 和明石田; Hitoshi Horiuchi; 整堀内; Hiroshi Oguma; 広志小熊; Daisuke Sugimoto; 大祐杉本
Original assignee: Hitachi ULSI Systems Co Ltd
Current assignee: Hitachi Solutions Technology Ltd
Priority date: 2004-04-26
Filing date: 2004-04-26
Publication date: 2005-11-04
Anticipated expiration: 2024-04-26
Also published as: JP4512407B2

Abstract

<P>PROBLEM TO BE SOLVED: To cope with a narrow pitch in an external terminal, in an operation test for a semiconductor device. <P>SOLUTION: The test tool 6 comprising a flexible wiring board 7 provided with a plurality of the first connection terminals corresponding to arrangement of a ball electrode 5 of a BGA 1, and an interchange substrate 8 provided with a plurality of the second connection terminals connected electrically to the first connection terminals is prepared, the ball electrode 5 of the BGA 1 is connected to the first connection terminals in the flexible wiring board 7, a lead wire 11 is connected further to a measuring terminal 7c of the flexible wiring board 7 to conduct the operation test for the BGA 1, the second connection terminal of the interchange substrate 8 is thereby formed of simple structure by the wire not pin structure such as PGA substrate, and as a result, the second connection terminal copes with a narrow pitch of the ball electrode 5 of the BGA 1. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置の製造技術に関し、特に、半導体装置の外部端子の狭ピッチ化に対応し、かつ製造コストの低減化に適用して有効な技術に関する。 The present invention relates to a manufacturing technique of a semiconductor device, and more particularly to a technique that can be applied to reduce the manufacturing cost and cope with a narrow pitch of external terminals of a semiconductor device.

従来の半導体測定用治具は、半導体パッケージ装置に格子状に配列されたボール状電極端子の、近接する４つのボール状電極端子のほぼ中心部に対応する位置に選択的にコンタクトピンを４本ずつ配設する。そして、ソケットへの半導体パッケージ装置の搭載に応じて、ストッパ部材を下方向に移動させることにより、４本のコンタクトピンの先端部をそれぞれ開かせて、各コンタクトピンの先端部を、４つの異なるボール状電極端子とそれぞれ接触させる構成となっている（例えば、特許文献１参照）。
特開平１１−１８５９１２号公報（図２） A conventional semiconductor measurement jig has four contact pins selectively at positions corresponding to substantially the center of four adjacent ball-shaped electrode terminals of the ball-shaped electrode terminals arranged in a lattice pattern on the semiconductor package device. Arrange one by one. Then, according to the mounting of the semiconductor package device on the socket, the tip of each of the four contact pins is opened by moving the stopper member downward, so that the tip of each contact pin is divided into four different parts. It is configured to contact with each of the ball-shaped electrode terminals (for example, see Patent Document 1).
Japanese Patent Laid-Open No. 11-185912 (FIG. 2)

多ピン化を図った半導体装置の一例として、外部端子である複数のボール電極がパッケージ基板の裏面に格子状に配置されたＢＧＡ（Ball Grid Array)と呼ばれる半導体パッケージが知られている。 As an example of a multi-pin semiconductor device, a semiconductor package called a BGA (Ball Grid Array) is known in which a plurality of ball electrodes, which are external terminals, are arranged in a lattice pattern on the back surface of a package substrate.

本発明者は、ＢＧＡの動作確認を行うテスト技術について検討を行った。 The inventor has examined a test technique for confirming the operation of the BGA.

ＢＧＡの動作テストは、テスト用の実装製品用基板にＢＧＡを搭載した状態で行われるが、ＢＧＡでは、ボール電極が格子状に配置されているため、テスト時には、内側に配置されたボール電極に対してはテスト用測定端子をはんだ付けすることができない。 The BGA operation test is performed in a state where the BGA is mounted on the test mounting product substrate. In the BGA, since the ball electrodes are arranged in a lattice shape, the ball electrodes arranged on the inner side are used during the test. On the other hand, the test measuring terminal cannot be soldered.

そこで、ＢＧＡ−実装基板間に配線基板からなる専用アダプタを取り付け、各外部端子に接続するテスト用電極を外側に引き出してテスト用測定端子をはんだ付けしてテストを行っている。 Therefore, a test is performed by attaching a dedicated adapter made of a wiring board between the BGA and the mounting board, pulling out the test electrodes connected to the external terminals to the outside, and soldering the test measurement terminals.

ところが、実装基板が小型電子機器に組み込まれる高密度実装基板の場合、専用アダプタの周辺には種々の電子部品が実装されており、リフローによって専用アダプタを電気的に接続させる際に、電子部品と専用アダプタとが接触してアダプタが取り付け出来ず、電子部品が破損するという問題が起こる。さらに、外部端子であるボール電極がはんだからなる場合、Ｐｂフリー化により、２２０℃ぐらいの高温で実装する必要が発生するため、電子部品への熱的影響が懸念される。 However, when the mounting board is a high-density mounting board that is built into a small electronic device, various electronic components are mounted around the dedicated adapter. When the dedicated adapter is electrically connected by reflow, There is a problem that the adapter cannot be attached due to contact with the dedicated adapter and the electronic components are damaged. Furthermore, when the ball electrode which is an external terminal is made of solder, it is necessary to mount at a high temperature of about 220 ° C. due to the Pb-free, and there is a concern about thermal influence on the electronic component.

また、専用アダプタとして、セラミックＰＧＡ（Pin Grid Array) 用基板を採用することも考えられるが、セラミックＰＧＡ用基板のピンは、ＢＧＡのボール電極の狭ピッチ化に対応させて狭ピッチ化（例えば、0.５ｍｍピッチ）を図るのが困難であるとともに、セラミックＰＧＡ用基板は非常に高価であることが問題となる。 In addition, it may be possible to adopt a ceramic PGA (Pin Grid Array) substrate as a dedicated adapter. However, the pin of the ceramic PGA substrate has a narrow pitch corresponding to the narrow pitch of the ball electrode of the BGA (for example, 0.5 mm pitch) is difficult, and the ceramic PGA substrate is very expensive.

本発明の目的は、外部端子の狭ピッチ化に対応させることができる半導体装置の製造方法およびそれに用いられるテスト治具を提供することにある。 An object of the present invention is to provide a method for manufacturing a semiconductor device that can cope with a narrow pitch of external terminals and a test jig used therefor.

また、本発明の他の目的は、製造コストの低減化を図ることができる半導体装置の製造方法およびそれに用いられるテスト治具を提供することにある。 Another object of the present invention is to provide a method of manufacturing a semiconductor device and a test jig used therefor that can reduce the manufacturing cost.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.

すなわち、本発明は、表裏面に半導体装置の外部端子の配置に対応して複数の第１の接続端子が設けられ、それぞれ前記複数の第１の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する第１の基板と、表裏面に前記複数の第１の接続端子それぞれに電気的に接続する複数の第２の接続端子が設けられた第２の基板とを有するテスト治具を準備する工程と、前記テスト治具の前記第１の基板の前記第１の接続端子に前記半導体装置の前記外部端子が接続するように前記第１の基板上に前記半導体装置を配置し、さらに前記テスト治具の前記第２の基板の前記第２の接続端子が実装基板の端子に電気的に接続するように前記実装基板上に前記テスト治具を配置する工程と、前記テスト治具の前記第１の基板の前記複数の導体部にテスト用測定端子を接触させて前記半導体装置の電気的テストを行う工程とを有するものである。 That is, according to the present invention, a plurality of first connection terminals are provided on the front and back surfaces corresponding to the arrangement of external terminals of the semiconductor device, and are electrically connected to the plurality of first connection terminals, respectively, and outwardly. A first substrate having a plurality of conductor portions extending toward the first surface, and a second substrate having front and back surfaces provided with a plurality of second connection terminals electrically connected to the plurality of first connection terminals, respectively. Preparing a test jig having: and on the first substrate, the external terminal of the semiconductor device is connected to the first connection terminal of the first substrate of the test jig. Disposing a semiconductor device, and further disposing the test jig on the mounting substrate such that the second connection terminal of the second substrate of the test jig is electrically connected to a terminal of the mounting substrate. And the plurality of the first substrates of the test jig The body portion by contacting the test measurement terminal and a step of performing electrical tests of the semiconductor device.

また、本発明は、表裏面に半導体装置の外部端子の配置に対応して複数の第１の接続端子が設けられ、それぞれ前記複数の第１の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する第１の基板と、表裏面に前記複数の第１の接続端子それぞれに電気的に接続する複数の第２の接続端子が設けられた第２の基板とを有するものである。 According to the present invention, a plurality of first connection terminals are provided on the front and back surfaces corresponding to the arrangement of the external terminals of the semiconductor device, and are electrically connected to the plurality of first connection terminals, respectively, and outwardly. A first substrate having a plurality of conductor portions extending toward the first surface, and a second substrate having front and back surfaces provided with a plurality of second connection terminals electrically connected to the plurality of first connection terminals, respectively. It has.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

半導体装置の外部端子の配置に対応して複数の第１の接続端子が設けられた第１の基板と、複数の第１の接続端子それぞれに電気的に接続する複数の第２の接続端子が設けられた第２の基板とからなるテスト治具を準備し、第１の基板の第１の接続端子に半導体装置の外部端子を接続し、第２の基板の第２の接続端子が実装基板の端子に電気的に接続するようにし、さらに第１の基板の複数の導体部にテスト用測定端子を接触させて半導体装置の電気的テストを行うことにより、半導体装置の外部端子に第１の基板を介して電気的に接続させる第２の基板の第２の接続端子を、セラミックＰＧＡ基板のようなピン構造ではなく、配線による簡単な構造で形成することができる。その結果、第２の接続端子を半導体装置の外部端子の狭ピッチ化に対応させて配置させることができ、テスト治具を狭ピッチ化に容易に対応させることができる。また、第２の基板の基材を樹脂などの安価な材料で形成できるため、セラミックＰＧＡ基板に比較してテスト治具のコストを低減することができ、その結果、半導体装置の製造コストの低減化を図ることができる。 A first substrate provided with a plurality of first connection terminals corresponding to the arrangement of external terminals of the semiconductor device, and a plurality of second connection terminals electrically connected to each of the plurality of first connection terminals. A test jig comprising a provided second substrate is prepared, an external terminal of the semiconductor device is connected to a first connection terminal of the first substrate, and a second connection terminal of the second substrate is a mounting substrate. The semiconductor device is electrically connected to the plurality of conductors of the first substrate, and the test terminals are brought into contact with the plurality of conductor portions of the first substrate to perform an electrical test of the semiconductor device, whereby the first terminal is connected to the external terminal of the semiconductor device. The second connection terminal of the second substrate to be electrically connected through the substrate can be formed with a simple structure using wiring instead of a pin structure like a ceramic PGA substrate. As a result, the second connection terminals can be arranged corresponding to the narrow pitch of the external terminals of the semiconductor device, and the test jig can be easily adapted to the narrow pitch. Further, since the base material of the second substrate can be formed of an inexpensive material such as a resin, the cost of the test jig can be reduced as compared with the ceramic PGA substrate, and as a result, the manufacturing cost of the semiconductor device can be reduced. Can be achieved.

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。 In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.

さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。 Further, in the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments, but they are not irrelevant to each other unless otherwise specified. The other part or all of the modifications, details, supplementary explanations, and the like are related.

また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。 Also, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), particularly when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and it may be more or less than the specific number.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.

（実施の形態）
図１は本発明の実施の形態の半導体装置の製造方法で用いられるテスト治具の実装基板への実装構造の一例を示す概念図、図２は図１に示す半導体装置の構造の一例を示す平面図、図３は半導体装置の本体幅方向の構造の一例を示す側面図、図４は半導体装置の本体長手方向の構造の一例を示す側面図、図５は半導体装置の構造の一例を示す裏面図、図６は図１に示すテスト治具における第１の基板の構造の一例を示す平面図、図７は図１に示すテスト治具における第２の基板の構造の一例を示す部分断面図、図８は図７に示す第２の基板の構造の一例を示す平面図、図９は図７に示す第２の基板の構造の一例を示す拡大部分斜視図、図１０は図１に示すテスト治具における第２の基板の実装基板への実装方法の一例を示す部分側面図、図１１は図１に示すテスト治具における第１の基板の第２の基板上への搭載方法の一例を示す部分側面図、図１２は図１に示すテスト治具における半導体装置の第１の基板への接続方法の一例を示す部分概念図、図１３は図１に示すテスト治具を用いた半導体装置の動作確認テスト時の構造の一例を示す部分断面図、図１４は本発明の実施の形態の半導体装置の製造方法で用いられる変形例のテスト治具の実装基板への実装構造を示す概念図、図１５は変形例のテスト治具における第２の基板の構造を示す部分断面図、図１６は変形例のテスト治具における第２の基板の構造を示す平面図、図１７は図１６に示す第２の基板における給電線の配線パターンの一例を示す平面図、図１８は変形例のテスト治具における第２の基板の構造を示す拡大部分斜視図である。 (Embodiment)
FIG. 1 is a conceptual diagram showing an example of a mounting structure of a test jig used in a method for manufacturing a semiconductor device according to an embodiment of the present invention on a mounting substrate, and FIG. 2 shows an example of the structure of the semiconductor device shown in FIG. FIG. 3 is a side view showing an example of the structure in the body width direction of the semiconductor device, FIG. 4 is a side view showing an example of the structure in the longitudinal direction of the body of the semiconductor device, and FIG. 5 shows an example of the structure of the semiconductor device. FIG. 6 is a plan view showing an example of the structure of the first substrate in the test jig shown in FIG. 1, and FIG. 7 is a partial cross section showing an example of the structure of the second substrate in the test jig shown in FIG. 8 is a plan view showing an example of the structure of the second substrate shown in FIG. 7, FIG. 9 is an enlarged partial perspective view showing an example of the structure of the second substrate shown in FIG. 7, and FIG. FIG. 1 is a partial side view showing an example of a mounting method of a second board on a mounting board in the test jig shown in FIG. FIG. 12 is a partial side view showing an example of a mounting method of the first substrate on the second substrate in the test jig shown in FIG. 1, and FIG. 12 shows the first substrate of the semiconductor device in the test jig shown in FIG. FIG. 13 is a partial sectional view showing an example of a structure during an operation check test of a semiconductor device using the test jig shown in FIG. 1, and FIG. 14 is an embodiment of the present invention. FIG. 15 is a partial cross-sectional view showing the structure of a second substrate in the test jig of the modification, FIG. 16 is a plan view showing the structure of the second substrate in the test jig of the modified example, FIG. 17 is a plan view showing an example of the wiring pattern of the feeder line on the second substrate shown in FIG. 16, and FIG. Enlarged part showing the structure of the second substrate in the test jig It is a perspective view.

本実施の形態は、半導体装置の製造方法において、組み立て完了後の半導体装置の動作テストに関するものであり、本実施の形態の動作テストでは、図１に示すように、半導体装置をテスト治具６を介して実装基板９に実装してテストを行う。 This embodiment relates to an operation test of a semiconductor device after completion of assembly in a method for manufacturing a semiconductor device. In the operation test of this embodiment, as shown in FIG. A test is performed by mounting on the mounting board 9 via

なお、動作テストで使用される実装基板９は、実際の製品と同様のものであり、したがって、部品配置も製品と同様であり、実装基板９が、携帯電話機などの小型電子機器に組み込まれるものである場合には、高密度実装が施された基板となる。そのため、高密度実装の実装基板９では、実装基板９のＢＧＡ１を実装する領域の周辺には、図１に示すように、チップ部品などの電子部品１０が複数実装されている。 Note that the mounting board 9 used in the operation test is the same as the actual product, and therefore the component arrangement is the same as the product, and the mounting board 9 is incorporated into a small electronic device such as a mobile phone. In this case, the substrate is subjected to high-density mounting. Therefore, in the high-density mounting substrate 9, a plurality of electronic components 10 such as chip components are mounted around the area where the BGA 1 of the mounting substrate 9 is mounted, as shown in FIG.

本実施の形態でテスト治具６を使用して動作テストが行われる半導体装置は、例えば、図２〜図５に示すようなＢＧＡ１である。すなわち、前記半導体装置は、複数の外部端子が格子状に配置された比較的多ピンのものであり、本実施の形態では、前記半導体装置の一例としてＢＧＡ１を取り上げて説明する。 A semiconductor device in which an operation test is performed using the test jig 6 in the present embodiment is, for example, a BGA 1 as shown in FIGS. That is, the semiconductor device has a relatively large number of pins in which a plurality of external terminals are arranged in a lattice pattern, and in this embodiment, the BGA 1 will be described as an example of the semiconductor device.

ＢＧＡ１は、図２〜図５に示すように、その表面４ａ上に半導体チップ２が搭載され、かつ半導体チップ２の表面電極と電気的に接続されたパッケージ基板４と、パッケージ基板４の裏面４ｂに設けられ、かつ格子状に配置された複数の外部端子であるボール電極５と、パッケージ基板４の表面側に形成され、かつ半導体チップ２を封止用樹脂によって封止する封止体３とからなる。 As shown in FIGS. 2 to 5, the BGA 1 has a package substrate 4 on which the semiconductor chip 2 is mounted on the front surface 4 a and electrically connected to the surface electrode of the semiconductor chip 2, and a back surface 4 b of the package substrate 4. A plurality of external electrodes arranged in a grid pattern, and a sealing body 3 formed on the surface side of the package substrate 4 and sealing the semiconductor chip 2 with a sealing resin; Consists of.

なお、ボール電極５は、例えば、はんだによって形成され、また、封止体３は、例えば、エポキシ系の封止用樹脂を熱硬化させて形成したものである。さらに、半導体チップ２は、例えば、シリコンによって形成され、その主面には、半導体素子と表面電極とが形成されており、前記表面電極とこれに対応する外部端子とが電気的に接続されている。図２〜図５に示すＢＧＡ１は、一例として、９０ピンの場合の構造を示している。 The ball electrode 5 is formed of, for example, solder, and the sealing body 3 is formed by, for example, thermosetting an epoxy-based sealing resin. Further, the semiconductor chip 2 is formed of, for example, silicon, and a semiconductor element and a surface electrode are formed on the main surface, and the surface electrode and an external terminal corresponding thereto are electrically connected. Yes. BGA1 shown in FIGS. 2-5 has shown the structure in the case of 90 pins as an example.

次に、本実施の形態のテスト治具６について説明する。 Next, the test jig 6 of this embodiment will be described.

テスト治具６は、格子状に配置された複数のボール電極５を有するＢＧＡ１の製造に用いられるものであり、表裏面にＢＧＡ１のボール電極５の配置に対応して複数のランド（第１の接続端子）７ａが設けられているとともに、それぞれ複数のランド７ａと配線部７ｂを介して電気的に接続し、かつ外方に向かって延在する複数の導体部である測定端子７ｃを有する可撓性配線基板（第１の基板）７と、表裏面に複数のランド７ａそれぞれに電気的に接続する複数のスルーホール端子（第２の接続端子）８ｂが設けられた第２の基板である中継基板８とから構成され、動作テスト時には、図１に示すように、実装基板９上に中継基板８を配置し、さらに中継基板８上に可撓性配線基板７を配置し、この可撓性配線基板７上にＢＧＡ１を搭載してテストを行う。 The test jig 6 is used for manufacturing a BGA 1 having a plurality of ball electrodes 5 arranged in a lattice shape, and a plurality of lands (first surfaces) corresponding to the arrangement of the ball electrodes 5 of the BGA 1 on the front and back surfaces. A connecting terminal) 7a, and a measuring terminal 7c, which is a plurality of conductor portions that are electrically connected to each other via a plurality of lands 7a and wiring portions 7b and extend outward. This is a second substrate in which a flexible wiring substrate (first substrate) 7 and a plurality of through-hole terminals (second connection terminals) 8b that are electrically connected to the respective lands 7a are provided on the front and back surfaces. In the operation test, as shown in FIG. 1, the relay substrate 8 is disposed on the mounting substrate 9, and the flexible wiring substrate 7 is disposed on the relay substrate 8. BGA1 is mounted on conductive wiring board 7 Carry out the test.

まず、第１の基板である可撓性配線基板７について説明すると、図６に示すように、中央部にＢＧＡ１のボール電極５の配置に対応して複数のランド７ａが格子状に配置されており、さらにその両側に各ランド７ａに接続する配線パーンである複数の配線部７ｂがそれぞれ外側に向かって延在して配置され、かつ各配線部７ｂの端部には、それぞれ測定端子７ｃが接続されている。すなわち、ＢＧＡ１のボール電極５に接続する各ランド７ａを配線部７ｂによって両端に向けて外側に引き出しており、基板本体の両端部に複数の測定端子７ｃが配置されている。 First, the flexible wiring board 7 as the first substrate will be described. As shown in FIG. 6, a plurality of lands 7a are arranged in a lattice shape corresponding to the arrangement of the ball electrodes 5 of the BGA 1 at the center. In addition, a plurality of wiring portions 7b, which are wiring patterns connected to the lands 7a, are arranged on both sides of the wiring portions 7b so as to extend outward, and measurement terminals 7c are respectively provided at the ends of the wiring portions 7b. It is connected. That is, each land 7a connected to the ball electrode 5 of the BGA 1 is drawn outward toward both ends by the wiring portion 7b, and a plurality of measurement terminals 7c are arranged at both end portions of the substrate body.

これにより、ＢＧＡ１の動作テストを行う際には、テスト用測定端子を各測定端子７ｃに容易に接続することが可能になる。 As a result, when performing an operation test of the BGA 1, the test measurement terminals can be easily connected to the measurement terminals 7c.

なお、各ランド７ａは、可撓性配線基板７の表面７ｄと裏面７ｅにそれぞれ露出して設けられており、表面側のランド７ａと裏面側のランド７ａは電気的に接続されている。 Each land 7a is provided to be exposed on the front surface 7d and the back surface 7e of the flexible wiring board 7, and the front surface land 7a and the back surface land 7a are electrically connected.

また、可撓性配線基板７は、薄膜のフィルム材などによって形成され、このフィルム上にランド７ａ、配線部７ｂおよび測定端子７ｃが薄い銅パターンなどによって形成されたものである。したがって、折り曲げることも可能な可撓性を有しており、可撓性配線基板７は、例えば、フレキシブル配線基板である。 The flexible wiring board 7 is formed of a thin film material or the like, and lands 7a, wiring portions 7b, and measurement terminals 7c are formed on the film by a thin copper pattern or the like. Therefore, it has the flexibility which can be bent, and the flexible wiring board 7 is a flexible wiring board, for example.

一方、第２の基板である中継基板８は、図７に示すように、樹脂などからなる基材８ａの表面８ｄと裏面８ｅに、第２の接続端子であるスルーホール端子８ｂが複数設けられたものであり、図７および図９に示すように、表面側のスルーホール端子８ｂと裏面側のスルーホール端子８ｂが内部のスルーホール配線８ｃを介して電気的に接続されている。 On the other hand, as shown in FIG. 7, the relay substrate 8 as the second substrate is provided with a plurality of through-hole terminals 8b as second connection terminals on the front surface 8d and the back surface 8e of the base material 8a made of resin or the like. As shown in FIGS. 7 and 9, the front-side through-hole terminal 8b and the rear-side through-hole terminal 8b are electrically connected through an internal through-hole wiring 8c.

図８に示すように、複数のスルーホール端子８ｂは、ＢＧＡ１のボール電極５の配置に対応して格子状に配置されている。 As shown in FIG. 8, the plurality of through-hole terminals 8 b are arranged in a lattice shape corresponding to the arrangement of the ball electrodes 5 of the BGA 1.

また、ＢＧＡ１の動作テストを行う際には、実装基板９は、実際の製品と同様の部品配置のものを使用する。したがって、図１に示すように、実装基板９のＢＧＡ１を実装する領域の周辺には、チップ部品などの電子部品１０が複数実装されている。これにより、中継基板８は、その平面方向が、ＢＧＡ１の本体と同じ大きさのものが好ましい。 Further, when performing an operation test of the BGA 1, the mounting substrate 9 having the same component arrangement as the actual product is used. Therefore, as shown in FIG. 1, a plurality of electronic components 10 such as chip components are mounted around the area where the BGA 1 is mounted on the mounting substrate 9. Thereby, the relay substrate 8 preferably has the same planar direction as that of the main body of the BGA 1.

一方、可撓性配線基板７は、ＢＧＡ１のボール電極５に対応して格子状に配置された複数のランド７ａをその両側の外側に配線部７ｂによって引き出しているため、ＢＧＡ１の本体よりその対向する一方向に対して長く迫り出した大きさとなっている。 On the other hand, since the flexible wiring board 7 has a plurality of lands 7a arranged in a lattice pattern corresponding to the ball electrodes 5 of the BGA 1 and is drawn out by the wiring portions 7b on the outer sides of the both sides, the flexible wiring board 7 is opposed to the main body of the BGA 1. It is a size that bulges out for a long time.

したがって、図１に示すように、中継基板８上に可撓性配線基板７を配置した際に、可撓性配線基板７の端部などが電子部品１０に接触しないように、中継基板８の厚さ（Ｈ）は、チップ部品などの電子部品１０の高さより厚く形成されている。例えば、ＢＧＡ１の周辺に実装される電子部品１０の高さが、1.５ｍｍの場合、中継基板８の厚さ（Ｈ）を、1.６ｍｍ以上にすることにより、可撓性配線基板７を中継基板８上に配置した際の可撓性配線基板７と電子部品１０との接触を防ぐことができる。 Therefore, as shown in FIG. 1, when the flexible wiring board 7 is arranged on the relay board 8, the end of the flexible wiring board 7 and the like are not in contact with the electronic component 10. The thickness (H) is formed thicker than the height of the electronic component 10 such as a chip component. For example, when the height of the electronic component 10 mounted around the BGA 1 is 1.5 mm, the thickness (H) of the relay substrate 8 is set to 1.6 mm or more, whereby the flexible wiring substrate 7 is Contact between the flexible wiring board 7 and the electronic component 10 when placed on the relay board 8 can be prevented.

次に、図１０〜図１２に示す実装基板９へのテスト治具６の実装方法について説明する。 Next, a method for mounting the test jig 6 on the mounting substrate 9 shown in FIGS. 10 to 12 will be described.

まず、実装基板９の端子上にペースト状の導電性接着剤を塗布し、図１０に示すように、その上に第２の基板である中継基板８を位置決めして配置する。その後、リフローまたはベーク炉に通すなどして実装基板９と中継基板８とを電気的に接続する。 First, a paste-like conductive adhesive is applied on the terminals of the mounting substrate 9, and the relay substrate 8 as the second substrate is positioned and disposed thereon as shown in FIG. Thereafter, the mounting substrate 9 and the relay substrate 8 are electrically connected by passing through a reflow or baking furnace.

続いて、図１１に示すように、中継基板８の表面８ｄにフラックスを塗布し、そこに第１の基板である可撓性配線基板７を位置決めして配置する。位置決め後、リフローまたはベーク炉に通すなどして中継基板８と可撓性配線基板７とを電気的に接続する。 Subsequently, as shown in FIG. 11, a flux is applied to the surface 8d of the relay substrate 8, and the flexible wiring substrate 7 as the first substrate is positioned and disposed thereon. After positioning, the relay substrate 8 and the flexible wiring substrate 7 are electrically connected by passing through a reflow or baking furnace.

その後、図１２に示すように、可撓性配線基板７の表面７ｄのランド７ａに導電性接着剤を塗布し、そこにＢＧＡ１を位置決めして配置する。すなわち、ＢＧＡ１のボール電極５とこれに対応する可撓性配線基板７のランド７ａとを位置決めして可撓性配線基板７上にＢＧＡ１を配置する。位置決め後、リフローまたはベーク炉に通すなどしてＢＧＡ１と可撓性配線基板７とを電気的に接続する。 After that, as shown in FIG. 12, a conductive adhesive is applied to the land 7a on the surface 7d of the flexible wiring board 7, and the BGA 1 is positioned and arranged there. That is, the ball electrode 5 of the BGA 1 and the land 7 a of the flexible wiring board 7 corresponding thereto are positioned, and the BGA 1 is arranged on the flexible wiring board 7. After positioning, the BGA 1 and the flexible wiring board 7 are electrically connected by passing through a reflow or baking furnace.

次に、図１３を用いて本実施の形態の半導体装置の製造方法について説明する。図１３は、実装基板９が、携帯電話機などの小型電子機器に組み込まれている場合に、製品の使用状況と同じ条件でＢＧＡ１の動作テストを行う際のテスト方法を示すものである。 Next, a method for manufacturing the semiconductor device of this embodiment will be described with reference to FIG. FIG. 13 shows a test method for performing an operation test of the BGA 1 under the same conditions as the product usage state when the mounting substrate 9 is incorporated in a small electronic device such as a mobile phone.

まず、第１の基板である可撓性配線基板７と第２の基板である中継基板８とからなるテスト治具６を準備し、さらに、図１０〜図１２に示すテスト治具６の実装方法により、実装基板９上にテスト治具６およびＢＧＡ１を実装する。 First, a test jig 6 including a flexible wiring board 7 as a first board and a relay board 8 as a second board is prepared, and further mounting of the test jig 6 shown in FIGS. The test jig 6 and the BGA 1 are mounted on the mounting substrate 9 by the method.

その後、可撓性配線基板７の複数の測定端子７ｃにテスト用測定端子を接触させてＢＧＡ１の電気的テストを行う。ここでは、図１３に示すように可撓性配線基板７の測定端子７ｃに、例えば、オシロスコープなどの測定器に接続されたテスト用測定端子であるリード線１１をはんだ付けし、これにより、リード線１１を介して信号を伝達してＢＧＡ１の電気的テスト（動作テスト）を行う。 Thereafter, the test terminals are brought into contact with the plurality of measurement terminals 7c of the flexible wiring board 7, and the electrical test of the BGA 1 is performed. Here, as shown in FIG. 13, a lead wire 11 which is a test measurement terminal connected to a measuring instrument such as an oscilloscope, for example, is soldered to the measurement terminal 7c of the flexible wiring board 7, whereby the lead A signal is transmitted through the line 11 to perform an electrical test (operation test) of the BGA 1.

なお、実装基板９が小型電子機器に組み込まれており、かつ製品の使用状況と同じ条件でＢＧＡ１の動作テストを行わなければならない場合、図１３に示すように、筐体１２を閉じた状態で動作テストを行うことになる。このような場合、本実施の形態のテスト治具６では、第１の基板として可撓性配線基板７を採用していることにより、可撓性配線基板７を折り曲げて使用することが可能であり、したがって、狭い領域にテスト治具６を配置して動作テストを行わなければならない場合であってもテスト治具６の配置が可能となり、動作テストを行うことができる。 When the mounting substrate 9 is incorporated in a small electronic device and the operation test of the BGA 1 must be performed under the same conditions as the usage of the product, the housing 12 is closed as shown in FIG. An operation test will be performed. In such a case, the test jig 6 of the present embodiment employs the flexible wiring board 7 as the first board, so that the flexible wiring board 7 can be bent and used. Therefore, even when the operation test must be performed with the test jig 6 arranged in a narrow region, the test jig 6 can be arranged and the operation test can be performed.

次に、本実施の形態の変形例のテスト治具６について説明する。 Next, a test jig 6 according to a modification of the present embodiment will be described.

図１４は変形例のテスト治具６の構造を示すものであり、第２の基板である中継基板８の表面８ｄおよび裏面８ｅに、複数のスルーホール端子８ｂに電気的に接続する複数の突起端子８ｆが設けられており、中継基板８上に可撓性配線基板７を配置する際に、この突起端子８ｆを可撓性配線基板７と係合させて中継基板８と可撓性配線基板７との間の位置決めを容易に、かつ高精度に行って可撓性配線基板７を配置するものである。 FIG. 14 shows the structure of a test jig 6 of a modified example, and a plurality of protrusions electrically connected to a plurality of through-hole terminals 8b on the front surface 8d and the back surface 8e of the relay substrate 8 which is the second substrate. When the flexible wiring board 7 is disposed on the relay board 8, the terminal 8 f is provided, and when this flexible terminal 8 f is engaged with the flexible wiring board 7, the relay board 8 and the flexible wiring board are provided. The flexible wiring board 7 is disposed with easy and high-precision positioning with respect to the board 7.

すなわち、変形例のテスト治具６の中継基板８には、その表裏両面に、図１５に示すように、複数のスルーホール端子８ｂそれぞれに電気的に接続する突起端子８ｆが複数設けられている。その際、基材８ａおよびスルーホール端子８ｂは、絶縁性のソルダレジスト８ｇによって覆われており、複数の突起端子８ｆのみが露出している。そして、これら複数の突起端子８ｆは、ソルダレジスト面から外側に突出して設けられている。 That is, the relay substrate 8 of the test jig 6 according to the modified example is provided with a plurality of protruding terminals 8f that are electrically connected to the plurality of through-hole terminals 8b, as shown in FIG. . At that time, the base material 8a and the through-hole terminal 8b are covered with an insulating solder resist 8g, and only the plurality of protruding terminals 8f are exposed. The plurality of protruding terminals 8f are provided so as to protrude outward from the solder resist surface.

なお、これらの突起端子８ｆは、スルーホール端子８ｂにＮｉ−Ａｕめっきを成長させる方法で形成する。ここでは、図１７に示す給電線８ｈから給電を行い、電解めっき法によってＮｉ−Ａｕめっきを成長させて突起端子８ｆを形成する。例えば、突起端子８ｆのソルダレジスト面からの突起高さが、２５〜３０μｍとなるようにＮｉ−Ａｕめっきを成長させる。 The protruding terminals 8f are formed by a method of growing Ni—Au plating on the through-hole terminals 8b. Here, power is supplied from the power supply line 8h shown in FIG. 17, and Ni—Au plating is grown by electrolytic plating to form the protruding terminal 8f. For example, the Ni—Au plating is grown so that the protrusion height from the solder resist surface of the protrusion terminal 8f is 25 to 30 μm.

これらの突起端子８ｆを設けたことにより、中継基板８を実装基板９に実装する際や、中継基板８上に可撓性配線基板７を搭載する際に、突起端子８ｆを位置決めとして利用することができる。例えば、可撓性配線基板７のランド７ａの中央の開口部に中継基板８の突起端子８ｆを係合させることにより、可撓性配線基板７と中継基板８の間で容易に、かつ高精度に位置決めを行うことができるとともに、両者を確実に電気的に接続することができる。 By providing these protruding terminals 8f, the protruding terminals 8f can be used for positioning when the relay board 8 is mounted on the mounting board 9 or when the flexible wiring board 7 is mounted on the relay board 8. Can do. For example, by engaging the projecting terminal 8f of the relay board 8 with the opening at the center of the land 7a of the flexible wiring board 7, it is easy and highly accurate between the flexible wiring board 7 and the relay board 8. In addition, the positioning can be performed and the two can be reliably electrically connected.

なお、スルーホール端子８ｂにおけるスルーホール配線８ｃと突起端子８ｆは、図１６および図１８に示すように、例えば、半ピッチずれて配置されている。ただし、突起端子８ｆは、スルーホール配線８ｃとずれて配置されることなく、スルーホール配線８ｃの上部に設けられていてもよい。さらに、突起端子８ｆは、必ずしも中継基板８の表裏両面に設けられていなくてもよく、表面８ｄもしくは裏面８ｅの何れか一方に設けられていればよいが、可撓性配線基板７との位置決めは、そのランド７ａの開口部を利用することにより容易に行えるため、少なくとも表面８ｄ側には突起端子８ｆを有していることが好ましい。 Note that the through-hole wiring 8c and the projecting terminal 8f in the through-hole terminal 8b are arranged, for example, shifted by a half pitch as shown in FIGS. However, the protruding terminal 8f may be provided above the through-hole wiring 8c without being displaced from the through-hole wiring 8c. Further, the protruding terminals 8f do not necessarily have to be provided on both the front and back surfaces of the relay substrate 8, and may be provided on either the front surface 8d or the back surface 8e. Since it can be easily performed by utilizing the opening of the land 7a, it is preferable to have a protruding terminal 8f on at least the surface 8d side.

本実施の形態の半導体装置の製造方法およびそれに用いられるテスト治具によれば、ＢＧＡ１のボール電極５の配置に対応して複数のランド７ａが設けられた可撓性配線基板７と、複数のランド７ａそれぞれに電気的に接続する複数のスルーホール端子８ｂが設けられた中継基板８とからなるテスト治具６を準備し、可撓性配線基板７のランド７ａにＢＧＡ１のボール電極５を接続し、中継基板８のスルーホール端子８ｂが実装基板９の端子に電気的に接続するようにし、さらに可撓性配線基板７の複数の測定端子７ｃにリード線１１を接続してＢＧＡ１の電気的テスト（動作テスト）を行うことにより、ＢＧＡ１のボール電極５に可撓性配線基板７を介して電気的に接続させる中継基板８のスルーホール端子８ｂを、セラミックＰＧＡ基板のようなピン構造ではなく、配線による簡単な構造で形成することができる。 According to the semiconductor device manufacturing method and the test jig used therefor according to the present embodiment, a flexible wiring board 7 provided with a plurality of lands 7a corresponding to the arrangement of the ball electrodes 5 of the BGA 1, and a plurality of A test jig 6 comprising a relay substrate 8 provided with a plurality of through-hole terminals 8 b that are electrically connected to the lands 7 a is prepared, and the ball electrodes 5 of the BGA 1 are connected to the lands 7 a of the flexible wiring substrate 7. Then, the through-hole terminal 8b of the relay board 8 is electrically connected to the terminal of the mounting board 9, and the lead wire 11 is connected to the plurality of measurement terminals 7c of the flexible wiring board 7 to electrically connect the BGA 1. By performing a test (operation test), the through-hole terminal 8b of the relay substrate 8 that is electrically connected to the ball electrode 5 of the BGA 1 via the flexible wiring substrate 7 is replaced with a ceramic PGA substrate. Rather than the pin structure as it can be formed in a simple structure by wiring.

その結果、スルーホール端子８ｂをＢＧＡ１のボール電極５の狭ピッチ化に対応させて配置させることができ、したがって、テスト治具６を狭ピッチ化に容易に対応させることができる。 As a result, the through-hole terminals 8b can be arranged corresponding to the narrow pitch of the ball electrodes 5 of the BGA 1, and therefore the test jig 6 can be easily adapted to the narrow pitch.

また、中継基板８の基材８ａは、樹脂などの安価な材料で形成できるため、セラミックＰＧＡ基板に比較してテスト治具６のコストを低減することができる。さらに、可撓性配線基板７としては、汎用のＢＧＡテスト用のフレキシブル配線基板を利用することが可能であるため、テスト治具６をさらに安価に形成することができる。 Moreover, since the base material 8a of the relay substrate 8 can be formed of an inexpensive material such as a resin, the cost of the test jig 6 can be reduced as compared with the ceramic PGA substrate. Furthermore, since a flexible wiring board for general-purpose BGA testing can be used as the flexible wiring board 7, the test jig 6 can be formed at a lower cost.

その結果、ＢＧＡ１の製造コストの低減化を図ることができる。 As a result, the manufacturing cost of the BGA 1 can be reduced.

さらに、可撓性配線基板７を、直接ではなく中継基板８を介して実装基板９に電気的に接続させるため、テストの作業効率を向上させることができる。 Furthermore, since the flexible wiring board 7 is electrically connected to the mounting board 9 via the relay board 8 instead of directly, the work efficiency of the test can be improved.

また、中継基板８を、実装基板９に対してはんだ付けではなく、導電性接着剤などを用いて電気的に接続させることにより、加熱温度をはんだのリフロー温度に比較して低くすることができ、周辺の電子部品１０に与える熱的負荷を軽減することができる。 Also, the heating temperature can be lowered compared to the reflow temperature of the solder by electrically connecting the relay substrate 8 to the mounting substrate 9 by using a conductive adhesive instead of soldering. The thermal load applied to the peripheral electronic component 10 can be reduced.

また、可撓性配線基板７を、中継基板８を介してその上に配置するため、中継基板８の厚さの分だけ可撓性配線基板７が実装基板９から離れるため、可撓性配線基板７とその周辺の電子部品１０との接触を阻止することができる。これにより、電子部品１０が破損することを防止できる。 Further, since the flexible wiring board 7 is arranged on the relay board 8 via the relay board 8, the flexible wiring board 7 is separated from the mounting board 9 by the thickness of the relay board 8. Contact between the substrate 7 and the surrounding electronic component 10 can be prevented. Thereby, it can prevent that the electronic component 10 is damaged.

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the embodiments of the invention, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.

例えば、前記実施の形態では、テスト治具６の第１の基板として、折り曲げることが可能な可撓性配線基板７を採用する場合を説明したが、前記第１の基板は、必ずしも折り曲げられなくてもよく、比較的硬質な配線基板を採用してもよい。 For example, in the above-described embodiment, the case where the flexible wiring substrate 7 that can be bent is employed as the first substrate of the test jig 6 has been described. However, the first substrate is not necessarily bent. Alternatively, a relatively hard wiring board may be employed.

また、前記実施の形態では、ＢＧＡ１のピン数が９０ピンの場合を例に取り上げて説明したが、ＢＧＡ１のピン数は、特に限定されるものではない。 In the above embodiment, the case where the number of pins of BGA1 is 90 has been described as an example, but the number of pins of BGA1 is not particularly limited.

さらに、前記実施の形態では、半導体装置が、ＢＧＡ１の場合を一例として説明したが、前記半導体装置は、複数の外部端子が格子状に配置されているものであれば、ＢＧＡ１以外のものであってもよく、例えば、ＬＧＡ（Land Grid Array)などの他の半導体装置であってもよい。 Further, in the above-described embodiment, the case where the semiconductor device is BGA1 has been described as an example. However, the semiconductor device is other than BGA1 as long as a plurality of external terminals are arranged in a lattice pattern. For example, another semiconductor device such as an LGA (Land Grid Array) may be used.

本発明は、半導体製造技術およびテスト技術に好適である。 The present invention is suitable for semiconductor manufacturing technology and test technology.

本発明の実施の形態の半導体装置の製造方法で用いられるテスト治具の実装基板への実装構造の一例を示す概念図である。It is a conceptual diagram which shows an example of the mounting structure to the mounting board | substrate of the test jig used with the manufacturing method of the semiconductor device of embodiment of this invention. 図１に示す半導体装置の構造の一例を示す平面図である。FIG. 2 is a plan view illustrating an example of a structure of the semiconductor device illustrated in FIG. 1. 図１に示す半導体装置の本体幅方向の構造の一例を示す側面図である。FIG. 2 is a side view showing an example of a structure in a body width direction of the semiconductor device shown in FIG. 1. 図１に示す半導体装置の本体長手方向の構造の一例を示す側面図である。FIG. 2 is a side view showing an example of the structure in the longitudinal direction of the main body of the semiconductor device shown in FIG. 1. 図１に示す半導体装置の構造の一例を示す裏面図である。FIG. 2 is a back view showing an example of the structure of the semiconductor device shown in FIG. 1. 図１に示すテスト治具における第１の基板の構造の一例を示す平面図である。It is a top view which shows an example of the structure of the 1st board | substrate in the test jig shown in FIG. 図１に示すテスト治具における第２の基板の構造の一例を示す部分断面図である。It is a fragmentary sectional view which shows an example of the structure of the 2nd board | substrate in the test jig shown in FIG. 図７に示す第２の基板の構造の一例を示す平面図である。It is a top view which shows an example of the structure of the 2nd board | substrate shown in FIG. 図７に示す第２の基板の構造の一例を示す拡大部分斜視図である。FIG. 8 is an enlarged partial perspective view showing an example of the structure of the second substrate shown in FIG. 7. 図１に示すテスト治具における第２の基板の実装基板への実装方法の一例を示す部分側面図である。It is a partial side view which shows an example of the mounting method to the mounting board | substrate of the 2nd board | substrate in the test jig shown in FIG. 図１に示すテスト治具における第１の基板の第２の基板上への搭載方法の一例を示す部分側面図である。It is a partial side view which shows an example of the mounting method on the 2nd board | substrate of the 1st board | substrate in the test jig shown in FIG. 図１に示すテスト治具における半導体装置の第１の基板への接続方法の一例を示す部分概念図である。It is a partial conceptual diagram which shows an example of the connection method to the 1st board | substrate of the semiconductor device in the test jig shown in FIG. 図１に示すテスト治具を用いた半導体装置の動作確認テスト時の構造の一例を示す部分断面図である。It is a fragmentary sectional view which shows an example of the structure at the time of the operation check test of the semiconductor device using the test jig shown in FIG. 本発明の実施の形態の半導体装置の製造方法で用いられる変形例のテスト治具の実装基板への実装構造を示す概念図である。It is a conceptual diagram which shows the mounting structure to the mounting board | substrate of the test jig of the modification used by the manufacturing method of the semiconductor device of embodiment of this invention. 図１４に示す変形例のテスト治具における第２の基板の構造を示す部分断面図である。It is a fragmentary sectional view which shows the structure of the 2nd board | substrate in the test jig of the modification shown in FIG. 図１４に示す変形例のテスト治具における第２の基板の構造を示す平面図である。It is a top view which shows the structure of the 2nd board | substrate in the test jig of the modification shown in FIG. 図１６に示す第２の基板における給電線の配線パターンの一例を示す平面図である。It is a top view which shows an example of the wiring pattern of the feeder in the 2nd board | substrate shown in FIG. 図１４に示す変形例のテスト治具における第２の基板の構造を示す拡大部分斜視図である。FIG. 15 is an enlarged partial perspective view showing a structure of a second substrate in the test jig of the modified example shown in FIG. 14.

符号の説明Explanation of symbols

１ＢＧＡ（半導体装置）
２半導体チップ
３封止体
４パッケージ基板
４ａ表面
４ｂ裏面
５ボール電極（外部端子）
６テスト治具
７可撓性配線基板（第１の基板）
７ａランド（第１の接続端子）
７ｂ配線部
７ｃ測定端子（導体部）
７ｄ表面
７ｅ裏面
８中継基板（第２の基板）
８ａ基材
８ｂスルーホール端子（第２の接続端子）
８ｃスルーホール配線
８ｄ表面
８ｅ裏面
８ｆ突起端子
８ｇソルダレジスト
８ｈ給電線
９実装基板
１０電子部品
１１リード線（テスト用測定端子）
１２筐体 1 BGA (semiconductor device)
2 Semiconductor chip 3 Sealed body 4 Package substrate 4a Front surface 4b Back surface 5 Ball electrode (external terminal)
6 Test jig 7 Flexible wiring board (first board)
7a Land (first connection terminal)
7b Wiring part 7c Measuring terminal (conductor part)
7d Front surface 7e Back surface 8 Relay substrate (second substrate)
8a Base material 8b Through-hole terminal (second connection terminal)
8c Through-hole wiring 8d Front surface 8e Back surface 8f Protrusion terminal 8g Solder resist 8h Feed line 9 Mounting board 10 Electronic component 11 Lead wire (Test terminal for test)
12 Case

Claims

複数の外部端子を有する半導体装置の製造方法であって、
（ａ）表裏面に前記半導体装置の前記外部端子の配置に対応して複数の第１の接続端子が設けられ、それぞれ前記複数の第１の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する第１の基板と、表裏面に前記複数の第１の接続端子それぞれに電気的に接続する複数の第２の接続端子が設けられた第２の基板とを有するテスト治具を準備する工程と、
（ｂ）前記テスト治具の前記第１の基板の前記第１の接続端子に前記半導体装置の前記外部端子が接続するように前記第１の基板上に前記半導体装置を配置し、さらに前記テスト治具の前記第２の基板の前記第２の接続端子が実装基板の端子に電気的に接続するように前記実装基板上に前記テスト治具を配置する工程と、
（ｃ）前記テスト治具の前記第１の基板の前記複数の導体部にテスト用測定端子を接触させて前記半導体装置の電気的テストを行う工程とを有することを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device having a plurality of external terminals,
(A) A plurality of first connection terminals are provided on the front and back surfaces corresponding to the arrangement of the external terminals of the semiconductor device, and are electrically connected to the plurality of first connection terminals and directed outward. A first substrate having a plurality of conductor portions extending in a row, and a second substrate provided with a plurality of second connection terminals electrically connected to each of the plurality of first connection terminals on the front and back surfaces, and Preparing a test jig having
(B) disposing the semiconductor device on the first substrate such that the external terminal of the semiconductor device is connected to the first connection terminal of the first substrate of the test jig; Disposing the test jig on the mounting substrate such that the second connection terminal of the second substrate of the jig is electrically connected to a terminal of the mounting substrate;
(C) manufacturing a semiconductor device, comprising: bringing a test measurement terminal into contact with the plurality of conductor portions of the first substrate of the test jig to perform an electrical test of the semiconductor device. Method.

格子状に配置された複数の外部端子を有する半導体装置の製造方法であって、
（ａ）表裏面に前記半導体装置の前記外部端子の配置に対応して複数の第１の接続端子が設けられ、それぞれ前記複数の第１の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する可撓性配線基板と、表裏面に前記複数の第１の接続端子それぞれに電気的に接続する複数の第２の接続端子が設けられた第２の基板とを有するテスト治具を準備する工程と、
（ｂ）前記テスト治具の前記可撓性配線基板の前記第１の接続端子に前記半導体装置の前記外部端子が接続するように前記可撓性配線基板上に前記半導体装置を配置し、さらに前記テスト治具の前記第２の基板の前記第２の接続端子が実装基板の端子に電気的に接続するように前記実装基板上に前記テスト治具を配置する工程と、
（ｃ）前記テスト治具の前記可撓性配線基板の前記複数の導体部にテスト用測定端子を接触させて前記半導体装置の電気的テストを行う工程とを有することを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device having a plurality of external terminals arranged in a lattice pattern,
(A) A plurality of first connection terminals are provided on the front and back surfaces corresponding to the arrangement of the external terminals of the semiconductor device, and are electrically connected to the plurality of first connection terminals and directed outward. And a second substrate having a plurality of second connection terminals electrically connected to each of the plurality of first connection terminals on the front and back surfaces. Preparing a test jig having
(B) disposing the semiconductor device on the flexible wiring substrate such that the external terminal of the semiconductor device is connected to the first connection terminal of the flexible wiring substrate of the test jig; Disposing the test jig on the mounting substrate such that the second connection terminal of the second substrate of the test jig is electrically connected to a terminal of the mounting substrate;
And (c) performing an electrical test of the semiconductor device by bringing a test measurement terminal into contact with the plurality of conductor portions of the flexible wiring board of the test jig. Production method.

格子状に配置された複数の外部端子を有する半導体装置の製造方法であって、
（ａ）表裏面に前記半導体装置の前記外部端子の配置に対応して複数の第１の接続端子が設けられ、それぞれ前記複数の第１の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する第１の基板と、表裏面に前記複数の第１の接続端子それぞれに電気的に接続する複数の第２の接続端子が設けられ、前記表裏面のうちの少なくとも表面に前記複数の第２の接続端子それぞれに電気的に接続する複数の突起端子が設けられかつ前記突起端子によって前記第１の基板と係合して配置された第２の基板とを有するテスト治具を準備する工程と、
（ｂ）前記テスト治具の前記第１の基板の前記第１の接続端子に前記半導体装置の前記外部端子が接続するように前記第１の基板上に前記半導体装置を配置し、さらに前記テスト治具の前記第２の基板の前記突起端子が実装基板の端子に電気的に接続するように前記実装基板上に前記テスト治具を配置する工程と、
（ｃ）前記テスト治具の前記第１の基板の前記複数の導体部にテスト用測定端子を接触させて前記半導体装置の電気的テストを行う工程とを有することを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device having a plurality of external terminals arranged in a lattice pattern,
(A) A plurality of first connection terminals are provided on the front and back surfaces corresponding to the arrangement of the external terminals of the semiconductor device, and are electrically connected to the plurality of first connection terminals and directed outward. A first substrate having a plurality of conductor portions extending and a plurality of second connection terminals electrically connected to each of the plurality of first connection terminals on the front and back surfaces, A plurality of projecting terminals that are electrically connected to each of the plurality of second connection terminals on at least the surface of the first substrate, and a second substrate that is arranged to engage with the first substrate by the projecting terminals. Preparing a test jig having,
(B) disposing the semiconductor device on the first substrate such that the external terminal of the semiconductor device is connected to the first connection terminal of the first substrate of the test jig; Disposing the test jig on the mounting substrate such that the protruding terminal of the second substrate of the jig is electrically connected to a terminal of the mounting substrate;
(C) manufacturing a semiconductor device, comprising: bringing a test measurement terminal into contact with the plurality of conductor portions of the first substrate of the test jig to perform an electrical test of the semiconductor device. Method.

複数の外部端子を有する半導体装置の製造方法に用いられるテスト治具であって、
表裏面に前記半導体装置の前記外部端子の配置に対応して複数の第１の接続端子が設けられ、それぞれ前記複数の第１の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する第１の基板と、
表裏面に前記複数の第１の接続端子それぞれに電気的に接続する複数の第２の接続端子が設けられた第２の基板とを有することを特徴とするテスト治具。 A test jig used in a method of manufacturing a semiconductor device having a plurality of external terminals,
A plurality of first connection terminals are provided on the front and back surfaces corresponding to the arrangement of the external terminals of the semiconductor device, and each of the first connection terminals is electrically connected to the plurality of first connection terminals and extends outward. A first substrate having a plurality of conductor portions to be
And a second substrate provided with a plurality of second connection terminals electrically connected to each of the plurality of first connection terminals on the front and back surfaces.

格子状に配置された複数の外部端子を有する半導体装置の製造方法に用いられるテスト治具であって、
表裏面に前記半導体装置の前記外部端子の配置に対応して複数の第１の接続端子が設けられ、それぞれ前記複数の第１の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する可撓性配線基板と、
表裏面に前記複数の第１の接続端子それぞれに電気的に接続する複数の第２の接続端子が設けられた第２の基板とを有することを特徴とするテスト治具。 A test jig used in a method of manufacturing a semiconductor device having a plurality of external terminals arranged in a lattice shape,
A plurality of first connection terminals are provided on the front and back surfaces corresponding to the arrangement of the external terminals of the semiconductor device, and each of the first connection terminals is electrically connected to the plurality of first connection terminals and extends outward. A flexible wiring board having a plurality of conductor parts,
And a second substrate provided with a plurality of second connection terminals electrically connected to each of the plurality of first connection terminals on the front and back surfaces.