JP2005302810A - ノイズ対策部品 - Google Patents
ノイズ対策部品 Download PDFInfo
- Publication number
- JP2005302810A JP2005302810A JP2004112913A JP2004112913A JP2005302810A JP 2005302810 A JP2005302810 A JP 2005302810A JP 2004112913 A JP2004112913 A JP 2004112913A JP 2004112913 A JP2004112913 A JP 2004112913A JP 2005302810 A JP2005302810 A JP 2005302810A
- Authority
- JP
- Japan
- Prior art keywords
- line
- lines
- pair
- countermeasure component
- noise countermeasure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】 データ用のラインだけでなく各種のラインを1つの部品納めて部品の小型化を図ることにより、電子機器への実装面積の狭小化を図ることができるノイズ対策部品を提供する。
【解決手段】 1のコモンモードチョークコイル部2と2本のライン部3−1,3−2を磁性体部4で包容し、8つの外部端子10a,10b〜13a,13bを取り付けて、USB規格の伝送路に対応した1チップのノイズ対策部品1を形成する。具体的には、コモンモードチョークコイル部2を第1及び第2のコイル5,6で構成し、ライン部3−1,3−2を1対の直状ラインで構成する。好ましくは、複数のグリーンシートと複数の導体パターンとを交互に積層して第1及び第2のコイル5,6を形成し、ライン部3−1,3−2をいずれかのグリーンシートに形成することで、ノイズ対策部品1の小型化を図る。
【選択図】図1
【解決手段】 1のコモンモードチョークコイル部2と2本のライン部3−1,3−2を磁性体部4で包容し、8つの外部端子10a,10b〜13a,13bを取り付けて、USB規格の伝送路に対応した1チップのノイズ対策部品1を形成する。具体的には、コモンモードチョークコイル部2を第1及び第2のコイル5,6で構成し、ライン部3−1,3−2を1対の直状ラインで構成する。好ましくは、複数のグリーンシートと複数の導体パターンとを交互に積層して第1及び第2のコイル5,6を形成し、ライン部3−1,3−2をいずれかのグリーンシートに形成することで、ノイズ対策部品1の小型化を図る。
【選択図】図1
Description
この発明は、差動信号を伝送する所定規格の伝送路に侵入したノイズを除去するためのノイズ対策部品に関するものである。
電子機器間を接続する各種ケーブルに外部からノイズが侵入する場合がある。このようなノイズを除去するために、ノイズ対策部品は、電子機器内部に設けられたケーブル接続用のコネクタの後段に取り付けられる。
かかるノイズ対策部品として、従来は、フェライトビーズなどのノイズ除去素子を複数内蔵したいわゆるアレイ品と呼ばれるものがある(例えば、特許文献1など)。このノイズ対策部品は、同じ特性の素子を複数個内蔵しているため、パラレル伝送のように、多数の同種類のデータラインを使用する規格の伝送路に対しては、各データラインに同じ素子を使用することができる。このため、このアレイ構造のノイズ対策部品は、単品の素子をパラレル伝送の複数のデータラインにそれぞれ接続する場合に比べて、部品の実装数を削減することができると共にコネクタ回路基板上の部品の実装面積を小さくすることができ、電子機器の小型化に有用である。
かかるノイズ対策部品として、従来は、フェライトビーズなどのノイズ除去素子を複数内蔵したいわゆるアレイ品と呼ばれるものがある(例えば、特許文献1など)。このノイズ対策部品は、同じ特性の素子を複数個内蔵しているため、パラレル伝送のように、多数の同種類のデータラインを使用する規格の伝送路に対しては、各データラインに同じ素子を使用することができる。このため、このアレイ構造のノイズ対策部品は、単品の素子をパラレル伝送の複数のデータラインにそれぞれ接続する場合に比べて、部品の実装数を削減することができると共にコネクタ回路基板上の部品の実装面積を小さくすることができ、電子機器の小型化に有用である。
しかし、近年、USB(Universal Serial Bus)やDVI(Digital Visual Interface)のように、データの差動伝送方式を用いた高速伝送が実用化され、多くの回路で使用されてきている。かかる規格においては、パラレル伝送の規格におけるデータライン数よりも極めて少なくなっている。例えば、USB規格のケーブルでは、1対のデータラインと2本の電源・グランドラインだけを有している。このように、USB規格のケーブルでは、1本のデータ線路でパラレル伝送時と同等又はそれ以上のデータ伝送を行うため、1本のデータ線がパラレル伝送時の伝送線路に比べると極めて高速になっている。そのため、データ伝送の信頼性を高く保つ目的で差動伝送方式を用いている。
このため、USB規格のコネクタ後段にノイズ対策部品を使用する際には、差動伝送ライン用としてコモンモードチョークコイル、電源・グランドライン用としてフェライトビーズが必要となる。すなわち、4本のラインに必要な部品は異なる。パラレル伝送方式では多くのデータラインを有していたため、同じ特性の部品が複数個必要となる。そのため、複数個の同特性の部品を1個にまとめたアレイ品は、基板上の実装面積の狭小化には有用であった。一方、USBラインでは、同特性の部品が必要でないため、従来のようなアレイ品は実装面積の狭小化には有用でない。かといって、3つの部品をそれぞれ実装することは、実装面積の狭小化の面で限界がある。デジタルカメラのように小型化が不可欠な電子機器では、その中で使用される回路基板も同様に小型化が必要である。そして、この回路基板を小さくするには、回路基板上に実装する部品数を減らしたり、小型化することが必要不可欠となる。しかし、3つの別体の部品を回路基板上に実装しなければならない従来のノイズ対策部品では、電子機器の小型化に伴う実装面積の狭小化という要請に応えることができない。
このため、USB規格のコネクタ後段にノイズ対策部品を使用する際には、差動伝送ライン用としてコモンモードチョークコイル、電源・グランドライン用としてフェライトビーズが必要となる。すなわち、4本のラインに必要な部品は異なる。パラレル伝送方式では多くのデータラインを有していたため、同じ特性の部品が複数個必要となる。そのため、複数個の同特性の部品を1個にまとめたアレイ品は、基板上の実装面積の狭小化には有用であった。一方、USBラインでは、同特性の部品が必要でないため、従来のようなアレイ品は実装面積の狭小化には有用でない。かといって、3つの部品をそれぞれ実装することは、実装面積の狭小化の面で限界がある。デジタルカメラのように小型化が不可欠な電子機器では、その中で使用される回路基板も同様に小型化が必要である。そして、この回路基板を小さくするには、回路基板上に実装する部品数を減らしたり、小型化することが必要不可欠となる。しかし、3つの別体の部品を回路基板上に実装しなければならない従来のノイズ対策部品では、電子機器の小型化に伴う実装面積の狭小化という要請に応えることができない。
この発明は、上述した課題を解決するためになされたもので、データ用のラインだけでなく各種のラインを1つの部品納めて部品の小型化を図ることにより、電子機器への実装面積の狭小化を図ることができるノイズ対策部品を提供することを目的とする。
上記課題を解決するために、請求項1記載の発明は、差動信号を1対のラインで伝送するための差動伝送線路を1路以上有し且つこれら差動伝送線路ではないラインを複数本有してなる所定規格の伝送路に接続して、ノイズ除去を行う1チップのノイズ対策部品であって、1路以上の差動伝送線路に接続するための1以上のコモンモードチョークコイル部と、複数本のラインに接続するための複数のフェライトビーズとして機能する複数のライン部と、1以上のコモンモードチョークコイル部及び複数のライン部を包容した磁性体部とを具備する構成とした。
かかる構成により、ノイズ対策部品の1以上のコモンモードチョークコイル部を伝送路の1路以上の差動伝送線路にそれぞれ接続すると共に、複数のライン部を複数本のラインにそれぞれ接続すると、1路以上の差動伝送線路からの差動信号が、1以上のコモンモードチョークコイル部内を減衰されることなく通ると共に、複数本のラインからの信号などが複数のライン部を通る。そして、ノイズが、1路以上の差動伝送線路から1以上のコモンモードチョークコイル部内に侵入すると、コモンモードチョークコイル部の作用によって減衰される。特に、ノイズ対策部品の1以上のコモンモードチョークコイル部及び複数のライン部が磁性体部によって包容されているので、コモンモードチョークコイル部やライン部のノイズに対する高インピーダンス化が可能である。また、1以上のコモンモードチョークコイル部と複数のライン部を磁性体部で包容して、1チップのノイズ対策部品としたので、ノイズ対策部品自体が小型になっている。このため、コモンモードチョークコイル部やライン部を別部品とした場合に比べて、電子機器への実装面積が狭い。
かかる構成により、ノイズ対策部品の1以上のコモンモードチョークコイル部を伝送路の1路以上の差動伝送線路にそれぞれ接続すると共に、複数のライン部を複数本のラインにそれぞれ接続すると、1路以上の差動伝送線路からの差動信号が、1以上のコモンモードチョークコイル部内を減衰されることなく通ると共に、複数本のラインからの信号などが複数のライン部を通る。そして、ノイズが、1路以上の差動伝送線路から1以上のコモンモードチョークコイル部内に侵入すると、コモンモードチョークコイル部の作用によって減衰される。特に、ノイズ対策部品の1以上のコモンモードチョークコイル部及び複数のライン部が磁性体部によって包容されているので、コモンモードチョークコイル部やライン部のノイズに対する高インピーダンス化が可能である。また、1以上のコモンモードチョークコイル部と複数のライン部を磁性体部で包容して、1チップのノイズ対策部品としたので、ノイズ対策部品自体が小型になっている。このため、コモンモードチョークコイル部やライン部を別部品とした場合に比べて、電子機器への実装面積が狭い。
請求項2の発明は、請求項1に記載のノイズ対策部品において、伝送路は、データ信号を差動方式でシリアル伝送するための1路の差動伝送線路と電源を供給するための1対の電源・グランドラインとを有するUSB規格の伝送路であり、コモンモードチョークコイル部は、データ信号用の差動伝送線路を構成する1対のラインにそれぞれ接続するための1対のコイルであり、複数のライン部は、電源・グランドラインにそれぞれ接続するための1対の直状ラインである構成とした。
かかる構成により、この発明のノイズ対策部品を、データ信号を差動方式でシリアル伝送するための1路の差動伝送線路と電源を供給するための1対の電源・グランドラインとを有するUSB規格の伝送路に使用して、そのノイズを除去することができる。すなわち、コモンモードチョークコイル部である1対のコイルを、データ信号用の差動伝送線路を構成する1対のラインにそれぞれ接続すると共に、複数のライン部である1対の直状ラインを、電源・グランドラインにそれぞれ接続することで、データ信号用の1対のラインに侵入したノイズを、磁性体部で包容された1対のコイルで除去するとと共に、電源・グランドラインに侵入したノイズを、同じく磁性体部で包容されフェライトビーズとして機能する1対の直状ラインによって除去する。
かかる構成により、この発明のノイズ対策部品を、データ信号を差動方式でシリアル伝送するための1路の差動伝送線路と電源を供給するための1対の電源・グランドラインとを有するUSB規格の伝送路に使用して、そのノイズを除去することができる。すなわち、コモンモードチョークコイル部である1対のコイルを、データ信号用の差動伝送線路を構成する1対のラインにそれぞれ接続すると共に、複数のライン部である1対の直状ラインを、電源・グランドラインにそれぞれ接続することで、データ信号用の1対のラインに侵入したノイズを、磁性体部で包容された1対のコイルで除去するとと共に、電源・グランドラインに侵入したノイズを、同じく磁性体部で包容されフェライトビーズとして機能する1対の直状ラインによって除去する。
請求項3の発明は、請求項2に記載のノイズ対策部品において、コモンモードチョークコイル部は、複数の導体パターンと複数の磁性体層とを交互に積層し且つ当該複数の導体パターン同士をその積層方向に直列接続して形成した第1のコイルと、当該第1のコイルの上方に複数の導体パターンと複数の磁性体層とを交互に積層し且つ当該複数の導体パターン同士をその積層方向に直列接続して形成した第2のコイルとでなり、1対の直状ラインは、第1及び第2のコイルを挟むように並行に配される構成とした。
かかる構成により、ノイズ対策部品を積層型にすることで、部品がさらに小型になる。
かかる構成により、ノイズ対策部品を積層型にすることで、部品がさらに小型になる。
請求項4の発明は、請求項3に記載のノイズ対策部品において、磁性体部を、直方体形状に形成し、1対の直状ラインの一方を、直方体形状の磁性体部の1の角部に近付け、他方を当該角部とは別の1の角部に近づけて配置した構成とする。
かかる構成により、1対の直状ラインを、それぞれ直方体形状の磁性体部の角部に近付けるので、その分、1対のコイルの大きさや断面積を大きくすることができ、その結果、コモンモードチョークコイル部の高インダクタンス化及び低直流抵抗化が可能になる。しかも、1対の直状ラインを角部に近づけることで、短くすることができるので、その分、1対の直状ラインの直流抵抗値を減少させることができる。
かかる構成により、1対の直状ラインを、それぞれ直方体形状の磁性体部の角部に近付けるので、その分、1対のコイルの大きさや断面積を大きくすることができ、その結果、コモンモードチョークコイル部の高インダクタンス化及び低直流抵抗化が可能になる。しかも、1対の直状ラインを角部に近づけることで、短くすることができるので、その分、1対の直状ラインの直流抵抗値を減少させることができる。
請求項5の発明は、請求項3または請求項4に記載のノイズ対策部品において、1対の直状ラインを複数の磁性体層のそれぞれに形成し、各磁性体層の一方の直状ラインで構成される直状ライン群を1対の外部端子を用いて並列に接続すると共に、各磁性体層の他方の直状ラインで構成される直状ライン群を他の1対の外部端子を用いて並列に接続した構成とする。
かかる構成により、直状ライン群の断面積は、各直状ラインの断面積の和になり、直状ライン群の直流抵抗値が低くなる。
かかる構成により、直状ライン群の断面積は、各直状ラインの断面積の和になり、直状ライン群の直流抵抗値が低くなる。
請求項6の発明は、請求項1に記載のノイズ対策部品において、伝送路は、3種のデータ信号を差動方式でそれぞれ伝送するための3路の差動伝送線路と1種のクロック信号を差動方式で伝送するための1路の差動伝送線路と3種のデータ信号及び1種のクロック信号をそれぞれシールドするための4本のラインとを有するDVI規格の伝送路であり、コモンモードチョークコイル部は、4部あり、各部が各差動伝送線路を構成する1対のラインにそれぞれ接続するための1対のコイルを有してなり、ライン部は、4部あり、各部がラインに接続するための直状ラインを有してなる構成とした。
かかる構成により、それぞれ4部のコモンモードチョークコイル部とライン部とが磁性体部に包容された1チップ構造であるので、3種のデータ信号やクロック信号が位相的にばらつくことなくコモンモードチョークコイル部から同時に出力される。
かかる構成により、それぞれ4部のコモンモードチョークコイル部とライン部とが磁性体部に包容された1チップ構造であるので、3種のデータ信号やクロック信号が位相的にばらつくことなくコモンモードチョークコイル部から同時に出力される。
請求項7の発明は、請求項1ないし請求項6のいずれかに記載のノイズ対策部品において、各コモンモードチョークコイル部は、一対のスパイラル状のコイルである構成とした。
かかる構成により、コモンモードチョークコイル部のノイズに対する高インダクタンス化が可能となる。
かかる構成により、コモンモードチョークコイル部のノイズに対する高インダクタンス化が可能となる。
請求項8の発明は、請求項1ないし請求項6のいずれかに記載のノイズ対策部品において、各ライン部は、ミアンダ状またはスパイラル状である構成とした。
かかる構成により、ライン部の高インピーダンス化が可能となる。
かかる構成により、ライン部の高インピーダンス化が可能となる。
請求項9の発明は、請求項1ないし請求項8のいずれかに記載のノイズ対策部品において、1以上のコモンモードチョークコイル部及び複数のライン部を誘電体で被覆し、当該誘電体の外側から磁性体部で包容した構成とする。
かかる構成により、コモンモードチョークコイル部を通る差動信号による磁束の大部分が誘電体中に収まり、差動信号は磁性体部によってほとんど減衰されることなく、伝送される。
かかる構成により、コモンモードチョークコイル部を通る差動信号による磁束の大部分が誘電体中に収まり、差動信号は磁性体部によってほとんど減衰されることなく、伝送される。
以上詳しく説明したように、この発明のノイズ対策部品によれば、1以上のコモンモードチョークコイル部と複数のライン部を磁性体部で包容して、1チップのノイズ対策部品としたので、ノイズ対策部品自体の小型化と電子機器への実装面積の狭小化を図ることができるという優れた効果がある。
また、請求項3の発明によれば、部品を積層型にしたので、ノイズ対策部品のさらなる小型化が可能となる。
また、請求項4の発明によれば、1対のコイルの大きさや断面積を大きくして、コモンモードチョークコイル部の高インダクタンス化と低直流抵抗化とを図ることができることができると共に、1対の直状ラインの低直流抵抗化をも図ることができる。
また、請求項5の発明によれば、直状ライン群による直流抵抗値が低いので、電源信号などを高効率で伝送することができる。
また、請求項6の発明によれば、3種のデータ信号やクロック信号を位相的にばらつかせることなくコモンモードチョークコイル部から同時に出力することができるので、各出力信号に遅延のない動作信頼性の高いノイズ対策部品を提供することができる。
また、請求項7の発明によれば、コモンモードチョークコイル部のノイズに対する高インダクタンス化が可能となり、その結果、ノイズに対する除去効果をさらに高めることができる。
また、請求項8の発明によれば、ライン部の高インピーダンス化が可能となるので、小型で高効率の伝送が可能なノイズ対策部品を提供することができる。
請求項9の発明によれば、差動信号の減衰のない高効率な伝送が可能なノイズ対策部品を提供することができる。
以下、この発明の最良の形態について図面を参照して説明する。
図1は、この発明の第1実施例に係るノイズ対策部品を示す概略図である。
図1に示すように、この実施例のノイズ対策部品1は、USB(Universal Serial Bus)規格の伝送路に接続して、ノイズ除去を行うための1チップの部品であり、1のコモンモードチョークコイル部2と2本のライン部3−1,3−2と磁性体部4と8つの外部端子10a,10b〜13a,13bとを具備している。
図1に示すように、この実施例のノイズ対策部品1は、USB(Universal Serial Bus)規格の伝送路に接続して、ノイズ除去を行うための1チップの部品であり、1のコモンモードチョークコイル部2と2本のライン部3−1,3−2と磁性体部4と8つの外部端子10a,10b〜13a,13bとを具備している。
コモンモードチョークコイル部2は、USB規格伝送路の差動伝送線路の部分に接続するため部分である。具体的には、差動伝送線路は、後述するようにデータ信号D+,D−をそれぞれ伝送させるための1対のラインであり、コモンモードチョークコイル部2は、これらの1対のラインにそれぞれ接続するための1対のスパイラル状の第1及び第2のコイル5,6である。
一方、ライン部3−1,3−2は、USB規格伝送路の1対の電源・グランドラインにそれぞれ接続するための1対の直状ラインであり、これら1対の直状ライン3−1,3−2は、コモンモードチョークコイル部2を構成する第1及び第2のコイル5,6を挟むように並行に配されている。
磁性体部4は、フェライト等の磁性体を含有する材料で形成されており、上記第1及び第2のコイル5,6及び1対の直状ライン3−1,3−2を内部に包容している。
外部端子10a,10b〜13a,13bは、この磁性体部4の外側に取り付けられている。具体的には、外部端子10a,10bが第1のコイル5の両端に接続され、外部端子11a,11bが第2のコイル6の両端に接続されている。そして、外部端子12a,12bが直状ライン3−1の両端に接続され、外部端子13a,13bが直状ライン3−2の両端に接続されている。
一方、ライン部3−1,3−2は、USB規格伝送路の1対の電源・グランドラインにそれぞれ接続するための1対の直状ラインであり、これら1対の直状ライン3−1,3−2は、コモンモードチョークコイル部2を構成する第1及び第2のコイル5,6を挟むように並行に配されている。
磁性体部4は、フェライト等の磁性体を含有する材料で形成されており、上記第1及び第2のコイル5,6及び1対の直状ライン3−1,3−2を内部に包容している。
外部端子10a,10b〜13a,13bは、この磁性体部4の外側に取り付けられている。具体的には、外部端子10a,10bが第1のコイル5の両端に接続され、外部端子11a,11bが第2のコイル6の両端に接続されている。そして、外部端子12a,12bが直状ライン3−1の両端に接続され、外部端子13a,13bが直状ライン3−2の両端に接続されている。
ノイズ対策部品1は、概略的には上記のような構造になっているが、具体的には、磁性体部4が第1及び第2のコイル5,6及び1対の直状ライン3−1,3−2を内部に内包した直方体形状になっている。
図2は、ノイズ対策部品の外観図であり、図3は、図2の矢視A−A断面図である。
図2に示すように、ノイズ対策部品1は、全体として薄型の直方体形状をなし、対向する外部端子10a,10b〜13a,13bを磁性体部4の外側部に有している。そして、図3に示すように、3つの導体パターン51〜53でなる第1のコイル5と3つの導体パターン61〜63でなる第2のコイル6と1対の直状ライン3−1,3−2とを、8枚のグリーンシート(磁性体層)40〜47でなる磁性体部4によって被覆した構造になっている。
図2は、ノイズ対策部品の外観図であり、図3は、図2の矢視A−A断面図である。
図2に示すように、ノイズ対策部品1は、全体として薄型の直方体形状をなし、対向する外部端子10a,10b〜13a,13bを磁性体部4の外側部に有している。そして、図3に示すように、3つの導体パターン51〜53でなる第1のコイル5と3つの導体パターン61〜63でなる第2のコイル6と1対の直状ライン3−1,3−2とを、8枚のグリーンシート(磁性体層)40〜47でなる磁性体部4によって被覆した構造になっている。
以下、ノイズ対策部品1の積層構造を具体的に説明する。
図4は、ノイズ対策部品の積層構造を示す分解斜視図であり、図5は、各グリーンシート上にパターン形成された各導体パターンの形状を示す平面図である。
図4は、ノイズ対策部品の積層構造を示す分解斜視図であり、図5は、各グリーンシート上にパターン形成された各導体パターンの形状を示す平面図である。
図4に示すように、第1のコイル5は、最下層のグリーンシート40の上に、3枚のグリーンシート41〜43と3つの導体パターン51〜53とを交互に積層し、導体パターン51,52の端部51a,52a同士をグリーンシート42に設けられた図示しないスルーホールによって電気的に接続すると共に、導体パターン52,53の端部52ba,53a同士をグリーンシート43に設けられた図示しないスルーホールによって電気的に接続することにより、形成している。すなわち、第1のコイル5は、導体パターン51〜53を積層方向に直列接続して形成する。
第1のコイル5の具体的形成方法としては、まず、AgやCuなどの導電性ぺーストを各グリーンシート41上に塗布し、印刷工法等の工法によって、導体パターン51をパターン形成する。これにより、図5(a)に示すように、グリーンシート41の端辺で露出した基端部51bを始点とし、端部51aを終点とするほぼ1ターンのリング状の導体パターン51をグリーンシート41上に得る。
次に、図4に示すように、導電性ぺーストを、上記導体パターン51の端部51aに対応する個所に図示しないスルーホールを有した各グリーンシート42上に塗布し、当該スルーホールを当該導電性ペーストで充たした状態で、印刷工法等の工法により、導体パターン52をグリーンシート42上にパターン形成する。これにより、図5(b)に示すように、スルーホールを通じて導体パターン51の端部51aに接続した端部52aを始点とし、端部52bを終点とするほぼ1ターンのリング状の導体パターン52をグリーンシート42上に得る。
そして、図4に示すように、導電性ぺーストを、上記導体パターン52の端部52bに対応する個所に図示しないスルーホールを有した各グリーンシート43上に塗布し、スルーホールを当該導電性ペーストで充たした状態で、印刷工法等の工法により、導体パターン53をグリーンシート43上にパターン形成する。これにより、図5(c)に示すように、スルーホールを通じて導体パターン52の端部52bに接続した端部53aを始点とし、グリーンシート43の端辺で露出した基端部53bを終点とするL字状の導体パターン53をグリーンシート43上に得る。
次に、図4に示すように、導電性ぺーストを、上記導体パターン51の端部51aに対応する個所に図示しないスルーホールを有した各グリーンシート42上に塗布し、当該スルーホールを当該導電性ペーストで充たした状態で、印刷工法等の工法により、導体パターン52をグリーンシート42上にパターン形成する。これにより、図5(b)に示すように、スルーホールを通じて導体パターン51の端部51aに接続した端部52aを始点とし、端部52bを終点とするほぼ1ターンのリング状の導体パターン52をグリーンシート42上に得る。
そして、図4に示すように、導電性ぺーストを、上記導体パターン52の端部52bに対応する個所に図示しないスルーホールを有した各グリーンシート43上に塗布し、スルーホールを当該導電性ペーストで充たした状態で、印刷工法等の工法により、導体パターン53をグリーンシート43上にパターン形成する。これにより、図5(c)に示すように、スルーホールを通じて導体パターン52の端部52bに接続した端部53aを始点とし、グリーンシート43の端辺で露出した基端部53bを終点とするL字状の導体パターン53をグリーンシート43上に得る。
一方、第2のコイル6は、図4に示すように、上記第1のコイル5の上に、3枚のグリーンシート44〜46と3つの導体パターン61〜63とを交互に積層し、導体パターン61,62の端部61a,62a同士をグリーンシート45に設けられた図示しないスルーホールによって電気的に接続すると共に、導体パターン62,63の端部62b,63a同士をグリーンシート46に設けられた図示しないスルーホールによって電気的に接続することにより、形成されている。すなわち、第2のコイル6は、導体パターン61〜63を積層方向に直列接続して形成する。
この第2のコイル5も第1のコイル5の形成方法と同様の方法で形成される。すなわち、AgやCuなどの導電性ぺーストを各グリーンシート44〜46上に塗布し、印刷工法等の工法によって、導体パターン61〜63をパターン形成する。この際、グリーンシート45,46の個所であって導体パターン61,62の端部61a,62bに対応する個所にそれぞれ図示しないスルーホールを設けて、塗布時にこれらのスルーホールを当該導電性ペーストで充たしておく。
これにより、図5(d)〜図5(f)に示すように、グリーンシート44の端辺で露出した基端部61bを始点とし、端部61aを終点とするほぼ1ターンのリング状の導体パターン61と、導体パターン61の端部61aに接続した端部62aを始点とし、端部62bを終点とするほぼ1ターンのリング状の導体パターン62と、導体パターン62の端部62bに接続した端部63aを始点とし、グリーンシート46の端辺で露出した基端部63bを終点とするほぼ1ターンのリング状の導体パターン63とを、グリーンシート44〜46上にそれぞれ得る。
これにより、図5(d)〜図5(f)に示すように、グリーンシート44の端辺で露出した基端部61bを始点とし、端部61aを終点とするほぼ1ターンのリング状の導体パターン61と、導体パターン61の端部61aに接続した端部62aを始点とし、端部62bを終点とするほぼ1ターンのリング状の導体パターン62と、導体パターン62の端部62bに接続した端部63aを始点とし、グリーンシート46の端辺で露出した基端部63bを終点とするほぼ1ターンのリング状の導体パターン63とを、グリーンシート44〜46上にそれぞれ得る。
また、1対の直状ライン3−1,3−2は、図5(c)に示すように、第1のコイル5の導体パターン53を両側から挟み且つそれぞれの両端部31a,31b及び32a,32bをグリーンシート43の両端辺から露出させた状態で、グリーンシート43上に形成されており、導体パターン53のパターン形成時に一緒にパターン形成して得る。
そして、図4に示すように、上記のように形成した積層体上に最上位にグリーンシート48を積層して、チップ本体1′を形成した後、外部端子10a,10b〜13a,13bをチップ本体1′の外側にメッキなどで形成する。
具体的には、外部端子10a,10bを導体パターン51,53の基端部51b,53bに接続させると共に、外部端子11a,11bを導体パターン61,63の基端部61b,63bに接続させ、外部端子12a,12bを直状ライン3−1の両端部31a,31b(図5(c)参照)に接続させると共に、外部端子13a,13bを直状ライン3−2の両端部32a,32bに接続させるように形成する。
具体的には、外部端子10a,10bを導体パターン51,53の基端部51b,53bに接続させると共に、外部端子11a,11bを導体パターン61,63の基端部61b,63bに接続させ、外部端子12a,12bを直状ライン3−1の両端部31a,31b(図5(c)参照)に接続させると共に、外部端子13a,13bを直状ライン3−2の両端部32a,32bに接続させるように形成する。
この実施例では、ノイズ対策部品1の構造を明確にするため、1チップのみのノイズ対策部品1の形成方法を説明してきたが、実際には、図6(a)に示すように、多数の同一導体パターンを形成したグリーンシート41〜46と最下位及び最上位のグリーンシート40,47とを重ねて圧着することにより、図6(b)に示すように、ウエハ1′′を形成する。そして、このウエハ1′′をレーザなどによって碁盤目状にダイシングすることにより、個々のチップ本体1′に分割し、各チップ本体1′に外部端子10a,10b〜13a,13bを取り付けることで、同時に多数のノイズ対策部品1を形成する。
次に、この実施例のノイズ対策部品1の実装方法について説明する。
USB規格の伝送路は、データ信号を差動方式でシリアル伝送するための1対のラインでなる差動伝送線路と、電源を供給するための1対の電源・グランドラインとで構成され、合計4本のラインを有している。
図7は、USB規格の伝送路を説明するための概略図である。
USB規格の伝送路は、具体的には、図7に示すように、USBケーブル300をパーソナルコンピュータ100のUSBコネクタ110と周辺機器200のUSBコネクタ210に接続することで構成され、データ信号と電源との伝送を図示しないUSBコントローラで制御するようになっている。
すなわち、USBケーブル300は、データ信号用の1対のライン301,302と電源用の電源・グランドライン303,304とを有している。一方、USBコネクタ110(210)は、回路基板120(220)に取り付けられ、この回路基板120(220)にパターン形成されたライン121〜124(221〜224)に電気的に接続されている。
これにより、ライン121,301,221とライン122,302,222とが、差動信号としてのデータ信号D+,D−を伝送する差動伝送線路を構成し、ライン123,303,223とライン124,304,224とが、電源V用の線路を構成する。
ノイズ対策部品は、このようなUSBコネクタ110(210)の後段に実装される。
USB規格の伝送路は、データ信号を差動方式でシリアル伝送するための1対のラインでなる差動伝送線路と、電源を供給するための1対の電源・グランドラインとで構成され、合計4本のラインを有している。
図7は、USB規格の伝送路を説明するための概略図である。
USB規格の伝送路は、具体的には、図7に示すように、USBケーブル300をパーソナルコンピュータ100のUSBコネクタ110と周辺機器200のUSBコネクタ210に接続することで構成され、データ信号と電源との伝送を図示しないUSBコントローラで制御するようになっている。
すなわち、USBケーブル300は、データ信号用の1対のライン301,302と電源用の電源・グランドライン303,304とを有している。一方、USBコネクタ110(210)は、回路基板120(220)に取り付けられ、この回路基板120(220)にパターン形成されたライン121〜124(221〜224)に電気的に接続されている。
これにより、ライン121,301,221とライン122,302,222とが、差動信号としてのデータ信号D+,D−を伝送する差動伝送線路を構成し、ライン123,303,223とライン124,304,224とが、電源V用の線路を構成する。
ノイズ対策部品は、このようなUSBコネクタ110(210)の後段に実装される。
図8は、この実施例のノイズ対策部品1と従来のノイズ対策部品の実装面積を比較するための部分拡大平面図である。
図8(a)に示すように、この実施例に係る1チップのノイズ対策部品1をUSBコネクタ110(210)の後段に実装する場合には、回路基板120(220)に形成する4本のライン121〜124(221〜224)の幅を外部端子10a(10b)〜13a(13b)の幅に設定することができ、ノイズ対策部品1はこのライン121〜124(221〜224)上にリフロー半田などによって実装することができる。
これにより、ノイズ対策部品1の幅及び長さが、例えば1.0mm及び2.0mmの場合には、ノイズ対策部品1の実装領域S1の幅W及び長さLを1.5mm及び2.1mm程度に設定すれば良く、この結果、ノイズ対策部品1を実装する際には、3.15mm2程度の実装面積を回路基板120(220)上に確保すれば足りる。
これに対して、図8(b)に示す従来例にように、データ信号用のノイズ対策部品であるコモンモードチョークコイル部400と電源用のノイズ対策部品である2つのフェライトビーズ410,410をUSBコネクタ110(210)の後段に実装する場合には、実装上、部品間の距離をある程度とらなければならないので、4本のライン121〜124(221〜224)の幅を図8(a)に示すように絞ることができない。このため、コモンモードチョークコイル部400とフェライトビーズ410,410の幅はノイズ対策部品1の幅と同一であり、且つコモンモードチョークコイル部400とフェライトビーズ410,410の長さが、例えば1.2mm,0.5mmの場合には、これらの部品を実装するための実装領域S2の幅W及び長さLを1.5mm及び3.0mm程度に設定しなければならない。この結果、これらの部品を実装する際には、4.5mm2という大きな実装面積を回路基板120(220)上に確保しなければならず、回路基板120(220)の小型化は不可能であり、このように別体の部品を複数実装する方法では、小型の電子機器に対応することができない。
しかし、この実施例のノイズ対策部品1では、従来の約半分の実装面積で済み、この結果、小型の回路基板120(220)を有した小型の電子機器にも対応することができる。
また、この実施例のノイズ対策部品1は、上記の如き積層構造をとっているので、部品自体を小型化することができ、この面からも実装面積の狭小化が図られている。
図8(a)に示すように、この実施例に係る1チップのノイズ対策部品1をUSBコネクタ110(210)の後段に実装する場合には、回路基板120(220)に形成する4本のライン121〜124(221〜224)の幅を外部端子10a(10b)〜13a(13b)の幅に設定することができ、ノイズ対策部品1はこのライン121〜124(221〜224)上にリフロー半田などによって実装することができる。
これにより、ノイズ対策部品1の幅及び長さが、例えば1.0mm及び2.0mmの場合には、ノイズ対策部品1の実装領域S1の幅W及び長さLを1.5mm及び2.1mm程度に設定すれば良く、この結果、ノイズ対策部品1を実装する際には、3.15mm2程度の実装面積を回路基板120(220)上に確保すれば足りる。
これに対して、図8(b)に示す従来例にように、データ信号用のノイズ対策部品であるコモンモードチョークコイル部400と電源用のノイズ対策部品である2つのフェライトビーズ410,410をUSBコネクタ110(210)の後段に実装する場合には、実装上、部品間の距離をある程度とらなければならないので、4本のライン121〜124(221〜224)の幅を図8(a)に示すように絞ることができない。このため、コモンモードチョークコイル部400とフェライトビーズ410,410の幅はノイズ対策部品1の幅と同一であり、且つコモンモードチョークコイル部400とフェライトビーズ410,410の長さが、例えば1.2mm,0.5mmの場合には、これらの部品を実装するための実装領域S2の幅W及び長さLを1.5mm及び3.0mm程度に設定しなければならない。この結果、これらの部品を実装する際には、4.5mm2という大きな実装面積を回路基板120(220)上に確保しなければならず、回路基板120(220)の小型化は不可能であり、このように別体の部品を複数実装する方法では、小型の電子機器に対応することができない。
しかし、この実施例のノイズ対策部品1では、従来の約半分の実装面積で済み、この結果、小型の回路基板120(220)を有した小型の電子機器にも対応することができる。
また、この実施例のノイズ対策部品1は、上記の如き積層構造をとっているので、部品自体を小型化することができ、この面からも実装面積の狭小化が図られている。
図8(a)に示したように、ノイズ対策部品1が実装されたパーソナルコンピュータ100(周辺機器200)のUSBコネクタ110(210)に、USBケーブル300を接続して、パーソナルコンピュータ100と周辺機器200との間で、データ信号D+,D−と電源Vの伝送を行うと(図7参照)、データ信号D+,Dが、ライン121,122(221,222)を通じて、ノイズ対策部品1に入り、第1及び第2のコイル5,6を通過し、電源Vがライン123,124(223,224)を通じて、ノイズ対策部品1に入り、直状ライン3−1,3−2を通過する。そして、ノイズがライン121〜124(221〜224)を通じてノイズ対策部品1に入ると、第1及び第2のコイル5,6と1対の直状ライン3−1,3−2を包容する磁性体部4の作用によって減衰される。さらに、第1及び第2のコイル5,6がスパイラル状をなしているので、コモンノードノイズに対して高インピーダンスとなり、この点からも、ノイズに対する除去効果が高まる。
次に、この発明の第2実施例について説明する。
図9は、この発明の第2実施例に係るノイズ対策部品の積層構造を示す分解斜視図であり、図10は、ノイズ対策部品の断面図である。
この実施例は、1対の直状ライン3−1,3−2を複数のグリーンシート(複数の磁性体層)のそれぞれに形成した点が、上記第1実施例と異なる。
すなわち、図9に示すように、6本の直状ライン3−1を、第1及び第2のコイル5,6の左方側に位置させると共に、同本数の直状ライン3−2を、第1及び第2のコイル5,6の右方側に位置させている。
具体的には、グリーンシート41〜46上の導体パターン51〜53,61〜63の左右に1対の直状ライン3−1,3−2をそれぞれ形成する。そして、図10に示すように、一方(他方)の直状ライン3−1(3−2)で構成される6本の直状ライン群3−1〜3−1(3−2〜3−2)の両端を外部端子12a,12b(13a,13b)に接続して、これらを直状ライン群3−1〜3−1(3−2〜3−2)を並列に接続した。
図9は、この発明の第2実施例に係るノイズ対策部品の積層構造を示す分解斜視図であり、図10は、ノイズ対策部品の断面図である。
この実施例は、1対の直状ライン3−1,3−2を複数のグリーンシート(複数の磁性体層)のそれぞれに形成した点が、上記第1実施例と異なる。
すなわち、図9に示すように、6本の直状ライン3−1を、第1及び第2のコイル5,6の左方側に位置させると共に、同本数の直状ライン3−2を、第1及び第2のコイル5,6の右方側に位置させている。
具体的には、グリーンシート41〜46上の導体パターン51〜53,61〜63の左右に1対の直状ライン3−1,3−2をそれぞれ形成する。そして、図10に示すように、一方(他方)の直状ライン3−1(3−2)で構成される6本の直状ライン群3−1〜3−1(3−2〜3−2)の両端を外部端子12a,12b(13a,13b)に接続して、これらを直状ライン群3−1〜3−1(3−2〜3−2)を並列に接続した。
かかる構成により、電源Vは直状ライン群3−1〜3−1(3−2〜3−2)に流れる。このとき、1本の直状ライン3−1(3−2)の断面積は小さいが、直状ライン群3−1〜3−1(3−2〜3−2)が6本の直状ライン3−1(3−2)で構成されているので、直状ライン群3−1〜3−1(3−2〜3−2)の断面積は、6本の直状ライン3−1(3−2)の和になる。この結果、直状ライン群3−1〜3−1(3−2〜3−2)の直流抵抗値が低減し、電源Vを高効率で伝送することができる。
その他の構成、作用および効果は、上記第1実施例と同様であるので、その記載は省略する。
その他の構成、作用および効果は、上記第1実施例と同様であるので、その記載は省略する。
続いて、この発明の第3実施例について説明する。
図11は、この発明の第3実施例に係るノイズ対策部品の内部を上から透視して示す平面図であり、図12は、この実施例のノイズ対策部品の外観図であり、図13は、この実施例のノイズ対策部品の積層構造を示す分解斜視図である。
この実施例は、図11に示すように、1対の直状ライン3−1,3−2を直方体形状の磁性体部4の角部に近づけた点が、上記第1及び第2実施例と異なる。
すなわち、直状ライン3−1を、磁性体部4の1の角部4aに近付け、直状ライン3−2を当該角部4aと対向する1の角部4bに近づけて配置することにより、第1及び第2のコイル5′,6′の収容面積を大きくした。
具体的には、図13に示すように、基端部51a′を有した円弧状の導体パターン51′,円形リング状の導体パターン52′,基端部53a′を有した円形リング状の導体パターン53′をグリーンシート41,〜,43にそれぞれ形成し、これら導体パターン51′〜53′同士を図示しないスルーホールによって直列に接続することで、第1のコイル5′を形成している。第2のコイル6′も同様に形成されており、基端部61aを有した導体パターン61′,導体パターン62′,基端部63a′を有した導体パターン63′をグリーンシート44,〜,46にそれぞれ形成し、導体パターン61′〜63′同士をスルーホールでて直列接続した構造になっている。
1対の直状ライン3−1,3−2は、グリーンシート43′の両角部43a′,43b′に近づけられた状態で、グリーンシート43′上に形成されており、導体パターン53′のパターン形成時に一緒にパターン形成される。
図11は、この発明の第3実施例に係るノイズ対策部品の内部を上から透視して示す平面図であり、図12は、この実施例のノイズ対策部品の外観図であり、図13は、この実施例のノイズ対策部品の積層構造を示す分解斜視図である。
この実施例は、図11に示すように、1対の直状ライン3−1,3−2を直方体形状の磁性体部4の角部に近づけた点が、上記第1及び第2実施例と異なる。
すなわち、直状ライン3−1を、磁性体部4の1の角部4aに近付け、直状ライン3−2を当該角部4aと対向する1の角部4bに近づけて配置することにより、第1及び第2のコイル5′,6′の収容面積を大きくした。
具体的には、図13に示すように、基端部51a′を有した円弧状の導体パターン51′,円形リング状の導体パターン52′,基端部53a′を有した円形リング状の導体パターン53′をグリーンシート41,〜,43にそれぞれ形成し、これら導体パターン51′〜53′同士を図示しないスルーホールによって直列に接続することで、第1のコイル5′を形成している。第2のコイル6′も同様に形成されており、基端部61aを有した導体パターン61′,導体パターン62′,基端部63a′を有した導体パターン63′をグリーンシート44,〜,46にそれぞれ形成し、導体パターン61′〜63′同士をスルーホールでて直列接続した構造になっている。
1対の直状ライン3−1,3−2は、グリーンシート43′の両角部43a′,43b′に近づけられた状態で、グリーンシート43′上に形成されており、導体パターン53′のパターン形成時に一緒にパターン形成される。
このように、1対の直状ライン3−1,3−2をグリーンシート43′の両角部43a′,43b′に近づけることで、すなわち、図11に示すように、磁性体部4の角部4a,4bに近づけることで、第1及び第2のコイル5′,6′の収容面積を大きく確保することができ、その分、第1及び第2のコイル5′,6′の口径や太さを大きくすることができる。その結果、第1及び第2のコイル5′,6′の高インダクタンス化及び低直流抵抗化を図ることができる。
さらに、1対の直状ライン3−1,3−2を磁性体部4の角部4a,4bに近づけることで、1対の直状ライン3−1,3−2の長さを短くすることができ、その分、1対の直状ライン3−1,3−2の低直流抵抗化をも図ることができる。
その他の構成、作用および効果は、上記第1及び第2実施例と同様であるので、その記載は省略する。
さらに、1対の直状ライン3−1,3−2を磁性体部4の角部4a,4bに近づけることで、1対の直状ライン3−1,3−2の長さを短くすることができ、その分、1対の直状ライン3−1,3−2の低直流抵抗化をも図ることができる。
その他の構成、作用および効果は、上記第1及び第2実施例と同様であるので、その記載は省略する。
最後に、この発明の第4実施例について説明する。
図14は、この発明の第4実施例に係るノイズ対策部品を示す概略図である。
図14は、この発明の第4実施例に係るノイズ対策部品を示す概略図である。
パーソナルコンピュータとディスプレイを接続するためのインターフェース規格の1つに、DVI(Digital Visual Interface)という規格がある。このDVI規格の伝送路を用いることにより、パーソナルコンピュータからデジタル駆動のディスプレイに、TMDS(Transition Minimized Differential Signaling)という方式でデジタルデータ信号を直接伝送することができる。
この実施例のノイズ対策部品1は、かかるDVI規格の伝送路に対応した1チップの部品であり、図14に示すように、4つコモンモードチョークコイル部2−1〜2−4と4本の直状ライン7−1〜7−4と磁性体部4と24個の外部端子14a,14bとを具備している。
具体的には、3本のコモンモードチョークコイル部2−1〜2−3を、DVI規格の伝送路における3種のデータ信号D0+,D0−〜D2+,D2−を通すラインに接続し、1本のコモンモードチョークコイル部2−4を1種のクロック信号CLK+,CLK−を通すラインに接続し、4本の直状ライン7−1〜7−4をデータ線路のシールドラインに接続して使用する。
この実施例のノイズ対策部品1は、かかるDVI規格の伝送路に対応した1チップの部品であり、図14に示すように、4つコモンモードチョークコイル部2−1〜2−4と4本の直状ライン7−1〜7−4と磁性体部4と24個の外部端子14a,14bとを具備している。
具体的には、3本のコモンモードチョークコイル部2−1〜2−3を、DVI規格の伝送路における3種のデータ信号D0+,D0−〜D2+,D2−を通すラインに接続し、1本のコモンモードチョークコイル部2−4を1種のクロック信号CLK+,CLK−を通すラインに接続し、4本の直状ライン7−1〜7−4をデータ線路のシールドラインに接続して使用する。
この実施例のノイズ対策部品は、上記の如く、3種のデータ信号D0+,D0−〜D2+,D2−やクロック信号CLK+,CLK−を通すコモンモードチョークコイル部2−1〜2−4を含めて1チップ化している。したがって、ノイズ対策部品に同時に入力したデータ信号D0+,D0−〜D2+,D2−やクロック信号CLK+,CLK−を、位相的にばらつかせることなくノイズ対策部品から同時に出力させることができる。この結果、各出力信号に遅延のない動作信頼性の高いノイズ対策部品を提供することができる。
その他の構成、作用および効果は、上記第1〜第3実施例と同様であるので、その記載は省略する。
その他の構成、作用および効果は、上記第1〜第3実施例と同様であるので、その記載は省略する。
なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
上記実施例では、ライン部が直状のラインで形成されているものを例示して説明したが、ライン部を形成するラインの形状はこれに限定されるものではなく、例えば、図15に示すようなライン形状も発明の要旨の範囲内に含まれる。
すなわち、図15に示すように、1対のライン3−1,3−2をスパイラル状に形成して、第1及び第2のコイル5,6の両側に配し、これら全体を磁性体部4で被覆した構成とする。このように、1対のライン3−1,3−2をスパイラル状にすることで、1対のライン3−1,3−2のインピーダンスを高くとることができるので、ノイズ除去効果をより高めることができる。また、同様に、1対のライン3−1,3−2をミアンダ状に形成したノイズ対策部品もこの発明の範囲に含まれることは勿論である。
上記実施例では、ライン部が直状のラインで形成されているものを例示して説明したが、ライン部を形成するラインの形状はこれに限定されるものではなく、例えば、図15に示すようなライン形状も発明の要旨の範囲内に含まれる。
すなわち、図15に示すように、1対のライン3−1,3−2をスパイラル状に形成して、第1及び第2のコイル5,6の両側に配し、これら全体を磁性体部4で被覆した構成とする。このように、1対のライン3−1,3−2をスパイラル状にすることで、1対のライン3−1,3−2のインピーダンスを高くとることができるので、ノイズ除去効果をより高めることができる。また、同様に、1対のライン3−1,3−2をミアンダ状に形成したノイズ対策部品もこの発明の範囲に含まれることは勿論である。
また、上記実施例では、コモンモードチョークコイル部2及びライン部3−1,3−2を直接磁性体部4によって包容した構成のノイズ対策部品に説明したが、この発明は、コモンモードチョークコイル部2及びライン部3−1,3−2を誘電体で被覆し、当該誘電体の外側を磁性体部4によって包容した構成のノイズ対策部品についても適用することができることは勿論である。
このような構成にすることより、コモンモードチョークコイル部2を通る差動信号による磁束の大部分が誘電体中に収まるので、差動信号は磁性体部によってほとんど減衰されることなく、伝送され、高効率な伝送が可能となる。
このような構成にすることより、コモンモードチョークコイル部2を通る差動信号による磁束の大部分が誘電体中に収まるので、差動信号は磁性体部によってほとんど減衰されることなく、伝送され、高効率な伝送が可能となる。
また、上記実施例では、ノイズ対策部品をUSB規格及びDVI規格の伝送路に適用した例について説明したが、IEEE(Institute of Electrical and Electronics Engineers)1394規格やHDMI(High Definition Multimedia Interface)規格の伝送路にも適用することができることは勿論である。
また、上記第4実施例では、伝送路のラインの内、12本のラインに接続するノイズ対策部品について説明したが、DVI規格の伝送路は24本のラインを有しており、これら全てのラインに接続可能な1チップのノイズ対策部品もこの発明の範囲に含まれることは勿論である。
1…ノイズ対策部品、 2…コモンモードチョークコイル部、 3−1,3−2…ライン部、 4…磁性体部、 10a,10b〜13a,13b…外部端子、 5,6…第1及び第2のコイル、 40〜47…グリーンシート、 51〜53,61〜63…導体パターン、 51a〜53a,52b,61a〜63a,62b…端部、 51b,53b,61b,63b…基端部、 32a,32b…両端部、 100…パーソナルコンピュータ、 110,210…USBコネクタ、 120,220…回路基板、 121〜124,221〜224…ライン、 200…周辺機器、 300…USBケーブル、 S1,S2…実装領域。
Claims (9)
- 差動信号を1対のラインで伝送するための差動伝送線路を1路以上有し且つこれら差動伝送線路ではないラインを複数本有してなる所定規格の伝送路に接続して、ノイズ除去を行う1チップのノイズ対策部品であって、
上記1路以上の差動伝送線路に接続するための1以上のコモンモードチョークコイル部と、
上記複数本のラインに接続するための複数のフェライトビーズとして機能する複数のライン部と、
上記1以上のコモンモードチョークコイル部及び上記複数のライン部を包容した磁性体部と
を具備することを特徴とするノイズ対策部品。 - 請求項1に記載のノイズ対策部品において、
上記伝送路は、データ信号を差動方式でシリアル伝送するための1路の上記差動伝送線路と電源を供給するための1対の上記電源・グランドラインとを有するUSB規格の伝送路であり、
上記コモンモードチョークコイル部は、上記データ信号用の差動伝送線路を構成する上記1対のラインにそれぞれ接続するための1対のコイルであり、
上記複数のライン部は、上記電源・グランドラインにそれぞれ接続するための1対の直状ラインである、
ことを特徴とするノイズ対策部品。 - 請求項2に記載のノイズ対策部品において、
上記コモンモードチョークコイル部は、複数の導体パターンと複数の磁性体層とを交互に積層し且つ当該複数の導体パターン同士をその積層方向に直列接続して形成した第1のコイルと、当該第1のコイルの上方に複数の導体パターンと複数の磁性体層とを交互に積層し且つ当該複数の導体パターン同士をその積層方向に直列接続して形成した第2のコイルとでなり、
上記1対の直状ラインは、上記第1及び第2のコイルを挟むように並行に配される、
ことを特徴とするノイズ対策部品。 - 請求項3に記載のノイズ対策部品において、
上記磁性体部を、直方体形状に形成し、
上記1対の直状ラインの一方を、上記直方体形状の磁性体部の1の角部に近付け、他方を当該角部とは別の1の角部に近づけて配置した、
ことを特徴とするノイズ対策部品。 - 請求項3または請求項4に記載のノイズ対策部品において、
上記1対の直状ラインを上記複数の磁性体層のそれぞれに形成し、各磁性体層の一方の直状ラインで構成される直状ライン群を1対の外部端子を用いて並列に接続すると共に、各磁性体層の他方の直状ラインで構成される直状ライン群を他の1対の外部端子を用いて並列に接続した、
ことを特徴とするノイズ対策部品。 - 請求項1に記載のノイズ対策部品において、
上記伝送路は、3種のデータ信号を差動方式でそれぞれ伝送するための3路の上記差動伝送線路と1種のクロック信号を差動方式で伝送するための1路の上記差動伝送線路と上記3種のデータ信号及び1種のクロック信号をそれぞれシールドするための4本の上記ラインとを有するDVI規格の伝送路であり、
上記コモンモードチョークコイル部は、4部あり、各部が上記各差動伝送線路を構成する1対のラインにそれぞれ接続するための1対のコイルを有してなり、
上記ライン部は、4部あり、各部が上記ラインに接続するための直状ラインを有してなる、
ことを特徴とするノイズ対策部品。 - 請求項1ないし請求項6のいずれかに記載のノイズ対策部品において、
上記各コモンモードチョークコイル部は、一対のスパイラル状のコイルである、
ことを特徴とするノイズ対策部品。 - 請求項1ないし請求項6のいずれかに記載のノイズ対策部品において、
上記各ライン部は、ミアンダ状またはスパイラル状である、
ことを特徴とするノイズ対策部品。 - 請求項1ないし請求項8のいずれかに記載のノイズ対策部品において、
上記1以上のコモンモードチョークコイル部及び上記複数のライン部を誘電体で被覆し、当該誘電体の外側から上記磁性体部で包容した、
ことを特徴とするノイズ対策部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004112913A JP2005302810A (ja) | 2004-04-07 | 2004-04-07 | ノイズ対策部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004112913A JP2005302810A (ja) | 2004-04-07 | 2004-04-07 | ノイズ対策部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005302810A true JP2005302810A (ja) | 2005-10-27 |
Family
ID=35333981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004112913A Pending JP2005302810A (ja) | 2004-04-07 | 2004-04-07 | ノイズ対策部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005302810A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011054864A (ja) * | 2009-09-04 | 2011-03-17 | Murata Mfg Co Ltd | コンデンサ実装構造 |
JP2011258775A (ja) * | 2010-06-09 | 2011-12-22 | Murata Mfg Co Ltd | 配線基板 |
JP2015038959A (ja) * | 2013-08-19 | 2015-02-26 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | コイル部品及びその実装基板 |
WO2015029976A1 (ja) * | 2013-09-02 | 2015-03-05 | 株式会社村田製作所 | 電子部品及びコモンモードチョークコイル |
JPWO2016072403A1 (ja) * | 2014-11-07 | 2017-06-08 | 株式会社村田製作所 | プリント基板へのフレキシブルケーブルの接続構造 |
JP2017148105A (ja) * | 2016-02-22 | 2017-08-31 | 株式会社大一商会 | 遊技機 |
JPWO2021149540A1 (ja) * | 2020-01-23 | 2021-07-29 |
-
2004
- 2004-04-07 JP JP2004112913A patent/JP2005302810A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011054864A (ja) * | 2009-09-04 | 2011-03-17 | Murata Mfg Co Ltd | コンデンサ実装構造 |
JP2011258775A (ja) * | 2010-06-09 | 2011-12-22 | Murata Mfg Co Ltd | 配線基板 |
US8659927B2 (en) | 2010-06-09 | 2014-02-25 | Murata Manufacturing Co., Ltd | Wiring substrate in which equal-length wires are formed |
KR101933405B1 (ko) | 2013-08-19 | 2018-12-28 | 삼성전기 주식회사 | 코일 부품 및 그 실장 기판 |
JP2015038959A (ja) * | 2013-08-19 | 2015-02-26 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | コイル部品及びその実装基板 |
WO2015029976A1 (ja) * | 2013-09-02 | 2015-03-05 | 株式会社村田製作所 | 電子部品及びコモンモードチョークコイル |
JPWO2015029976A1 (ja) * | 2013-09-02 | 2017-03-02 | 株式会社村田製作所 | 電子部品及びコモンモードチョークコイル |
JPWO2016072403A1 (ja) * | 2014-11-07 | 2017-06-08 | 株式会社村田製作所 | プリント基板へのフレキシブルケーブルの接続構造 |
US10004144B2 (en) | 2014-11-07 | 2018-06-19 | Murata Manufacturing Co., Ltd. | Connector module |
JP2017148105A (ja) * | 2016-02-22 | 2017-08-31 | 株式会社大一商会 | 遊技機 |
JPWO2021149540A1 (ja) * | 2020-01-23 | 2021-07-29 | ||
WO2021149540A1 (ja) * | 2020-01-23 | 2021-07-29 | 株式会社村田製作所 | 伝送線路部品および電子機器 |
JP7120477B2 (ja) | 2020-01-23 | 2022-08-17 | 株式会社村田製作所 | 伝送線路部品および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI572164B (zh) | 網路通訊裝置 | |
JP4312188B2 (ja) | インダクタ素子 | |
JP2010165953A (ja) | コイル部品及びこれを用いた差動伝送回路用lcフィルタ | |
JP2016131208A (ja) | 接合型コイル部品、コイル部品の実装方法、及び、配線基板 | |
JP2007335277A (ja) | ノイズ除去器 | |
WO2018051798A1 (ja) | コモンモードノイズフィルタ | |
JP6254071B2 (ja) | コモンモードフィルタ及びコモンモードフィルタが備えられた電子装置 | |
KR20170133216A (ko) | 전자석 및 가요성 회로 보드 | |
WO2015178136A1 (ja) | コイル部品およびこのコイル部品を備えるモジュール | |
KR101933405B1 (ko) | 코일 부품 및 그 실장 기판 | |
US20120075038A1 (en) | Wiring substrate, filter device and portable equipment | |
JP6365696B2 (ja) | モジュール | |
JP2010165973A (ja) | 積層インダクタ | |
JP2018056195A (ja) | 電子部品 | |
JP2007129291A (ja) | ノイズフィルタおよびノイズフィルタ回路 | |
JP2005302810A (ja) | ノイズ対策部品 | |
JP2004165448A (ja) | Tmds用コモンモードフィルタ | |
JP6662204B2 (ja) | 電子部品 | |
JP2008258464A (ja) | 回路基板および差動伝送機器 | |
JPH08250333A (ja) | インダクタアレイ | |
JP2007281315A (ja) | コイル部品 | |
JP6344482B2 (ja) | プリント基板へのフレキシブルケーブルの接続構造 | |
JP6848592B2 (ja) | コイル部品 | |
JPH1116738A (ja) | チップ型インダクタアレイ | |
JP6449461B2 (ja) | 半導体スイッチ装置 |