JP2005302278A - シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置 - Google Patents

シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置 Download PDF

Info

Publication number
JP2005302278A
JP2005302278A JP2005088075A JP2005088075A JP2005302278A JP 2005302278 A JP2005302278 A JP 2005302278A JP 2005088075 A JP2005088075 A JP 2005088075A JP 2005088075 A JP2005088075 A JP 2005088075A JP 2005302278 A JP2005302278 A JP 2005302278A
Authority
JP
Japan
Prior art keywords
signal
transistor
supplied
stage
current path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005088075A
Other languages
English (en)
Other versions
JP4086046B2 (ja
Inventor
Minoru Kanbara
実 神原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2005088075A priority Critical patent/JP4086046B2/ja
Publication of JP2005302278A publication Critical patent/JP2005302278A/ja
Application granted granted Critical
Publication of JP4086046B2 publication Critical patent/JP4086046B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Shift Register Type Memory (AREA)
  • Studio Devices (AREA)

Abstract

【課題】シフトレジスタの各段から次段へ入力する信号のレベルの逓減を防止する。
【解決手段】 第１段ＲＳ１（１）は、５つのｎ−ＭＯＳ２０１、２０２、２０３、２０５、２０６で構成されている。信号Φ１がハイレベルになるとｎ−ＭＯＳ２０１がオンすることによって、外部から供給されるｓｔａｒｔ信号ＩＮがｎ−ＭＯＳ２０５のゲートに供給され、配線容量Ｃ５がハイレベルとなる。配線容量Ｃ５は、ｎ−ＭＯＳ２０１が次にオンされるまではハイレベルに維持される。これにより、ｎ−ＭＯＳ２０５がオン状態を維持する。このとき、配線容量Ｃ２もハイレベルとなっていることから、ｎ−ＭＯＳ２０２がオン状態となり、配線容量Ｃ６のレベルは、ローレベルとなり、ｎ−ＭＯＳ２０６がオフ状態に維持される。このため、信号ＣＫ１がハイレベルとなっている間、信号ＣＫ１のレベルとほぼ等しい出力信号ＯＵＴ１が出力端子ＯＴ１から出力される。
【選択図】 図５

Description

本発明は、シフトレジスタ、並びにこのシフトレジスタを含むドライバを有する表示装置及び撮像素子駆動装置、並びに撮像装置に関する。
近年、静止画像を記録するためのデジタルスチルカメラが普及している。このようなデジタルスチルカメラは、一般に、撮像素子で捉えた画像を表示するためのビューファインダとして機能すると共に、画像メモリに記録された画像を表示するためのディスプレイとして機能する液晶表示装置を備えている。
このような液晶表示装置としては、視野角の広さ、応答特性の良さなどから、アクティブマトリクスタイプのものが一般的に使用されている。アクティブマトリクスタイプの液晶表示装置の駆動には、液晶パネルにマトリクス状に配置された画素の行毎に配設されたゲートラインを選択するためのゲートドライバと、画像信号をゲートラインの１ライン単位で取り込み、取り込んだ画像信号を選択されているゲートラインに対応する画素にドレインラインを介して供給するためのドレインドライバとが必要となる。ゲートドライバ及びドレインドライバは、一般に複数のＴＦＴから構成され、これらＴＦＴは、そのドレインに供給された信号をゲート信号に基づいてソースに出力するが、ゲート信号の電圧値に応じて出力する電圧値が変わってしまう。
ゲートドライバ及びドレインドライバは、一般に、前段の信号を次段に順次伝達する多段のシフトレジスタによって構成されている。しかしながら、このようなシフトレジスタでは、従来、次段へ信号を出力する直前の部分の回路をいわゆるＥＥ構成としなければならず、完全なオフ抵抗を得ることが困難であったため、各段からの出力電圧は、徐々に減衰してしまう。また特許文献１及び特許文献２には、複数のトランジスタで構成されている走査回路が示されている。
デジタルスチルカメラには、また、カメラ本体に対して撮像レンズの向きを任意に変えることができるものがあり、例えば、撮像レンズを備えるレンズユニットを本体に対して回転させて撮影者側の画像を撮影できるようにするものがある。この場合、撮影者にとっては、例えば、自分の顔を液晶表示装置に表示させる場合に鏡面表示’上下反転表示又は左右反転表示）ができる。しかしながら、従来、鏡面表示を行うためには、液晶表示装置に画像を供給するコントローラにおいて、複雑な制御を行って画像データの読み出し順序を変えなければならなかった。
さらには、デジタルスチルカメラにおいて、撮影時の状況などに応じて画像の上下左右を自由に反転させた画像を液晶表示装置に表示させようとすると、画像を供給するコントローラにおいて、複雑な制御を行って画像データの読み出し順序を変えなければならなかった。
特開昭５８−２９２００号公報 特開昭５２−９５９６１号公報
本発明は、各段において入力された信号のレベルを減衰させることなく、次段に伝達することが可能で且つＳ／Ｎ比の高い出力信号を出力できる、表示装置の駆動回路として好適なシフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置を提供することを目的とする。を提供することを目的とする。
上記目的を達成するため、本発明のシフトレジスタは、
複数段からなるシフトレジスタであって、前記シフトレジスタの各段は、
制御端子に第１または第２の信号が供給され、電流路の一端から所定の信号が供給され、前記制御端子に供給されている前記第１または第２の信号によってオンしているときに前記所定の信号を電流路の他端に出力する第１のトランジスタと、
制御端子に前記第１のトランジスタの電流路の他端から出力された所定の信号が供給され、電流路の一端が負荷を介して信号源に接続され、前記制御端子に供給されている所定の信号によってオンしているときに、信号源から供給された信号をグラウンドに排出させる第２のトランジスタと、
制御端子に前記第１のトランジスタの電流路の他端から出力された所定の信号が供給され、該制御端子に供給されている所定の信号によってオンしているときに第３または第４の信号を電流路の一端から入力し、他端に出力する第３のトランジスタと、
次段の前記第２のトランジスタまたは前記第３のトランジスタにチャージされた前記第１のトランジスタの電流路の他端から出力された所定の信号をグラウンドに排出させる第４のトランジスタとを備え、
奇数段において、前記第１のトランジスタの制御端子には前記第１の信号が、前記第３のトランジスタの電流路の一端には前記第３の信号がそれぞれ供給され、
偶数段において、前記第１のトランジスタの制御端子には前記第２の信号が、前記第３のトランジスタの電流路の一端には前記第４の信号がそれぞれ供給され、
第１段において、外部からの信号が前記所定の信号として前記第１のトランジスタの電流路の一端に供給され、
第２段目以降において、前段の前記第３のトランジスタの電流路の他端から出力された前記第３または第４の信号が前記所定の信号として前記第１のトランジスタの電流路の一端に供給される
ことを特徴とする。
上記目的を達成するため、本発明の表示装置は、
複数段からなるシフトレジスタを備える表示装置であって、前記シフトレジスタの各段は、
制御端子に第１または第２の信号が供給され、電流路の一端から所定の信号が供給され、前記制御端子に供給されている前記第１または第２の信号によってオンしているときに前記所定の信号を電流路の他端に出力する第１のトランジスタと、
制御端子に前記第１のトランジスタの電流路の他端から出力された所定の信号が供給され、電流路の一端が負荷を介して信号源に接続され、前記制御端子に供給されている所定の信号によってオンしているときに、信号源から供給された信号をグラウンドに排出させる第２のトランジスタと、
制御端子に前記第１のトランジスタの電流路の他端から出力された所定の信号が供給され、該制御端子に供給されている所定の信号によってオンしているときに第３または第４の信号を電流路の一端から入力し、他端に出力する第３のトランジスタと、
次段の前記第２のトランジスタまたは前記第３のトランジスタにチャージされた前記第１のトランジスタの電流路の他端から出力された所定の信号をグラウンドに排出させる第４のトランジスタとを備えるシフトレジスタ、並びに
前記シフトレジスタの前記第３のトランジスタの出力に応じて表示される表示部を、
有し、
前記シフトレジスタは、
奇数段において、前記第１のトランジスタの制御端子には前記第１の信号が、前記第３のトランジスタの電流路の一端には前記第３の信号がそれぞれ供給され、
偶数段において、前記第１のトランジスタの制御端子には前記第２の信号が、前記第３のトランジスタの電流路の一端には前記第４の信号がそれぞれ供給され、
第１段において、外部からの信号が前記所定の信号として前記第１のトランジスタの電流路の一端に供給され、
第２段目以降において、前段の前記第３のトランジスタの電流路の他端から出力された前記第３または第４の信号が前記所定の信号として前記第１のトランジスタの電流路の一端に供給される
ことを特徴とする。
なお、上記表示装置において、表示部には、液晶表示パネル、エレクトロルミネッセンス表示パネル、プラズマディスプレイパネル、或いはフィールドエミッションディスプレイパネルなど、画素がマトリクス状に配置された任意のディスプレイパネルを選ぶことができる。
上記目的を達成するため、本発明の撮像素子駆動装置は、
マトリクス状に画素が配置され、画素毎に入射した光に応じた画像信号を発生する撮像素子と、
複数段からなるシフトレジスタによって構成され、外部から供給された選択信号をシフトさせて各段から順次出力させ、該各段から出力させた選択信号によって前記撮像素子の画素をマトリクスの１ライン毎に選択する選択駆動手段と、
前記選択駆動手段によって選択されているラインの画素から発生している画像信号を取り込む信号取込手段とを備え、
前記選択駆動手段は、外部から供給された選択信号を前記シフトレジスタの最前段と最後段とのいずれかに選択して供給する選択制御手段を備え、
前記シフトレジスタは、
制御端子に第１または第２の信号が供給され、電流路の一端から所定の信号が供給され、前記制御端子に供給されている前記第１または第２の信号によってオンしているときに前記所定の信号を電流路の他端に出力する第１のトランジスタと、
制御端子に前記第１のトランジスタの電流路の他端から出力された所定の信号が供給され、電流路の一端が負荷を介して信号源に接続され、前記制御端子に供給されている所定の信号によってオンしているときに、信号源から供給された信号をグラウンドに排出させる第２のトランジスタと、
制御端子に前記第１のトランジスタの電流路の他端から出力された所定の信号が供給され、該制御端子に供給されている所定の信号によってオンしているときに第３または第４の信号を電流路の一端から入力し、他端に出力する第３のトランジスタと、
次段の前記第２のトランジスタまたは前記第３のトランジスタにチャージされた前記第１のトランジスタの電流路の他端から出力された所定の信号をグラウンドに排出させる第４のトランジスタとを備え、
奇数段において、前記第１のトランジスタの制御端子には前記第１の信号が、前記第３のトランジスタの電流路の一端には前記第３の信号がそれぞれ供給され、
偶数段において、前記第１のトランジスタの制御端子には前記第２の信号が、前記第３のトランジスタの電流路の一端には前記第４の信号がそれぞれ供給され、
第１段において、外部からの信号が前記所定の信号として前記第１のトランジスタの電流路の一端に供給され、
第２段目以降において、前段の前記第３のトランジスタの電流路の他端から出力された前記第３または第４の信号が前記所定の信号として前記第１のトランジスタの電流路の一端に供給される
ことを特徴とする。
上記目的を達成するため、本発明の撮像装置は、
マトリクス状に画素が配置されている撮像素子と、該撮像素子によって撮影された画像に対応する画像、或いは前記撮像素子によって撮影され、画像メモリに記録されている画像に対応する画像を表示する表示装置とを備え、
前記表示装置は、
マトリクス状に画素が配置された表示素子と、
複数段からなる第１のシフトレジスタによって構成され、外部から供給された選択信号をシフトさせて各段から順次出力させ、該各段から出力させた選択信号によって前記表示素子の画素をマトリクスの１ライン毎に選択する選択駆動回路と、
外部から供給された画像信号を前記表示素子の１ライン分取り込み、取り込んだ画像信号に対応する信号を前記選択駆動回路によって選択されているラインの画素にそれぞれ供給する信号駆動回路と、
前記選択駆動回路及び前記信号駆動回路を制御する制御回路とを備え、
前記選択駆動回路は、外部から供給された選択信号を前記第１のシフトレジスタの最前段と最後段とのいずれかに選択して供給する第１の選択制御手段と、各段に取り込まれた選択信号を前段にシフトさせるか後段にシフトさせるかを選択する第２の選択制御手段とを備え、
前記シフトレジスタは、
制御端子に第１または第２の信号が供給され、電流路の一端から所定の信号が供給され、前記制御端子に供給されている前記第１または第２の信号によってオンしているときに前記所定の信号を電流路の他端に出力する第１のトランジスタと、
制御端子に前記第１のトランジスタの電流路の他端から出力された所定の信号が供給され、電流路の一端が負荷を介して信号源に接続され、前記制御端子に供給されている所定の信号によってオンしているときに、信号源から供給された信号をグラウンドに排出させる第２のトランジスタと、
制御端子に前記第１のトランジスタの電流路の他端から出力された所定の信号が供給され、該制御端子に供給されている所定の信号によってオンしているときに第３または第４の信号を電流路の一端から入力し、他端に出力する第３のトランジスタと、
次段の前記第２のトランジスタまたは前記第３のトランジスタにチャージされた前記第１のトランジスタの電流路の他端から出力された所定の信号をグラウンドに排出させる第４のトランジスタとを備え、
奇数段において、前記第１のトランジスタの制御端子には前記第１の信号が、前記第３のトランジスタの電流路の一端には前記第３の信号がそれぞれ供給され、
偶数段において、前記第１のトランジスタの制御端子には前記第２の信号が、前記第３のトランジスタの電流路の一端には前記第４の信号がそれぞれ供給され、
第１段において、外部からの信号が前記所定の信号として前記第１のトランジスタの電流路の一端に供給され、
第２段目以降において、前段の前記第３のトランジスタの電流路の他端から出力された前記第３または第４の信号が前記所定の信号として前記第１のトランジスタの電流路の一端に供給される
ことを特徴とする。
上記発明によれば、前記第３のトランジスタにおいて、その電流路の他端に出力する第３または第４の信号の電位がこの他端と制御端子の間の蓄積容量にチャージされ制御端子に印加される電圧が上昇するため、第３または第４の信号を減衰することなく供給することができる。
以下、添付図面を参照して、本発明の実施の形態について説明する。以下の第１〜第８の実施の形態では、本発明をデジタルスチルカメラに適用した場合を例として、説明する。
［第１の実施の形態］
図１は、この実施の形態にかかるデジタルスチルカメラの外観を示す斜視図である。図示するように、このデジタルスチルカメラは、カメラ本体部１とレンズユニット部２とから構成されている。
カメラ本体部１は、その正面に表示部１０と、モード設定キー１２ａとを備える。モード設定キー１２ａは、画像を撮影し、後述する画像メモリに記録する撮影モードと、記録された画像を再生する再生モードとの切り換えを行うためのキーである。表示部１０は、液晶表示装置によって構成され、撮影モード（モニタリングモード）時には撮影前にレンズで捉えている画像を表示するためのビューファインダとして機能し、再生モード時には記録された画像を表示するためのディスプレイとして機能する。表示部１０の構成については、詳しく後述する。
カメラ本体部１は、また、その上面に電源キー１１と、シャッターキー１２ｂと、「＋」キー１２ｃと、「−」キー１２ｄと、シリアル入出力端子２９とを備える。電源キー１１は、スライド操作することによって、デジタルスチルカメラの電源をオン／オフするためのキーである。
シャッターキー１２ｂは、撮影モード時に画像の記録を指示すると共に、再生モード時に選択内容の決定を指示するためのキーである。「＋」キー１２ｃ及び「−」キー１２ｄは、再生モード時に画像メモリに記録されている画像データから表示部１０に表示するための画像データを選択したり、記録／再生時の条件設定のために用いられる。シリアル入出力端子２９は、外部の装置（パーソナルコンピュータ、プリンタなど）とのデータ送信及びデータ受信を行うためのケーブルを挿入するための端子である。
レンズユニット部２は、撮影すべき画像を結像するレンズを図の背面側に備える。レンズユニット部２は、カメラ本体部１に結合した軸を中心に上下方向に３６０°回動可能に取り付けられている。
図２は、図１のデジタルスチルカメラの回路構成を示すブロック図である。図示するように、このデジタルスチルカメラの回路は、表示部１０と、キー入力部１２と、ＣＣＤ（Charge Coupled Device）２１と、サンプルホールド回路２２と、Ａ／Ｄ（アナログ−デジタル）変換器２３と、垂直ドライバ２４と、タイミングジェネレータ２５と、カラープロセス回路２６と、ＤＭＡ（Direct Memory Access）コントローラ２７と、ＤＲＡＭ（Dynamic Random Access Memory）２８と、シリアル入出力端子２９と、記録用メモリ３０と、ＣＰＵ（Central Processing Unit）３１と、画像圧縮伸長回路３２と、ＶＲＡＭコントローラ３３と、ＶＲＡＭ（Video Random Access Memory）３４と、デジタルビデオエンコーダ３５と、ＲＯＭ（Read Only Memory）３６とを備えている。
これらのうちで、ＤＭＡコントローラ２７と、記録用メモリ３０と、ＣＰＵ３１と、画像圧縮伸長回路３２と、ＶＲＡＭコントローラ３３と、ＲＯＭ３６とは、データバス４０を介して互いに接続されている。
キー入力部１２は、上記したモード設定キー１２ａと、シャッターキー１２ｂと、「＋」キー１２ｃと、「−」キー１２ｄとからなるものであり、各キーの操作に応じたコマンドをＣＰＵ３１に投入する。ＣＣＤ２１は、マトリクス状に配置された複数の画素のそれぞれにおいて、レンズによって結像された光を受光し、受光した光の強度によって電荷を蓄積する。ＣＰＵ３１は、ＲＯＭ３６に格納されたプログラムを実行し、この回路の各部を制御する。シリアル入出力端子２９は、ＣＰＵ３１が外部機器との間でデータをシリアル転送するための入出力端子である。
以下、上記回路の動作について簡単に説明する。まず、撮影モード時の動作について説明する。撮影モードには、撮影した画像を表示部１０にて表示するモニタリングモードと、撮影した画像を画像データとして記録用メモリ３０に記録する画像記録モードとの２つのモードがある。
モニタリングモードにおいては、ＣＰＵ３１は、予め設定された撮像周期毎にタイミングジェネレータ２５及びカラープロセス回路２６を制御してＣＣＤ２１を駆動し、各画素において受光した光量に応じた電荷を蓄積させる。ＣＣＤ２１は、垂直ドライバ２４から供給された駆動信号Ｓｐに基づいて、各画素に蓄積された電荷に応じた電気信号Ｓｅを、サンプルホールド回路２２に順次出力する。
サンプルホールド回路２２は、この電気信号Ｓｅのうちの実効部分Ｓｅ’をＡ／Ｄ変換器２３に出力する。Ａ／Ｄ変換器２３は、実効部分Ｓｅ’をデジタルデータＳｄに変換し、カラープロセス回路２６に出力する。カラープロセス回路２６は、デジタルデータＳｄに基づいて輝度／色差デジタルデータであるＹＵＶデータを生成し、ＤＭＡコントローラ２７に出力する。ＤＭＡコントローラ２７は、ＹＵＶデータをＤＲＡＭ２８に順次書き込んでいく。
ＣＰＵ３１は、１フレーム分のＹＵＶデータがＤＲＡＭ２８に書き込まれる毎に、ＤＭＡコントローラ２７を制御して、１フレーム分のＹＵＶデータをＤＲＡＭ２８からＶＲＡＭコントローラ３３に転送させ、ＶＲＡＭ３４に書き込ませる。また、デジタルビデオエンコーダ３５は、一定周期毎にＶＲＡＭコントローラ３３を介してＶＲＡＭ３４から１フレーム分のＹＵＶデータを線順次で読み出し、読み出したＹＵＶデータに基づいてアナログビデオ信号Ｓａを生成して表示部１０に出力する。
一方、画像記録モードにおいては、ＣＣＤ２１が上述したようにサンプルホールド回路２２に電気信号Ｓｅを順次出力している状態で操作者がシャッターキー１２ｂを押すと、シャッターキー１２ｂからのコマンドに従って、ＣＰＵ３１は、タイミングジェネレータ２５及びカラープロセス回路２６を制御し、１フレーム分のＹＵＶデータの転送が終了した時点においてカラープロセス回路２６からのＹＵＶデータの転送を停止させる。
ＹＵＶデータの転送が停止されるまでの１フレーム分の電気信号Ｓｅはモニタリングモードの場合と同様に、サンプルホールド回路２２、Ａ／Ｄ変換器２３、及びカラープロセス回路２６を介してＹＵＶデータに変換され、ＤＲＡＭ２８に書き込まれる。ＣＰＵ３１は、ＤＭＡコントローラ２７を制御してＤＲＡＭ２８に書き込まれているＹＵＶデータを画像圧縮伸長回路３２に入力させる。画像圧縮伸長回路３２は、ＪＰＥＧ（Joint Photographic Experts Group）などの方式でＹＵＶデータを圧縮し、記録用メモリ３０に保存する。
この圧縮されたデータの記録メモリ３０への保存が終了した後、ＣＰＵ３１は、タイミングジェネレータ２５及びカラープロセス回路２６を再び起動する。これにより、デジタルスチルカメラのモードは、画像記録モードからモニタリングモードに自動的に戻る。
また、再生モードでは、キー入力部１２の各キー１２ａ〜１２ｄに対する操作に応じて、ＣＰＵ３１は、記録用メモリ３０に保存されている圧縮されたデータを画像圧縮伸長回路３２に伸長させる。ＣＰＵ３１は、さらに、ＤＭＡコントローラ２７を制御して、画像圧縮伸長回路３２で伸長された１フレーム分のＹＵＶデータを画像圧縮伸長回路３２からＶＲＡＭコントローラ３３に転送させ、ＶＲＡＭ３４に書き込ませる。
デジタルビデオエンコーダ３５は、ＶＲＡＭ３４に書き込まれた１フレーム分のＹＵＶを線順次で読み出し、読み出したＹＵＶデータに基づいてアナログビデオ信号Ｓａを生成する。そして、デジタルビデオエンコーダ３５は、生成したアナログビデオ信号Ｓａを表示部１０に供給する。なお、画像記録モードで画像の撮影を終了し、記録用メモリ３０に圧縮されたデータが記録された後、デジタルスチルカメラの動作モードが画像記録モードから再生モードに切り替わり、表示部１０にその撮影された画像を表示してもよい。
以下、図１、図２の表示部１０の構成について、図３のブロック図を参照して詳しく説明する。表示部１０は、液晶表示装置によって構成されるもので、図３に示すように、クロマ回路１１１と、位相比較器１１２と、レベルシフタ１１３と、液晶コントローラ１０１と、液晶パネル１０２と、ゲートドライバ１０３と、ドレインドライバ１０４とを備える。
クロマ回路１１１は、モニタリングモード及び画像記録モードのいずれ場合においても、デジタルビデオエンコーダ３５から出力されたアナログビデオ信号Ｓａに基づいてアナログＲＧＢ信号ＳＲ１，ＳＧ１，ＳＢ１を生成する。なお、アナログビデオ信号ＳＲ１，ＳＧ１，ＳＢ１は、液晶パネル１０２の視覚特性に合わせてガンマ補正がされている。クロマ回路１１１は、後述するコモン電圧ＶＣＯＭも発生する。クロマ回路１１１は、また、同期分離処理を行ってアナログビデオ信号Ｓａから垂直同期信号ＶＤと水平同期信号ＨＤとを分離し、それぞれ位相比較器１１２と液晶コントローラ１０１とに供給する。
レベルシフタ１１３は、液晶パネル１０２の液晶を交流駆動するため、及び表示される画像の明るさを調整するため、クロマ回路１１１が生成されたアナログＲＧＢ信号ＳＲ１，ＳＧ１，ＳＢ１の極性を１ラインまたは１フレーム毎に反転し、また、振幅を制御して、レベルシフト処理されたアナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２を出力する。
液晶コントローラ１０１は、発振回路を内蔵し、クロマ回路１１１から供給された垂直同期信号ＶＤにより垂直方向の同期をとる。液晶コントローラ１０１は、位相比較信号ＣＫＨに基づく位相比較器１１２の出力によりＰＬＬ（Phase Locked Loop）を構成し、構成したＰＬＬと水平同期信号ＨＤとに基づいて水平方向の同期をとる。液晶コントローラ１０１は、また、極性反転制御用信号ＣＫＦをレベルシフタ１１３に出力し、ドレインドライバ１０４に制御信号群ＤＣＮＴを出力し、ゲートドライバ１０３に制御信号群ＧＣＮＴを出力する。
ゲートドライバ１０３に供給される制御信号群ＧＣＮＴは、後述する信号Φ１、Φ２、ＣＫ１、¬ＣＫ１（¬は、論理否定を表す。以下、同じ）及びｓｔａｒｔ信号ＩＮを含む。
液晶パネル１０２は、（ｍ×ｎ）個の画素によって構成されるアクティブマトリクス方式のものであり、一対の基板間に液晶を封入することによって構成されている。液晶パネル１０２の一方の基板には、クロマ回路１１１で生成され、ＡＣレベル増幅及びＤＣレベル増幅されたコモン電圧ＶＣＯＭ（ＶＣＯＭはその値を経時的に変位しても可）が印加されている共通電極が形成されている。
液晶パネル１０２の他方の基板には、画素に対応する画素電極と半導体層をアモルファスシリコンまたはポリシリコンで構成した薄膜トランジスタ（ＴＦＴ）１０２ａとがマトリクス状に形成されている。液晶パネル１０２の他方の基板には、画素電極の間にｎ本のゲートラインＧＬ１〜ＧＬｎとｍ本のドレインラインＤＬ１〜ＤＬｍとがそれぞれ直交して形成されて、ゲートラインＧＬ１〜ＧＬｎと平行してキャパシタラインＣＬ１〜ＣＬｎが設けられている。また、液晶パネル１０２の他方の基板には、アナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２のそれぞれに対応する赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタが所定の配列で形成されている。
液晶パネル１０２の等価回路図を図３に示す。ＴＦＴ１０２ａのゲートはゲートラインＧＬに、ドレインはドレインラインＤＬに、ソースは画素電極にそれぞれ接続されている。画素容量１０２ｂは、画素電極、共通電極及びその間に封入されている液晶とで構成される。ドレインラインＤＬからの表示信号は、選択されているゲートラインＧＬに対応するＴＦＴ１０２ａを介して画素容量１０２ｂに書き込まれる。画素容量１０２ｂに書き込まれた表示信号に従って画素容量１０２ｂを構成する液晶の配向状態が制御され、配向状態によって液晶を透過する光の量が変化することによって、液晶パネル１０２は画像を表示する。
キャパシタ１０２ｃは、キャパシタラインＣＬ１〜ＣＬｎ、それに重なるゲート絶縁膜及び画素電極から構成される。キャパシタラインＣＬ１〜ＣＬｎには、キャパシタ電圧ＶＣＳが常時印加されている。そして、全ての共通電極にはライン毎に可変のコモン電圧ＶＣＯＭが常時印加されている。
ゲートドライバ１０３は、液晶パネルの垂直方向の画素数に対応するｎ段構成のシフトレジスタによって構成され、液晶コントローラ１０１から供給される制御信号群ＧＣＮＴ中の信号Φ１、Φ２、ＣＫ１、¬ＣＫ１及びｓｔａｒｔ信号ＩＮに従って、ゲートラインＧＬ１〜ＧＬｎのいずれかを順次選択して、アクティブ（ハイレベル）にする。ゲートドライバ１０３の構成については、詳しく後述する。
ドレインドライバ１０４は、図４に示すように、シフトレジスタ１０４ａと、レベルシフタ１０４ｂと、サンプルホールドバッファー１０４ｃと、マルチプレクサー１０４ｄとから構成される。
シフトレジスタ１０４ａは、液晶パネル１０２の水平方向の画素数に対応するｍ段構成のもので、制御信号群ＤＣＮＴに含まれるクロック信号ＣＬＫ、反転クロック信号¬ＣＬＫ及びスタート信号ＩＮＤが入力されてアナログＲＧＢ信号のサンプリングを行うためのサンプリング信号を生成する。レベルシフタ１０４ｂは、サンプリング信号をサンプルホールドバッファー１０４ｃの動作レベルに変換するための回路である。
マルチプレクサー１０４ｄは、制御信号群ＤＣＮＴのうちの配列信号ＡＲに基づいてレベルシフタ１１３からのアナログビデオ信号ＳＲ２，ＳＧ２，ＳＢ２を各ラインの画素のＲＧＢ配列に応じた順番に整列させて出力する。サンプルホールドバッファー１０４ｃは、レベルシフタ１０４ｂからのサンプリング信号に基づいてアナログビデオ信号ＳＲ２，ＳＧ２，ＳＢ２をサンプルホールドし、バッファで増幅させてドレインラインＤＬ１〜ＤＬｍに出力する。
以下、図３のゲートドライバ１０３について、図５の回路図を参照して詳しく説明する。ゲートドライバ１０３の各段ＲＳ３（ｉ）（ｉ＝１，２，・・・，ｎ、ただしｎは正の整数）は、５つのｎチャネルＭＯＳ型電界効果トランジスタ（以下、ｎ−ＭＯＳという）２０１、２０２、２０３、２０５、２０６を備える。ｎ−ＭＯＳ２０１、２０２，２０３、２０５、２０６の半導体層は、アモルファスシリコン或いはポリシリコンによって構成されている。ｎ−ＭＯＳ２０１、２０２、２０３、２０５、２０６は、表示部１０のＴＦＴ１０２ａと一括して形成されてもよい。
但し、ゲートドライバ１０３の奇数段ＲＳ１（ｉ）（ｉ＝１，３，・・・）と偶数段ＲＳ１（ｉ）（ｉ＝２，４，・・・）とでは、ｎ−ＭＯＳ２０１のゲート及びｎ−ＭＯＳ２０５のドレインに印加される信号が互いに異なる。すなわち、奇数段においては、ｎ−ＭＯＳ２０１のゲートには信号Φ１が、ｎ−ＭＯＳ２０５のドレインには信号ＣＫ１が、それぞれ印加される。偶数段においては、ｎ−ＭＯＳ２０１のゲートには信号Φ２が、ｎ−ＭＯＳ２０５のドレインには信号¬ＣＫ１が、それぞれ印加される。
なお、信号Φ１は信号ＣＫ１がローレベルのとき、信号Φ２は信号ＣＫ１がハイレベル（すなわち、信号¬ＣＫ１がローレベル）のとき、それぞれ交互に立ち上がり、奇数段のｎ−ＭＯＳ２０１のゲートと偶数段のｎ−ＭＯＳ２０１のゲートとに印加される。
以下、第１段ＲＳ１（１）を例として、奇数段ＲＳ１（１）の構成及び機能について、説明する。シフトレジスタの第１段ＲＳ１（１）において、ｎ−ＭＯＳ２０１のゲートには、信号Φ１が印加され、ドレインには、ｓｔａｒｔ信号ＩＮが印加される。ｎ−ＭＯＳ２０１のゲートがオン時にドレイン−ソース間を流れる電流によってｎ−ＭＯＳ２０１のソースとｎ−ＭＯＳ２０２、２０５のゲートとの間の配線にそれぞれ形成されている配線容量Ｃ２、Ｃ５がチャージされる。配線容量Ｃ２、Ｃ５は、ｎ−ＭＯＳ２０１がオフされた後、次に信号Φ１が印加されてｎ−ＭＯＳ２０１がオンされるまでハイレベルに保持される。
ｎ−ＭＯＳ２０３のゲートとドレインには、基準電圧Ｖｄｄが印加されており、ｎ−ＭＯＳ２０３は常にオン状態となっている。配線容量Ｃ２がチャージされておらず、ｎ−ＭＯＳ２０２がオフされているときに、ｎ−ＭＯＳ２０６のゲートとの間の配線に形成されている配線容量Ｃ６に基準電圧Ｖｄｄがチャージされる。配線容量Ｃ２がチャージされると、ｎ−ＭＯＳ２０２がオンされ、ｎ−ＭＯＳ２０２のドレイン−ソース間に貫通電流が流れる。このとき、ｎ−ＭＯＳ２０２、２０３は、ＥＥ型構成としているため、ｎ−ＭＯＳ２０３は完全オフ抵抗とならないため、配線容量Ｃ６が完全にディスチャージされることとはならない場合があるが、ｎ−ＭＯＳ２０６の閾値電圧Ｖｔｈより充分低い電圧となる。
ｎ−ＭＯＳ２０５のドレインには、信号ＣＫ１が供給されており、信号ＣＫ１がハイレベルのとき、２段目のｎ−ＭＯＳ２０１のドレインとの間の配線に形成されている配線容量Ｃ１をチャージする。これにより、第１段ＲＳ１（１）の出力端子ＯＴ１からハイレベルの出力信号ＯＵＴ１が出力される。
このとき、信号Φ１がローレベルのためｎ−ＭＯＳ２０１はオフ状態であるので、配線容量Ｃ５は、ｓｔａｒｔ信号ＩＮによりチャージされている状態が保持されている。ｎ−ＭＯＳ２０５は、出力端子ＯＴ１に出力することによりそのゲートとソースとの間の蓄積容量が増大し、この増大にしたがってｎ−ＭＯＳ２０５のゲート電圧は、そのドレイン−ソース間を流れる電流が飽和電流になるまでチャージアップされる。そして、ｎ−ＭＯＳ２０５のゲート電圧の上昇に伴い出力信号ＯＵＴ１の電位が上昇され、ｎ−ＭＯＳ２０５が完全オン抵抗になり、信号ＣＫ１のレベルが、そのまま出力信号ＯＵＴ１のレベルとしてほとんど減衰することなく出力される。そして、出力信号ＯＵＴ１が出力されている間に次段のｎ−ＭＯＳ２０１のゲートに信号Φ２が印加され、次段の配線容量Ｃ２、Ｃ５をチャージする。信号ＣＫ１がハイレベルからローレベルに変化すると、出力端子ＯＴ１から出力される第１段の出力信号ＯＵＴ１もローレベルとなる。
偶数段ＲＳ１（ｉ）については、信号Φ１を信号Φ２に、信号ＣＫ１を¬ＣＫ１に、信号¬ＣＫ１をＣＫ１にそれぞれ入れ替えれば、奇数段ＲＳ３（１）と実質的に同一である。但し、２段目以降（偶数段、奇数段とも）の段ＲＳ１（ｉ）のｎ−ＭＯＳ２０１には、前段の出力信号ＯＵＴ１〜ＯＵＴ（ｎ−１）が供給される。このように各段のｎ−ＭＯＳ２０５のゲート電圧は、ｎ−ＭＯＳ２０１、２０５間で保持された配線容量Ｃ５と、信号ＣＫ１または¬ＣＫ１と、により飽和されるため、出力信号ＯＵＴ１〜ＯＵＴｎが逓減することはない。
なお、配線容量Ｃ２、Ｃ５は、次に信号Φ１（奇数段の場合）、信号Φ２（偶数段の場合）がハイレベルになったときに、ｎ−ＭＯＳ２０１及び前段のｎ−ＭＯＳ２０６を介してディスチャージされる。以降、各段ＲＳ（ｉ）の配線容量Ｃ２、Ｃ５は、次の垂直期間内での同一の水平期間において信号Φ１または信号Φ２がハイレベルになるまでは、チャージされることはなく、配線容量Ｃ６がディスチャージされることはない。これにより、そのときまでｎ−ＭＯＳ２０６がオンされたままとなるため、信号ＣＫ１または信号¬ＣＫ１がハイレベルとなっても、配線容量Ｃ１がディスチャージされることはなく、出力端子ＯＴ１，ＯＴ２，・・・から出力される出力信号ＯＵＴ１，ＯＵＴ２，・・・がハイレベルになることはない。
以下、この実施の形態にかかるデジタルスチルカメラの動作について、説明する。モード設定キー１２ａにより、デジタルスチルカメラのモードが撮影モード（モニタリングモード及び画像記録モード）に設定されている場合には、レンズによって結像された画像に応じてＣＣＤ２１の各画素に電荷が蓄積される。ＣＣＤ２１は、垂直ドライバ２４から供給される駆動信号に従って、各画素に蓄積した電荷に対応する電気信号Ｓｅを生成し、サンプルホールド回路２２に順次供給する。
この電気信号Ｓｅのうちの実効部分のアナログ電気信号Ｓｅ’が、サンプルホールド回路２２からＡ／Ｄ変換器２３に入力され、Ａ／Ｄ変換器２３によってデジタルデータＳｄに変換されてカラープロセス回路２６に供給される。カラープロセス回路２６では、デジタルデータＳｄから輝度／色差デジタルデータであるＹＵＶデータが生成され、ＤＭＡコントローラ２７に供給される。そして、ＤＭＡコントローラ２７は、ＹＵＶデータをＤＲＡＭ２８に順次書き込んでいく。
１フレーム分のＹＵＶデータが書き込まれると、ＣＰＵ３１により制御されたＤＭＡコントローラ２７が、その１フレーム毎のＹＵＶデータをＤＲＡＭ２８からＶＲＡＭコントローラ３３を介してＶＲＡＭ３４に転送する。さらに、デジタルビデオエンコーダ３５が、一定周期毎にＶＲＡＭコントローラ３３を介してＶＲＡＭ３４から１フレーム分のＹＵＶデータを線順次で読み出し、アナログビデオ信号Ｓａを生成して表示部１０に出力する。このとき、表示部１０は、後述するように動作して、レンズで捉えている画像を表示することとなる。
ここで、ユーザによってシャッターキー１２ｂが操作されると、対応するコマンドに応答したＣＰＵ３１の制御によりタイミングジェネレータ２５及びカラープロセス回路２６の転送動作が停止される。最後の１フレーム分の電気信号Ｓｅが、サンプルホールド回路２２、Ａ／Ｄ変換器２３、及びカラープロセス回路２６を通じてＹＵＶデータに変換され、ＤＲＡＭ２８に書き込まれる。この１フレーム分のＹＵＶデータは、ＤＭＡコントローラ２７によって画像圧縮伸長回路３２に入力され、圧縮される。そして、圧縮されたデータが記録用メモリ３０に保存される。
一方、モード設定キー１２ａによりデジタルスチルカメラのモードが再生モードに設定されている場合には、ＣＰＵ３１は、ＤＭＡコントローラ２７を制御して、「＋」キー１２ｃまたは「−」キー１２ｄの操作によって指示された圧縮データを記録用メモリ３０から画像圧縮伸長回路３２に転送させる。そして、この圧縮データが画像圧縮伸長回路３２によって伸長され、ＶＲＡＭコントローラ３３の制御によりＶＲＡＭ３４に書き込まれる。ＶＲＡＭ３４に書き込まれたＹＵＶデータに基づいて、デジタルビデオエンコーダ３５によりアナログビデオ信号Ｓａが生成され、表示部１０に出力される。このとき、表示部１０は、後述するように動作して、「＋」キー１２ｃまたは「−」キー１２ｄの操作により選択された記録されている画像を表示することとなる。
上記の撮影モード、再生モードのいずれに動作モードが設定されている場合にも、表示部１０においては、アナログビデオ信号Ｓａは、クロマ回路１１１に入力され、クロマ回路１１１によってガンマ補正されたアナログＲＧＢ信号ＳＲ１，ＳＧ１，ＳＢ１と、垂直同期信号ＶＤ及び水平同期信号ＨＤとに分離される。位相比較器１１２は、クロマ回路１１１からの水平同期信号ＨＤ及び液晶コントローラ１０１からの位相比較信号ＣＫＨによって水平方向のタイミングを測り、所定のタイミング信号を液晶コントローラ１０１に出力する。
液晶コントローラ１０１は、このタイミング信号及び垂直同期信号ＶＤに応じて、ドレインドライバ１０４に制御信号群ＤＣＮＴを出力し、ゲートドライバ１０３に制御信号群ＧＣＮＴを出力し、さらに極性反転制御用信号ＣＫＦをレベルシフタ１１３に出力する。この極性反転制御用信号ＣＫＦに従って、クロマ回路１１１から出力されたアナログビデオ信号ＳＲ１，ＳＧ１，ＳＢ１は、レベルシフタ１１３により１ラインまたは１フレーム毎に極性反転される。この適宜極性を反転されたアナログビデオ信号ＳＲ２，ＳＧ２，ＳＢ２は、制御信号群ＤＣＮＴに従ってドレインドライバ１０４に入力される。
ここで、液晶コントローラ１０１が生成する制御信号群ＧＣＮＴには、ｓｔａｒｔ信号ＩＮ、信号Φ１、Φ２、ＣＫ１、¬ＣＫ１が含まれ、それぞれ後述するタイミングチャートに示すタイミングでゲートドライバ１０３に供給される。液晶コントローラ１０１が生成した制御信号群ＧＣＮＴ中のｓｔａｒｔ信号ＩＮがゲートドライバ１０３に供給されることによって、ゲートドライバ１０３が動作を開始する。
図６は、ゲートドライバ１０３の動作を示すタイミングチャートである。タイミングＴ０からＴ１の間、ハイレベルのｓｔａｒｔ信号ＩＮが液晶コントローラ１０１から第１段のｎ−ＭＯＳ２０１のドレインに供給される。次に、タイミングＴ０からＴ１の間の一定の期間、信号Φ１が立ち上がり、奇数段のｎ−ＭＯＳ２０１をオンする。これにより、第１段の配線容量Ｃ２、Ｃ５がチャージされ、その信号レベルがハイレベルとなる。
このとき、第１段のｎ−ＭＯＳ２０２のゲートの電位がハイレベルとなり、第１段のｎ−ＭＯＳ２０２がオンする。第１段のｎ−ＭＯＳ２０２がオフのとき、第１段のｎ−ＭＯＳ２０３を介して供給されている基準電圧Ｖｄｄによって配線容量Ｃ６の信号レベルはハイレベルとなっているが、第１段のｎ−ＭＯＳ２０２がオンすることによって第１段のｎ−ＭＯＳ２０３を介して供給されている基準電圧Ｖｄｄがグラウンドに落とされる。すなわち、第１段の配線容量Ｃ６に蓄積されていたチャージがディスチャージされ、その信号レベルがローレベルとなり、第１段のｎ−ＭＯＳ２０６がオフする。
また、同時に第１段のｎ−ＭＯＳ２０５のゲートの電位がハイレベルとなり、第１段のｎ−ＭＯＳ２０５もオンする。このように、第１段の配線容量Ｃ２、Ｃ５の信号レベルがハイレベル、配線容量Ｃ６の信号レベルがローレベルとなっている状態は、次にタイミングＴ２からＴ３の間で信号Φ１が立ち上がって、第１段のｎ−ＭＯＳ２０１を介して配線容量Ｃ２、Ｃ５がディスチャージされるまで続く。
次に、タイミングＴ１において、信号ＣＫ１がハイレベルとなり、同時に信号¬ＣＫ１がローレベルとなる。ここで、第１段のｎ−ＭＯＳ２０５がオン、第１段のｎ−ＭＯＳ２０６がオフとなっていることから、第１段の出力端子ＯＴ１からハイレベルの出力信号ＯＵＴ１が出力されると共に、第２段のｎ−ＭＯＳ２０１のドレインに供給される。ここで信号ＣＫ１のハイレベルの電圧をＶＨとすると、第１段のｎ−ＭＯＳ２０５のゲート電圧は出力信号ＯＵＴ１の昇圧とともに上昇され、第１段のｎ−ＭＯＳ２０５に流れるドレイン電流は飽和され、ほとんど減衰されることなく出力信号ＯＵＴ１は電圧ＶＨとなる。出力信号ＯＵＴ１は、タイミングＴ２で信号ＣＫ１がローレベルに変化すると、ローレベルとなる。
一方、タイミングＴ０からＴ１の間で、信号Φ１が立ち上がっても、奇数段でも第３段以降のｎ−ＭＯＳ２０１のドレインにはハイレベルの信号が供給されていないため、第３段以降の奇数段の配線容量Ｃ２、Ｃ５がこのときチャージされることはない。従って、奇数段でも第３段以降では、出力信号ＯＵＴ３，５，・・・は、ローレベルのままである。次に、タイミングＴ１からＴ２の間の一定の期間、信号Φ２が立ち上がり、偶数段のｎ−ＭＯＳ２０１をオンする。これにより、出力信号ＯＵＴ１が第２段の配線容量Ｃ２、Ｃ５にもチャージされ、その信号レベルがハイレベルとなる。
このとき、第２段のｎ−ＭＯＳ２０２のゲートの電位がハイレベルとなり、第２段のｎ−ＭＯＳ２０２がオンする。第２段のｎ−ＭＯＳ２０２がオフのとき、第２段のｎ−ＭＯＳ２０３を介して供給されている基準電圧Ｖｄｄによって配線容量Ｃ６の信号レベルはハイレベルとなっているが、第２段のｎ−ＭＯＳ２０２がオンすることによって第２段のｎ−ＭＯＳ２０３を介して供給されている基準電圧Ｖｄｄがグラウンドに落とされる。すなわち、第２段の配線容量Ｃ６がディスチャージされ、その信号レベルがローレベルとなり、第２段のｎ−ＭＯＳ２０６がオフする。
また、同時に第２段のｎ−ＭＯＳ２０５のゲートの電位がハイレベルとなり、第２段のｎ−ＭＯＳ２０５もオンする。このように、第２段の配線容量Ｃ２、Ｃ５の信号レベルがハイレベル、配線容量Ｃ６の信号レベルがローレベルとなっている状態は、次にタイミングＴ３からＴ４の間で信号Φ２が立ち上がって、第２段のｎ−ＭＯＳ２０１及び第１段のｎ−ＭＯＳ２０６を介して第２段の配線容量Ｃ２、Ｃ５がディスチャージされるまで続く。
次に、タイミングＴ２において、信号ＣＫ１がローレベルとなり、同時に信号¬ＣＫ１がハイレベルとなる。ここで、第２段のｎ−ＭＯＳ２０５がオン、第２段のｎ−ＭＯＳ２０６がオフとなっていることから、第２段の出力端子ＯＴ２からハイレベルの出力信号ＯＵＴ２が出力されると共に、第３段のｎ−ＭＯＳ２０１のドレインに供給される。ここで信号¬ＣＫ１のハイレベルの電圧をＶＨとすると、第２段の配線容量Ｃ５により保持されていた第２段のｎ−ＭＯＳ２０５のゲート電圧は出力信号ＯＵＴ２の昇圧とともに上昇され、第２段のｎ−ＭＯＳ２０５に流れるドレイン電流は飽和され、ほとんど減衰されることなく出力信号ＯＵＴ２は電圧ＶＨとなる。出力信号ＯＵＴ２は、タイミングＴ３で信号ＣＫ１がローレベルとなると、ローレベルになる。
一方、タイミングＴ１からＴ２の間で、信号Φ２が立ち上がっても、偶数段でも第４段以降のｎ−ＭＯＳ２０１のドレインにはハイレベルの信号が供給されていないため、配線容量Ｃ２、Ｃ５がチャージされることはない。従って、偶数段でも第４段以降では、出力信号ＯＵＴ４，６，・・・は、ローレベルのままである。
以下、同様にして、タイミングＴ（ｎ＋１）まで第１段の出力端子ＯＴ１の出力信号ＯＵＴ１から第ｎ段の出力端子ＯＴｎの出力信号ＯＵＴｎのいずれかが順次ハイレベルとなって出力される。出力信号ＯＵＴ１〜ＯＵＴｎのうちハイレベルとなっているものに対応して、ゲートラインＧＬ１〜ＧＬｎが選択される。そして、次の垂直期間のタイミングＴ０で同様にして液晶コントローラ１０１からｓｔａｒｔ信号ＩＮが供給され、同様の処理が繰り返される。
なお、１垂直期間内において、すでに出力信号ＯＵＴｉがハイレベルとなる期間を過ぎた段ＲＳ１（ｉ）では、信号Φ１またはΦ２が立ち上がっても、ｎ−ＭＯＳ２０１のゲートにハイレベルの信号が供給されることはない。すなわち、１垂直期間内においては、ゲートラインＧＬ１〜ＧＬｎは、いずれか１本ずつが順次選択されることとなる。
また、ゲートドライバ１０３によって、ゲートラインＧＬ１〜ＧＬｎのいずれか１つが選択されている期間（１水平期間）に、液晶コントローラ１０１が生成した制御信号群ＤＣＮＴに従って、ドレインドライバ１０４は、次のようにして動作する。
液晶コントローラ１０１からは、クロック信号ＣＬＫが順次供給され、このとき、ゲートラインＧＬ１本毎に出力されるスタート信号ＩＮＤにより各段にサンプリング信号が転送される。転送されたサンプリング信号は、レベルシフタ１０４ｂにより動作レベルに変換し、順次出力される。アナログビデオ信号ＳＲ２，ＳＧ２，ＳＢ２は、マルチプレクサー１０４ｄにパラで入力され、制御信号群ＤＣＮＴのうちの配列信号ＡＲに基づいて各ラインの画素のＲＧＢ配列に応じた順番に整列させて出力される。マルチプレクサー１０４ｄから出力されたアナログビデオ信号ＳＲ２，ＳＧ２，ＳＢ２は、レベルシフタ１０４ｂからのサンプリング信号に応じてサンプルホールドバッファー１０４ｃ内で順次サンプリングされ、内部のバッファーを介してドレインラインＤＬ１〜ＤＬｍに並列して出力される。
ドレインラインＤＬ１〜ＤＬｍにそれぞれ供給された表示信号は、ゲートドライバ１０３による選択に従ってオンされているＴＦＴ１０２ａを介して画素容量１０２ｂに書き込み、１水平期間の間保持される。
表示部１０は、以上のような動作を繰り返すことによって、液晶パネル１０２の各画素の画素容量１０２ｂに表示信号を書き込んでいく。この表示信号に応じて液晶の配向状態が変化し、「暗」または「明」で各画素が表されている画像が液晶パネル１０２に表示される。
以上説明したように、この実施の形態では、表示部１０が有するゲートドライバ１０３中の各段ＲＳ１（ｉ）において、次段の直前をいわゆるＥＥ構成としていない。このため、信号ＣＫ１及び¬ＣＫ１のハイレベルを、ほぼそのまま出力信号ＯＵＴ１〜ＯＵＴｎとして出力することができる。このため、ゲートラインＧＬ１〜ＧＬｎに出力されるゲート電圧が逓減することなくＴＦＴ１０２ａに出力できるため、ＴＦＴ１０２ａのゲート電圧の変位に起因されるＴＦＴ１０２ａのドレイン電流の変位に基づく不良表示が発生することを防止できる。
［第２の実施の形態］
この実施の形態にかかるデジタルスチルカメラの外観及び回路構成は、第１の実施の形態のものと実質的に同一である。但し、この実施の形態のデジタルスチルカメラにおいては、液晶コントローラ１０１からゲートドライバに供給される制御信号群ＧＣＮＴに信号¬ＣＫ１の代わりに信号ＣＫ２が含まれており、信号ＣＫ２は、ゲートドライバ１０３の偶数段ＲＳ１（ｉ）（ｉ＝２，４，６，・・・，ｎ−１またはｎ）のｎ−ＭＯＳ２０５のドレインに供給されている。
以下、この実施の形態にかかるデジタルスチルカメラの動作について、説明する。この実施の形態では、液晶コントローラ１０１が制御信号群ＧＣＮＴに含まれる信号として信号ＣＫ２を発生することと、制御信号群ＧＣＮＴに含まれる信号の違いによりゲートドライバ１０３の動作が、第１の実施の形態のものと異なる。
図７は、この実施の形態におけるゲートドライバ１０３の動作を示すタイミングチャートである。
この動作は、図６のタイミングチャートを参照して説明した第１の実施の形態のものとほぼ同様である。タイミングＴ’１からＴ’２の間において、信号ＣＫ１がハイレベルとなっている期間が１水平期間１Ｈに達しておらず、第１段の出力信号ＯＵＴ１がハイレベルとなる期間も、信号ＣＫ１がハイレベルとなっている期間に限られる。第３段目以降の奇数段も同様である。
第２段においては、ｎ−ＭＯＳ２０５のドレインに信号ＣＫ２が供給される。第２段では、タイミングＴ’２からＴ’３の間において、実質的に信号ＣＫ２がハイレベルとなっているときのみ、出力信号ＯＵＴ２がハイレベルとなる。第４段目以降の偶数段ＲＳ１（ｉ）も同様である。
以上説明したように、この実施の形態にかかるデジタルスチルカメラでは、信号¬ＣＫ１の代わりに信号ＣＫ２を用いることによって、ゲートドライバ１０３の奇数段と偶数段とでｎ−ＭＯＳ２０５のドレインに信号を供給する期間を１水平期間１Ｈよりも短くしている。従って、信号ＣＫ１、ＣＫ２をハイレベルとする期間を変えることによって、ゲートドライバ１０３によるゲートラインＧＬ１〜ＧＬｎの選択期間を任意に選ぶことができる。
［第３の実施の形態］
この実施の形態にかかるデジタルスチルカメラの外観及び回路構成は、第１の実施の形態のものと実質的に同一である。但し、この実施の形態のデジタルスチルカメラは、ゲートドライバ１０３の構成が第１の実施の形態のものと異なる。これに合わせて、液晶コントローラ１０１からゲートドライバ１０３に供給される制御信号群ＧＣＮＴに、信号Φ３と、Φ４とが加わっている。
図８は、この実施の形態にかかるデジタルスチルカメラにおけるゲートドライバ１０３の回路図である。このゲートドライバ１０３の各段には、第１の実施の形態で示したもの（図５）にｎ−ＭＯＳ２０７が加えられており、また、ゲートドライバ１０３は、各段とは別に設けられた１つのｎ−ＭＯＳ２０８を有する。
ｎ−ＭＯＳ２０８は、信号Φ３がハイレベルとなっているときにオンされ、液晶コントローラ１０１から供給されたｓｔａｒｔ信号ＩＮを最終段ＲＳ２（ｎ）の配線容量Ｃ２、Ｃ５に供給する。そして、信号¬ＣＫ１がハイレベルになると信号¬ＣＫ１と実質的に同レベルの信号ＯＵＴｎが最終段ＲＳ２（ｎ）の出力端子ＯＴｎからゲートラインＧＬｎに出力される。信号ＯＵＴｎの出力時に信号Φ４が出力され、段ＲＳ２（ｎ−１）のｎ−ＭＯＳ２０７がオンし、信号ＯＵＴｎが前段のＲＳ２（ｎ−１）の配線容量Ｃ２、Ｃ５にチャージされる。液晶コントローラ１０１から出力される信号Φ３は、偶数段ＲＳ２（２ｋ）（ただしｋは１以上の整数）のｎ−ＭＯＳ２０７をオンさせて、その後段である奇数段ＲＳ２（２ｋ＋１）の信号ＯＵＴ（２ｋ＋１）を偶数段ＲＳ２（２ｋ）の配線容量Ｃ２、Ｃ５にチャージする。そして、液晶コントローラ１０１から出力される信号Φ４は、ｎ−ＭＯＳ２０８のスイッチングと同時に奇数段ＲＳ２（２ｋ−１）（ただしｋは１以上の整数）のｎ−ＭＯＳ２０７をオンさせて、その後段である偶数段ＲＳ２（２ｋ）の信号ＯＵＴ（２ｋ）を奇数段ＲＳ２（２ｋ−１）の配線容量Ｃ２、Ｃ５にチャージする。
最終段ＲＳ２（ｎ）が偶数段であれば、液晶コントローラ１０１は、ｓｔａｒｔ信号ＩＮに対して後述する順方向の動作時の信号ＣＫ１及び逆方向の動作時の信号ＣＫ１を互いにそれぞれ反転させるかまたは位相をずらすように設定され、順方向の動作時の信号¬ＣＫ１及び逆方向の動作時の信号信号¬ＣＫ１を互いにそれぞれ反転させるかまたは位相をずらすように液晶コントローラ１０１が設定されている。最終段ＲＳ２（ｎ）が奇数段であれば、ｓｔａｒｔ信号ＩＮに対して、順方向の動作時の信号ＣＫ１及び逆方向の動作時の信号ＣＫ１は互いにそれぞれ同位相になり、順方向の動作時の信号¬ＣＫ１及び逆方向の動作時の信号信号¬ＣＫ１は互いにそれぞれ同位相になるように液晶コントローラ１０１が設定されている。
なお、この実施の形態にかかるデジタルスチルカメラのキー入力部１２の各キー１２ａ〜１２ｄを選択的に操作すると、ゲートドライバ１０３によるゲートラインＧＬ１〜ＧＬｎの選択方向を設定することができる。或いは、このようなキーを備える代わりに、レンズユニット部２のカメラ本体部１に対する角度に従って、ゲートラインＧＬ１〜ＧＬｎの選択方向を設定してもよい。
以下、この実施の形態にかかるデジタルスチルカメラの動作について、説明する。本実施形態では、最終段ＲＳ２（ｎ）が偶数段であるときの駆動動作を示す。この実施の形態にかかるデジタルスチルカメラは、図８に示すゲートドライバ１０３の動作及び液晶コントローラ１０１のみが第１の実施の形態のものと異なり、ゲートドライバ１０３は、設定に従って順方向（ＧＬ１、ＧＬ２、……、ＧＬｎ）と逆方向（ＧＬｎ、ＧＬ（ｎ−１）、……、ＧＬ１）との双方に走査可能にゲートラインＧＬ１〜ＧＬｎを順次選択していく。
まず、この実施の形態におけるゲートドライバ１０３の順方向走査の動作について、図９のタイミングチャートを参照して説明する。図示するように、信号Φ３、Φ４は、常にローレベルとなっている。このため、ｎ−ＭＯＳ２０７、２０８は、常にオフされており、この場合のゲートドライバ１０３の動作は、図６に示した第１の実施の形態におけるものと実質的に同一となる。
次に、この実施の形態におけるゲートドライバ１０３の逆方向の動作について、図１０のタイミングチャートを参照して説明する。図示するように、信号Φ１、Φ２は、常にローレベルとなっている。信号Φ３、Φ４がハイレベルとなるタイミングは、それぞれ順方向動作での信号Φ１、Φ２と同様に互い違いである。
タイミングＴ０からＴ１の間で信号Φ３がハイレベルとなると、最終段（第ｎ段）の配線容量Ｃ２、Ｃ５にｓｔａｒｔ信号ＩＮがチャージされる。このとき、第ｎ段内のｎ−ＭＯＳ２０２〜２０６は、第１の実施の形態で説明したのと同様に動作して、タイミングＴ１からタイミングＴ２の間において、信号¬ＣＫ１がハイレベルになると最終段の出力信号ＯＵＴｎがハイレベルとなる。
タイミングＴ１からＴ２の間で信号Φ４がハイレベルとなると、第（ｎ−１）段のｎ−ＭＯＳ２０７がオンし、出力信号ＯＵＴｎが前段である第（ｎ−１）段の配線容量Ｃ２、Ｃ５にチャージされる。このとき、第（ｎ−１）段内のｎ−ＭＯＳ２０２〜２０６は、第１の実施の形態で説明したのと同様に動作して、タイミングＴ２からタイミングＴ３の間において信号ＣＫ１がハイレベルになると第（ｎ−１）段から出力信号ＯＵＴ（ｎ−１）がハイレベルとなり出力される。
以降、同様の動作を繰り返すことによって、１水平期間毎にＯＵＴｎ、ＯＵＴ（ｎ−１）、……、ＯＵＴ３、ＯＵＴ２、ＯＵＴ１の順にハイレベルとなっていき、ゲートラインＧＬｎ、ＧＬ（ｎ−１）、……、ＧＬ３、ＧＬ２、ＧＬ１の順で選択される。
以下、この実施の形態にかかるデジタルスチルカメラの動作について、具体例を示して説明する。ここでは、モード設定キー１２ａを撮影モードに設定している場合を例として説明する。
まず、図１１（ａ）に示すように、撮影者から見て正面側にある物体の画像を撮影する場合のデジタルスチルカメラの動作について説明する。この場合、撮影者は、レンズユニット部２のレンズ２ａをカメラ本体部１の表示部１０と同じ側、すなわち、レンズユニット部２とカメラ本体部１とが互いにほぼ０°の位置に回動させて、画像の撮影を行う。この状態での、キー入力部１２のキー１２ａ、１２ｂ、１２ｃ、１２ｄを操作して、ゲートドライバ１０３によるゲートラインＧＬ１〜ＧＬｎの走査方向を順方向に設定する。このとき、図１１（ａ）に示すように、液晶パネル１０２の画素Ｐ（１，１）〜Ｐ（ｎ，ｍ）の配置は、液晶パネル１０２の本来の上下左右の方向と一致している。
この状態では、レンズユニット部２の上下方向が画像の上下方向と一致する。このため、レンズユニット部２に配置されたレンズ２ａによって結像された画像に応じた電荷が、図１１（ａ）の左から右に水平走査され、上から下に垂直走査されるように垂直ドライバ２４によって駆動されるＣＣＤ２１が駆動されることにより、ＣＣＤ２１の各画素に取り込まれる。このとき、サンプルホールド回路２２から出力される各画素の実効部分の電気信号Ｓｅ’は、この走査順序と同一のものとなる。
一方、表示部１０においては、デジタルビデオエンコーダ３５から供給されたアナログビデオ信号Ｓａに基づいて生成され、レベルシフタ１１３によってレベルシフトされたアナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２は、マルチプレクサー１０４ｄに順次供給される。そして、マルチプレクサー１０４ｄから出力されるアナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２は、図１１（ｂ）に示す表示部１０の水平方向の矢印の方向に沿って順次サンプルホールドバッファー１０４ｃに取り込まれ、１水平期間１Ｈ毎にドレインラインＤＬ１〜ＤＬｍに順次表示信号が供給される。
一方、ゲートドライバ１０３は、液晶コントローラ１０１からの制御信号群ＧＣＮＴに従って、図１１（ｂ）に示すように、ゲートラインＧＬ１，ＧＬ２，・・・，ＧＬｎの順に上から下に順次選択していく。このような動作により、液晶パネル１０２が駆動され、図１１（ｂ）に示すような撮影した画像と同一方向の画像が表示される。
次に、図１２（ａ）に示すように、例えば撮影者自体が被写体になるように、被写体が表示部１０側にある時に画像を撮影する場合のデジタルスチルカメラの動作について説明する。この場合、撮影者は、レンズユニット部２のレンズ２ａをカメラ本体部１の表示部１０と同じ側に、すなわち、順方向の配置に対してレンズユニット部２またはカメラ本体部１のいずれかをほぼ１８０°の位置に上下に回動させて、画像の撮影を行う。したがって、図１２（ａ）に示すように、液晶パネル１０２の画素Ｐ（１，１）〜画素Ｐ（ｎ，ｍ）は、図１１（ａ）の上下左右方向と逆になっている。また、キー入力部１２のキー１２ａ、１２ｂ、１２ｃ、１２ｄを操作して、ゲートドライバ１０３によるゲートラインＧＬ１〜ＧＬｎの走査方向を逆方向に設定する。
この状態では、図１２（ａ）の右から左に水平走査され、且つ下から上に垂直走査されるようにＣＣＤ２１が駆動される。これにより、レンズユニット部２に配置されたレンズ２ａによって結像された画像に応じて、ＣＣＤ２１の各画素が取り込む電荷は、上下左右が逆になったものとなっている。そして、順方向駆動時と同様の動作によりデジタルビデオエンコーダ３５からアナログビデオ信号Ｓａが供給されると、表示部１０では、上下左右方向が逆のアナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２が、レベルシフタ１１３からマルチプレクサー１０４ｄに供給される。このとき、マルチプレクサー１０４ｄは、図１２（ｂ）の水平方向の矢印で示す順序でサンプルホールドバッファー１０４ｃにアナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２を出力する。すなわち、サンプルホールドバッファー１０４ｃに供給されるアナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２は、図１１（ｂ）の場合と同様の方向に出力されると、結果として図１１（ｂ）の場合と左右方向が逆になっている。そして、サンプルホールドバッファー１０４ｃは、左右方向が逆になっている表示信号を、データラインＤＬ１，ＤＬ２，・・・，ＤＬｍに供給する。
一方、ゲートドライバ１０３は、液晶コントローラ１０１からの制御信号群ＧＣＮＴに従って、図１２（ｂ）に示すように、ゲートラインＧＬｎ，・・・，ＧＬ２，ＧＬ１の順で順次選択していく。このような動作により、液晶パネル１０２が駆動され、図１２（ｂ）に示すような撮影した画像の鏡面の画像が表示される。
以上説明したように、この実施の形態にかかるデジタルスチルカメラでは、液晶コントローラ１０１がゲートドライバ１０３に供給する信号Φ１〜Φ４を制御することによって、ゲートラインＧＬ１〜ＧＬｎの走査順序が逆になる。これだけで、液晶パネル１０２に画像を上下反転処理された鏡面表示することができる。従って、この実施の形態にかかるデジタルスチルカメラによれば、表示部１０がレンズ２ａに対し反対を向いていても、撮影者が被写体を視認するのと同じ画像が表示部１０に表示でき、また例えば撮影者自身を表示部１０に表示するために表示部１０がレンズ２ａと同じ側に向いている場合、画像の上下が反転することなく鏡面表示を行うことができ、その際に、画像データの読み出しのために複雑な制御を行わなくてもよく、画像を鏡面且つ上下反転表示させるためのマルチプレクサー１０４ｄの構成を簡単にすることができる。
［第４の実施の形態］
この実施の形態にかかるデジタルスチルカメラの回路構成は、ドレインドライバ１０４の構成が第１、第３の実施の形態のものと異なり図１３に示すドレインドライバ１０４’の構成となる。これに合わせて、液晶コントローラ１０１からドレインドライバ１０４’に供給される信号群ＤＣＮＴに、信号φ１、φ２、φ３、φ４が加わっている。
この実施の形態にかかるシフトレジスタ１０４ａ’の回路構成は、図１４に示すようにｍ段構成となる。各段ｒｓ１（ｉ）（ｉ＝１，２，・・・、ｍ）の構成は、図８のゲートドライバ１０３の構成と実質的に同一である。なお、この実施の形態にかかるデジタルスチルカメラは、キー入力部１２にゲートドライバ１０３によるゲートラインＧＬ１〜ＧＬｎの選択方向を切り替えるためのキーと、ドレインドライバ１０４’によるドレインラインＤＬ１〜ＤＬｍの選択方向を設定するためのキーを備える。
以下、この実施の形態にかかるデジタルスチルカメラの動作について、説明する。この実施の形態にかかるデジタルスチルカメラは、シフトレジスタ１０４ａ’の動作のみが第３の実施の形態のものと異なり、液晶コントローラ１０１から供給されるクロック信号ＣＬＫ、反転クロック信号¬ＣＬＫを、設定に従って順方向（ｏｕｔ１からｏｕｔｍ）と逆方向（ｏｕｔｍからｏｕｔ１）とのいずれかで順次取り込んでいく。
まず、この実施の形態におけるシフトレジスタ１０４ａ’の順方向の動作について、図１５のタイミングチャートを参照して説明する。図示するように、信号φ３、φ４は、常にローレベルとなっている。このため、ｎ−ＭＯＳ３０７、３０８は、常にオフされており、この場合のシフトレジスタ１０４ａ’の動作は、第３の実施の形態のゲートドライバ１０３で説明した信号Φ１、Φ２、ＣＫ１、¬ＣＫ１、ｓｔａｒｔ信号ＩＮをそれぞれドレインドライバ１０４’のφ１、φ２、ｃｋ１、¬ｃｋ１、ｓｔａｒｔ信号ＩＮＤに、また、図６の１垂直期間を１水平期間に置き換えれば、第３の実施の形態で示した、ゲートドライバ１０３の順方向の動作と実質的に同一である。つまり、図６のゲートドライバ１０３が１垂直期間１Ｖで行っている駆動をシフトレジスタ１０４ａ’は、１水平期間１Ｈで駆動する。このため、シフトレジスタ１０４ａ’のｎ−ＭＯＳ３０１〜３０８はゲートドライバ１０３より高周波数で駆動されるためポリシリコンからなる半導体層が望ましい。
次に、この実施の形態におけるシフトレジスタ１０４ａ’の逆方向の動作について、図１６のタイミングチャートを参照して説明する。図示するように、信号φ１、φ２は、常にローレベルとなっている。このため、ｎ−ＭＯＳ３０７、３０８は、常にオフされており、この場合のシフトレジスタ１０４ａ’の動作は、第３の実施の形態で説明したΦ３、Φ４、ＣＫ１、¬ＣＫ１、ｓｔａｒｔ信号ＩＮをそれぞれφ３、φ４、ｃｋ１、¬ｃｋ１、ｓｔａｒｔ信号ＩＮＤに、また、順方向と同様に１垂直期間を１フレーム期間に置き換えれば、第３の実施の形態で示した、ゲートドライバ１０３の逆方向の動作と実質的に同一である。
以下、この実施の形態にかかるデジタルスチルカメラの動作について、具体例を示して説明する。ここでは、モード設定キー１２ａを撮影モードに設定し、第３の実施の形態で示した図１２（ａ）の状態で撮影を行っている場合を例として説明する。このとき、第３の実施の形態で示した図１２（ｂ）の場合と同様の表示信号が表示部１０に供給される。
まず、ユーザがキー入力部１２のキー１２ａ、１２ｂ、１２ｃ、１２ｄを操作することによって、ゲートドライバ１０３によるゲートラインＧＬ１〜ＧＬｎの走査方向を順方向に、ドレインドライバ１０４’によるドレインラインＤＬ１〜ＤＬｍの走査方向を順方向に設定した場合について、説明する。
この場合、ゲートドライバ１０３及びドレインドライバ１０４’の動作は、第３の実施の形態で示した図１２（ｂ）の場合と実質的に同一となり、図１７（ａ）に示すような画像が液晶パネル１０２に表示される。
次に、レンズユニット部２のレンズ２ａをカメラ本体部１の表示部１０と反対側に配置した状態でユーザがキー入力部１２のキー１２ａ、１２ｂ、１２ｃ、１２ｄを操作することによって、ゲートドライバ１０３によるゲートラインＧＬ１〜ＧＬｎの走査方向を逆方向に、ドレインドライバ１０４’によるドレインラインＤＬ１〜ＤＬｍの走査方向を順方向に設定した場合については、図１７（ｄ）に示すように、つまり第３の実施の形態で示した図１２（ｂ）の場合と実質的に同一となる。また、レンズユニット部２のレンズ２ａをカメラ本体部１の表示部１０と同じ側に回動すれば図１２（ｂ）の上下を逆さにした表示となる。
次に、レンズユニット部２のレンズ２ａをカメラ本体部１の表示部１０と反対側に配置した状態でユーザがキー入力部１２のキー１２ａ、１２ｂ、１２ｃ、１２ｄを操作することによって、ゲートドライバ１０３によるゲートラインＧＬ１〜ＧＬｎの走査方向を順方向に、ドレインドライバ１０４’によるドレインラインＤＬ１〜ＤＬｍの走査方向を逆方向に設定した場合について、説明する。
この場合、液晶コントローラ１０１から供給されたアナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２の取り込み方法は、図１７（ｂ）の矢印に示すように右から左であり、マルチプレクサー１０４ｄは、取り込んだアナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２を図１７（ａ）のときと同じように順方向に出力する。このとき、サンプルホールドバッファー１０４ｃは、シフトレジスタ１０４ａ’がＤＬｍからＤＬ１に順次サンプリング信号を出力するため、ＤＬｍからＤＬ１の順にアナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２を取り込み、１水平期間毎にドレインラインＤＬ１〜ＤＬｍに供給する。一方、ゲートドライバ１０３は、液晶コントローラ１０１からの制御信号群ＧＣＮＴに従って、図１７（ｂ）に示すように、ゲートラインＧＬ１，ＧＬ２，・・・，ＧＬｎの順で順次選択していく。このような動作により、液晶パネル１０２が駆動され、図１７（ｂ）に示すような撮影した画像と左右対称の画像が表示される。すなわち、被写体が鏡に写る被写体自身を見るのと同じ画像を撮影者側から見ることができる。
次に、レンズユニット部２のレンズ２ａをカメラ本体部１の表示部１０と同じ側に配置した状態でユーザがキー入力部１２のキー１２ａ、１２ｂ、１２ｃ、１２ｄを操作することによって、ゲートドライバ１０３によるゲートラインＧＬ１〜ＧＬｎの走査方向を逆方向に、ドレインドライバ１０４’によるドレインラインＤＬ１〜ＤＬｍの走査方向を逆方向に設定した場合について、説明する。
この場合、レベルシフタ１１３から供給されたアナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２の取り込み方法は、図１７（ｃ）の実線矢印に示すように走査され、ドレインドライバ１０４’は、取り込んだアナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２を１水平期間１Ｈ毎にドレインラインＤＬｍ〜ＤＬ１に供給する。一方、ゲートドライバ１０３は、液晶コントローラ１０１からの制御信号群ＧＣＮＴに従って、図１７（ｃ）に示すように、ゲートラインＧＬｎ，・・・，ＧＬ２，ＧＬ１の順で順次選択していく。このような動作により、液晶パネル１０２が駆動され、図１７（ｃ）に示すような撮影した画像が表示される。すなわち、撮影者が被写体を見たときと同じ画像が被写体側から見ることができる。
以上説明したように、この実施の形態にかかるデジタルスチルカメラでは、液晶コントローラ１０１がゲートドライバ１０３に供給する信号Φ１〜Φ４を制御することによってゲートラインＧＬ１〜ＧＬｎの走査順序を正順、逆順のいずれにもすることができる。また、ドレインドライバ１０４’に供給する信号φ１〜φ４を制御することによってドレインドライバ１０４’のシフトレジスタ１０４ａ’がアナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２を取り込んでいく方向を順方向、逆順方向のいずれにもすることができる。これだけで、液晶パネル１０２に表示する画像の方向を任意に設定することができる。従って、この実施の形態にかかるデジタルスチルカメラによれば、フレームメモリからの画像データの読み出しのために複雑な制御を行わなくてもよく、画像を任意の方向で表示させるための液晶コントローラ１０１の構成を簡単にすることができる。
［第５の実施の形態］
この実施の形態にかかるデジタルスチルカメラの外観及び回路構成は、第１の実施の形態のものと実質的に同一である。但し、この実施の形態のデジタルスチルカメラは、ゲートドライバ１０３の構成が、第１の実施の形態のものと異なる。
図１８は、この実施の形態におけるゲートドライバ１０３の回路図である。ゲートドライバ１０３の各段ＲＳ３（ｉ）（ｉ＝１，２，・・・，ｎ、ただしｎは正の整数）は、６つのｎ−ＭＯＳ２０１〜２０６を備える。但し、ゲートドライバ１０３の奇数段ＲＳ３（ｉ）（ｉ＝１，３，・・・）と偶数段ＲＳ３（ｉ）（ｉ＝２，４，・・・）とでは、ｎ−ＭＯＳ２０１のゲート、ｎ−ＭＯＳ２０４のゲート及びｎ−ＭＯＳ２０５のドレインに印加される信号が異なる。すなわち、奇数段においては、ｎ−ＭＯＳ２０１のゲートには信号Φ１が、ｎ−ＭＯＳ２０４のゲートには信号¬ＣＫ１が、ｎ−ＭＯＳ２０５のドレインには信号ＣＫ１が、それぞれ印加される。偶数段においては、ｎ−ＭＯＳ２０１のゲートには信号Φ２が、ｎ−ＭＯＳ２０４のゲートには信号ＣＫ１が、ｎ−ＭＯＳ２０５のドレインには信号¬ＣＫ１が、それぞれ印加される。
なお、信号Φ１は信号ＣＫ１がローレベルのとき、信号Φ２は信号ＣＫ１がハイレベルのとき、それぞれ交互に立ち上がり、奇数段のｎ−ＭＯＳ２０１のゲートと偶数段のｎ−ＭＯＳ２０１のゲートとに印加される。
以下、第１段ＲＳ３（１）を例として奇数段ＲＳ３（ｉ）の構成及び機能について、説明する。シフトレジスタの第１段ＲＳ３（１）において、ｎ−ＭＯＳ２０１のゲートには、信号Φ１が印加され、ドレインには、ｓｔａｒｔ信号ＩＮが印加される。ｎ−ＭＯＳ２０１のゲートがオン時にドレイン−ソース間を流れる電流によってｎ−ＭＯＳ２０１のソースとｎ−ＭＯＳ２０２、２０５のゲートとの間の配線にそれぞれ形成されている配線容量Ｃ２、Ｃ５がチャージされる。配線容量Ｃ２、Ｃ５は、ｎ−ＭＯＳ２０１がオフされた後、次に信号Φ１が印加されてｎ−ＭＯＳ２０１がオンされるまでハイレベルに保持される。
ｎ−ＭＯＳ２０３のゲートとドレインには、基準電圧Ｖｄｄが印加されており、ｎ−ＭＯＳ２０３は常にオン状態となっている。配線容量Ｃ２がチャージされておらず、ｎ−ＭＯＳ２０２がオフされているときに、ｎ−ＭＯＳ２０６との間の配線に形成されている配線容量Ｃ６をチャージする。配線容量Ｃ２がチャージされると、ｎ−ＭＯＳ２０２がオンされ、ｎ−ＭＯＳ２０２のドレイン−ソース間に貫通電流が流れる。このとき、ｎ−ＭＯＳ２０２、２０３は、ＥＥ型構成としているため、ｎ−ＭＯＳ２０３は完全オフ抵抗とならないため、配線容量Ｃ６が完全にディスチャージされることとはならない場合があるが、ｎ−ＭＯＳ２０６の閾値電圧Ｖｔｈより充分低い電圧となる。
ｎ−ＭＯＳ２０５のドレインには、信号ＣＫ１が供給されており、信号ＣＫ１がハイレベルのとき、信号¬ＣＫ１がローレベルでｎ−ＭＯＳ２０４がオフされているため、２段目のｎ−ＭＯＳ２０１のドレインとの間の配線に形成されている配線容量Ｃ１をチャージする。これにより、第１段ＲＳ３（１）の出力端子ＯＴ１からハイレベルの出力信号ＯＵＴ１が出力される。
このとき、信号Φ１がローレベルのためｎ−ＭＯＳ２０１はオフ状態であるので、配線容量Ｃ５は、ｓｔａｒｔ信号ＩＮによりチャージされている状態が保持されている。ｎ−ＭＯＳ２０５は、出力端子ＯＴ１に出力することによりそのゲートとソースとの間の蓄積容量が増大し、この増大にしたがってｎ−ＭＯＳ２０５のゲート電圧は、そのドレイン−ソース間を流れる電流が飽和電流になるまでチャージアップされる。そして、ｎ−ＭＯＳ２０５のゲート電圧の上昇に伴い出力信号ＯＵＴ１の電位が上昇され、ｎ−ＭＯＳ２０５が完全オン抵抗になり、信号ＣＫ１のレベルが、そのまま出力信号ＯＵＴ１のレベルとしてほとんど減衰することなく出力される。そして、出力信号ＯＵＴ１が出力されている間に次段のｎ−ＭＯＳ２０１のゲートに信号Φ２が印加され、次段の配線容量Ｃ２、Ｃ５をチャージする。
信号ＣＫ１がハイレベルからローレベルに変化すると、信号¬ＣＫ１はハイレベルとなり、ｎ−ＭＯＳ２０４のゲートがオンされる。これにより、配線容量Ｃ１がディスチャージされて、第１段の出力信号ＯＵＴ１がローレベルとなる。すなわち、第１の実施の形態では、信号ＣＫ１がローレベルになることにより出力信号ＯＵＴ１をローレベルにしていたが、第５の実施の形態では、それに加えてｎ−ＭＯＳ２０４のゲートに出力される信号¬ＣＫ１がハイレベルになるため出力信号ＯＵＴ１を強制的にローレベルにする。
ここで、ｎ−ＭＯＳ２０４、２０５は、ＥＥ構成とはしておらず、出力信号ＯＵＴ１がハイレベルのときには、ｎ−ＭＯＳ２０５を完全なオン抵抗とし、ｎ−ＭＯＳ２０４をほぼ完全なオフ抵抗とすることができる。このため、信号ＣＫ１のハイレベルが、ほぼそのまま出力信号ＯＵＴ１として出力される。
偶数段ＲＳ３（ｉ）については、信号Φ１を信号Φ２に、信号ＣＫ１を¬ＣＫ１に、信号¬ＣＫ１をＣＫ１にそれぞれ入れ替えれば、奇数段ｒｓ（１）と実質的に同一である。ただし、２段目以降（偶数段、奇数段とも）の段ｒｓ（ｉ）のｎ−ＭＯＳ２０１には、ｓｔａｒｔ信号ＩＮの代わりに前段の出力信号ＯＵＴ１〜ＯＵＴ（ｎ−１）のいずれかが供給される。
なお、配線容量Ｃ２、Ｃ５は、次に信号Φ１（奇数段の場合）、信号Φ２（偶数段の場合）がハイレベルになったときに、ｎ−ＭＯＳ２０１及び前段のｎ−ＭＯＳ２０６を介してディスチャージされる。以降、各段ＲＳ（ｉ）の配線容量Ｃ２、Ｃ５は、次の垂直期間内での同一の水平期間において信号Φ１または信号Φ２がハイレベルになるまでは、チャージされることはなく、配線容量Ｃ６がディスチャージされることはない。これにより、そのときまでｎ−ＭＯＳ２０６がオンされたままとなるため、信号ＣＫ１または信号¬ＣＫ１がハイレベルとなっても、配線容量Ｃ１がディスチャージされることはなく、出力端子ＯＴ１，ＯＴ２，・・・から出力される出力信号ＯＵＴ１，ＯＵＴ２，・・・がハイレベルになることはない。
以下、この実施の形態におけるゲートドライバ１０３の動作について、説明する。この実施の形態にかかるデジタルスチルカメラでは、ゲートドライバ１０３の動作のみが第１の実施の形態のものと異なる。しかしながら結果として、ゲートドライバ１０３への入力信号及び出力信号のタイミングチャートは、第１の実施の形態で示した図６に示すものと同一である。
タイミングＴ０からＴ１の間、ハイレベルのｓｔａｒｔ信号ＩＮが液晶コントローラ１０１から第１段のｎ−ＭＯＳ２０１のドレインに供給される。次に、タイミングＴ０からＴ１の間の一定の期間、信号Φ１が立ち上がり、奇数段のｎ−ＭＯＳ２０１をオンする。これにより、第１段の配線容量Ｃ２、Ｃ５がチャージされ、その信号レベルがハイレベルとなる。
このとき、第１段のｎ−ＭＯＳ２０２のゲートの電位がハイレベルとなり、第１段のｎ−ＭＯＳ２０２がオンする。第１段のｎ−ＭＯＳ２０２がオフのとき、第１段のｎ−ＭＯＳ２０３を介して供給されている基準電圧Ｖｄｄによって配線容量Ｃ６の信号レベルはハイレベルとなっているが、第１段のｎ−ＭＯＳ２０２がオンすることによって第１段のｎ−ＭＯＳ２０３を介して供給されている基準電圧Ｖｄｄがグラウンドに落とされ、第１段の配線容量Ｃ６に蓄積されていたチャージがディスチャージされ、その信号レベルがローレベルとなり、第１段のｎ−ＭＯＳ２０６がオフする。
また、第１段のｎ−ＭＯＳ２０５のゲートの電位がハイレベルとなり、第１段のｎ−ＭＯＳ２０５もオンする。このように、第１段の配線容量Ｃ２、Ｃ５の信号レベルがハイレベル、配線容量Ｃ６の信号レベルがローレベルとなっている状態は、次にタイミングＴ２からＴ３の間で信号Φ１が立ち上がって、第１段のｎ−ＭＯＳ２０１を介して配線容量Ｃ２、Ｃ５がディスチャージされるまで続く。
次に、タイミングＴ１において、信号ＣＫ１がハイレベルとなり、同時に信号¬ＣＫ１がローレベルとなる。これにより、第１段のｎ−ＭＯＳ２０４がオフすると共に、第１段のｎ−ＭＯＳ２０５のドレインにハイレベルの信号ＣＫ１が供給される。ここで、第１段のｎ−ＭＯＳ２０５がオン、第１段のｎ−ＭＯＳ２０４がオフ、第１段のｎ−ＭＯＳ２０６がオフとなっていることから、ハイレベルの出力信号ＯＵＴ１が第１段の出力端子ＯＴ１から出力されると共に、第２段のｎ−ＭＯＳ２０１のドレインに供給される。出力信号ＯＵＴ１は、タイミングＴ２で信号¬ＣＫ１がハイレベルとなり、第１段のｎ−ＭＯＳ２０４がオンするまで、ハイレベルに保たれる。ここで信号ＣＫ１のハイレベルの電圧をＶＨとすると、第１段のｎ−ＭＯＳ２０５のゲート電圧は出力信号ＯＵＴ１の昇圧とともに上昇され、第１段のｎ−ＭＯＳ２０５に流れるドレイン電流は飽和され、ほとんど減衰されることなく出力信号ＯＵＴ１は電圧ＶＨとなる。
一方、タイミングＴ０からＴ１の間で、信号Φ１が立ち上がっても、奇数段でも第３段以降のｎ−ＭＯＳ２０１のドレインにはハイレベルの信号が供給されていないため、第３段以降の奇数段の配線容量Ｃ２、Ｃ５がこのときチャージされることはない。従って、奇数段でも第３段以降では、出力信号ＯＵＴ３，５，・・・は、ローレベルのままである。次に、タイミングＴ１からＴ２の間の一定の期間、信号Φ２が立ち上がり、偶数段のｎ−ＭＯＳ２０１をオンする。これにより、第２段の配線容量Ｃ２、Ｃ５がチャージされ、その信号レベルがハイレベルとなる。
このとき、第２段のｎ−ＭＯＳ２０２のゲートの電位がハイレベルとなり、第２段のｎ−ＭＯＳ２０２がオンする。第２段のｎ−ＭＯＳ２０２がオフのとき、第２段のｎ−ＭＯＳ２０３を介して供給されている基準電圧Ｖｄｄによって配線容量Ｃ６の信号レベルはハイレベルとなっているが、第２段のｎ−ＭＯＳ２０２がオンすることによって第２段のｎ−ＭＯＳ２０３を介して供給されている基準電圧Ｖｄｄがグラウンドに落とされ、第２段の配線容量Ｃ６がディスチャージされ、その信号レベルがローレベルとなり、第２段のｎ−ＭＯＳ２０６がオフする。
また、同時に第２段のｎ−ＭＯＳ２０５のゲートの電位がハイレベルとなり、第２段のｎ−ＭＯＳ２０５もオンする。このように、第２段の配線容量Ｃ２、Ｃ５の信号レベルがハイレベル、配線容量Ｃ６の信号レベルがローレベルとなっている状態は、次にタイミングＴ３からＴ４の間で信号Φ２が立ち上がって、第２段のｎ−ＭＯＳ２０１及び第１段のｎ−ＭＯＳ２０６を介して第２段の配線容量Ｃ２、Ｃ５がディスチャージされるまで続く。
次に、タイミングＴ２において、信号ＣＫ１がローレベルとなり、同時に信号¬ＣＫ１がハイレベルとなる。これにより、第２段のｎ−ＭＯＳ２０４がオフすると共に、第２段のｎ−ＭＯＳ２０５のドレインにハイレベルの信号¬ＣＫ１が供給される。ここで、第２段のｎ−ＭＯＳ２０５がオン、第２段のｎ−ＭＯＳ２０６がオフとなっていることから、ハイレベルの出力信号ＯＵＴ２が第２段の出力端子ＯＴ２から出力されると共に、第３段のｎ−ＭＯＳ２０１のドレインに供給される。出力信号ＯＵＴ２は、タイミングＴ３で信号ＣＫ１がハイレベルとなり、第２段のｎ−ＭＯＳ２０４がオンするまで、ハイレベルに保たれる。ここで信号¬ＣＫ１のハイレベルの電圧をＶＨとすると、第２段のｎ−ＭＯＳ２０５のゲート電圧は出力信号ＯＵＴ２の昇圧とともに上昇され、第２段のｎ−ＭＯＳ２０５に流れるドレイン電流は飽和され、ほとんど減衰されることなく出力信号ＯＵＴ２は電圧ＶＨとなる。
一方、タイミングＴ１からＴ２の間で、信号Φ２が立ち上がっても、偶数段でも第４段以降のｎ−ＭＯＳ２０１のドレインにはハイレベルの信号が供給されていないため、配線容量Ｃ２、Ｃ５がチャージされることはない。従って、偶数段でも第４段以降では、出力信号ＯＵＴ４，６，・・・は、ローレベルのままである。
以下、同様にして、タイミングＴ（ｎ＋１）まで第１段の出力端子ＯＴ１の出力信号ＯＵＴ１から第ｎ段の出力端子ＯＴｎの出力信号ＯＵＴｎのいずれかが順次ハイレベルとなって出力される。出力信号ＯＵＴ１〜ＯＵＴｎのうちハイレベルとなっているものに対応して、ゲートラインＧＬ１〜ＧＬｎが選択される。そして、次の垂直期間のタイミングＴ０で同様にして液晶コントローラ１０１からｓｔａｒｔ信号ＩＮが供給され、同様の処理が繰り返される。
以上説明したように、この実施の形態では、表示部１０が有するゲートドライバ１０３中の各段ＲＳ３（ｉ）において、次段の直前のｎ−ＭＯＳ２０４、２０５をＥＥ構成としていない。このため、ｎ−ＭＯＳ２０５のオフ抵抗及びｎ−ＭＯＳ２０４のオン抵抗をほぼ完全に達成することができる。
また、配線容量Ｃ５は保持されているのでｎ−ＭＯＳ２０５は、出力端子ＯＴに出力することによりそのゲートとソースとの間の蓄積容量が増大し、この増大にしたがってｎ−ＭＯＳ２０５のゲート電圧は、そのドレイン−ソース間を流れる電流が飽和電流になるまでチャージアップされる。そして、ｎ−ＭＯＳ２０５のゲート電圧の上昇に伴い出力信号ＯＵＴの電位が上昇され、ｎ−ＭＯＳ２０５が完全オン抵抗になり、信号ＣＫ１のハイレベルを、ほぼそのまま出力信号ＯＵＴとして出力することができる。このため、ゲートラインＧＬ１〜ＧＬｎに出力されるゲート電圧が逓減することなくＴＦＴ１０２ａに出力できるため、ゲート電圧の変位を起因とするＴＦＴ１０２ａのドレイン電流の変位に基づく不良表示が発生することを防止できる。
また第５の実施の形態では、第２の実施の形態と同様に、図１８の信号¬ＣＫ１の代わりに信号ＣＫ２を出力し、図７に示すような波形チャートで駆動することもできる。
［第６の実施の形態］
この実施の形態にかかるデジタルスチルカメラの外観及び回路構成は、第１の実施の形態のものと実質的に同一である。但し、この実施の形態のデジタルスチルカメラは、ゲートドライバ１０３の構成が第１の実施の形態のものと異なる。これに合わせて、液晶コントローラ１０１からゲートドライバ１０３に供給される信号群ＧＣＮＴに、ＣＫ２と、¬ＣＫ２とが加わっている。
図１９は、この実施の形態にかかるデジタルスチルカメラにおけるゲートドライバ１０３の回路図である。ゲートドライバ１０３の各段ＲＳ４（ｉ）（ｉ＝１，２，・・・，ｎ、ただしｎは正の整数）は、６つのｎ−ＭＯＳ２０１〜２０６を備える。この実施の形態において、ゲートドライバ１０３は、偶数段ＲＳ４（ｉ）（ｉ＝２，４，・・・、ｎ−１またはｎ）が第５の実施の形態のものと異なり、ｎ−ＭＯＳ２０４のゲートには信号ＣＫ１の代わりに信号¬ＣＫ２が供給され、ｎ−ＭＯＳ２０５のドレインには信号¬ＣＫ１の代わりに信号ＣＫ２が供給されている。
以下、この実施の形態にかかるデジタルスチルカメラの動作について、説明する。この実施の形態にかかるデジタルスチルカメラでは、図１９に示すゲートドライバ１０３の動作のみが第１の実施の形態のものと異なる。この実施の形態にかかるゲートドライバ１０３の動作を、図２０のタイミングチャートを参照して説明する。
この動作は、図６のタイミングチャートを参照して説明した第１の実施の形態のものとほぼ同様である。タイミングＴ’１からＴ’２の間において、信号ＣＫ１がハイレベルとなっている期間が１水平期間１Ｈに達しておらず、第１段の出力信号ＯＵＴ１がハイレベルとなる期間も、信号ＣＫ１がハイレベルとなっている期間に限られる。第３段目以降の奇数段も同様である。
第２段においては、ｎ−ＭＯＳ２０５のドレインに信号ＣＫ２が、ｎ−ＭＯＳ２０４のゲートに信号¬ＣＫ２が供給される。信号ＣＫ１はハイレベルとなっている期間が１水平期間１Ｈに達してない。第２段では、タイミングＴ’２からＴ’３の間において、信号ＣＫ２がハイレベルとなっているときに、出力信号ＯＵＴ２がハイレベルとなる。第４段目以降の偶数段ＲＳ４（ｉ）も同様である。
以上説明したように、この実施の形態にかかるデジタルスチルカメラでは、信号ＣＫ１、ＣＫ２（及びその反転信号）を用いることによって、ゲートドライバ１０３の奇数段と偶数段とでｎ−ＭＯＳ２０４のゲート及びｎ−ＭＯＳ２０５のドレインに信号を供給する期間を１水平期間１Ｈよりも短くしている。従って、信号ＣＫ１、ＣＫ２をハイレベルとする期間を変えることによって、ゲートドライバ１０３によるゲートラインＧＬ１〜ＧＬｎの選択期間を任意に選ぶことができる。
［第７の実施の形態］
この実施の形態にかかるデジタルスチルカメラの外観及び回路構成は、第３の実施の形態のものと実質的に同一である。但し、この実施の形態のデジタルスチルカメラでは、ゲートドライバ１０３の構成が、第３の実施の形態のものと異なる。
図２１は、この実施の形態にかかるデジタルスチルカメラにおけるゲートドライバ１０３の回路図である。このゲートドライバ１０３の各段には、第５の実施の形態で示したもの（図１８）にｎ−ＭＯＳ２０７が加えられており、また、ゲートドライバ１０３は、各段とは別に設けられた１つのｎ−ＭＯＳ２０８を有する。
ｎ−ＭＯＳ２０８は、信号Φ３がハイレベルとなっているときにオンされ、液晶コントローラ１０１から供給されたｓｔａｒｔ信号ＩＮを最終段ＲＳ５（ｎ）の配線容量Ｃ２、Ｃ５に供給する。そして、信号¬ＣＫ１がハイレベルになると信号¬ＣＫ１と実質的に同レベルの信号ＯＵＴｎが最終段ＲＳ５（ｎ）から出力される。信号ＯＵＴｎの出力時に信号Φ４が出力され、段ＲＳ５（ｎ−１）のｎ−ＭＯＳ２０７がオンし、信号ＯＵＴｎが前段のＲＳ５（ｎ−１）の配線容量Ｃ２、Ｃ５にチャージされる。液晶コントローラ１０１から出力される信号Φ３は、偶数段ＲＳ５（２ｋ）（ただしｋは１以上の整数）のｎ−ＭＯＳ２０７をオンさせて、その後段である奇数段ＲＳ５（２ｋ＋１）の信号ＯＵＴ（２ｋ＋１）を偶数段ＲＳ５（２ｋ）の配線容量Ｃ２、Ｃ５にチャージする。そして、液晶コントローラ１０１から出力される信号Φ４は、ｎ−ＭＯＳ２０８のスイッチングと同時に奇数段ＲＳ（２ｋ−１）（ただしｋは１以上の整数）のｎ−ＭＯＳ２０７をオンさせて、その後段である偶数段ＲＳ５（２ｋ）の信号ＯＵＴ（２ｋ）を奇数段ＲＳ５（２ｋ−１）の配線容量Ｃ２、Ｃ５にチャージする。
最終段ＲＳ５（ｎ）が偶数段であれば、液晶コントローラ１０１は、ｓｔａｒｔ信号ＩＮに対して順方向の動作時の信号ＣＫ１及び逆方向の動作時の信号ＣＫ１を互いにそれぞれ反転させるかまたは位相をずらすように設定され、順方向の動作時の信号¬ＣＫ１及び逆方向の動作時の信号¬ＣＫ１を互いにそれぞれ反転させるかまたは位相をずらすように液晶コントローラ１０１が設定されている。最終段ＲＳ５（ｎ）が奇数段であれば、ｓｔａｒｔ信号ＩＮに対して、順方向の動作時の信号ＣＫ１及び逆方向の動作時の信号ＣＫ１は互いにそれぞれ同位相になり、順方向の動作時の信号¬ＣＫ１及び逆方向の動作時の信号¬ＣＫ１は互いにそれぞれ同位相になるように液晶コントローラ１０１が設定されている。
以下、この実施の形態にかかるデジタルスチルカメラの動作について、説明する。この実施の形態では、ゲートドライバ１０３の動作が、順方向、逆方向共に、第３の実施の形態の説明中で「第１の実施の形態で説明したのと同様に動作して」の部分を「第５の実施の形態で説明したのと同様に動作して」と書き換えたものとなる。これ以外は、すべて第３の実施の形態で説明したものと同じになる。
以上説明したように、この実施の形態にかかるデジタルスチルカメラでは、液晶コントローラ１０１がゲートドライバ１０３に供給する信号Φ１〜Φ４を制御することによって、ゲートラインＧＬ１〜ＧＬｎの走査順序を正順、逆順のいずれにもすることができる。これだけで、液晶パネル１０２に画像を上下反転処理された鏡面表示することができる。従って、この実施の形態にかかるデジタルスチルカメラによれば、表示部１０がレンズ２ａに対し反対を向いていても、撮影者が被写体を視認するのと同じ画像が表示部１０に表示でき、また例えば撮影者自身を表示部１０に表示するために表示部１０がレンズ２ａと同じ側に向いている場合、画像の上下が反転することなく鏡面表示を行うことができ、その際に、画像データの読み出しのために複雑な制御を行わなくてもよく、画像を鏡面且つ上下反転表示させるためのマルチプレクサー１０４ｄの構成を簡単にすることができる。
［第８の実施の形態］
この実施の形態にかかるデジタルスチルカメラの外観及び回路構成は、第４の実施の形態のものと実質的に同一である。但し、この実施の形態のデジタルスチルカメラでは、ゲートドライバ１０３の構成が第４の実施の形態のものと異なり、ドレインドライバ１０４’中のシフトレジスタ１０４ａ’の構成が第４の実施の形態のものと異なる。
この実施の形態において、ゲートドライバ１０３の回路構成は、第７の実施の形態に示したもの（図２１）と同一である。また、シフトレジスタ１０４ａ’は、図２２に示すようにｍ段構成となる。各段ｒｓ２（ｉ）（ｉ＝１，２，・・・、ｍ）の構成は、図２１のゲートドライバ１０３の構成と実質的に同一である。
以下、この実施の形態にかかるデジタルスチルカメラの動作について、説明する。この実施の形態では、信号Φ１、Φ２、ＣＫ１、¬ＣＫ１、ｓｔａｒｔ信号ＩＮをそれぞれドレインドライバ１０４’のφ１、φ２、ｃｋ１、¬ｃｋ１、ｓｔａｒｔ信号ＩＮＤに、また、１垂直期間を１水平期間に、１水平期間を１垂直期間に置き換えれば、順方向、逆方向共に第７の実施の形態で示したゲートドライバ１０３の動作と実質的に同一である。
以上説明したように、この実施の形態にかかるデジタルスチルカメラでは、液晶コントローラ１０１がゲートドライバ１０３に供給する信号Φ１〜Φ４を制御することによってゲートラインＧＬ１〜ＧＬｎの走査順序を正順、逆順のいずれにもすることができる。また、ドレインドライバ１０４’に供給する信号φ１〜φ４を制御することによってドレインドライバ１０４’のシフトレジスタ１０４ａ’がアナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２を取り込んでいく方向を順方向、逆順方向のいずれにもすることができる。これだけで、液晶パネル１０２に表示する画像の方向を任意に設定することができる。従って、この実施の形態にかかるデジタルスチルカメラによれば、フレームメモリからの画像データの読み出しのために複雑な制御を行わなくてもよく、画像を任意の方向で表示させるための液晶コントローラ１０１の構成を簡単にすることができる。
［実施の形態の変形］
本発明は、上記の第１〜第８の実施の形態に限られず、様々な変形、応用が可能である。以下、上記の第１〜第８の実施の形態の変形態様について、説明する。
上記の第１〜第８の実施の形態では、ゲートドライバ１０３またはドレインドライバ１０４、１０４’のシフトレジスタ１０４ａ、１０４ａ’の各段において、ｎ−ＭＯＳ２０３、３０３のゲートとドレインとに電圧源からの電圧を供給することによって負荷としていたが、これに変えて抵抗を用いてもよい。
上記の第２、第６の実施の形態では、ゲートドライバ１０３のみを第１、第３の実施の形態のものと異なる構成とし、信号ＣＫ２（及び信号¬ＣＫ２）を液晶コントローラ１０１から供給していた。第１、第２、第５、第６の実施形態のドレインドライバ１０４のシフトレジスタ１０４ａも、図１４に示すような構成としてもよい。この場合、シフトレジスタ１０４ａは１水平期間１Ｈで出力信号ｏｕｔ１〜ｏｕｔｍを出力する。また、上記の第３、第４、第７、第８の実施の形態で説明したような順方向と逆方向の双方に動作するゲートドライバ１０３及びドレインドライバ１０４のシフトレジスタにおいても、第２、第５の実施の形態のように偶数段と奇数段とでタイミングの異なる信号を供給してもよい。なお、本発明において、ゲートドライバ１０３及びドレインドライバ１０４のシフトレジスタ１０４ａの組み合わせは、上記で説明したものを任意に選ぶことができる。
上記の第１〜第８の実施の形態では、ゲートドライバ１０３或いはドレインドライバ１０４、１０４’のシフトレジスタ１０４ａ、１０４ａ’を構成する素子として、ｎチャネルＭＯＳ型電界効果トランジスタを用いたが、制御信号を反転すれば、ｐチャネルＭＯＳ型電界効果トランジスタを用いてもよい。また、ＭＯＳ型以外の電界効果トランジスタを用いてもよい。
上記の第１〜第８の実施の形態では、ゲートドライバ１０３（第３、第４の実施の形態では、逆方向を含む）は、ゲートラインＧＬ１〜ＧＬｎを飛び越し操作することなく、１ラインずつ順次選択していた。これに対して、例えば、１フレームを偶数ゲートライン走査と奇数ゲートライン走査の２フィールドで構成し、１フィールド内で飛び越し操作を行う場合には、図５、図８、図１８或いは図１９に示す回路を２つのフィールドに対応して設け、フィールドに応じてそれぞれに回路にスタート信号を供給してインターレース走査をすればよい。
上記の第１〜第８の実施の形態では、ＣＣＤ２１によって取り込まれた画像、或いは記録用メモリ３０に記録された画像を表示するための表示部１０に、液晶表示装置を用いていた。しかしながら、表示部１０には、有機／無機エレクトロルミネッセンス表示装置、プラズマ表示装置或いはフィールドエミッションディスプレイなどの他のフラットパネルディスプレイを用いることもできる。これらいずれの場合も、上記の第１〜第８の実施の形態で示したゲートドライバ及びドレインドライバを駆動回路として使用することができる。また、図５、図８、図１８或いは図１９に示す回路は、シフトレジスタとして表示装置の駆動回路以外の用途でも使用することができる。
上記の第１〜第８の実施の形態では、本発明をデジタルスチルカメラに適用した場合について説明した。しかしながら、本発明は、液晶表示装置などをファインダとして利用するビデオカメラにも、同様に適用することができる。この場合も、第３、第７の実施の形態で示したゲートドライバを使用する場合には、鏡面表示が可能となり、第４、第８の実施の形態で示したゲートドライバ及びドレインドライバ１０４を使用する場合には、画像の上下左右を任意に設定して表示させることが可能となる。また、他の装置（携帯端末など）の表示装置に、本発明を適用してもよい。
上記の第１〜第８の実施の形態では、本発明を表示部１０が備えるゲートドライバ１０３またはドレインドライバ１０４のシフトレジスタ１０４ａ、１０４ａ’に適用した場合について説明した。しかしながら、本発明は、フォトセンサをマトリクス状に配列した撮像素子から画像データを読み出すためにも使用することができる。
図２３は、このような撮像素子及びその駆動系を示す図である。フォトセンサアレイ５００は、受光素子としてのフォトダイオード５０１と、これに接続されたｎ−ＭＯＳ５０２とがマトリクス状に配置されてなり、ｎ−ＭＯＳ５０２のそれぞれのゲートは、行毎に設けられたゲートラインＧＬを介してゲートドライバに接続されており、ｎ−ＭＯＳ５０２のドレインは、列毎に設けられたドレインラインＤＬを介して呼び水転送部５２０に接続されている。呼び水転送部５２０は、選択された行のフォトダイオード５０１からｎ−ＭＯＳ５０２及びドレインラインＤＬを介して供給された電荷を水平走査用ＣＣＤ５３０に注入する。そして、水平走査用ＣＣＤ５３０は、ドレインラインＤＬから注入された電荷を水平走査して、出力端子ＯＴから撮像信号を出力する。
ここで、ゲートドライバ５１０には、上記の第１〜第８の実施の形態で説明した図５、図８、図１８、図１９或いは図２１に記載のものを適用することができる。特に、ゲートドライバ５１０として図８或いは図２１に記載のものを適用した場合には、ゲートドライバ５１０に供給する制御信号を変えるだけで、ゲートラインＧＬの選択順序が上下逆になる。このため、出力端子ＯＴから出力される撮像信号に基づく画像として上下逆の鏡面画像を容易に得ることができ、例えば、撮影した画像と予めメモリに記憶されている画像とを比較するパターンマッチングなどに適用することができる。
本発明の第１の実施の形態にかかるデジタルスチルカメラの外観を示す斜視図である。 図１のデジタルスチルカメラの回路構成を示すブロック図である。 図１、図２の表示部の構成を示すブロック図である。 図３のドレインドライバの構成を示すブロック図である。 図３のゲートドライバの回路図である。 本発明の第１の実施の形態にかかるゲートドライバの動作を示すタイミングチャートである。 本発明の第２の実施の形態にかかるゲートドライバの動作を示すタイミングチャートである。 本発明の第３の実施の形態にかかるデジタルスチルカメラにおけるゲートドライバの構成を示す回路図である。 本発明の第３の実施の形態にかかるゲートドライバの順方向動作を示すタイミングチャートである。 本発明の第３の実施の形態にかかるゲートドライバの逆方向動作を示すタイミングチャートである。 本発明の第３の実施の形態におけるデジタルスチルカメラの順方向の動作例を示す図であり、（ａ）は撮影状態を、（ｂ）は撮影時の走査手順及び表示時の走査手順に沿った表示部の表示状態をそれぞれ示す。 本発明の第３の実施の形態におけるデジタルスチルカメラの逆方向の動作例を示す図であり、（ａ）は撮影状態を、（ｂ）は撮影時の走査手順及び表示時の走査手順に沿った表示部の表示状態をそれぞれ示す。 本発明の第４の実施の形態のドレインドライバの構成を示すブロック図である。 本発明の第４の実施の形態にかかるシフトレジスタを示す回路図である。 本発明の第４の実施の形態にかかるドレインドライバのシフトレジスタの順方向動作を示すタイミングチャートである。 本発明の第４の実施の形態にかかるドレインドライバのシフトレジスタの逆方向動作を示すタイミングチャートである。 本発明の第４の実施の形態におけるデジタルスチルカメラの動作例を示す図であり、（ａ）はゲートドライバ及びドレインドライバがいずれも順方向での表示部の表示状態を、（ｂ）はゲートドライバが順方向、ドレインドライバが逆方向の撮影時の走査手順及び表示時の走査手順に沿った表示部の表示状態を、（ｃ）はゲートドライバ及びドレインドライバが逆方向の撮影時の走査手順及び表示時の走査手順に沿った表示部の表示状態を、（ｄ）はゲートドライバが逆方向、ドレインドライバが順方向の撮影時の走査手順及び表示時の走査手順に沿った表示部の表示状態を、それぞれ示す。 本発明の第５の実施の形態にかかるゲートドライバを示す回路図である。 本発明の第６の実施の形態にかかるゲートドライバを示す回路図である。 本発明の第６の実施の形態にかかるゲートドライバの動作を示すタイミングチャートである。 本発明の第７の実施の形態にかかるゲートドライバを示す回路図である。 本発明の第８の実施の形態にかかるシフトレジスタを示す回路図である。 本発明の実施の形態の変形にかかる撮像素子及びその駆動系を示す図である。
符号の説明
１ カメラ本体部
２ レンズユニット部
２ａ レンズ
１０ 表示部
１１ 電源キー
１２ キー入力部
１２ａ モード設定キー
１２ｂ シャッターキー
１２ｃ 「＋」キー
１２ｄ 「−」キー
２１ ＣＣＤ
２２ サンプルホールド回路
２３ Ａ／Ｄ変換器
２４ 垂直ドライバ
２５ タイミングジェネレータ
２６ カラープロセス回路
２７ ＤＭＡコントローラ
２８ ＤＲＡＭ
２９ シリアル入出力端子
３０ 記録用メモリ
３１ ＣＰＵ
３２ 画像圧縮伸長回路
３３ ＶＲＡＭコントローラ
３４ ＶＲＡＭ
３５ ビデオエンコーダ
１０１ 液晶コントローラ
１０２ 液晶パネル
１０２ａ 薄膜トランジスタ
１０２ｂ 画素容量
１０２ｃ 補償容量
１０３ ゲートドライバ
１０４ ドレインドライバ
１０４ａ、１０４ａ’ シフトレジスタ
１０４ｂ レベルシフタ
１０４ｃ サンプルホールドバッファー
２０１〜２０８ ｎチャネルＭＯＳ型電界効果トランジスタ
３０１〜３０８ ｎチャネルＭＯＳ型電界効果トランジスタ
５００ フォトセンサアレイ
５０１ フォトダイオード
５０２ ｎチャネルＭＯＳ型電界効果トランジスタ
５１０ ゲートドライバ
５２０ 呼び水転送部
５３０ 水平走査用ＣＣＤ
Ｃ２、Ｃ５、Ｃ６、ｃ２、ｃ５、ｃ６ 配線容量
ＧＬ，ＧＬ１〜ＧＬｎ ゲートライン
ＤＬ，ＤＬ１〜ＤＬｍ ドレインライン
ＯＴ，ＯＴ１〜ＯＴｎ 出力端子
ｏｔ１〜ｏｔｍ 出力端子

Claims (15)

  1. 複数段からなるシフトレジスタであって、前記シフトレジスタの各段は、
    制御端子に第１または第２の信号が供給され、電流路の一端から所定の信号が供給され、前記制御端子に供給されている前記第１または第２の信号によってオンしているときに前記所定の信号を電流路の他端に出力する第１のトランジスタと、
    制御端子に前記第１のトランジスタの電流路の他端から出力された所定の信号が供給され、電流路の一端が負荷を介して信号源に接続され、前記制御端子に供給されている所定の信号によってオンしているときに、信号源から供給された信号をグラウンドに排出させる第２のトランジスタと、
    制御端子に前記第１のトランジスタの電流路の他端から出力された所定の信号が供給され、該制御端子に供給されている所定の信号によってオンしているときに第３または第４の信号を電流路の一端から入力し、他端に出力する第３のトランジスタと、
    次段の前記第２のトランジスタまたは前記第３のトランジスタにチャージされた前記第１のトランジスタの電流路の他端から出力された所定の信号をグラウンドに排出させる第４のトランジスタとを備え、
    奇数段において、前記第１のトランジスタの制御端子には前記第１の信号が、前記第３のトランジスタの電流路の一端には前記第３の信号がそれぞれ供給され、
    偶数段において、前記第１のトランジスタの制御端子には前記第２の信号が、前記第３のトランジスタの電流路の一端には前記第４の信号がそれぞれ供給され、
    第１段において、外部からの信号が前記所定の信号として前記第１のトランジスタの電流路の一端に供給され、
    第２段目以降において、前段の前記第３のトランジスタの電流路の他端から出力された前記第３または第４の信号が前記所定の信号として前記第１のトランジスタの電流路の一端に供給される
    ことを特徴とするシフトレジスタ。
  2. 前記第１のトランジスタの電流路の他端から出力された前記所定の信号は、前記第１のトランジスタの電流路の他端と前記第２のトランジスタの制御端子及び前記第３のトランジスタの制御端子との間に形成された配線に蓄積され、前記第１のトランジスタがオフされてから次にオンされるまでの間、前記第２のトランジスタの制御端子及び前記第３のトランジスタの制御端子に保持され続ける
    ことを特徴とする請求項１に記載のシフトレジスタ。
  3. 前記第３または第４の信号は、所定の周期でそれぞれレベルが反転しており、
    前記第１、第２の信号は、前記第３または第４の信号のレベル反転周期の半周期毎に、該半周期内での一部の期間だけ、いずれか一方の信号のレベルが反転する
    ことを特徴とする請求項１または２に記載のシフトレジスタ。
  4. 前記シフトレジスタの各段のうちの奇数段において、制御端子に第５の信号が供給され、後段の第３のトランジスタの電流路の他端から出力された前記第３または第４の信号が電流路の一端に供給され、該供給された信号を制御端子に供給された第５の信号によってオンしているときに電流路の他端から出力して、前段の前記第２のトランジスタの制御端子と該前段の前記第３のトランジスタの制御端子とに供給する第５のトランジスタをさらに備え、
    前記シフトレジスタの各段のうちの偶数段において、制御端子に第６の信号が供給され、電流路の一端に前記第１のトランジスタの電流路の一端に供給されている所定の信号が供給され、該供給された所定の信号を制御端子に供給された第６の信号によってオンしているときに電流路の他端から出力して、前段の前記第２のトランジスタの制御端子と該前段前記第３のトランジスタの制御端子とに供給する第６のトランジスタをさらに備える、
    ことを特徴とする請求項１乃至３のいずれかの項に記載のシフトレジスタ。
  5. 前記第５の信号に基づき前記第５のトランジスタの電流路の他端から出力された所定の信号は、前段の前記第１のトランジスタの電流路の他端と該前段の前記第２のトランジスタの制御端子及び該前段の前記第３のトランジスタの制御端子との間に形成された配線に蓄積され、前記前段の前記第１のトランジスタがオフされてから次にオンされるまでの間、前記前段の前記第２のトランジスタの制御端子及び前前記前段の記第３のトランジスタの制御端子に保持され続け、
    前記第６の信号に基づき前記第６のトランジスタの電流路の他端から出力された所定の信号は、前段の前記第１のトランジスタの電流路の他端と該前段の前記第２のトランジスタの制御端子及び該前段の前記第３のトランジスタの制御端子との間に形成された配線に蓄積され、前記前段の前記第１のトランジスタがオフされてから次にオンされるまでの間、前記前段の前記第２のトランジスタの制御端子及び前前記前段の記第３のトランジスタの制御端子に保持され続ける、
    ことを特徴とする請求項４に記載のシフトレジスタ。
  6. 前記シフトレジスタの各段は、制御端子に前記第３または第４の信号を反転した信号が供給され、制御端子に供給された第３または第４の信号を反転した信号によってオンしているときに、前記第３のトランジスタの電流路の他端から出力された信号を電流路の一端から入力し、他端から出力してグラウンドに排出させる第７のトランジスタをさらに備える
    ことを特徴とする請求項１乃至５のいずれかの項に記載のシフトレジスタ。
  7. 前記第４の信号は、前記第３の信号のレベルを反転した信号である
    ことを特徴とする請求項１乃至５のいずれかの項に記載のシフトレジスタ。
  8. 前記シフトレジスタの各段は、前記第３のトランジスタの電流路の他端から出力された信号を外部に出力するための出力端子をさらに備える
    ことを特徴とする請求項１乃至７のいずれかの項に記載のシフトレジスタ。
  9. 前記各信号は、電圧信号であり、
    前記各トランジスタは、互いに同一のチャネル型電界効果トランジスタによってそれぞれ構成される
    ことを特徴とする請求項１乃至８のいずれかの項に記載のシフトレジスタ。
  10. 複数段からなるシフトレジスタを備える表示装置であって、前記シフトレジスタの各段は、
    制御端子に第１または第２の信号が供給され、電流路の一端から所定の信号が供給され、前記制御端子に供給されている前記第１または第２の信号によってオンしているときに前記所定の信号を電流路の他端に出力する第１のトランジスタと、
    制御端子に前記第１のトランジスタの電流路の他端から出力された所定の信号が供給され、電流路の一端が負荷を介して信号源に接続され、前記制御端子に供給されている所定の信号によってオンしているときに、信号源から供給された信号をグラウンドに排出させる第２のトランジスタと、
    制御端子に前記第１のトランジスタの電流路の他端から出力された所定の信号が供給され、該制御端子に供給されている所定の信号によってオンしているときに第３または第４の信号を電流路の一端から入力し、他端に出力する第３のトランジスタと、
    次段の前記第２のトランジスタまたは前記第３のトランジスタにチャージされた前記第１のトランジスタの電流路の他端から出力された所定の信号をグラウンドに排出させる第４のトランジスタとを備えるシフトレジスタ、並びに
    前記シフトレジスタの前記第３のトランジスタの出力に応じて表示される表示部を、
    有し、
    前記シフトレジスタは、
    奇数段において、前記第１のトランジスタの制御端子には前記第１の信号が、前記第３のトランジスタの電流路の一端には前記第３の信号がそれぞれ供給され、
    偶数段において、前記第１のトランジスタの制御端子には前記第２の信号が、前記第３のトランジスタの電流路の一端には前記第４の信号がそれぞれ供給され、
    第１段において、外部からの信号が前記所定の信号として前記第１のトランジスタの電流路の一端に供給され、
    第２段目以降において、前段の前記第３のトランジスタの電流路の他端から出力された前記第３または第４の信号が前記所定の信号として前記第１のトランジスタの電流路の一端に供給される
    ことを特徴とする表示装置。
  11. マトリクス状に画素が配置され、画素毎に入射した光に応じた画像信号を発生する撮像素子と、
    複数段からなるシフトレジスタによって構成され、外部から供給された選択信号をシフトさせて各段から順次出力させ、該各段から出力させた選択信号によって前記撮像素子の画素をマトリクスの１ライン毎に選択する選択駆動手段と、
    前記選択駆動手段によって選択されているラインの画素から発生している画像信号を取り込む信号取込手段とを備え、
    前記選択駆動手段は、外部から供給された選択信号を前記シフトレジスタの最前段と最後段とのいずれかに選択して供給する選択制御手段を備え、
    前記シフトレジスタは、
    制御端子に第１または第２の信号が供給され、電流路の一端から所定の信号が供給され、前記制御端子に供給されている前記第１または第２の信号によってオンしているときに前記所定の信号を電流路の他端に出力する第１のトランジスタと、
    制御端子に前記第１のトランジスタの電流路の他端から出力された所定の信号が供給され、電流路の一端が負荷を介して信号源に接続され、前記制御端子に供給されている所定の信号によってオンしているときに、信号源から供給された信号をグラウンドに排出させる第２のトランジスタと、
    制御端子に前記第１のトランジスタの電流路の他端から出力された所定の信号が供給され、該制御端子に供給されている所定の信号によってオンしているときに第３または第４の信号を電流路の一端から入力し、他端に出力する第３のトランジスタと、
    次段の前記第２のトランジスタまたは前記第３のトランジスタにチャージされた前記第１のトランジスタの電流路の他端から出力された所定の信号をグラウンドに排出させる第４のトランジスタとを備え、
    奇数段において、前記第１のトランジスタの制御端子には前記第１の信号が、前記第３のトランジスタの電流路の一端には前記第３の信号がそれぞれ供給され、
    偶数段において、前記第１のトランジスタの制御端子には前記第２の信号が、前記第３のトランジスタの電流路の一端には前記第４の信号がそれぞれ供給され、
    第１段において、外部からの信号が前記所定の信号として前記第１のトランジスタの電流路の一端に供給され、
    第２段目以降において、前段の前記第３のトランジスタの電流路の他端から出力された前記第３または第４の信号が前記所定の信号として前記第１のトランジスタの電流路の一端に供給される
    ことを特徴とする撮像素子駆動装置。
  12. マトリクス状に画素が配置されている撮像素子と、該撮像素子によって撮影された画像に対応する画像、或いは前記撮像素子によって撮影され、画像メモリに記録されている画像に対応する画像を表示する表示装置とを備え、
    前記表示装置は、
    マトリクス状に画素が配置された表示素子と、
    複数段からなる第１のシフトレジスタによって構成され、外部から供給された選択信号をシフトさせて各段から順次出力させ、該各段から出力させた選択信号によって前記表示素子の画素をマトリクスの１ライン毎に選択する選択駆動回路と、
    外部から供給された画像信号を前記表示素子の１ライン分取り込み、取り込んだ画像信号に対応する信号を前記選択駆動回路によって選択されているラインの画素にそれぞれ供給する信号駆動回路と、
    前記選択駆動回路及び前記信号駆動回路を制御する制御回路とを備え、
    前記選択駆動回路は、外部から供給された選択信号を前記第１のシフトレジスタの最前段と最後段とのいずれかに選択して供給する第１の選択制御手段と、各段に取り込まれた選択信号を前段にシフトさせるか後段にシフトさせるかを選択する第２の選択制御手段とを備え、
    前記シフトレジスタは、
    制御端子に第１または第２の信号が供給され、電流路の一端から所定の信号が供給され、前記制御端子に供給されている前記第１または第２の信号によってオンしているときに前記所定の信号を電流路の他端に出力する第１のトランジスタと、
    制御端子に前記第１のトランジスタの電流路の他端から出力された所定の信号が供給され、電流路の一端が負荷を介して信号源に接続され、前記制御端子に供給されている所定の信号によってオンしているときに、信号源から供給された信号をグラウンドに排出させる第２のトランジスタと、
    制御端子に前記第１のトランジスタの電流路の他端から出力された所定の信号が供給され、該制御端子に供給されている所定の信号によってオンしているときに第３または第４の信号を電流路の一端から入力し、他端に出力する第３のトランジスタと、
    次段の前記第２のトランジスタまたは前記第３のトランジスタにチャージされた前記第１のトランジスタの電流路の他端から出力された所定の信号をグラウンドに排出させる第４のトランジスタとを備え、
    奇数段において、前記第１のトランジスタの制御端子には前記第１の信号が、前記第３のトランジスタの電流路の一端には前記第３の信号がそれぞれ供給され、
    偶数段において、前記第１のトランジスタの制御端子には前記第２の信号が、前記第３のトランジスタの電流路の一端には前記第４の信号がそれぞれ供給され、
    第１段において、外部からの信号が前記所定の信号として前記第１のトランジスタの電流路の一端に供給され、
    第２段目以降において、前段の前記第３のトランジスタの電流路の他端から出力された前記第３または第４の信号が前記所定の信号として前記第１のトランジスタの電流路の一端に供給される
    ことを特徴とする撮像装置。
  13. 前記表示素子に表示させる画像の上下方向の向きを設定する上下方向設定手段をさらに備え、
    前記第１の選択制御手段は、前記上下方向設定手段によって設定された画像の上下方向の向きに従って、外部から供給された選択信号を前記第１のシフトレジスタの最前段と最後段とのいずれかに選択して供給し、
    前記第２の選択制御手段は、前記上下方向設定手段によって設定された画像の上下方向の向きに従って、各段に取り込まれた選択信号を前段にシフトさせるか後段にシフトさせるかを選択する
    ことを特徴とする請求項１２に記載の撮像装置。
  14. 前記信号駆動回路は、前記選択駆動回路による１ライン分の選択期間内において、外部から１画素分ずつ供給された１ライン分の画像信号を各段に順次シフトさせながら取り込んでいく複数段からなる第２のシフトレジスタと、外部から供給された選択信号を前記第２のシフトレジスタの最前段と最後段とのいずれかに選択して供給する第３の選択制御手段と、各段に取り込まれた選択信号を前段にシフトさせるか後段にシフトさせるかを選択する第４の選択制御手段とを備える
    ことを特徴とする請求項１２または１３に記載の撮像装置。
  15. 前記表示素子に表示させる画像の左右方向の向きを設定する左右方向設定手段をさらに備え、
    前記第３の選択制御手段は、前記上下方向設定手段によって設定された画像の上下方向の向きに従って、外部から供給された選択信号を前記第１のシフトレジスタの最前段と最後段とのいずれかに選択して供給し、
    前記第４の選択制御手段は、前記上下方向設定手段によって設定された画像の上下方向の向きに従って、各段に取り込まれた選択信号を前段にシフトさせるか後段にシフトさせるかを選択する
    ことを特徴とする請求項１４に記載の撮像装置。
JP2005088075A 1998-05-14 2005-03-25 シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置 Expired - Fee Related JP4086046B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005088075A JP4086046B2 (ja) 1998-05-14 2005-03-25 シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14830698 1998-05-14
JP2005088075A JP4086046B2 (ja) 1998-05-14 2005-03-25 シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP36196798A Division JP3680601B2 (ja) 1998-05-14 1998-12-07 シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置

Publications (2)

Publication Number Publication Date
JP2005302278A true JP2005302278A (ja) 2005-10-27
JP4086046B2 JP4086046B2 (ja) 2008-05-14

Family

ID=35333554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005088075A Expired - Fee Related JP4086046B2 (ja) 1998-05-14 2005-03-25 シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置

Country Status (1)

Country Link
JP (1) JP4086046B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776510B1 (ko) 2006-04-18 2007-11-16 삼성에스디아이 주식회사 주사구동회로 및 이를 이용한 유기발광표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776510B1 (ko) 2006-04-18 2007-11-16 삼성에스디아이 주식회사 주사구동회로 및 이를 이용한 유기발광표시장치
US7920118B2 (en) 2006-04-18 2011-04-05 Samsung Mobile Display Co., Ltd. Scan driving circuit comprising a plurality of stages, each stage configured to receive multiple clocks

Also Published As

Publication number Publication date
JP4086046B2 (ja) 2008-05-14

Similar Documents

Publication Publication Date Title
JP3680601B2 (ja) シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置
JP4899327B2 (ja) シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置
WO2018133491A1 (en) Shift register unit, gate drive circuit and method of driving the same
JP3133216B2 (ja) 液晶表示装置及びその駆動方法
EP1160796A2 (en) Shift register and electronic apparatus
JP3873165B2 (ja) シフトレジスタ及び電子装置
JP3777894B2 (ja) シフトレジスタ及び電子装置
KR940000599B1 (ko) 액정 디스플레이 장치
JP3353921B2 (ja) 固体撮像装置
JP5362830B2 (ja) 表示駆動回路、表示装置及び表示駆動方法
JP3858136B2 (ja) シフトレジスタ及び電子装置
JP2002055660A (ja) 電子装置
JP4396031B2 (ja) 表示パネル及び基板結合方法
JP4086046B2 (ja) シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置
JP4115842B2 (ja) 液晶表示装置及びその駆動方法、並びにカメラシステム
JP3823614B2 (ja) シフトレジスタ及び電子装置
JPH03167977A (ja) 液晶ディスプレイ装置
JP2676916B2 (ja) 液晶ディスプレイ装置
JP4956091B2 (ja) シフトレジスタ及び電子装置
JP4923858B2 (ja) シフトレジスタ及び電子装置
JPH0830242A (ja) 液晶駆動装置
JP2776073B2 (ja) 表示駆動装置および表示装置
JP2007048439A (ja) シフトレジスタ及び電子装置
JP4062252B2 (ja) 固体撮像装置およびその駆動方法並びにカメラ
JP2001268452A (ja) 固体撮像装置およびこれを用いたカメラシステム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees