JP2005301219A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2005301219A
JP2005301219A JP2004366598A JP2004366598A JP2005301219A JP 2005301219 A JP2005301219 A JP 2005301219A JP 2004366598 A JP2004366598 A JP 2004366598A JP 2004366598 A JP2004366598 A JP 2004366598A JP 2005301219 A JP2005301219 A JP 2005301219A
Authority
JP
Japan
Prior art keywords
circuit
display device
thin film
image data
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004366598A
Other languages
English (en)
Other versions
JP5008823B2 (ja
Inventor
Genshiro Kawachi
玄士朗 河内
Hiroyuki Abe
浩之 阿部
Kunihiro Asada
邦博 浅田
Makoto Ikeda
誠 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced LCD Technologies Development Center Co Ltd
Original Assignee
Advanced LCD Technologies Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced LCD Technologies Development Center Co Ltd filed Critical Advanced LCD Technologies Development Center Co Ltd
Priority to JP2004366598A priority Critical patent/JP5008823B2/ja
Priority to TW094102552A priority patent/TW200532344A/zh
Priority to US11/045,391 priority patent/US7492361B2/en
Priority to KR1020050010218A priority patent/KR20060041670A/ko
Priority to CNB2005100070700A priority patent/CN100483487C/zh
Priority to CH00197/05A priority patent/CH697484B1/de
Priority to DE102005006106A priority patent/DE102005006106A1/de
Publication of JP2005301219A publication Critical patent/JP2005301219A/ja
Priority to US12/346,177 priority patent/US20090115754A1/en
Application granted granted Critical
Publication of JP5008823B2 publication Critical patent/JP5008823B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G21/00—Table-ware
    • A47G21/10—Sugar tongs; Asparagus tongs; Other food tongs
    • A47G21/103—Chop-sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0239—Signal transmission by AC coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10446—Mounted on an edge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】伝送容量が必ずしも確保されない環境下において、ディスプレイ装置に対して例えば展開処理前の圧縮された画像情報の伝送を可能にし良好な画像表示が可能となるディスプレイ装置を提供する。
【解決手段】絶縁基板（２０１）上に形成された薄膜トランジスタ（２２４）を用いて構成されたアクティブマトリクス型の表示装置において、外部システム（２３０）から、非接触伝送路（２１９、２２０、２３３、２３４）を介して画像データを受信し増幅する回路と、画像データを処理する回（２２３）路と、処理された画像データを保持するメモリ回路（２２２）とが絶縁基板（２０１）上に集積されてなる表示装置。
【選択図】 図３

Description

本発明は、絶縁基板上に形成した結晶性半導体薄膜を利用した薄膜トランジスタを用いた表示装置の構成に関する。
ＯＡ機器等の画像情報、文字情報の表示装置として、薄膜トランジスタを用いたアクティブマトリックス方式の平面型ディスプレイが知られている。近年、マルチメディア通信技術の発展に伴いシステムオンパネルとよばれる機能集積型のディスプレイが次世代のディスプレイとして注目を集めている。この新しいディスプレイは、パーソナル用途向けの小型軽量で、高解像度、高画質を有し、かつドライバ回路やその他のメモリ回路、ＤＡコンバータ回路、画像処理回路などの画像表示にかかわる周辺機能をディスプレイパネル上に集積したものである。
但し、これらパーソナルコンピュータ等に用いられるディスプレイ装置においては、圧縮データを展開処理した後の画像信号を受信し、そして表示する方式を採用している。即ち、ディスプレイパネルとは別個に形成されたパーソナルコンピュータ等のシステム装置が、表示すべき画像に係る圧縮データを展開処理してビットマップデータを発生させ、これをシステム装置内の画像メモリに記録する。そしてこの画像メモリに記録された各表示ビットに対応するビットマップデータをシステム装置内の液晶コントローラからディスプレイ装置に逐次伝送する。ディスプレイ装置側では、この伝送されたデータを１行毎にラッチしてデータ駆動回路から出力し１行毎に画像を表示するという方法である。
図１に従来の液晶表示装置の１例を、そして図２にその断面を示す。ディスプレイ装置１００は、例えば１対のガラス板からなる透明基板１２１、１２２、液晶層１２３、画素電極１２４、走査配線１２５、信号配線１２６、対向電極１２７および薄膜トランジスタ１３０等を有している。図２にその断面を示すように、液晶層１２３が上記１対透明基板１２１、１２２の間に配置されている。上記透明基板の一方１２２には行方向および列方向にマトリクス状に配置された複数の画素電極１２４と、複数の画素電極１２４とそれぞれ接続された複数の薄膜トランジスタ１３０が設けられ、それぞれ上記走査配線１２５および信号配線１２６に接続されている。そして各走査配線１２５は走査線駆動回路１４１に、各信号配線１２６は信号線駆動回路１４２に接続されている。基板１２２上に形成された走査線駆動回路１４１および信号線駆動回路１４２は、ディスプレイ装置１００と例えば信号ケーブルからなる伝送路１４４を介して結合しているシステム装置１４５内の液晶コントローラ１４３に接続されている。そして液晶コントローラ１４３からビットマップデータとしての画素映像信号Ｖｐｉｘ、垂直走査制御信号ＹＣＴ、および水平走査制御信号ＸＣＴ等を受信する。
かかる構成において表示する画像の精細度や色数が増大すると、それだけ画素映像信号Ｖｐｉｘ等伝送すべきデータ量も増大する。しかし、一方で画像表示のリフレッシュ速度は一定であるため、データ量が増えれば、伝送路１４４のクロック周波数を高くする必要がある。このように、伝送路１４４の周波数が高くなると、不要な電磁輻射が伝送路から放射され電磁干渉（ＥＭＩ）により外部機器にノイズをもたらすという問題が生ずる。こために、ＬＶＤＳ（Low Voltage Differential Signaling）等で知られる、低電圧の差動駆動によりＥＭＩを低下させる手法が採用されている。そのような技術の一例は例えば特開２００２−１７６３５０号に開示されている。
特開２００２−１７６３５０号
上記のようなディスプレイ装置１００とシステム装置１４５内に配置された液晶コントローラ１４３とを伝送路１４４を介して結合する従来の構成では、伝送路１４４からのＥＭＩを低減するため、伝送路の設計に格別の配慮を払う必要があった。例えばデスクトップ型のコンピュータでは、液晶コントローラ１４３とディスプレイ装置１００とを不要輻射対策をした専用のシールドケーブルで接続する必要があった。あるいはノートブック型のコンピュータでは、ディスプレイ装置１００と液晶コントローラ１４３は１つの筐体内に形成され、互いが短いフレキシブルケーブルで接続されている。即ち従来の技術では、液晶コントローラ１４３とディスプレイ装置１００間の伝送路は、表示する画像データを伝送するに十分な伝送速度をもつものとして設計されている必要がある。このため、ディスプレイ装置１００に画像を表示させるためには、液晶コントローラ１４３はディスプレイ装置１００の近傍に配置せざるを得なかった。従って軽量なディスプレイ装置だけを移動させ必要な場所で表示させるといった使い方は困難であった。
しかしながら、このように従来型のディスプレイ装置は、今後到来が予想されるいつでもどこでもプロセッサを使用するというユビキタス社会に適合したものではない。いつでもどこでも使用できるということは、十分な能力をもつ伝送路が常に保証されることを前提とするものではないことを意味する。
このように、ビットマップデータを伝送するために、伝送に必要なクロック周波数が極めて高くなる従来型のディスプレイ装置１００は、ワイアレス伝送系のような伝送容量が必ずしも確保されないような環境には適合しにくいという問題がある。
本発明の目的は，このような問題を解決し、伝送容量が必ずしも確保されない環境下において、ディスプレイ装置に対して例えば展開処理前の圧縮された画像情報の伝送を可能にし、良好な画像表示が可能となるディスプレイ装置を提供することにある。
また本発明の別の目的は、上記のような要求に応えるディスプレイ装置を低コストで実現するための薄膜トランジスタの構成を提供することにある。
上記の目的を達成するために、本発明の実施例においては例えば以下のような手段を採用が採用することができる。
（１）絶縁基板上に形成された薄膜トランジスタを用いて構成されたアクティブマトリクス型の表示装置において、外部システムから、非接触伝送路を介して画像データを受信し増幅する回路と、画像データを処理する回路とを含み、各回路が絶縁基板上に集積されてなる表示装置。
（２）絶縁基板上に形成された薄膜トランジスタを用いて構成された表示装置において、外部システムから非接触伝送路を介して画像データを受信し増幅する回路と、画像データを処理する回路とが絶縁基板上に集積されてなり、各回路うちの少なくとも１つの回路が該絶縁基板上に形成された薄膜トランジスタをよって構成されている表示装置。
（３）絶縁基板上に形成された薄膜トランジスタを用いて構成された表示装置において、外部システムから非接触伝送路を介して画像データを受信し増幅する回路と、画像データを処理する回路とが該絶縁基板上に集積されてなり、各回路うちの少なくとも１つの回路が該絶縁基板上に形成された薄膜トランジスタを使用して形成されており、該薄膜トランジスタの少なくとも１つは、再結晶された単結晶領域およびこの単結晶領域と隣接する多結晶領域とを含む半導体アイランド上に形成されている表示装置。さらに、該薄膜トランジスタのチャネルは該再結晶された単結晶領域に形成されている表示装置。
（４）さらに前記画像データを処理する回路に接続され、処理された画像データを保持するメモリ回路を含む表示装置。
（５）該非接触伝送路は二対の近接して対向する平面電極によって構成される容量結合型伝送路であり、または、一対のインダクタによって構成される誘導結合型伝送路である表示装置。さらに、該一対のインダクタにおいて送信用インダクタ素子と受信用インダクタ素子は巻線部の大きさが異なる表示装置。
（６）該画像データは圧縮されたデータであり、該画像データを処理する回路は圧縮データ展開回路を含む表示装置。
（７）該画像データを保持するメモリ回路はスタティックランダムアクセスメモリである表示装置。
（８）該絶縁基板にはさらにアンテナおよび送信回路が形成され、薄膜トランジスタを用いたスイッチにより受信と送信を切替えることにより、非接触の信号送信を可能にした表示装置。
（９）該絶縁基板は該外部システムに形成された接続スロットに結合して使用するため、該記接続スロットに挿入される結合端部を有する表示装置。
（１０）絶縁基板上に形成された薄膜トランジスタを用いて形成される受信回路、圧縮データ展開回路、メモリ回路、およびアクティブマトリクス型の表示部を有するディスプレイ装置を用いて画像表示する方法であって、該受信回路により外部システムから非接触伝送路を介して圧縮された画像データを受信し、そして増幅する工程と、増幅された画像データを、各表示ビットに対応するビットマップデータに展開処理する工程と、展開処理された画像データをメモリ回路に保持する工程と、該メモリ回路からビットマップデータを読み出し、該アクティブマトリクス型表示装置に表示する工程を有する画像表示方法。さらに、該薄膜トランジスタはそれぞれ再結晶された単結晶領域およびこの単結晶領域と隣接する多結晶領域とを含む半導体アイランド上に形成されている画像表示方法。
本発明の実施例によれば、十分な伝送容量が確保できないような、モバイル環境においても良質な画像表示を実現できるフラットディスプレイを低コストで実現できる。
（第１の実施の形態）
以下、本発明の実施の形態を図面を参照しながら説明する。図３は本発明の第１の実施の形態に係るディスプレイ基板２００を示し、この表示装置はいわゆるアクティブマトリクス型の表示装置である。図３のガラス基板２０１は図１に示す従来技術の透明基板１２２に対応し、これをさらに改善するものである。
絶縁基板である例えば透明な無アルカリガラス基板２０１上には、複数の走査配線２１０と複数の映像信号配線２１１とがマトリクスを構成するように配置されている。なお、基板２０１はガラス基板に限定されるものではなく、例えば石英基板やプラスティック基板等を使用することも可能である。それらの配線２１０、２１１で規定される矩形の画素領域内に、複数の薄膜トランジスタ（ＴＦＴ：thin film transistor）２２４が配置されてなる薄膜トランジスタアクティブマトリクス領域２１３が形成されている。そして、これら各画素の薄膜トランジスタこれを駆動するために、同様に薄膜トランジスタで構成された走査回路２１４および信号供給回路２１５が配置される。
さらに、外部から供給される電源電圧２１６を変換してこれらの駆動回路に必要な電圧として供給するためのＤＣ−ＤＣコンバータ回路２１７および、映像データ、制御信号等を受け取り、必要な処理を行い走査回路２１４および信号供給回路２１５にタイムミング信号を供給するタイミングコントロール回路２１８が同様に薄膜トランジスタにより構成されてガラス基板２０１上に集積されている。
また、外部からの圧縮された画像データを受信するための素子として、２枚の電極２１９および２２０がアクティブマトリクス領域２１３の外側のガラス基板上の領域に形成されている。この２枚の電極２１９および２２０は、受信回路２２１に接続されている。またこの受信回路２２１に隣接し、受信回路２２１が受信し増幅した圧縮された画像データをデータ展開処理時に利用するために一旦蓄積するメモリ回路２２２が形成されている。このメモリ回路２２２は薄膜トランジスタを用いた例えばスタティックランダムアクセスメモリを用いて形成することができる。そしてこのメモリ回路２２２に保持された圧縮データをピットマップデータに展開するためのデータ展開回路２２３が、このメモリ回路２２２に隣接して形成されている。このメモリ回路２２２はまたデータ展開回路２２３により生成されたピットマップデータを記憶するメモリとしても使用可能である。
これらの受信回路２２１、メモリ回路２２２、そしてデータ展開回路２２３等はガラス基板２０１上に形成された薄膜トランジスタを用いて形成することが製造工程の簡略化のために特に望ましい。しかし場合によっては、受信回路２２１、メモリ回路２２２またはデータ展開回路２２３等のいずれかを１つまたはそれ以上のシリコンチップ等にそれぞれ別個に形成し、これらをガラス基板２０１に搭載し、他の回路構成部と電気的に接続することも可能である。
図３において２３６は液晶の各画素部分を示し、２２４は各画素部分を制御する薄膜トランジスタである。なお各画素は液晶に限定されるものではなく、例えば以下に述べる第２の実施例である図８に示すような、適切な制御回路２５０〜２５２、２５４、２５５を有する有機エレクトロルミネッセンス素子により形成することも可能である。
図４は容量結合によりディスプレイ基板２００とシステム基板２３０との間のデータ伝送の形態を例示する斜視図である。データ送信側システムを構成するプリント配線基板２３１上には、半導体チップからなる画像データの送信回路２３２とこれに接続された一対の電極２３３、２３４が形成されている。
そして、受信用の一対の電極２１９、２２０が形成されたディスプレイ基板２００がシステム基板２３０に近接して配置される。この場合、ガラス基板２０１およびプリント配線基板２３１にそれぞれ形成された一対の電極同士をそれぞれ相対するように配置される。この実施例においては、システム基板２３０の電極２３３および２３４には互いに逆位相の伝送信号を供給する。このようにして望ましくはそれぞれの対応する電極２１９−２３３および２２０−２３４間の容量によって容量結合性によるいわゆる差動型の非接触伝送路が形成される。尤も本発明は差動型結合に限定されるものではない。
図５は図４に示す差動型の容量結合性非接触伝送路についての断面の模式図を示す。システム基板であるプリント配線基板２３１上には画像データの送信回路２３２と一対の電極２３３、２３４が形成されている。そしてこの電極２３３、２３４はディスプレイ基板２００上の一対の電極２１９、２２０に夫々対向するように配置される。そして上下それぞれの電極間にＣ１、Ｃ２の容量を形成している。
送信回路２３２からの信号電圧は容量Ｃ１、Ｃ２を介して、一対の電極２１９、２２０間に電圧を誘起し、これがデータ受信回路２２１内の薄膜トランジスタ（図示せず）によって受信されそして増幅され、メモリ回路２２２（図示せず）に蓄積される。２３５はグランド電極である。本実施の形態のような、非接触系伝送においては、システム側基板２３１とディスプレイ側基板２００の基準電位が一致しないため、特にこのような差動伝送系を採用することが望ましい。
本実施の形態によれば、ディスプレイ基板２００上に少なくとも画像メモリ回路２２２と圧縮データ展開回路２２３とを設けることにより、システム装置からは直接に画像展開前の圧縮されたデータを受け取ることができる。このため、システム装置からのデータ伝送路の容量が必ずしも確保されないような環境下でも良好な画像表示が可能となる。
図６はディスプレイ基板２００上に形成された、一対の電極２１９および２２０、受信回路２２１、メモリ２２２、画像展開回路２２３、コントロール回路２１８、および信号供給回路２１５を含むデータ処理回路を示す。図６の回路構成においては、図５に示すような差動伝送系を使用し容量結合Ｃ１、Ｃ２を介して受信回路２２１により受信されそして増幅された圧縮画像データを、メモリ２２２に一時的に記録する。続いて、圧縮画像データを画像展開回路２２３により画像展開し、各表示ビットマップに対応するビットマップデータを発生させる。そして、コントロール回路２１８により制御される信号供給回路２１５にこのビットマップデータを供給する。なお、メモリ２２２は発生したビットマップデータを一時的に記憶するためのバッファ回路として使用することもできる。
ＪＰＥＧ形式の圧縮画像データの展開を例として、データ展開回路２２３の内部構成の一例を図7により説明する。ＪＰＥＧ形式の圧縮画像データは、８Ｘ８の６４個の輝度色差（ＹＣｂＣｒ形式）の画像情報を１つのブロックとして、離散コサイン変換により周波数情報に変換され、続いてこれを適当な量子化パラメータにより量子化して丸めを行った後、ハフマン符号化と呼ばれるエントロピー符合化によりデータ圧縮することにより形成されている。従って表示装置の画像展開回路２２３におけるデータの展開は上記のフローを逆順に処理することにより行われる。
データは周波数ＪＰＥＧデータであることを示すへッダ情報、圧縮時に用いた符合化、量子化のパラメータを格納したテーブル、および圧縮された画像データの３つのパートからなる。入力データのうち、数値テーブル情報は、展開回路内２２３に設けられたメモリ回路２２２に保持される。
画像データは、まず、逆ハフマン変換回路２４０によって伸張される。この際、メモリ回路２２２内の符合化テーブル２４１が参照される。次に、逆量子化回路２４２により空間周波数情報に変換される。この際にメモリ回路２２２内の量子化テーブル２４３が参照される。次に逆離散コサイン変換回路２４４により、各ピクセルの輝度色差情報に変換される。この際に、メモリ回路内２２２の逆離散コサイン変換のテーブル２４５が参照される。最後にＹＣｂＣｒ逆変換回路２４６により、ＹＣｂＣｒ形式のデータを、通常のＲＧＢデータに変換してＲＧＢビットマップデータとして出力する。
（第２の実施の形態）
図８は本発明の第２の実施の形態にかかるアクティブマトリクス型表示装置の構成図である。図８の実施例においては、外部からの圧縮された画像データを受信するための素子として、例えば金属薄膜で構成された所定の巻き回数のインダクタが使用されることに特徴を有する。
図３の実施例と同様、絶縁基板である無アルカリガラス基板２０１上に複数の走査配線２１０と複数の映像信号配線２１１とがマトリクスを構成するように配置されている。そして、それらの配線２１０、２１１により規定される複数の矩形の画素領域内に、図３とは異なりそれぞれ２個のＰ型薄膜トランジスタ２５０、２５１と容量素子２５２そして画素２５６が配置されてなる薄膜トランジスタアクティブマトリクス領域２５３が形成されている。そしてこれらを駆動するために、薄膜トランジスタで構成された走査回路２５４および信号供給回路２５５が配置されている。
図８に示す第２の実施の形態においては、画素としての有機エレクトロルミネッセンス素子２５６に電流を供給し発光させることによって表示動作を行う。このため各有機エレクトロルミネッセンス素子へ電流を供給するための電流供給源２５７を有する。そして薄膜トランジスタアクティブマトリクス領域２５３内のトランジスタ２５０、２５１に対し、同一基板上に形成された電流供給配線２５８によって電流が供給される構成を有する。
外部から供給される電源電圧２１６を変換してこれらの駆動回路に必要な電圧として供給するためのＤＣ−ＤＣコンバータ回路２１７および、映像データ、制御信号等を受け取り、必要な処理を行い走査駆動回路２５４，信号供給駆動回路２５５にタイミング信号を供給するタイミングコントロール回路２１８がやはり薄膜トランジスタにより構成されてガラス基板２０１上に集積されている。
本実施の形態においては、外部からの圧縮された画像データを受信するための素子として金属薄膜で構成された所定の巻き回数のインダクタ２５９が使用される。この事例ではインダクタ２５９は薄膜トランジスタアクティブマトリクス領域２５３の外側においてガラス基板２０１上の領域に形成されている。このインダクタ２５９は同じガラス基板２０１上の受信回路２２１に接続されている。受信回路２２１に受信された画像データは半導体メモリ回路２２２に一時的に記録される。そしてメモリ回路２２２に保持された圧縮データをピットマップデータに展開するためのデータ展開回路２２３がメモリ回路２２２に隣接して形成されている。
これらの受信回路２２１、半導体メモリ回路２２２、データ展開回路２２３等は全てガラス基板２０１上に形成された薄膜トランジスタにより構成することが製造工程の簡略化のために特に望ましい。しかし場合によっては、受信回路２２１および／またはメモリ回路２２２および／またはデータ展開回路２２３を１つまたはそれ以上のシリコンチップ等にそれぞれ形成してガラス基板２０１に搭載し、他の回路構成部と電気的に接続することも可能である。
図９はディスプレイ基板２００上のインダクタ素子２５９と、データ送信側システムを構成する基板２６０上に形成された他方のインダクタ素子２６１によって構成される誘導結合性の非接触伝送路の断面模式図を示す。
システム基板２６０上には画像データの送信回路２６２と自己インダクタンスＬ１のインダクタ２６１が形成されている。インダクタ２６１はディスプレイ基板２００上の自己インダクタンスＬ２インダクタ２５９とほぼ同軸に配置される。画像データ送信回路２６２からの信号電圧はこれらの間の相互インダクタンスＬｍを介して、インダクタ２６１からインダクタ２５９への伝送される。インダクタ２５９を介して受信回路２２１により受信された信号は、図８のメモリ回路２２２に蓄積される。
本実施の形態によれば、図８に示すようにディスプレイ基板２００上に画像メモリ回路２２２と圧縮データ展開回路２２３を設けることにより、システム装置（図示せず）から直接圧縮されたデータを受け取ることができる。このため、システム装置からのデータ伝送路の伝送容量が必ずしも確保されないような環境下でも画像データの伝送が可能となり、良好な画像表示が達成される。
なお、各画素は図８に示すような有機エレクトロルミネッセンス素子に限定されるものではなく、例えば図３に示すような適切な制御回路２１４、２１５を有する液晶２３６により形成することも可能である。
（第３の実施の形態）
図１０は本発明の第３の実施の形態にかかるディスプレイ基板２００とシステム装置の作業台２６４を示す斜視図である。
本実施の形態において、ディスプレイ基板２００は上記第２の実施の形態と同様に誘導性の非接触伝送路を有する。このため非接触伝送路を形成するための受信用インダクタ素子２５９をディスプレイ基板２００上に有する。一方システム装置側はディスプレイ基板２００より大きな面積の作業台２６４を有し、その上に送信回路２６２と送信用インダクタ素子２６５が形成される。作業台２６４には接続ケーブル２６３によって外部のシステム装置（図示せず）から必要な画像信号が供給される。
また、作業台２６４自体が別のディスプレイ装置であってもよく、ディスプレイ基板２００と共に複数のディスプレイ装置を有するシステムの形成が可能である。送信用インダクタ素子２６５と受信用インダクタ素子２５９は大きさを異なるようにして形成することが可能であり、図１０の場合送信用インダクタ素子２６５は受信用インダクタ素子２５９より巻線部の大きさが大きい。
このような実施の形態によれば、ディスプレイ基板２００を作業台２６４に近接させることで、送信用インダクタ素子２６５と受信用インダクタ２５９の誘導結合が生じデータが転送され、ディスプレイ基板２００における表示がおこなわれる。ディスプレイ基板２００は作業台２６４に近接していればよく、データ転送のためのケーブルが必要ないため、可搬性に優れた表示デバイスを実現できる。
（第４の実施の形態）
図１１は本発明の第４の実施の形態にかかる信号処理回路を示す回路図である。第１の実施の形態の絶縁基板に、非接触伝送のための送受信用のアンテナ、薄膜トランジスタを用いた送信回路及びスイッチが形成される。そして、このスイッチによりシステム装置からの受信とシステム装置への送信を切替え可能とし、受信および送信に係る双方向の信号の授受を可能とする。
図１１において、電極２１９、受信回路２２１、メモリ回路２２２、データ展開回路２２３、タイミングコントロール回路２１８、および信号供給回路２１５そして受信用の一対の電極２１９を有する点においては図３に示す第１の実施の形態と同様である。図１１の実施例においては、特に、電極２１９が受信用と共に送信用のアンテナ２７２としても動作する。ディスプレイ基板２００からシステム側への送信のための送信回路１６６が同時にガラス基板上に形成される。そして、薄膜トランジスタを用いたスイッチ２６７により、受信と送信を切り替えることにより、双方向の信号の授受を可能とする。送信回路１６６としては、例えば通常の無線送信用の信号処理回路と同様の機能を有する回路が適用できる。なお、この例では容量結合型伝送路による場合が図示されているが、第２の実施の形態のようにインダクタ素子を用いた誘導結合型伝送路とすることも可能である。
基板上にさらに送信回路を集積することにより、システムから信号を受け取るだけでなく、システム側にディスプレイ側の情報を送ることができる。このような機能を持つことにより、ディスプレイ基板２００上のセンサ（図示せず）で収集した信号、例えば、音声、温度、照度に関する情報やディスプレイの内部状態をシステムにフィードバックすることができる。このため、表示のより細かな制御や音声や人体接触によるシステム全体の制御等、さまざまな機能をコスト増大なしに実現できる。
（第５の実施の形態）
図１２および図１３に本発明の第５の実施の形態にかかるディスプレイ基板２００および光受信回路２６８を示す。第１の実施の形態における容量結合による信号伝送に代え、光結合により非接触の信号伝送を行うものである。
この実施の形態では伝送手段として、光伝送路を用いる。容量やインダクタの代わりに光センサ２６９をディスプレイ基板２００上に集積する。図１３は光センサ２６９の内部構成例である。この例では単結晶シリコン薄膜で構成したフォトダイオード２７０および増幅回路２７１等から構成される。
図示はしていないが、第４の実施の形態と同様に、光受信回路に加え信号送信手段を設けることが可能である。この場合のディスプレイ側からの信号送信のためには、例えば、別途配線基板上に実装したＬＥＤあるいはレーザダイオード（図示せず）を用いることが可能である。またはＬＥＤあるいはレーザダイオードをディスプレイ基板２００上に配置することも可能である。
信号伝送手段として、光を用いることにより、電磁ノイズの影響を排除できるので、良好なＳＮ比を達成できる。このことにより、伝送速度を向上させることができる。特に透明なガラス基板上に単結晶シリコン薄膜で構成したフォトダイオードを用いることにより、ガラス基板の表裏どちら側に送信回路を配置しても信号を受信できるため、実装の自由度が大きくなる効果がある。
（第６の実施の形態）
図１４および図１５に示す実施の形態は、図３に示すような、非接触型のシステム―ディスプレイ間インターフェイスを用いた実装の別の事例である。ディスプレイ基板２００は、外部システムに形成された接続スロット２７４に結合して使用するため、接続スロットに挿入される結合端部２７８を有する。図１４の事例における信号伝送の原理は２つの容量素子を用いた静電結合型の差動伝送である。但し本発明は静電結合型に限定されるわけではない。例えば誘導結合や光結合を用いることもできる。
図１４および図１５に示すように、ディスプレイ基板２００の一端に受信アンテナ２７２が形成され、システム側の配線基板２７３上にはディスプレイ基板２００を差し込むためのスロット２７４が実装される。このスロット２７４内にはシステム側の送信回路２７６と電気的に接続されている送信アンテナ２７５が配置されている。ディスプレイ基板２００側の結合端部２７８の受信アンテナ２７２はデータ受信回路２２１に接続されている。
システム側の配線基板２７３とディスプレイ基板２００とは、上述のスロット２７４内において受信アンテナ２７２と送信アンテナ２７５が相対するように配置されている。このような構成とすることにより。配線基板２７３上のスロット２７４内にディスプレイ基板２００を単に差込み固定することにより、自動的に静電結合型の差動伝送路が形成され、信号の授受が行われる。配線基板２７３には通常接地線２７７が設けられる。
第６の実施の形態によれば、システム側の基板２７３とディスプレイ基板２００を接続するために従来より一般的に用いられてきた所謂フレキシブル配線基板をなくすことができる。また、実装が簡単であり、フレキシブル配線基板の熱圧着等の実装工程が不要となるので、製品コストを低減できる。
なお、第１から第６の実施の形態において、各表示装置は携帯が可能な薄板状のカード形式で形成することができる。
（第７の実施の形態）；半導体薄膜の形成
本発明に係る非接触伝送路による画像表示は、通常の薄膜トランジスタの製造に使用されているような、例えばガラス基板上に形成されたアモルファスシリコン薄膜を用いて行うことが可能である。一般にアモルファスシリコン薄膜はアニールして使用される。
しかし、本発明のディスプレイ基板としては、以下に述べるアレイ状に形成された実質的に単結晶薄膜からなる複数の領域３０１を有する基板３０２を使用するのが特に有効である。かかる基板においては、ディスプレイ装置が必要とするような大面積の基板において、実質的に単結晶薄膜からなる複数の領域を、基板全体として均一な状態で得ることが可能だからである。実質的にと表現したのは、この部分は完全な単結晶薄膜により形成されることが望ましいが、以下に述べる本発明に係る方法で結晶成長させた場合に、複数の単結晶領域により形成される場合もあるからである。
図１６はかかる基板３０２の電子顕微鏡像である。アレイ状の単結晶薄膜からなる複数の領域を形成する基板は、ガラス基板に限定するものではないが、この実施例では透明なガラス基板が用いられている。このディスプレイ用の基板は、二次元のマトリクス状に配置されたシリコン薄膜からなる約５μｍ×５μｍの大きさの例えばシリコン薄膜からなる領域が、例えば縦横５μｍの間隔で敷き詰められた構造をもつ。
図１６において、個々の単結晶領域を囲む境界部分には多結晶領域３０３が存在し、多数の結晶粒界３０４が存在する。この結晶粒界３０４にはキャリアの発生・再結合中心として働く電気的に活性な欠陥が存在する。このため、この多結晶領域３０３は薄膜トランジスタのチャネル領域部分の形成からは除外される。
図１７は図１６内の単結晶領域の1つである領域Ａを拡大したものである。５μｍの領域のうち、周辺部の０．５μｍ程度の領域は多結晶領域３０３であり、結晶粒界に見られる多数の欠陥が存在する。したがって、トランジスタのチャネル領域は、この０．５μｍ程度の欠陥領域３０３を含まないように配置されなければならない。
かかる基板の製造方法は、本出願人により平成１５年８月２９日に出願された特願２００３−２０９５９８号明細書に詳しく記載されている。
ここでは以下５μｍピッチで配列された１辺が約４μｍの大きさのほぼ矩形の単結晶領域を有する薄膜アレイを形成する方法の例について説明する。
ディスプレイ基板として使用する基板がガラス基板の場合、単結晶を得るためにシリコンウエハを作製する時のような高温は使用できない。このため、まず任意の方法によりガラス基板に例えば非晶質シリコン薄膜を形成する。次にパルス状の紫外レーザ光をこの非晶質シリコン薄膜に照射し非晶質シリコン膜を溶融する。続いて溶融したシリコンを再結晶化させて部分的に単結晶化されたシリコン薄膜を得る。この実施例ではシリコンを用いているが、例えばIII-V族半導体を使用する等、使用される半導体材料はシリコンに限定されるものではない。
再結晶させる場合、できるだけ大きな面積を持つ単結晶化領域を得るための一方法として、各アレイ部分毎に温度傾斜を与えて薄膜を溶融し、その後温度傾斜を有するまま基板温度を低下させ再結晶する方法を用いる。このため、適当なパターンを持つ位相シフトマスクを用いて基板表面に照射されるレーザビームの強度に空間分布を持たせ、横方向に温度傾斜を与える手法を採用する。この方法により、レーザビームの照射後においても、溶融時の温度傾斜に基き基板の各部分の温度がそれぞれ低下し、低温の部分から順次高温部分に向かって横方向の結晶成長が生ずる。このため、最初に生じた多結晶部分から特に成長に適した結晶部分を種とする結晶成長が拡大し、大きな単結晶の領域が得られる。場合によっては、複数の単結晶領域が形成される場合もあるが、この場合でも成長した結晶の大きさは通常薄膜トランジスタのチャネル領域の大きさよりも大きい。この方法により、１辺が約４μｍの大きさのほぼ矩形の複数の実質的に単結晶の領域３０１を有するアレイを得ることができる。
次に、例えば位相シフトマクを使用した上記再結晶工程を、図１８および図１９を参照して説明する。図１８（Ａ）に示す位相シフトマスク３１０は、透明媒質、例えば、石英基材に厚さの異なる互いに隣合う領域を設けたものである。そして、これら領域間の段差(位相シフト部)の境界で、入射するレーザ光線を回折並びに干渉させる。このようにして入射したレーザ光線の強度について周期的な空間分布を付与するものである。
この位相シフトマスク３１０は、隣接するパターンが逆位相（１８０°のずれ）となるように構成される。即ち、交互に配列された領域は、位相がπの第１のストリップ領域（位相領域）３１０ｂと、位相が０の第２のストリップ領域（位相領域）３１０ｃとからなる。これらストリップ領域(位相シフト線領域)はこの例では１０μｍの幅を有する。具体的には、この位相シフトマスク３１０は、屈折率が１．５の矩形の石英基板を２４８ｎｍの光に対して位相がπに相当する深さ、即ち２４８ｎｍの深さにパターンエッチングして作製する。このエッチングにより薄く形成された領域が第１のストリップ領域３１０ｂとなり、エッチングされない領域が第２のストリップ領域３１０ｃとなる。
このような構成の位相シフトマスク３１０においては、厚い第２の位相領域３１０ｃを通過したレーザ光は、薄い第１の位相領域３１０ｂを通過したレーザ光に比較して１８０°遅れる。この結果、レーザ光間で、干渉と回折とが生じ、図１９に示すようなレーザ光の強度分布３３０が得られる。即ち、位相シフト部を通過した光は、隣接する透過光相互が逆位相となるため、これら領域間の対応する位置で光強度が最小、例えば０となる。このため、光強度が最小の部分の温度が最も低くなり、基板表面に周期的な温度分布３４０が形成される。
レーザ光の照射が停止されると、まずこの温度の最小の部分３４１もしくはこれの近傍の領域において温度が融点以下となり、半導体が再結晶化する際に核となる多数の多結晶が発生する。このためこの温度の最小の部分３４１においては最初は多結晶が生成される。しかし、温度傾斜により順次結晶が成長する間に、特に成長に適した結晶方位を有する結晶部分の成長が拡大し、このため各温度傾斜部３４２において実質的に単結晶の領域が得られる。
この説明においては、位相シフトマスク３１０は、図１８の（Ａ）に示されるように位相シフト部が互いに平行な複数の直線状になっているもので説明したが、これに限定されることはない。例えば、位相シフト線を直交させ、位相が０とπの部分を市松格子状に配列させることも可能である（図示せず）。この場合は、位相シフト線に沿って格子状の光強度０の領域ができる。このために、結晶の核はこの線上の任意の位置で発生するので、結晶粒の位置、形の制御が難しくなる場合がある。
結晶核の発生を制御するためには、光強度が０となる領域は所定の周期で点状に分布して形成されることが望ましい。このための１方法として、例えば直交する位相シフト線の各位相シフト量はそれぞれ１８０°未満にする。この場合、各位相シフト線に対応する位置においては光強度は減少するものの完全には０にはならない。しかし、以下に述べるようにシフト量の適切な選択により、位相シフト線の交点の周囲の複素透過率の和を０にすることが可能である。この場合はこの交点に対応する位置の光強度を０にすることができる。
この一例を図１８（Ｂ）並びに（Ｃ）を参照して説明する。マスク３２０は、各組が図１８（Ｂ）に示されるような厚さの異なる４つの正方形の領域３２０ｅ、３２０ｆ、３２０ｇ、３２０ｈにより構成されている正方形のパターン３２２からなる複数の組を有する。各組においては、図１８（Ｂ）および（Ｃ）に示されるように、第１の領域３２０ｅが一番薄く、位相が０となっている。第４の領域３２０ｈは一番厚く、位相が第１の領域３２０ｅとは３π／２ずれている。これら領域３２０ｅ，３２０ｈの厚さとの間の厚さを有する第２、第３の領域３２０ｆ，３２０ｇは、第１の領域に対して位相がπ／２、πと夫々ずれている。
このようなマスクにおいては、第１ないし第４の領域が隣り合う部分、即ち、正方形のパターンの中心点３２１が、強度０の領域となる。従って、この点が結晶成長の核となる。図１８（Ｃ）においてパターンの中心点即ち各格子点３２１を強度０の領域とすることができる。このため結晶粒の発生位置を容易に制御できる。このような位相シフトマスクを使用した技術は、特願２００２−１２０３１２号を基礎出願とし、本願人と同じ出願人による２００３年３月１９日出願の国際出願ＰＣＴ／ＪＰ０３／０３３６６の明細書に記載されている。
（第８の実施の形態）；薄膜トランジスタ回路の形成
図３または図８に示すような受信回路２２１、メモリ２２２、画像展開回路２２３、およびコントロール回路２１８等に含まれる種々の論理セルは、予めセルライブラリに記憶された各論理部分に関する所定の基本構造を複数用いて形成することができる。これらの論理セルのうちCMOSによるインバータ回路セル、AND回路セル、XOR回路セル、および半加算器回路の構成について以下説明する。
図２０は図１６に示した単結晶のアレイ構造上に配置したCMOSインバータ回路セル４００の平面図を示す。Y方向に7段、X方向に4段にマトリクス状の単結晶領域３０１のパターンは、回路パターンレイアウトのための仮想的なパターンである。各薄膜トランジスタ間のアイソレーションのため、薄膜トランジスタが構成されている半導体アイランド４０３の周辺領域の半導体薄膜部分はエッチング等で除去されるので製品には残らない。単結晶領域３０１はこの例では1辺が４μｍの正方形である。
図２０においては、P型MOSトランジスタ４０１とN型MOSトランジスタ４０２を形成するための２個の半導体アイランド４０３が形成されている。この半導体アイランド４０３とゲート電極４０４の交差部に各々のドランジスタのチャネル４０５、４０６が形成される。チャネル長はPチャネル、Nチャネル共に例えば１μｍである。そして、チャネル幅はPチャネルは例えば2μｍ、Nチャネルは例えば１μｍである。本実施の形態の特徴としては、これらのチャネル領域が1個の単結晶領域３０１内のほぼ中央に配置される。したがってこの例では、トランジスタ４０１、４０２のチャネル領域はX方向、Y方向ともに、単結晶領域３０１の配置ピッチに等しい５μｍの周期でのみ配置される。
VSS４０７は第1層目AL配線により構成された接地配線であり、VDD４０８は第1層目AL配線により構成された電源配線である。CONT（１）は半導体層およびゲート電極層と第1層目AL配線層を接続するためのスルーホールである。CONT（２）はセル内の第1層目AL配線と他のセルを接続する第2層目のAL配線を接続するためのスルーホールである。コンタクトホールCONT（1）は半導体単結晶領域３０１の内に形成される。高濃度不純物領域で構成されるソース領域４０９、４１２およびドレイン領域４１０、４１３は、結晶粒界の存在する多結晶領域４１１を跨ぐように配置される。しかし、ソース、ドレイン領域は所望の低い抵抗値が実現されていればトランジスタ動作に支障はなく、結晶粒界が存在しても特に問題とはならない。
VIN４１４、VOUT４１５はインバータセル４００の信号の入力部および出力部を示す。後で説明する自動配線ソフトウエアは、VIN４１４、VOUT４１５の位置を認識し、セル間を配線する。
図２１は図２０のセルの論理回路図を、そして図２２はその回路図を示す。図２２の回路図において単結晶領域３０１は個々のMOSトランジスタのチャネル領域が単結晶領域３０１内に配置されていることを模式的に示している。
図２３（Ａ）は図２０および以下に述べる図２４、２７、および２９等の回路において共通して使用することが可能なＰ型またはＮ型の薄膜トランジスタ４２０の断面図である。図２３（Ｂ）は同トランジスタ４２０の平面図である。この例では中央の単結晶領域４２３の両端に多結晶領域４２４が形成されている。
ガラス基板２０１上に例えば膜厚５０ｎｍのＳｉＮｘ膜４２１と、例えば膜厚１００ｎｍのＳｉＯ２膜４２２からなるバッファ絶縁膜が形成されている。バッファ絶縁膜はガラス基板２０１からの不純物の拡散を防止する役割を持つ。ＳｉＯ２膜４２２上には例えば膜厚２００ｎｍのシリコン薄膜が形成されている。このシリコン薄膜は上記光強度分布を有するレーザ光の照射に基き再結晶されたシリコン多結晶領域４２４とこれに隣接するシリコン単結晶領域４２３を有する。
薄膜トランジスタ４２０のチャネル４３０は、シリコン単結晶領域４２３の部分のみに形成されることが望ましい。高濃度の不純物がドープされるソース領域またはドレイン領域４３１は、その一部に高濃度の不純物がドープされたシリコン多結晶領域４２４を含むことができる。この場合シリコン多結晶領域４２４は高濃度にドープされているので導通および電極との接続に支障は生じないことがわかった。図２３（Ａ）においてはシリコン多結晶領域４２４のみから電極４２８が引出されている例が図示されている。しかし、電極４２８は多結晶領域４２４および単結晶領域４２３を跨いで形成することも可能である。
薄膜トランジスタ４２０は通常の電界効果トランジスタと同様ドープする不純物の適切な選択によりＰ型トランジスタまたはＮ型トランジスタとされる。シリコン単結晶領域４２３上には、例えば膜厚３０ｎｍのＳｉＯ２からなるゲート絶縁膜４２５が形成されている。そしてその表面には単結晶領域４２３を横断して延在する例えばＭｏＷ合金膜よりなるゲート電極４２６が形成されている。チャネル長はこのゲート電極４２６の幅により規定される。そして、上記部材全部を覆うように例えばＳｉＯ２からなる層間絶縁膜４２７が形成されている。層間絶縁膜４２７に設けたコンタクトスルーホール４２８を介して、例えばＭｏ／Ａｌ／Ｍｏの３層金属膜よりなる電極配線４２９が形成されている。
図２４は、図２０と同様にY方向に7段でマトリクス状に配置された単結晶領域３０１からなるアレイ上に形成したCMOS、AND回路セル５００の平面図である。図２５はセルの論理回路図である。図２６はトランジスタレベルの回路図である。このセルはVIN（1）５０１とVIN（2）５０２との論理積をVOUT５０３に出力するセルである。
セルはP1〜P3とN1〜N3の６個のトランジスタから構成される。トランジスタのチャネル長は例えば全て１μｍである。チャネル幅はN1、N2、N3、P1、P2とも例えば２μｍであり、P3は例えば４μｍである。図２０のセルと同様に、全てのトランジスタのチャネル領域は単結晶領域３０１のほぼ中央に配置される。特に、チャネル幅の大きいP3においては、結晶粒界を避けるため、半導体アイランドは２個の部分５０４、５０５に分割される。そして、その各々が別の単結晶領域３０１内に配置され、これらを並列に接続することで大きなチャネル幅を実現している。
図２７は図２０、図２４と同様にY方向に7段でマトリクス状に配置された単結晶領域３０１からなるアレイ上に形成したCMOS、XOR回路セル６００の平面図である。
図２８はXOR回路セル６００のトランジスタレベルの回路図である。これはVIN（1）６０１、VIN（2）６０２の２つの入力の排他的論理和をVOUT６０３に出力するセルである。XOR回路セル６００はP1〜P４とN1〜N４の８個のトランジスタから構成される。トランジスタのチャネル長は例えば全て１μｍである。チャネル幅は例えばN1〜N４は2μｍ、P1〜P４は４μｍである。
全てのトランジスタのチャネル領域は、単結晶領域３０１の配置ピッチに等しい例えば５μｍの周期で単結晶領域３０１のほぼ中央に配置される。図２４のANDセル５００と同様に例えばチャネル幅４μｍのP型トランジスタは2個のチャネル幅２μｍのトランジスタを並列に接続した構成となっている。
図２０、２４、２７に示した論理セルは設計に利用するセルライブラリから一部を抜粋したものである。実際のセルライブラリには、これ以外にも多数の論理セルが登録されている。それらは全て、上記の例と同様な平面パターン上の特徴を持つ。即ち、単結晶領域３０１の配列ピッチに等しい周期でトランジスタのチャネルが配置され、全てのセルはY方向に７段の単結晶アレイ上構成されている。X方向の段数はセルの大きさに依存して変化してよい。
図２９は、2個のインバータ回路７０１および７０２、1個のAND回路７０３、そして1個のXOR回路７０４を用いて自動配置配線ソフトウエアにより合成した半加算器回路７００の平面図である。図３０はその論理回路図を示す。
全ての論理セルのY方向の大きさは統一されている。従って、各セルをX方向に並べることで、電源配線と接地配線を自動的に接続することが可能である。各セル間は、セル配置部の外に接地配線７０５の延長方向に平行に配置された第1層AL配線群７０６と、各セルの入出力コンタクト部から接地配線７０５と垂直な方向に交差するように配置された第2層AL配線７０７、およびこれらを接続するスルーホールCONT（2）７０８によって接続される。各論理セルの相対的配置は、トランジスタのチャネルの周期配置が全体として保たれるように行われる。よって、合成された回路全体においても、単結晶領域３０１の配列ピッチに等しい周期でトランジスタのチャネルが配置されるという特徴を有する。
本実施の形態のような論理セルを用いることにより、単結晶領域３０１と結晶粒界３０４が混在するような半導体薄膜の内、特に単結晶領域だけにトランジスタのチャネルを配置することができるので、高性能な回路が実現できる。
図３１は、図２９中X、X’で示した線に沿う断面図である。例えば無アルカリガラス基板２０１上に、例えば膜厚５０ｎｍのＳｉＮｘ膜８００と、例えば膜厚１００ｎｍのＳｉＯ２膜８０１からなるバッファ絶縁膜が形成されている。基板２０１はガラス基板に限定されるわけではなく、例えば石英基板を使用することも可能である。ここでＳｉＮｘ膜とＳｉＯ２膜からなるバッファ絶縁膜はガラス基板２０１からの不純物の拡散を防止する役割を持つ。
上記ＳｉＯ２膜８０１上には、レーザ照射により再結晶された例えば膜厚２００ｎｍのシリコン薄膜８３０が形成されている。シリコン薄膜８３０は図２３に示すように中央部にシリコン単結晶領域をそしてその両端部にシリコン多結晶領域を有するシリコン薄膜８３０であり、トランジスタを構成する。各々のＳｉＯ２８０１およびシリコン薄膜８３０上には、例えば膜厚３０ｎｍのＳｉＯ２からなるゲート絶縁膜８２０が形成されている。
その上部にＭｏＷ合金膜よりなるゲート電極８４０が形成されている。そして、上記部材全部を覆うようにＳｉＯ２からなる第1の層間絶縁膜８２１が形成されている。この層間絶縁膜８２１に設けたコンタクトスルーホールＣＯＮＴ（１）８４１を介して、例えばＭｏ／Ａｌ／Ｍｏの３層金属膜よりなる電源配線ＶＤＤ８５０、接地配線ＶＳＳ８６０、セル内の接続配線８１５が接続されている。
さらに、上記部材全部を覆うようにＳｉＯ２からなる第２の層間絶縁膜８２２が形成され、上記接続電極８１５から保護絶縁膜８２２に設けたコンタクトスルーホールＣＯＮＴ（２）８４２を介してＡｌよりなるセル間の接続配線８１６に接続される。そして上記部材全部を覆うようにＳｉＮｘからなる保護絶縁膜８２３が形成されている。
本発明は、例えば携帯情報端末や携帯電話用の画像表示デバイスやパ-ソナルコンピュータ等の情報機器の画像表示装置として利用可能である。もっともこれらの用途に限定されるものではない。
従来のアクティブマトリクス型表示装置の構成図である。 従来のアクティブマトリクス型表示装置の断面図である。 本発明の第1の実施の形態にかかるアクティブマトリクス型表示装置の構成図である。 本発明の第1の実施の形態において、ディスプレイ基板とシステム基板の間のデータ伝送の形態を示す斜視図である。 本発明の実施の形態にかかる差動型の容量結合性非接触伝送路の断面模式図である。 本発明において、ディスプレイ基板に形成される、圧縮画像データから各表示ビットマップに対応するビットマップデータを発生させる回路のブロック図である。 ＪＰＥＧ形式の圧縮画像データの展開をするためのデータ展開回路の内部構成例を示すブロック図である。 本発明の第２の実施の形態にかかるアクティブマトリクス型表示装置の構成図である。 本発明の実施の形態にかかる誘導結合性の非接触伝送路の断面模式図である。 本発明の第３の実施の形態にかかる、表示装置とシステム装置の斜視図である。 本発明の第４の実施の形態にかかる、送信回路を含む信号処理回路を示す回路図である。 本発明の第５の実施の形態にかかる、光受信回路を含むディスプレイ基板を示す図である。 本発明の光受信回路の具体例を示す図である。 本発明の第６の実施の形態にかかる非接触型のシステム―ディスプレイ間インターフェイス示す図である。 図１４の非接触型のシステム―ディスプレイ間インターフェイスの断面図である。 本発明の第１および第２の実施の形態において用いることのできる結晶アレイパターンの電子顕微鏡像である。 本発明の実施の形態において用いられる結晶アレイパターンに関する図１６の電子顕微鏡像の拡大図である。 本発明の第７の実施の形態において単結晶アレイを得るために用いられる位相シフトマスクである。 単結晶アレイを得るために用いられる位相シフト結晶化法におけるレーザ光の光度分布および温度分布を示す図である。 本発明の第８の実施の形態に用いられるインバータ回路セルの平面図である。 本発明の実施の形態にかかるインバータ回路セルの論理図である。 本発明の実施の形態にかかるインバータ回路セルの回路図である。 （Ａ）は本発明の実施の形態にかかる薄膜トランジスタの断面図である。（Ｂ）はその平面図である。 本発明の第８の実施の形態にかかるＡＮＤ回路セルの平面図である。 本発明の実施の形態にかかるＡＮＤ回路セルの論理図である。 本発明の実施の形態にかかるＡＮＤ回路セルの回路図である。 本発明の第８の実施の形態にかかるXOR回路セルの平面図である。 本発明の実施の形態にかかるXORセルの回路図である。 本発明の第８の実施の形態にかかる半加算器回路の平面図である。 本発明の実施の形態にかかる半加算器回路の論理図である。 図２９に示す本発明の実施の形態にかかる半加算器回路のＸ−Ｘ’線に沿う断面図である。
符号の説明
１００…ディスプレイ装置、 １２１…透明基板、１２２…透明基板、１２３…液晶層、１２４…画素電極、 １２５…走査配線、１２６…信号配線、 １２７…対向電極、 １３０…薄膜トランジスタ、 １３３…電極、 １４１…走査線駆動回路、１４２…信号線駆動回路、１４３…液晶コントローラ、１４４…伝送路、１４５…システム装置、 ２００…ディスプレイ基板、 ２０１…無アルカリガラス基板、 ２１０…走査配線、 ２１１…映像信号配線、 ２１３…薄膜トランジスタアクティブマトリクス領域、 ２１４…走査回路、 ２１５…信号供給回路、 ２１６…電源電圧、 ２１７…ＤＣコンバータ回路、 ２１８…タイミングコントロール回路、 ２１９…電極、 ２２０…電極、 ２２１…データ受信回路、 ２２２…メモリ回路、 ２２３…圧縮データ展開回路、 ２２４…薄膜トランジスタ、 ２３０…システム基板、 ２３１…システム側プリント配線基板、 ２３２…送信回路、 ２３３…電極、 ２３４…電極、 ２３６…液晶、 ２４０…逆ハフマン変換回路、 ２４１…符合化テーブル、 ２４２…逆量子化回路、 ２４３…量子化テーブル、 ２４４…逆離散コサイン変換回路、 ２４５…テーブル、 ２４６…逆変換回路、 ２５０〜２５２…制御回路、 ２５０…Ｐ型薄膜トランジスタ、 ２５２…容量素子、 ２５３…薄膜トランジスタアクティブマトリクス領域、 ２５４…走査駆動回路、 ２５５…信号供給駆動回路、 ２５６…有機エレクトロルミネッセンス素子、 ２５７…電流供給源、 ２５８…電流供給配線、 ２５９…受信用インダクタ素子、 ２６０…システム基板、 ２６１…インダクタ素子、 ２６２…画像データ送信回路、 ２６３…接続ケーブル、 ２６４…作業台、 ２６５…送信用インダクタ素子、 ２６６…送信回路、 ２６７…スイッチ、 ２６８…光受信回路、 ２６９…光センサ、 ２７０…フォトダイオード、 ２７１…増幅回路、 ２７２…アンテナ、 ２７３…配線基板、 ２７４…スロット、 ２７５…送信アンテナ、 ２７６…送信回路、 ２７７…接地線、 ２７８…結合端部、 ３０１…半導体単結晶領域、 ３０２…基板、 ３０３…多結晶領域、 ３０４…結晶粒界、 ３１０…位相シフトマスク、 ３１０ｂ…第１のストリップ領域、 ３１０ｃ…第２のストリップ領域、 ３２０…マスク、 ３２０ｅ…第１の領域、 ３２０ｆ…第２の領域、 ３２０ｇ…第３の領域、 ３２０ｈ…第４の領域、 ３２１…中心点、 ３２２…パターン、 ３３０…強度分布、 ３４０…温度分布、 ３４１…部分、 ３４２…温度傾斜部、 ４００…インバータ回路セル、 ４０１…トランジスタ、 ４０２…トランジスタ、 ４０３…半導体アイランド、 ４０４…ゲート電極、 ４０５．４０６…チャネル、 ４０９．４１２…ソース領域、 ４１０．４１３…ドレイン領域、 ４１１…多結晶領域、 ４２０…薄膜トランジスタ、 ４２１…ＳｉＮｘ膜、 ４２２…ＳｉＯ２膜、 ４２３…シリコン単結晶領域、 ４２４…シリコン多結晶領域、 ４２５…ゲート絶縁膜、 ４２６…ゲート電極、 ４２７…層間絶縁膜、 ４２８…コンタクトスルーホール、 ４２９…電極配線、 ４３０…チャネル、 ４３１…ソースまたはドレイン領域 ５００…ANDセル、 ５０４、５０５…アイランド部分、 ６００…XOR回路セル、 ７００…半加算器回路、 ７０１．７０２…インバータ回路、 ７０３…AND回路、 ７０４…XOR回路、 ７０５…接地配線、 ７０６…第1層AL配線群、 ７０７…第2層AL配線、 ８００…ＳｉＮｘ膜、 ８０１…ＳｉＯ２膜、 ８１５…接続配線、 ８１６…接続配線、 ８２０…ゲート絶縁膜、 ８２１…層間絶縁膜、 ８２２…第２の層間絶縁膜、 ８２３…保護絶縁膜、 ８３０…シリコン薄膜、 ８４０…ゲート電極、 ８４１…コンタクトスルーホールＣＯＮＴ、 ８４２…コンタクトスルーホールＣＯＮＴ、 ８５０…電源配線ＶＤＤ、 ８６０…接地配線ＶＳＳ、

Claims (18)

  1. 絶縁基板上に形成された薄膜トランジスタを用いて構成されたアクティブマトリクス型の表示装置であって、
    外部システムから、非接触伝送路を介して画像データを受信し増幅する回路と、
    増幅された画像データを処理する回路とを含み、
    前記各回路が前記絶縁基板上に集積されてなることを特徴とする表示装置。
  2. 絶縁基板上に形成された薄膜トランジスタを用いて構成されたアクティブマトリクス型の表示装置であって、
    外部システムから非接触伝送路を介して画像データを受信し増幅する回路と、
    増幅された画像データを処理する回路とが前記絶縁基板上に集積されてなり、
    前記各回路うちの少なくとも１つの回路が前記絶縁基板上に形成された薄膜トランジスタをよって構成されていることを特徴とする表示装置。
  3. 絶縁基板上に形成された薄膜トランジスタを用いて構成されたアクティブマトリクス型の表示装置であって、
    外部システムから非接触伝送路を介して画像データを受信し増幅する回路と、
    増幅された画像データを処理する回路とが前記絶縁基板上に集積されてなり、
    前記各回路うちの少なくとも１つの回路が前記絶縁基板上に形成された薄膜トランジスタを使用して形成されており、
    前記薄膜トランジスタの少なくとも１つは、再結晶された単結晶領域および前記単結晶領域と隣接する多結晶領域とを含む半導体アイランド上に形成されていることを特徴とする表示装置。
  4. さらに前記画像データを処理する回路に接続され、処理された画像データを保持するメモリ回路を含む請求項１〜３のいずれか１項に記載の表示装置。
  5. 前記非接触伝送路は二対の近接して対向する平面電極によって構成される容量結合型伝送路である請求項１〜３のいずれか１項に記載の表示装置。
  6. 前記非接触伝送路は、一対のインダクタによって構成される誘導結合型伝送路である請求項１〜３のいずれか１項に記載の表示装置。
  7. 前記一対のインダクタにおいて送信用インダクタ素子と受信用インダクタ素子は巻線部の大きさが異なる請求項６に記載の表示装置。
  8. 前記画像データは圧縮されたデータである請求項１〜３のいずれか１項に記載の表示装置。
  9. 前記画像データを処理する回路は圧縮データ展開回路を含む請求項１〜３のいずれか１項に記載の表示装置。
  10. 前記メモリ回路はスタティックランダムアクセスメモリである請求項４に記載の表示装置。
  11. 前記薄膜トランジスタのチャネルは前記再結晶された単結晶領域に形成されている請求項３記載の表示装置。
  12. 前記絶縁基板はガラス基板である請求項１〜１１のいずれか１項に記載の表示装置。
  13. 前記絶縁基板にはさらにアンテナおよび送信回路が形成され、薄膜トランジスタを用いたスイッチにより受信と送信を切替えることにより、非接触の信号送信を可能にした請求項１〜１２のいずれか１項に記載の表示装置。
  14. 前記非接触伝送路は光伝送路である請求項１〜４のいずれか１項に記載の表示装置。
  15. 前記絶縁基板は前記外部システムに形成された接続スロットに結合して使用するため、前記接続スロットに挿入される結合端部を有する請求項１〜１４のいずれか１項に記載の表示装置。
  16. 前記表示装置は画素として液晶または有機エレクトロルミネッセンス素子のいずれかを使用する請求項１〜１５のいずれか１項に記載の表示装置。
  17. 絶縁基板上に形成された薄膜トランジスタを用いて形成される受信回路、圧縮データ展開回路、メモリ回路、およびアクティブマトリクス型の表示部を有するディスプレイ装置を用いて画像表示する方法であって、
    前記受信回路により外部システムから非接触伝送路を介して圧縮された画像データを受信し、そして増幅する工程と、
    前記増幅された画像データを、各表示ビットに対応するビットマップデータに展開処理する工程と、
    前記展開処理された画像データをメモリ回路に保持する工程と、
    前記メモリ回路から前記ビットマップデータを読み出し、前記アクティブマトリクス型表示部に表示する工程を有する画像表示方法。
  18. 前記薄膜トランジスタはそれぞれ再結晶された単結晶領域および前記単結晶領域と隣接する多結晶領域とを含む半導体アイランド上に形成されている請求項１７記載の画像表示方法。
JP2004366598A 2004-03-19 2004-12-17 表示装置 Expired - Fee Related JP5008823B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2004366598A JP5008823B2 (ja) 2004-03-19 2004-12-17 表示装置
TW094102552A TW200532344A (en) 2004-03-19 2005-01-27 Image display apparatus using thin-film transistors
US11/045,391 US7492361B2 (en) 2004-03-19 2005-01-31 Image display apparatus using thin-film transistors
KR1020050010218A KR20060041670A (ko) 2004-03-19 2005-02-03 박막 트랜지스터를 이용한 화상표시장치
CNB2005100070700A CN100483487C (zh) 2004-03-19 2005-02-07 利用薄膜晶体管的图像显示装置和图像显示方法
CH00197/05A CH697484B1 (de) 2004-03-19 2005-02-08 Aktive Matrixanzeigevorrichtung mit Dünnfilmtransistoren und Bildanzeigeverfahren.
DE102005006106A DE102005006106A1 (de) 2004-03-19 2005-02-09 Bildanzeigevorrichtung mit Dünnfilmtransistoren
US12/346,177 US20090115754A1 (en) 2004-03-19 2008-12-30 Image display apparatus using thin-film transistors

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004081310 2004-03-19
JP2004081310 2004-03-19
JP2004366598A JP5008823B2 (ja) 2004-03-19 2004-12-17 表示装置

Publications (2)

Publication Number Publication Date
JP2005301219A true JP2005301219A (ja) 2005-10-27
JP5008823B2 JP5008823B2 (ja) 2012-08-22

Family

ID=34980770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004366598A Expired - Fee Related JP5008823B2 (ja) 2004-03-19 2004-12-17 表示装置

Country Status (7)

Country Link
US (2) US7492361B2 (ja)
JP (1) JP5008823B2 (ja)
KR (1) KR20060041670A (ja)
CN (1) CN100483487C (ja)
CH (1) CH697484B1 (ja)
DE (1) DE102005006106A1 (ja)
TW (1) TW200532344A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008310298A (ja) * 2007-05-16 2008-12-25 Advanced Lcd Technologies Development Center Co Ltd 表示装置および電子装置
JP2009146088A (ja) * 2007-12-13 2009-07-02 Hitachi Displays Ltd 静電結合型信号送受信回路
JP2011504238A (ja) * 2007-05-16 2011-02-03 シーリアル テクノロジーズ ソシエテ アノニム 高解像度ディスプレイ
JP2011175085A (ja) * 2010-02-24 2011-09-08 Renesas Sp Drivers Inc 表示駆動回路
JP2011175250A (ja) * 2010-01-29 2011-09-08 Semiconductor Energy Lab Co Ltd 半導体装置およびそれを用いた電子機器
JP2011242966A (ja) * 2010-05-18 2011-12-01 Nec Corp タッチセンサ、タッチパネルおよび該タッチセンサを用いた情報伝達方法
US8184252B2 (en) 2008-07-30 2012-05-22 Hitachi Displays, Ltd. Image display device
US8233105B2 (en) 2008-04-03 2012-07-31 Hitachi Displays, Ltd. Image display device
CN103794150A (zh) * 2012-10-31 2014-05-14 乐金显示有限公司 柔性显示面板及其制造方法以及图像显示终端单元
JP2015518302A (ja) * 2012-03-21 2015-06-25 熊光 蔡 ビジョンインタフェース装置及びデータ伝送システム

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006123335A2 (en) * 2005-05-17 2006-11-23 Nervecorp Limited Building structures having electrically functional architectural surfaces
US20080007550A1 (en) * 2006-07-07 2008-01-10 Honeywell International, Inc. Current driven display for displaying compressed video
JP2008083679A (ja) * 2006-08-31 2008-04-10 Seiko Epson Corp 表示装置および電子機器
JP2008182570A (ja) * 2007-01-25 2008-08-07 Nec Electronics Corp 送信装置、受信装置および送受信システム
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP2009169327A (ja) * 2008-01-21 2009-07-30 Hitachi Displays Ltd 電力伝送回路
JP5324829B2 (ja) * 2008-06-05 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
US8475181B2 (en) * 2008-06-10 2013-07-02 Molex Incorporated Capacitively coupled connector for flexible printed circuit applications
CN102099970B (zh) * 2008-06-10 2014-03-12 莫列斯公司 具有电容耦合匹配接口的输入/输出连接器
JP4977101B2 (ja) * 2008-08-26 2012-07-18 株式会社東芝 積層型半導体装置
US9461006B2 (en) * 2009-01-21 2016-10-04 Core Wireless Licensing S.A.R.L. Integrated circuit protection layer used in a capacitive capacity
JP5113101B2 (ja) 2009-01-30 2013-01-09 モレックス インコーポレイテド 電気回路の接続構造および電気回路の接続方法
US20100315367A1 (en) * 2009-06-13 2010-12-16 Bobblesigns.Com Llc Necktie with Electronic Display
KR102542681B1 (ko) 2010-01-20 2023-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
KR101459982B1 (ko) 2010-10-08 2014-11-07 애플 인크. 차동 측정 회로를 포함하는 손가락 감지 디바이스 및 관련 방법들
KR101662413B1 (ko) * 2011-09-13 2016-10-04 시웅-쾅 차이 시각적 인터페이스 시스템
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN104205011B (zh) * 2012-03-21 2018-05-04 祥闳科技股份有限公司 视觉接口装置及数据传输***
GB2501570B (en) * 2012-12-18 2014-04-16 Novalia Ltd Capacitive touch device
CN103077688B (zh) * 2013-01-11 2015-02-18 北京京东方光电科技有限公司 一种液晶显示屏的源极驱动装置和源极驱动方法
CN103246100B (zh) * 2013-05-14 2016-02-10 深圳市华星光电技术有限公司 液晶模组及其液晶面板
TWI820898B (zh) * 2022-09-08 2023-11-01 法商思電子系統意象公司 應用於電子貨架標籤系統的電子標籤裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07230262A (ja) * 1994-02-16 1995-08-29 Ricoh Co Ltd 表示装置
JPH0816131A (ja) * 1994-06-28 1996-01-19 Sharp Corp 画像表示装置
JP2000148038A (ja) * 1998-04-22 2000-05-26 Denso Corp マトリクス型表示装置
JP2002268576A (ja) * 2000-12-05 2002-09-20 Matsushita Electric Ind Co Ltd 画像表示装置、画像表示装置の製造方法及び画像表示ドライバｉｃ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661371A (en) * 1990-12-31 1997-08-26 Kopin Corporation Color filter system for light emitting display panels
US5790792A (en) * 1996-09-04 1998-08-04 Radiant Systems, Inc. Method and apparatus for transmitting multimedia data from and application logic server to interactive multimedia workstations
JPH11281996A (ja) 1998-03-26 1999-10-15 Toshiba Corp 表示装置
KR100426210B1 (ko) 2000-11-11 2004-04-03 피티플러스(주) 실리콘 박막 결정화 방법
JP3833064B2 (ja) 2000-12-07 2006-10-11 株式会社ルネサステクノロジ 半導体集積回路および液晶駆動装置
US6892352B1 (en) * 2002-05-31 2005-05-10 Robert T. Myers Computer-based method for conveying interrelated textual narrative and image information
TWI380080B (en) * 2003-03-07 2012-12-21 Semiconductor Energy Lab Liquid crystal display device and method for manufacturing the same
US7071629B2 (en) * 2003-03-31 2006-07-04 Sony Corporation Image display device incorporating driver circuits on active substrate and other methods to reduce interconnects
EP1678655B1 (en) * 2003-09-24 2008-11-12 Authentec, Inc. Finger biometric sensor with sensor electronics distributed over thin film and monocrystalline substrates and related methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07230262A (ja) * 1994-02-16 1995-08-29 Ricoh Co Ltd 表示装置
JPH0816131A (ja) * 1994-06-28 1996-01-19 Sharp Corp 画像表示装置
JP2000148038A (ja) * 1998-04-22 2000-05-26 Denso Corp マトリクス型表示装置
JP2002268576A (ja) * 2000-12-05 2002-09-20 Matsushita Electric Ind Co Ltd 画像表示装置、画像表示装置の製造方法及び画像表示ドライバｉｃ

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011504238A (ja) * 2007-05-16 2011-02-03 シーリアル テクノロジーズ ソシエテ アノニム 高解像度ディスプレイ
JP2019204099A (ja) * 2007-05-16 2019-11-28 シーリアル テクノロジーズ ソシエテ アノニムＳｅｅｒｅａｌ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｓ．Ａ． 通信を行うホログラフィック・ディスプレイ
JP2008310298A (ja) * 2007-05-16 2008-12-25 Advanced Lcd Technologies Development Center Co Ltd 表示装置および電子装置
JP2009146088A (ja) * 2007-12-13 2009-07-02 Hitachi Displays Ltd 静電結合型信号送受信回路
US8233105B2 (en) 2008-04-03 2012-07-31 Hitachi Displays, Ltd. Image display device
US8184252B2 (en) 2008-07-30 2012-05-22 Hitachi Displays, Ltd. Image display device
US9887450B2 (en) 2010-01-29 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the same
US10862193B2 (en) 2010-01-29 2020-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the same
JP2011175250A (ja) * 2010-01-29 2011-09-08 Semiconductor Energy Lab Co Ltd 半導体装置およびそれを用いた電子機器
US10468748B2 (en) 2010-01-29 2019-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the same
US8699803B2 (en) 2010-02-24 2014-04-15 Renesas Sp Drivers Inc. Display driving circuit
JP2011175085A (ja) * 2010-02-24 2011-09-08 Renesas Sp Drivers Inc 表示駆動回路
JP2011242966A (ja) * 2010-05-18 2011-12-01 Nec Corp タッチセンサ、タッチパネルおよび該タッチセンサを用いた情報伝達方法
US9767528B2 (en) 2012-03-21 2017-09-19 Slim Hmi Technology Visual interface apparatus and data transmission system
JP2015518302A (ja) * 2012-03-21 2015-06-25 熊光 蔡 ビジョンインタフェース装置及びデータ伝送システム
US9591765B2 (en) 2012-10-31 2017-03-07 Lg Display Co., Ltd. Flexible display panel and fabricating method thereof, and image display terminal unit
CN103794150B (zh) * 2012-10-31 2017-08-11 乐金显示有限公司 柔性显示面板及其制造方法以及图像显示终端单元
CN103794150A (zh) * 2012-10-31 2014-05-14 乐金显示有限公司 柔性显示面板及其制造方法以及图像显示终端单元

Also Published As

Publication number Publication date
US7492361B2 (en) 2009-02-17
DE102005006106A1 (de) 2005-10-06
CN1670787A (zh) 2005-09-21
CN100483487C (zh) 2009-04-29
JP5008823B2 (ja) 2012-08-22
KR20060041670A (ko) 2006-05-12
US20090115754A1 (en) 2009-05-07
CH697484B1 (de) 2008-11-14
TW200532344A (en) 2005-10-01
US20050206603A1 (en) 2005-09-22

Similar Documents

Publication Publication Date Title
JP5008823B2 (ja) 表示装置
US10032841B2 (en) Silicon and semiconducting oxide thin-film transistor displays
CN111508975B (zh) 具有硅顶栅薄膜晶体管和半导体氧化物顶栅薄膜晶体管的显示器
JP5380056B2 (ja) 表示装置
TWI226967B (en) Liquid crystal display and its manufacture method
JP2007272203A (ja) 表示装置
JP2019501400A (ja) アレイ基板、その製造方法及び表示装置
US10902773B2 (en) Display device
US20190180696A1 (en) Micro Display Device and Display Integrated Circuit
WO2023221762A9 (zh) 显示基板及其驱动方法和制备方法、显示装置
TWI695357B (zh) 半導體裝置，電子構件及電子裝置
WO2022188374A1 (en) Array substrate and display apparatus
CN114361228A (zh) 显示基板和显示装置
JP6684747B2 (ja) シリアルパラレル変換回路及び表示装置
JP5256310B2 (ja) 半導体装置
KR20030051152A (ko) 화상 표시 장치 및 그 제조 방법
JP2009272625A (ja) 表示装置及びその製造方法
KR20210086316A (ko) 발광표시패널 및 이를 이용한 발광표시장치
CN113871419A (zh) 显示基板及显示装置
JP2015233130A (ja) 半導体基板および半導体装置の作製方法
US11532679B2 (en) Method of fabricating array substrate, array substrate, and display apparatus
WO2014017126A1 (ja) 半導体発光装置
KR20190122156A (ko) 전자 장치
US20240231519A9 (en) Display apparatus
WO2022190984A1 (ja) 半導体装置および機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120530

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees