JP2005301209A - 薄膜トランジスタ液晶ディスプレイのゲートドライバ回路 - Google Patents
薄膜トランジスタ液晶ディスプレイのゲートドライバ回路 Download PDFInfo
- Publication number
- JP2005301209A JP2005301209A JP2004302464A JP2004302464A JP2005301209A JP 2005301209 A JP2005301209 A JP 2005301209A JP 2004302464 A JP2004302464 A JP 2004302464A JP 2004302464 A JP2004302464 A JP 2004302464A JP 2005301209 A JP2005301209 A JP 2005301209A
- Authority
- JP
- Japan
- Prior art keywords
- voltage level
- providing
- state
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
- H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【解決手段】液晶ディスプレイパネルの電圧レベルを変換する回路であって、第一電圧レベルの第一状態と第二電圧レベルの第二状態を含む信号、第一電圧レベルを提供する第一電源装置、第一電源装置に接続されたゲート電極、信号を受ける第一電極と、ノードに接続された第二電極を含む第一高電圧トランジスタ、第三電圧レベルを提供する第二電源装置、および第二電源装置に接続した第一電極と、ノードに接続した第二電極を含む第二高電圧トランジスタを含み、ノードの電圧レベルは、信号の第一状態に対応して、ほぼ第三電圧レベルになり、信号の第二状態に対応して、ほぼ第二電圧レベルになるようにする。
【選択図】図2
Description
液晶ディスプレイパネルの電圧レベルを変換する回路であって、
第一電圧レベルの第一状態と第二電圧レベルの第二状態とを含む信号と、
前記第一電圧レベルを提供する第一電源装置と、
前記第一電源装置に接続されたゲート電極、前記信号を受ける第一電極、およびノードに接続された第二電極を含む第一高電圧トランジスタと、
第三電圧レベルを提供する第二電源装置と、
前記第二電源装置に接続した第一電極、および前記ノードに接続した第二電極を含む第二高電圧トランジスタとを有し、
前記ノードの電圧レベルは、前記信号の前記第一状態に対応して、ほぼ前記第三電圧レベルになり、前記信号の前記第二状態に対応して、ほぼ前記第二電圧レベルになるように構成してある回路を提供する。
好ましくは、本発明の回路は、前記第二電源装置と第三電源装置との間に接続され、前記第二電圧レベルを提供する相補型インバータを更に含む。
好ましくは、本発明の回路は、前記ノードに接続したゲート電極、および前記第二電源装置に接続した電極を含む第一トランジスタと、
前記ノードに接続したゲート電極、および前記第三電源装置に接続した電極を含む第二トランジスタとを更に含む。
好ましくは、前記第二高電圧トランジスタは、電流源によって提供された基準電圧でバイアスされたゲート電極を更に含む。
好ましくは、本発明の回路は、前記第二制御信号を受けるANDゲートを更に含む。
好ましくは、本発明の回路は、前記第一制御信号を受けるNORゲートを更に含む。
前記第一電源装置に接続したゲート電極、前記信号を受ける第一電極、ノードに接続した第二電極を含む第一トランジスタ、第三電圧レベルを提供する第二電源装置、および前記基準電圧でバイアスされるゲート電極、前記第二電源装置に接続した第一電極と、前記ノードに接続した第二電極を含む第二トランジスタを含み、前記ノードの電圧レベルは、前記信号の前記第一状態に対応して、ほぼ前記第三電圧レベルにされ、且つ前記信号の前記第二状態に対応して、ほぼ前記第二電圧レベルにされる駆動回路を提供する。
液晶ディスプレイパネルの電圧レベルを変換する回路であって、
第一電圧レベルを提供する第一電源装置、
第二電圧レベルを提供する第二電源装置、
第三電圧レベルを提供する第三電源装置、
前記第一電源装置に接続した電極を含む第一トランジスタ、
前記第二電源装置に接続した電極を含む第二トランジスタ、
前記第三電源装置に接続した電極を含む第三トランジスタ、
第一状態と第二状態を含む第一入力信号、
第一状態と第二状態を含む第二入力信号、
出力信号、
前記第一入力信号の前記第一と第二状態にそれぞれ対応して、前記第一トランジスタをオン/オフする第一ユニット、
前記第二入力信号の前記第一と第二状態にそれぞれ対応して、前記第二トランジスタをオン/オフする第二ユニット、
前記第一と第二入力信号を解読し、第一状態と第二状態を含む解読信号を提供するデコーダ、および
前記解読信号の前記第一と第二状態にそれぞれ対応して、前記第三トランジスタをオン/オフする第三ユニットを含む回路を提供する。
好ましくは、前記第一、第二および第三ユニットのそれぞれは、
第四電圧レベルを提供する第四電源装置に接続したゲート電極を含む第一トランジスタと、
前記第一電源装置に接続した電極を含む第二トランジスタとを更に含む。
好ましくは、前記デコーダは、ロジックNORゲートを更に含む。
液晶ディスプレイパネルの電圧レベルを変換する方法であって、
基準電圧を提供する電流源を提供するステップ、
第一電圧レベルの第一状態と第二電圧レベルの第二状態を含む信号を提供するステップ、
前記第一電圧レベルを提供する第一電源装置を提供するステップ、
前記第一電源装置に接続したゲート電極、前記信号を受ける第一電極、ノードに接続した第二電極を含む第一トランジスタを提供するステップ、
第三電圧レベルを提供する第二電源装置を提供するステップ、
前記基準電圧でバイアスされるゲート電極、前記第二電源装置に接続した第一電極と、前記ノードに接続した第二電極を含む第二トランジスタを提供するステップ、
前記信号の前記第一状態に対応して、前記ノードで電圧レベルをほぼ前記第三電圧レベルにするステップ、および
前記信号の前記第二状態に対応して、前記ノードで電圧レベルをほぼ前記第二電圧レベルにするステップを有する方法を提供する。
好ましくは、この方法は、第一電圧レベルの第一状態、および第二電圧レベルの第二状態を含む第一制御信号を提供するステップと、
前記第一電圧レベルの第一状態、および前記第二電圧レベルの第二状態を含む第二制御信号を提供するステップとを更に含む。
液晶ディスプレイパネルの電圧レベルを変換する方法であって、
前記第一電圧レベルを提供する第一電源装置を提供するステップ、
前記第二電圧レベルを提供する第二電源装置を提供するステップ、
前記第三電圧レベルを提供する第三電源装置を提供するステップ、
前記第一電源装置に接続した電極を含む第一トランジスタを提供するステップ、
前記第二電源装置に接続した電極を含む第二トランジスタを提供するステップ、
前記第三電源装置に接続した電極を含む第三トランジスタを提供するステップ、
第一状態と第二状態を含む第一入力信号を提供するステップ、
第一状態と第二状態を含む第二入力信号を提供するステップ、
出力信号を提供するステップ、
前記第一入力信号の前記第一と第二状態にそれぞれ対応して、前記第一トランジスタをオン/オフする第一ユニットを提供するステップ、
前記第二入力信号の前記第一と第二状態にそれぞれ対応して、前記第二トランジスタをオン/オフする第二ユニットを提供するステップ、
前記第一と第二入力信号を解読し、第一状態と第二状態を含む解読信号を提供するデコーダを提供するステップ、および
前記解読信号の前記第一と第二状態にそれぞれ対応して、前記第三トランジスタをオン/オフする第三ユニットを提供するステップを有する方法を提供する。
好ましくは、この方法は、第四電圧レベルを提供する第四電源装置に接続したゲート電極を含む第一トランジスタと、前記第一電源装置に接続した電極を含む第二トランジスタとに、前記第一、第二および第三ユニットをそれぞれ提供するステップを更に含む。
12 シフトレジスタ
14、74 レベルシフター
16、76 出力バッファ
12−2、72−2 ラッチ装置
12−4、72−4、72−6 インバータ
14−2 第一トランジスタ
14‐4 第二トランジスタ
16−2 PMOSトランジスタ
16−4 NMOSトランジスタ
18 第一電源装置
20 第一電源装置
22 第二電源装置
32 電圧発生器
32−2、M1〜M6 トランジスタ
M1C 第一トランジスタ
M2C 第二トランジスタ
M3C 第三トランジスタ
M1A、M2A、M3A トランジスタ
M1B、M2B、M3B トランジスタ
32−4 電流源
34、52、 制御ユニット
34−2 ANDゲート
34−4 NORゲート
40 ゲートドライバ
42 入力レベルシフター
44 シフトレジスタ
46 制御ユニット
48 出力レベルシフター
60 出力バッファ
72−8 デコーダ
Claims (13)
- 液晶ディスプレイパネルの電圧レベルを変換する回路であって、
第一電圧レベルの第一状態と第二電圧レベルの第二状態とを含む信号と、
前記第一電圧レベルを提供する第一電源装置と、
前記第一電源装置に接続されたゲート電極、前記信号を受ける第一電極、およびノードに接続された第二電極を含む第一高電圧トランジスタと、
第三電圧レベルを提供する第二電源装置と、
前記第二電源装置に接続した第一電極、および前記ノードに接続した第二電極を含む第二高電圧トランジスタとを有し、
前記ノードの電圧レベルは、前記信号の前記第一状態に対応して、ほぼ前記第三電圧レベルになり、前記信号の前記第二状態に対応して、ほぼ前記第二電圧レベルになるように構成してある回路。 - 前記第二電源装置と第三電源装置との間に接続され、前記第二電圧レベルを提供する相補型インバータを更に含む請求項1に記載の回路。
- 前記ノードに接続したゲート電極、および前記第二電源装置に接続した電極を含む第一トランジスタと、
前記ノードに接続したゲート電極、および前記第三電源装置に接続した電極を含む第二トランジスタとを更に含む請求項2に記載の相補型インバータ。 - 前記第二高電圧トランジスタは、電流源によって提供された基準電圧でバイアスされたゲート電極を更に含む請求項1〜3のいずれかに記載の回路。
- 前記第二制御信号を受けるANDゲートを更に含む請求項1〜4のいずれかに記載の回路。
- 前記第一制御信号を受けるNORゲートを更に含む請求項1〜4のいずれかに記載の回路。
- 液晶ディスプレイパネルの電圧レベルを変換する回路であって、
第一電圧レベルを提供する第一電源装置、
第二電圧レベルを提供する第二電源装置、
第三電圧レベルを提供する第三電源装置、
前記第一電源装置に接続した電極を含む第一トランジスタ、
前記第二電源装置に接続した電極を含む第二トランジスタ、
前記第三電源装置に接続した電極を含む第三トランジスタ、
第一状態と第二状態を含む第一入力信号、
第一状態と第二状態を含む第二入力信号、
出力信号、
前記第一入力信号の前記第一と第二状態にそれぞれ対応して、前記第一トランジスタをオン/オフする第一ユニット、
前記第二入力信号の前記第一と第二状態にそれぞれ対応して、前記第二トランジスタをオン/オフする第二ユニット、
前記第一と第二入力信号を解読し、第一状態と第二状態を含む解読信号を提供するデコーダ、および
前記解読信号の前記第一と第二状態にそれぞれ対応して、前記第三トランジスタをオン/オフする第三ユニットを含む回路。 - 前記第一、第二および第三ユニットのそれぞれは、
第四電圧レベルを提供する第四電源装置に接続したゲート電極を含む第一トランジスタと、
前記第一電源装置に接続した電極を含む第二トランジスタとを更に含む請求項7に記載の回路。 - 前記デコーダは、ロジックNORゲートを更に含む請求項7または8に記載の回路。
- 液晶ディスプレイパネルの電圧レベルを変換する方法であって、
基準電圧を提供する電流源を提供するステップ、
第一電圧レベルの第一状態と第二電圧レベルの第二状態を含む信号を提供するステップ、
前記第一電圧レベルを提供する第一電源装置を提供するステップ、
前記第一電源装置に接続したゲート電極、前記信号を受ける第一電極、ノードに接続した第二電極を含む第一トランジスタを提供するステップ、
第三電圧レベルを提供する第二電源装置を提供するステップ、
前記基準電圧でバイアスされるゲート電極、前記第二電源装置に接続した第一電極と、前記ノードに接続した第二電極を含む第二トランジスタを提供するステップ、
前記信号の前記第一状態に対応して、前記ノードで電圧レベルをほぼ前記第三電圧レベルにするステップ、および
前記信号の前記第二状態に対応して、前記ノードで電圧レベルをほぼ前記第二電圧レベルにするステップを有する方法。 - 第一電圧レベルの第一状態、および第二電圧レベルの第二状態を含む第一制御信号を提供するステップと、
前記第一電圧レベルの第一状態、および前記第二電圧レベルの第二状態を含む第二制御信号を提供するステップとを更に含む請求項10に記載の方法。 - 液晶ディスプレイパネルの電圧レベルを変換する方法であって、
前記第一電圧レベルを提供する第一電源装置を提供するステップ、
前記第二電圧レベルを提供する第二電源装置を提供するステップ、
前記第三電圧レベルを提供する第三電源装置を提供するステップ、
前記第一電源装置に接続した電極を含む第一トランジスタを提供するステップ、
前記第二電源装置に接続した電極を含む第二トランジスタを提供するステップ、
前記第三電源装置に接続した電極を含む第三トランジスタを提供するステップ、
第一状態と第二状態を含む第一入力信号を提供するステップ、
第一状態と第二状態を含む第二入力信号を提供するステップ、
出力信号を提供するステップ、
前記第一入力信号の前記第一と第二状態にそれぞれ対応して、前記第一トランジスタをオン/オフする第一ユニットを提供するステップ、
前記第二入力信号の前記第一と第二状態にそれぞれ対応して、前記第二トランジスタをオン/オフする第二ユニットを提供するステップ、
前記第一と第二入力信号を解読し、第一状態と第二状態を含む解読信号を提供するデコーダを提供するステップ、および
前記解読信号の前記第一と第二状態にそれぞれ対応して、前記第三トランジスタをオン/オフする第三ユニットを提供するステップを有する方法。 - 第四電圧レベルを提供する第四電源装置に接続したゲート電極を含む第一トランジスタと、前記第一電源装置に接続した電極を含む第二トランジスタとに、前記第一、第二および第三ユニットをそれぞれ提供するステップを更に含む請求項12に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/819,960 US7002373B2 (en) | 2004-04-08 | 2004-04-08 | TFT LCD gate driver circuit with two-transistion output level shifter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005301209A true JP2005301209A (ja) | 2005-10-27 |
Family
ID=35059976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004302464A Pending JP2005301209A (ja) | 2004-04-08 | 2004-10-18 | 薄膜トランジスタ液晶ディスプレイのゲートドライバ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7002373B2 (ja) |
JP (1) | JP2005301209A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8159441B2 (en) * | 2006-10-31 | 2012-04-17 | Chunghwa Picture Tubes, Ltd. | Driving apparatus for driving gate lines in display panel |
TWI379280B (en) * | 2007-11-30 | 2012-12-11 | Au Optronics Corp | Liquid crystal display device and method for decaying residual image thereof |
TW201017616A (en) * | 2008-10-28 | 2010-05-01 | Novatek Microelectronics Corp | Driver apparatus |
US7760004B2 (en) * | 2008-10-30 | 2010-07-20 | Analog Devices, Inc. | Clamp networks to insure operation of integrated circuit chips |
TW201227874A (en) * | 2010-12-17 | 2012-07-01 | Chunghwa Picture Tubes Ltd | Active device array substrate and method for reducing power consumption |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3481121B2 (ja) * | 1998-03-20 | 2003-12-22 | 松下電器産業株式会社 | レベルシフト回路 |
US6384643B1 (en) * | 1999-12-16 | 2002-05-07 | Texas Instruments Incorporated | Temperature and process compensated LDMOS drain-source voltage |
JP3502330B2 (ja) * | 2000-05-18 | 2004-03-02 | Necマイクロシステム株式会社 | 出力回路 |
TW491988B (en) * | 2001-03-21 | 2002-06-21 | Century Semiconductor Inc | Single-ended high voltage level shifters applied in TET-LCD gate drivers |
-
2004
- 2004-04-08 US US10/819,960 patent/US7002373B2/en not_active Expired - Lifetime
- 2004-10-18 JP JP2004302464A patent/JP2005301209A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US7002373B2 (en) | 2006-02-21 |
US20050225354A1 (en) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7463234B2 (en) | Liquid crystal display and data latch circuit | |
US8054934B2 (en) | Shift register with no overlap effective output signal and liquid crystal display using the same | |
US20090122038A1 (en) | Semiconductor circuit | |
JP3851302B2 (ja) | バッファー回路及びこれを利用したアクティブマトリックス表示装置 | |
WO2010050543A1 (ja) | レベルシフタ回路、負荷駆動装置、液晶表示装置 | |
US7760845B2 (en) | Shift register for a liquid crystal display | |
JP3764733B2 (ja) | 低電圧クロック信号を用いる連続パルス列発生器 | |
US7245283B2 (en) | LCD source driving circuit having reduced structure including multiplexing-latch circuits | |
US7952572B2 (en) | Image data driving apparatus and method of reducing peak current | |
JP6010913B2 (ja) | 駆動回路、電気光学装置及び電子機器 | |
JP4747426B2 (ja) | 駆動回路 | |
US20070200816A1 (en) | Decoder circuit having level shifting function and liquid crystal drive device using decoder circuit | |
US20210150999A1 (en) | Data signal line drive circuit and liquid crystal display device provided with same | |
JP2005301209A (ja) | 薄膜トランジスタ液晶ディスプレイのゲートドライバ回路 | |
JP2011135150A (ja) | D/aコンバータ回路及びその電圧供給制御方法 | |
US6653998B2 (en) | LCD driver for layout and power savings | |
WO2007135795A1 (ja) | 表示装置の駆動回路およびデータ信号線駆動回路ならびに表示装置 | |
JP2006208517A (ja) | 半導体回路 | |
KR100551738B1 (ko) | 액정표시장치의 구동회로 | |
KR100597061B1 (ko) | 2 전이 출력 레벨 시프터를 구비한 tft lcd 게이트드라이버 | |
JPH09252240A (ja) | マルチプレクサ | |
JPH08254684A (ja) | 液晶表示制御駆動回路 | |
JP2004354970A (ja) | 半導体回路装置 | |
JP4803711B2 (ja) | Stn−lcdパネル用の駆動回路 | |
JP2006098764A (ja) | 表示装置の駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080422 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081015 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100209 |