JP2005294253A - Electron source substrate and image forming device - Google Patents

Electron source substrate and image forming device Download PDF

Info

Publication number
JP2005294253A
JP2005294253A JP2005057094A JP2005057094A JP2005294253A JP 2005294253 A JP2005294253 A JP 2005294253A JP 2005057094 A JP2005057094 A JP 2005057094A JP 2005057094 A JP2005057094 A JP 2005057094A JP 2005294253 A JP2005294253 A JP 2005294253A
Authority
JP
Japan
Prior art keywords
electron
film
substrate
thin film
electron source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005057094A
Other languages
Japanese (ja)
Inventor
Kazuhiro Mitsumichi
和宏 三道
Kunio Takada
國夫 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005057094A priority Critical patent/JP2005294253A/en
Publication of JP2005294253A publication Critical patent/JP2005294253A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To suppress a leakage current flowing between element electrodes 2, 3 at the time of the low voltage when un-driving in an electron source substrate having an electron emission element provided with a substrate 1, a pair of element electrodes 2, 3 located on the substrate 1 and a conductive thin film 4 provided with an electron emission part 5 between the element electrodes 2, 3 and a antistatic film 6 contacting with at least a pair of element electrodes 2, 3 and covering an exposed upper part of the substrate 1. <P>SOLUTION: A antistatic film 6 is provided with a high impedance part 7 preventing a current generated between the pair of element electrodes 2, 3 through the antistatic film 6. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、１又は複数の電子放出素子を有する電子源基板、及び複数の電子放出素子をマトリクス状に並べて配線で連結した電子源基板を用いた画像形成装置に関する。   The present invention relates to an electron source substrate having one or a plurality of electron-emitting devices, and an image forming apparatus using an electron source substrate in which a plurality of electron-emitting devices are arranged in a matrix and connected by wiring.

従来、絶縁性の基板上に、一対の素子電極と、該素子電極間に跨って形成され、電子放出部を有する導電性薄膜とからなる電子放出素子を設けた電子源基板について、基板の表面が帯電すると、電子放出素子の電子放出特性が不安定となり、また電子放出素子の放電劣化を生じることから、上記電極と導電性薄膜を設けた基板上に、帯電防止膜の構成材料を含む塗布液をスプレー塗布し、焼成して帯電防止膜を形成しておくことが知られている（例えば、特許文献１及び２参照）。   2. Description of the Related Art Conventionally, an electron source substrate provided with an electron-emitting device comprising an insulating substrate and a pair of device electrodes and a conductive thin film formed between the device electrodes and having an electron-emitting portion. If the electrode is charged, the electron emission characteristics of the electron-emitting device become unstable, and discharge deterioration of the electron-emitting device occurs. Therefore, the coating containing the constituent material of the antistatic film is applied on the substrate provided with the electrode and the conductive thin film. It is known that an antistatic film is formed by spraying and baking a liquid (see, for example, Patent Documents 1 and 2).

特開平８−１８０８０１号公報JP-A-8-180801 特開２００２−３５８８７４号公報JP 2002-358874 A

ところで、帯電防止膜が形成される基板面には、電子放出素子を構成する素子電極や導電性薄膜が設けられており、さらに画像表示装置に使用される、複数の電子放出素子をマトリクス駆動する電子源基板においては、Ｘ方向配線及びＹ方向配線が設けられている。このため、素子電極、導電性薄膜、Ｘ方向及びＹ方向配線の厚さ等の微妙なバランスで電子放出素子近傍の帯電防止膜の膜厚が厚くなり、シート抵抗が低くなりすぎることを生じやすい。特に、帯電防止膜をスプレー塗布する場合は、上記の条件に加え、塗布液の表面張力と下地である基板表面の接触角等の条件により、帯電防止膜の膜厚の分布が生じやすい。このように帯電防止膜の膜厚が厚く、シート抵抗が過剰に下がってしまうと、非駆動時の低電圧時（例えば、非選択素子にかかる電子放出には至らない低電圧）においても、微弱ではあるが電流が流れ出すことから、消費電力が増大する問題がある。また、このような電子源基板を画像表示装置に使用する場合、本来必要な容量に比してこのリーク電流分だけ大きな容量の駆動用のドライバＩＣを使用しなければならず、コストアップの原因となっている。   By the way, the substrate surface on which the antistatic film is formed is provided with device electrodes and conductive thin films that constitute electron-emitting devices, and further, a plurality of electron-emitting devices used in an image display device are driven in a matrix manner. In the electron source substrate, an X direction wiring and a Y direction wiring are provided. For this reason, the film thickness of the antistatic film in the vicinity of the electron-emitting device becomes thick with a delicate balance such as the thickness of the element electrode, the conductive thin film, the X direction and the Y direction wiring, and the sheet resistance is likely to be too low. . In particular, when spraying an antistatic film, in addition to the above conditions, the film thickness distribution of the antistatic film tends to occur depending on conditions such as the surface tension of the coating solution and the contact angle of the substrate surface that is the base. Thus, if the antistatic film is too thick and the sheet resistance is excessively lowered, even when the voltage is low during non-driving (for example, low voltage that does not lead to electron emission to the non-selected element), the film is weak. However, since current flows out, there is a problem that power consumption increases. Further, when such an electron source substrate is used for an image display device, a driver IC for driving having a capacity larger than the originally required capacity by this leakage current must be used, resulting in an increase in cost. It has become.

特に電子放出部近傍の帯電防止膜は、上述のリーク電流の増大に対する影響が大きいことが判明してきた。これを図２２を用いて説明する。なお、図２２において、１は絶縁性の基板、２，３は一対の素子電極、４は素子電極２，３間に跨って設けられた導電性薄膜、５は電子放出部となる間隙、６は帯電防止膜である。   In particular, it has been found that the antistatic film in the vicinity of the electron emission portion has a great influence on the increase in the leakage current. This will be described with reference to FIG. In FIG. 22, 1 is an insulating substrate, 2 and 3 are a pair of device electrodes, 4 is a conductive thin film provided across the device electrodes 2 and 3, 5 is a gap serving as an electron emission portion, 6 Is an antistatic film.

本発明者らの研究によると、帯電防止膜６を高抵抗膜としても、図２２に矢印で経路（電流経路）を示すように、導電性薄膜４に隣接する帯電防止膜６領域を介して流れる電流が一定量存在しており、この電流量がリーク電流の値に大きく影響している。詳細な現象は不明な点もあるが、本発明者らの考察では、導電性薄膜４の間隙５の部分が極めて高抵抗なため、導電性薄膜４を介した素子電極２，３間の電圧が間隙５に集中（間隙５を境に左側の導電性薄膜４は素子電極２とほぼ同電位、右側の導電性薄膜４は素子電極３とほぼ同電位となり、間隙５が実際の電圧印加部分となる）し、間隙５近傍の導電性薄膜４に接触する領域の帯電防止膜６は、他の部分より低抵抗なパス（電流経路）となり、リーク電流が集中していると考えている。   According to the study by the present inventors, even if the antistatic film 6 is a high resistance film, the antistatic film 6 is disposed through the region of the antistatic film 6 adjacent to the conductive thin film 4 as indicated by the arrow (current path) in FIG. There is a certain amount of flowing current, and this amount of current greatly affects the value of the leakage current. Although the detailed phenomenon is unclear, the inventors consider that the voltage between the element electrodes 2 and 3 via the conductive thin film 4 because the gap 5 portion of the conductive thin film 4 is extremely high resistance. Is concentrated in the gap 5 (the conductive thin film 4 on the left side of the gap 5 has almost the same potential as the device electrode 2, the conductive thin film 4 on the right side has almost the same potential as the device electrode 3, and the gap 5 is an actual voltage application portion. The antistatic film 6 in the region in contact with the conductive thin film 4 in the vicinity of the gap 5 becomes a path (current path) having a lower resistance than other portions, and the leak current is concentrated.

また、電子放出部近傍に比べると程度が下がるものの、同様の電流パスが一対の素子電極間にも存在するため、一対の素子電極２，３間においてもリーク電流対策が必要である。   In addition, although the degree is lower than that in the vicinity of the electron emitting portion, a similar current path exists between the pair of element electrodes, and therefore a countermeasure against leakage current is required between the pair of element electrodes 2 and 3.

本発明は、上記従来の問題点に鑑みてなされたもので、非駆動時の低電圧時に素子電極間に流れるリーク電流を抑えることができる電子源基板を提供すると共に、これによって画像形成装置に用いた場合のドライバＩＣの負荷を低減し、容量の小さなドライバＩＣの使用を可能とすることで、画像形成装置のコストを低減できるようにすることを目的とする。   The present invention has been made in view of the above-described conventional problems, and provides an electron source substrate capable of suppressing a leakage current flowing between element electrodes at a low voltage during non-driving, and thereby an image forming apparatus. An object of the present invention is to reduce the cost of an image forming apparatus by reducing the load on the driver IC when used and enabling the use of a driver IC having a small capacity.

上記目的のために、本発明は、基板と、該基板上に位置する一対の素子電極、及び該素子電極間に設けられ、電子放出部となる間隙を有する導電性薄膜を備えた電子放出素子と、少なくとも前記一対の素子電極と接触して前記基板の露出面上を覆う帯電防止膜とを有する電子源基板であって、前記帯電防止膜に、当該帯電防止膜を介して前記一対の素子電極間に生じる電流を妨げるハイインピーダンス部が形成されていることを特徴とする電子源基板を提供するものである。   To achieve the above object, the present invention provides an electron-emitting device including a substrate, a pair of device electrodes positioned on the substrate, and a conductive thin film provided between the device electrodes and having a gap serving as an electron-emitting portion. And an antistatic film that contacts at least the pair of element electrodes and covers the exposed surface of the substrate, wherein the pair of elements is disposed on the antistatic film via the antistatic film. It is an object of the present invention to provide an electron source substrate in which a high-impedance portion that prevents current generated between electrodes is formed.

また、本発明は、複数の前記電子放出素子と、各電子放出素子に接続されて、互いに交差する向に形成されたＸ方向配線及びＹ方向配線とを有する電子源基板と、該電子源基板からの電子線の照射によって画像を表示する画像形成部材を有する基板とが対向して配置されていることを特徴とする画像形成装置を提供するものでもある。   The present invention also provides an electron source substrate having a plurality of the electron-emitting devices and an X-direction wiring and a Y-direction wiring connected to each electron-emitting device and formed in directions intersecting with each other, and the electron source substrate The present invention also provides an image forming apparatus characterized in that a substrate having an image forming member for displaying an image by irradiation of an electron beam from the substrate is disposed facing the substrate.

本発明の電子源基板は、帯電防止膜にハイインピーダンス部が設けられており、これにより、非選択電圧印加時において素子電極間に生じるリーク電流を防止することができ、消費電力を抑制することができる。また、リーク電流を防止できることから、電子放出効率〔素子電極間を流れる電流に対する放出電子（放出される電流）の比率〕の高い電子源を得ることが出来るため、この電子源基板を用いた画像形成装置においては、ドライバＩＣとしてリーク電流を考慮した容量の大きなものを用いる必要がなく、ドライバＩＣとして容量の小さなものを用いることでコストダウンを図ることができる。特に、電子放出部となる導電性薄膜の間隙につながって、導電性薄膜に隣接する帯電防止膜にハイインピーダンス部となる亀裂が形成されている形態においては、導電性薄膜に隣接する帯電防止膜を電流が流れる場合、この亀裂を迂回して流れることになり、ハイインピーダンス部である亀裂が存在しない場合に比して電流経路が長くなる結果、導電性薄膜に隣接する帯電防止膜を流れるリーク電流を大幅に低減することが可能となる。   The electron source substrate of the present invention is provided with a high-impedance portion in the antistatic film, which can prevent a leakage current generated between the element electrodes when a non-selection voltage is applied, thereby suppressing power consumption. Can do. Further, since leakage current can be prevented, an electron source having high electron emission efficiency [ratio of emitted electrons (current emitted) to current flowing between device electrodes] can be obtained. Therefore, an image using this electron source substrate can be obtained. In the forming apparatus, it is not necessary to use a driver IC having a large capacity in consideration of a leakage current, and the cost can be reduced by using a driver IC having a small capacity. In particular, the antistatic film adjacent to the conductive thin film is formed in the form in which the antistatic film adjacent to the conductive thin film is connected to the gap of the conductive thin film serving as the electron emission portion and the crack serving as the high impedance portion is formed. Current flows around the crack, resulting in a longer current path than when no high-impedance crack exists, resulting in leakage through the antistatic film adjacent to the conductive thin film. The current can be greatly reduced.

以下、本発明についてさらに説明する。   The present invention will be further described below.

図１及び図２は、本発明に係る電子源基板における１つの電子放出素子周りの基本構成を示す模式図で、図１は断面図、図２は平面図で、図中、１は基板、２，３は一対の素子電極、４は導電性薄膜、５は電子放出部、６は帯電防止膜、７は帯電防止膜６に形成されたハイインピーダンス部（図２参照）である。   1 and 2 are schematic views showing a basic configuration around one electron-emitting device in an electron source substrate according to the present invention, FIG. 1 is a cross-sectional view, FIG. 2 is a plan view, in which 1 is a substrate, Reference numerals 2 and 3 are a pair of element electrodes, 4 is a conductive thin film, 5 is an electron emission part, 6 is an antistatic film, and 7 is a high impedance part formed on the antistatic film 6 (see FIG. 2).

基板１は、例えばガラス等の絶縁性材料で構成されている。この基板１は、一対の素子電極２，３及び電子放出部５を有する導電性薄膜４で構成された電子放出素子の電子放出特性に悪影響を及ぼさないよう、青板ガラス等のナトリウムの少ないガラスの上にナトリウムブロック層として厚さ０．５μｍ程度のシリコン酸化膜を形成したものや石英板等が好ましい。   The substrate 1 is made of an insulating material such as glass. The substrate 1 is made of a glass with low sodium, such as blue plate glass, so as not to adversely affect the electron emission characteristics of the electron emission device composed of the conductive thin film 4 having the pair of device electrodes 2 and 3 and the electron emission portion 5. A silicon block layer having a silicon oxide film with a thickness of about 0.5 μm or a quartz plate is preferable.

素子電極２，３の材料としては、一般的な導電材料を用いることができる。例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｐｔ、Ｔｉ等の金属、Ｐｄ−Ａｇ等の合金、金属とガラス等から構成される印刷導電体、ＩＴＯ等の透明導電体等から適宜選択することができる。その膜厚は、好ましくは数百Åから数μｍの範囲が適当である。   As a material for the device electrodes 2 and 3, a general conductive material can be used. For example, it can be appropriately selected from metals such as Ni, Cr, Au, Mo, Pt and Ti, alloys such as Pd-Ag, printed conductors made of metal and glass, transparent conductors such as ITO, and the like. The film thickness is preferably in the range of several hundred to several μm.

素子電極２，３間の間隔、素子電極２，３の長さ、素子電極２，３の形状等は、電子源基板の用途等に応じて適宜設計されるが、一般的な素子電極２，３間の間隔は１μｍ〜１００μｍ、素子電極２，３の長さは数μｍ〜数百μｍである。   The distance between the device electrodes 2 and 3, the length of the device electrodes 2 and 3, the shape of the device electrodes 2 and 3, and the like are appropriately designed according to the use of the electron source substrate, etc. The distance between the three electrodes is 1 μm to 100 μm, and the lengths of the device electrodes 2 and 3 are several μm to several hundred μm.

素子電極２，３の形成方法としては、一般的なスパッタリング等の成膜法とフォトリソグラフィーによるパターニングや、オフセット印刷等の印刷法等を用いることができる。   As a method for forming the device electrodes 2 and 3, a general film forming method such as sputtering, patterning by photolithography, a printing method such as offset printing, or the like can be used.

導電性薄膜４は、良好な電子源特性を得るために、微粒子で構成された微粒子膜であることが特に好ましく、その膜厚は、素子電極２，３間へのステップカバレッジ、抵抗値、後述するフォーミング条件等によって適宜選択されるが、１ｎｍ〜５０ｎｍであることが好ましい。   In order to obtain good electron source characteristics, the conductive thin film 4 is particularly preferably a fine particle film composed of fine particles. The film thickness is determined by step coverage between the element electrodes 2 and 3, resistance value, which will be described later. Although it is appropriately selected depending on the forming conditions to be performed, it is preferably 1 nm to 50 nm.

また、導電性薄膜４の抵抗値は、後述するフォーミング前の状態（電子放出部５の形成前の状態）では、フォーミング工程を行いやすくするために、ある程度の大きさであることが好ましく、具体的には１０3Ω／□〜１０7Ω／□であることが好ましい。この反面、フォーミング後（電子放出部５を形成した後）の導電性薄膜４は、素子電極２，３を介して電子放出部５に十分な電圧を印加できるよう、低抵抗であることが好ましいことから、導電性薄膜４は、１０3Ω／□〜１０7Ω／□のシート抵抗値を持つ金属酸化物の薄膜として形成し、フォーミング処理後に還元して、より低抵抗な金属薄膜とすることが好ましい。従って、最終的な状態での導電性薄膜４の抵抗値の下限は特に限定されない。なお、ここでいう導電性薄膜４の抵抗値とは、電子放出部５を含まない領域で測定されるシート抵抗値を意味している。 Further, the resistance value of the conductive thin film 4 is preferably a certain level in order to facilitate the forming process in a state before forming (a state before formation of the electron emission portion 5), which will be described later. Specifically, it is preferably 10 3 Ω / □ to 10 7 Ω / □. On the other hand, it is preferable that the conductive thin film 4 after forming (after forming the electron emission portion 5) has a low resistance so that a sufficient voltage can be applied to the electron emission portion 5 via the device electrodes 2 and 3. Therefore, the conductive thin film 4 is formed as a metal oxide thin film having a sheet resistance value of 10 3 Ω / □ to 10 7 Ω / □, and reduced after the forming process to form a metal film having a lower resistance. It is preferable. Therefore, the lower limit of the resistance value of the conductive thin film 4 in the final state is not particularly limited. Here, the resistance value of the conductive thin film 4 here means a sheet resistance value measured in a region not including the electron emission portion 5.

導電性薄膜４の材料としては、Ｐｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ等の金属、ＰｄＯ、ＳｎＯ2、Ｉｎ2Ｏ3等の酸化物、ＨｆＢ2等の硼化物、ＴｉＣ、ＳｉＣ等の炭化物、ＴｉＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン等が挙げられる。形成方法としては、インクジェット塗布法、スピンコート法、ディッピング法、真空蒸着法、スパッタリング法等、様々な手法が適用可能である。 Examples of the material of the conductive thin film 4 include metals such as Pd, Pt, Ru, Ag, and Au, oxides such as PdO, SnO 2 , and In 2 O 3 , borides such as HfB 2 , carbides such as TiC and SiC, Examples thereof include nitrides such as TiN, semiconductors such as Si and Ge, and carbon. As a formation method, various methods such as an ink jet coating method, a spin coating method, a dipping method, a vacuum deposition method, and a sputtering method can be applied.

帯電防止膜６の構成材料としては、炭素材料や、酸化スズ、酸化クロム、酸化アンチモン、ＩＴＯ等の金属酸化物や、導電性材料が酸化シリコン等に分散されたもの等を好適に用いることができる。帯電防止膜６の抵抗値は、放電を防止するためには、１０12Ω／□程度以下のシート抵抗値であること、またリーク電流を押さえる観点からは、１×１０9Ω／□以上の抵抗に制御することが好ましい。帯電防止膜６の膜厚は、所望の抵抗値に応じて決定されるが、一般的には１ｎｍ〜１００ｎｍであることが好ましい。帯電防止膜６の形成方法としては、スパッタリング法、真空蒸着法、ディッピング法、スプレーコート法、スピンコート法、炭素系ガスによる電子ビームによる重合法、あるいはプラズマ重合法、ＣＶＤ法等が挙げられる。 As a constituent material of the antistatic film 6, a carbon material, a metal oxide such as tin oxide, chromium oxide, antimony oxide, ITO, or a material in which a conductive material is dispersed in silicon oxide or the like is preferably used. it can. The resistance value of the antistatic film 6 is a sheet resistance value of about 10 12 Ω / □ or less in order to prevent discharge, and from the viewpoint of suppressing leakage current, it is 1 × 10 9 Ω / □ or more. It is preferable to control the resistance. The film thickness of the antistatic film 6 is determined according to a desired resistance value, but is generally preferably 1 nm to 100 nm. Examples of the method for forming the antistatic film 6 include a sputtering method, a vacuum deposition method, a dipping method, a spray coating method, a spin coating method, a polymerization method using an electron beam with a carbon-based gas, a plasma polymerization method, and a CVD method.

図示される帯電防止膜６は、素子電極２，３及び導電性薄膜４上にまで形成されているが、少なくとも素子電極２，３及び導電性薄膜４と接触する状態で基板１の露出面を選択的に覆うようにパターニングして設けたものとすることもできる。   The illustrated antistatic film 6 is formed up to the element electrodes 2, 3 and the conductive thin film 4, but the exposed surface of the substrate 1 is at least in contact with the element electrodes 2, 3 and the conductive thin film 4. It can also be provided by patterning so as to cover selectively.

ハイインピーダンス部７は、帯電防止膜６を介して前記一対の素子電極間２，３に生じる電流を妨げるもので、帯電防止膜６を、素子電極２と連続する領域と、素子電極３に連続する領域とに区分する位置に設けられている。また、ハイインピーダンス部７は、上記電流を妨げることができるよう、ハイインピーダンス部７に隣接する帯電防止膜６のシート抵抗値の１００倍以上のシート抵抗値を有することが好ましく、具体的には１０12Ω／□より大きいシート抵抗値を有することが好ましい。 The high impedance portion 7 prevents current generated between the pair of element electrodes 2 and 3 via the antistatic film 6, and the antistatic film 6 continues to the area continuous with the element electrode 2 and the element electrode 3. It is provided at a position that is divided into areas to be processed. Further, the high impedance portion 7 preferably has a sheet resistance value that is 100 times or more the sheet resistance value of the antistatic film 6 adjacent to the high impedance portion 7 so as to prevent the current. Specifically, It is preferable to have a sheet resistance value greater than 10 12 Ω / □.

ハイインピーダンス部７は、帯電防止膜６の薄膜化部又は不連続部として形成することができ、例えば、帯電防止膜６の形成を基板１の露出面全面に行わずに、隙間（不連続部）を残して形成することで、素子電極２側の帯電防止膜６と素子電極３側の帯電防止膜６とを部分的に分離形成したり、少なくとも基板１の露出面全面に帯電防止膜６を形成した後、例えばレーザー光の照射等で、素子電極２側の帯電防止膜６と素子電極３側の帯電防止膜６との間に薄膜化部又は不連続部を形成すること等によって設けることができる。このハイインピーダンス部７の形成手法については実施例において詳述する。   The high impedance portion 7 can be formed as a thinned portion or a discontinuous portion of the antistatic film 6. For example, without forming the antistatic film 6 over the entire exposed surface of the substrate 1, a gap (discontinuous portion) can be formed. ), The antistatic film 6 on the element electrode 2 side and the antistatic film 6 on the element electrode 3 side are partially separated and formed, or at least on the entire exposed surface of the substrate 1. Is formed by forming a thinned portion or a discontinuous portion between the antistatic film 6 on the element electrode 2 side and the antistatic film 6 on the element electrode 3 side by, for example, laser light irradiation. be able to. A method for forming the high impedance portion 7 will be described in detail in the embodiments.

次に、導電性薄膜４に電子放出部５を形成するためのフォーミング工程について説明する。   Next, a forming process for forming the electron emission portion 5 in the conductive thin film 4 will be described.

フォーミング工程では、真空雰囲気下で、外部電源より電圧を印加し、素子電極２，３間に通電することによって導電性薄膜４を局所的に破壊、変形もしくは変質させ、電気的に高抵抗な状態の間隙状の電子放出部５を形成する。印加する電圧は、一般にパルス波形を用い、図３（ａ）に示されるように、パルス波高値が定電圧のパルスを印加する場合と、図３（ｂ）に示されるように、パルス波高値を増加させながら印加する場合とがある。図３（ａ）におけるパルス幅Ｔ１は通常１μｓｅｃ〜１０ｍｓｅｃ程度、パルス間隔Ｔ２は通常１０μｓｅｃ〜１００ｍｓｅｃ程度であり、波高値（フォーミング時のピーク電圧）は導電性薄膜４の材質などに応じて適宜選択される。また、図３（ｂ）におけるパルス幅Ｔ１とパルス間隔Ｔ２は上記図３（ａ）と同様で、波高値及び波高値の増加量は、導電性薄膜４の材質などに応じて適宜選択される。   In the forming process, a voltage is applied from an external power source in a vacuum atmosphere, and the conductive thin film 4 is locally destroyed, deformed, or altered by energizing between the device electrodes 2 and 3, and is in an electrically high resistance state. The gap-shaped electron emission portion 5 is formed. The voltage to be applied generally uses a pulse waveform. As shown in FIG. 3A, when applying a pulse having a constant pulse peak value, as shown in FIG. 3B, the pulse peak value is applied. In some cases, the voltage is applied while increasing. In FIG. 3A, the pulse width T1 is usually about 1 μsec to 10 msec, the pulse interval T2 is usually about 10 μsec to 100 msec, and the peak value (peak voltage during forming) is appropriately selected according to the material of the conductive thin film 4 and the like. Is done. Further, the pulse width T1 and the pulse interval T2 in FIG. 3B are the same as those in FIG. 3A, and the crest value and the increase amount of the crest value are appropriately selected according to the material of the conductive thin film 4 and the like. .

導電性薄膜４として金属酸化物を用いた場合、若干の水素等の還元性を有するガスを含む雰囲気下で通電加熱すると、導電性薄膜４を還元しつつ電子放出部５を形成することができる。当初金属酸化物を主成分とする導電性薄膜４は、フォーミングを終えた後には、金属を主成分とする導電性薄膜４となり、電子放出素子を駆動する際の抵抗を低減することができる。また、導電性薄膜４を完全に還元するための工程を付加することもできる。   When a metal oxide is used as the conductive thin film 4, the electron emission portion 5 can be formed while reducing the conductive thin film 4 when energized and heated in an atmosphere containing a gas having a reducing property such as some hydrogen. . The conductive thin film 4 having a metal oxide as a main component at the beginning becomes the conductive thin film 4 having a metal as a main component after the forming is completed, and resistance when driving the electron-emitting device can be reduced. In addition, a step for completely reducing the conductive thin film 4 can be added.

フォーミング処理の終了は、フォーミング用パルスの間に、導電性薄膜４を局所的に破壊、変形しない程度の電圧、例えば０．１Ｖ程度のパルス電圧を挿入して素子電流を測定し、抵抗値を求め、例えばフォーミング処理前の抵抗に対して１０００倍以上の抵抗を示した時点で終了とすることができる。   At the end of the forming process, a voltage that does not cause local destruction or deformation of the conductive thin film 4 is inserted between the forming pulses, for example, a pulse voltage of about 0.1 V is inserted to measure the element current, and the resistance value is determined. For example, the process can be terminated when a resistance of 1000 times or more of the resistance before the forming process is shown.

尚、後述のように、帯電防止膜への亀裂形成のための追加フォーミングを行う場合は、上述のようにフォーミング前の導電性薄膜４の抵抗値に対して１０００倍以上の抵抗値を示した後に、このフォーミング工程よりも高エネルギーのフォーミングを、更に行うことを意味する。   As will be described later, when additional forming for forming a crack in the antistatic film was performed, the resistance value of the conductive thin film 4 before forming showed a resistance value of 1000 times or more as described above. Later, it means that higher-energy forming is further performed than this forming step.

次に、フォーミング工程により形成された電子放出部５内及びその周辺の導電性薄膜４上に、図１及び図２では不図示の炭素及び／又は炭素化合物を主成分とする膜を配置するための活性化工程について説明する。   Next, in order to dispose a film mainly composed of carbon and / or carbon compound (not shown in FIGS. 1 and 2) on the conductive thin film 4 in and around the electron emission portion 5 formed by the forming process. The activation process will be described.

活性化工程は、例えば真空中に適当な炭素化合物のガスを導入し、素子電極２，３間にパルス電圧を印加することによって行なう。活性化工程を行なうことにより、電子放出部５の近傍から放出される放出電流を大幅に増大させることができる。   The activation step is performed, for example, by introducing an appropriate carbon compound gas in a vacuum and applying a pulse voltage between the device electrodes 2 and 3. By performing the activation step, the emission current emitted from the vicinity of the electron emission portion 5 can be greatly increased.

活性化工程における好ましい炭素化合物のガス圧は、電子源基板の用途、炭素化合物の種類等によって異なるため、場合に応じて適宜設定される。   The preferable gas pressure of the carbon compound in the activation step varies depending on the use of the electron source substrate, the type of the carbon compound, and the like, and thus is appropriately set depending on the case.

適当な炭素化合物としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒドル類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることができる。導入する炭素化合物の圧力は、真空装置の形状や真空装置に使用している部材、炭素化合物の種類等によって若干影響されるが、例えばトリニトリルの場合、１×１０-5Ｐａ〜１×１０-2Ｐａ程度が好ましい。 Suitable carbon compounds include alkanes, alkenes, alkyne aliphatic hydrocarbons, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, organic acids such as phenol, carvone, and sulfonic acid. Can be mentioned. The pressure of the carbon compound to be introduced is slightly affected by the shape of the vacuum device, the member used in the vacuum device, the type of the carbon compound, and the like. For example, in the case of trinitrile, 1 × 10 −5 Pa to 1 × 10 − About 2 Pa is preferable.

上記炭素化合物の存在下で素子電極２，３間にパルス電圧を印加する処理により、雰囲気中に存在する炭素化合物から、炭素及び／又は炭素化合物からなる膜が、前記フォーミング工程により形成された電子放出部５内及びその周辺の導電性薄膜４上に形成される。   Electrons in which a film made of carbon and / or a carbon compound is formed from the carbon compound present in the atmosphere by the forming step by applying a pulse voltage between the device electrodes 2 and 3 in the presence of the carbon compound. It is formed on the conductive thin film 4 in and around the discharge part 5.

図４（ａ），（ｂ）は、活性化工程で用いられる印加電圧波形の好ましい例を示すもので、印加する最大電圧値は通常１０〜２０Ｖの範囲で適宜選択される。図４（ａ）中、Ｔ１は、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、電圧値は正負の絶対値が等しく設定される。また、図４（ｂ）中、Ｔ１及びＴ１′はそれぞれ、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ１′であって、電圧値は正負の絶対値が等しく設定される。   FIGS. 4A and 4B show preferred examples of the applied voltage waveform used in the activation step, and the maximum voltage value to be applied is usually selected as appropriate within a range of 10 to 20V. In FIG. 4A, T1 is a positive and negative pulse width of the voltage waveform, T2 is a pulse interval, and the positive and negative absolute values of the voltage value are set equal. In FIG. 4B, T1 and T1 ′ are the positive and negative pulse widths of the voltage waveform, T2 is the pulse interval, and T1> T1 ′, and the voltage values have the same positive and negative absolute values. Is set.

活性化工程は、素子電流又は放出電流を測定しながら行い、素子電流又は放出電流が所望の値となったところで終了とすることができる。なお、印加するパルス電圧のパルス幅、パルス間隔、パルス波高値等も、炭素化合物の種類やそのガス圧等に応じて適宜設定される。   The activation process is performed while measuring the device current or the emission current, and can be terminated when the device current or the emission current reaches a desired value. Note that the pulse width, pulse interval, pulse peak value, and the like of the applied pulse voltage are also appropriately set according to the type of carbon compound, its gas pressure, and the like.

次に、上記のような電子原基板であって、複数の電子放出素子を備えた電子源基板と、それを用いて画像表示を行う画像形成装置の構成例について図５及び図６で説明する。   Next, a configuration example of the electron source substrate as described above, which is an electron source substrate having a plurality of electron-emitting devices, and an image forming apparatus that performs image display using the electron source substrate will be described with reference to FIGS. .

図５は複数の電子放出素子を備えた電子源基板の模式的平面図（但し、帯電防止膜６は省略）、図６はそれを用いた画像形成装置の一部切欠斜視図で、図１及び図２と同じ符号は同様の部材を示す。   FIG. 5 is a schematic plan view of an electron source substrate having a plurality of electron-emitting devices (however, the antistatic film 6 is omitted), and FIG. 6 is a partially cutaway perspective view of an image forming apparatus using the same. And the same code | symbol as FIG. 2 shows the same member.

図５に示されるように、本電子源基板は、基板１上に複数対の素子電極２，３を設けると共に、各対の素子電極２，３間に跨って、電子放出部５を有する導電性薄膜４を設けたものとなっている。また、帯電防止膜６には、この帯電防止膜６を介して各対の素子電極２，３間に流れるリーク電流を抑制できる位置にハイインピーダンス部７が形成されている。   As shown in FIG. 5, this electron source substrate is provided with a plurality of pairs of element electrodes 2 and 3 on the substrate 1 and a conductive layer having an electron emission portion 5 straddling between each pair of element electrodes 2 and 3. The thin film 4 is provided. In addition, a high impedance portion 7 is formed in the antistatic film 6 at a position where leakage current flowing between each pair of element electrodes 2 and 3 via the antistatic film 6 can be suppressed.

基板１上には、一方の素子電極３に接続されてＹ方向配線（下配線）８が設けられており、さらに絶縁層９を介して、Ｙ方向配線８と交差する方向に、他方の素子電極２に接続されたＸ方向配線（上配線）１０が設けられている。これらのＹ方向配線８及びＸ方向配線１０に関しては、電子放出素子にほぼ均等な電圧が供給されるように低抵抗であることが望まれ、材料、膜厚、配線幅等が適宜設定される。また、Ｙ方向配線８及びＸ方向配線１０、絶縁層９の形成方法の例としては、印刷法やスパッタリング法とフォトリソグラフィ技術の組み合わせ等を用いることができる。各電子放出素子は、上記Ｙ方向配線８及びＸ方向配線１０を介して素子電極２，３間に電圧を印加することで、選択的に駆動することができるようになっている。   A Y-direction wiring (lower wiring) 8 is provided on the substrate 1 so as to be connected to one element electrode 3, and the other element is arranged in a direction crossing the Y-direction wiring 8 via an insulating layer 9. An X-directional wiring (upper wiring) 10 connected to the electrode 2 is provided. The Y-direction wiring 8 and the X-direction wiring 10 are desired to have low resistance so that a substantially uniform voltage is supplied to the electron-emitting devices, and the material, film thickness, wiring width, etc. are appropriately set. . In addition, as an example of a method for forming the Y-direction wiring 8, the X-direction wiring 10, and the insulating layer 9, a printing method, a combination of a sputtering method and a photolithography technique can be used. Each electron-emitting device can be selectively driven by applying a voltage between the device electrodes 2 and 3 via the Y-direction wiring 8 and the X-direction wiring 10.

上記図５に示される電子源基板は、図６に示される画像形成装置においては、リアプレート６０として配置されている。このリアプレート６０と相対向して、ガラス等の透明な絶縁性の基板６１の内面に蛍光膜６２とメタルバック６３等が形成されたフェースプレート６４が設けられている。６５は支持枠であり、リアプレート６０、支持枠６５及びフェースプレート６４はフリットガラス等で封着されており、パネル状の密閉容器を構成している。   The electron source substrate shown in FIG. 5 is arranged as a rear plate 60 in the image forming apparatus shown in FIG. Opposite to the rear plate 60, a face plate 64 having a fluorescent film 62 and a metal back 63 formed on the inner surface of a transparent insulating substrate 61 such as glass is provided. Reference numeral 65 denotes a support frame, and the rear plate 60, the support frame 65, and the face plate 64 are sealed with frit glass or the like, and constitute a panel-like sealed container.

上記リアプレート６０、支持枠６５及びフェースプレート６４で囲まれた空間は真空雰囲気とされる。この真空雰囲気の形成は、リアプレート６０又はフェイスプレート６４に排気管を設けておき、内部を真空排気した後、排気管を封止することでも行うことができるが、支持枠４５を介して行われるリアプレート６０とフェースプレート６４の封着を真空チャンバー中で行うことで、真空雰囲気の形成を容易化することができる。   A space surrounded by the rear plate 60, the support frame 65, and the face plate 64 is a vacuum atmosphere. This vacuum atmosphere can also be formed by providing an exhaust pipe on the rear plate 60 or the face plate 64, evacuating the inside, and sealing the exhaust pipe. By performing sealing of the rear plate 60 and the face plate 64 in a vacuum chamber, formation of a vacuum atmosphere can be facilitated.

画像の表示は、上記の画像形成装置に電子放出素子を駆動するための駆動回路を接続し、Ｙ方向配線８及びＸ方向配線１０を介して所望の素子電極２，３間に電圧を印加し、電子放出部５（図１〜図３参照）から電子を発生させると共に、高圧端子６６からアノード電極であるメタルバック６３に高電圧を印加して電子ビームを加速し、蛍光膜６２に衝突させることで行うことができる。   To display an image, a driving circuit for driving an electron-emitting device is connected to the image forming apparatus, and a voltage is applied between desired device electrodes 2 and 3 via the Y-direction wiring 8 and the X-direction wiring 10. Electrons are generated from the electron emission section 5 (see FIGS. 1 to 3), and a high voltage is applied from the high voltage terminal 66 to the metal back 63 as an anode electrode to accelerate the electron beam and collide with the fluorescent film 62. Can be done.

フェースプレート６４とリアプレート６０間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持つ大面積のパネル状密閉容器を構成することができる。   By installing a support (not shown) called a spacer between the face plate 64 and the rear plate 60, it is possible to configure a large-area panel-like sealed container having sufficient strength against atmospheric pressure.

一対の素子電極２，３間に跨って、電子放出部５（図３参照）を有する導電性薄膜４を設けた電子放出素子は、表面伝導型電子放出素子と称されるもので、この表面伝導型電子放出素子の基本的特性によれば、電子放出部（電子放出部５）からの放出電子は、しきい値電圧以上では対向する素子電極２，３間に印加するパルス状電圧の波高値と幅によって制御され、その中間値によっても電流量が制御されるので、中間調表示が可能になる。また、本例のように多数の電子放出素子を配置した場合においては、各ラインの走査線信号によって選択ラインを決め、各情報信号ラインを通じて個々の電子放出素子に上記パルス状電圧を適宜印加すれば、任意の電子放出素子に適宜電圧を印加することが可能となり、任意の電子放出素子をＯＮすることができる。   An electron-emitting device provided with a conductive thin film 4 having an electron-emitting portion 5 (see FIG. 3) across a pair of device electrodes 2 and 3 is called a surface conduction electron-emitting device. According to the basic characteristics of the conduction electron-emitting device, electrons emitted from the electron-emitting portion (electron-emitting portion 5) are waves of a pulsed voltage applied between the opposing device electrodes 2 and 3 above the threshold voltage. Since it is controlled by the high value and the width and the amount of current is also controlled by the intermediate value, halftone display becomes possible. In addition, when a large number of electron-emitting devices are arranged as in this example, a selection line is determined by the scanning line signal of each line, and the above pulse voltage is appropriately applied to each electron-emitting device through each information signal line. Thus, a voltage can be appropriately applied to an arbitrary electron-emitting device, and the arbitrary electron-emitting device can be turned on.

尚、ここで述べた画像形成装置の構成は、本発明の画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。   The configuration of the image forming apparatus described here is an example of the image forming apparatus of the present invention, and various modifications can be made based on the technical idea of the present invention.

まず、素子電極２，３の形成から導電性薄膜４の形成までを図７及び図８に基づいて説明する。図７は、複数の電子放出素子を備えた電子源基板の製造工程中、導電性薄膜４の形成前の状態を示す平面模式図、図８は、複数の電子放出素子を備えた電子源基板の製造工程中、フォーミング前の状態を示す平面模式図である。   First, the process from the formation of the device electrodes 2 and 3 to the formation of the conductive thin film 4 will be described with reference to FIGS. 7 is a schematic plan view showing a state before the formation of the conductive thin film 4 during the manufacturing process of the electron source substrate having a plurality of electron-emitting devices, and FIG. 8 is an electron source substrate having a plurality of electron-emitting devices. It is a plane schematic diagram which shows the state before forming during the manufacturing process.

〔素子電極の形成〕
図７における基板１としては、アルカリ成分が少ない「ＰＤ２００」（旭ガラス（株）社製）の２．８ｍｍ厚ガラスを用い、さらにこの上にナトリウムブロック層として１００ｎｍ厚のＳｉＯ2膜を塗布焼成したものを用いた。 [Formation of device electrodes]
As the substrate 1 in FIG. 7, a 2.8 mm thick glass of “PD200” (Asahi Glass Co., Ltd.) with few alkali components is used, and a 100 nm thick SiO 2 film is applied and fired thereon as a sodium block layer. What was done was used.

Ｘ方向配線（上配線）１０に接する素子電極２と、Ｙ方向配線８（下配線）に接する素子電極３とは、基板１上にスパッタリング法によって、まず下引層として５ｎｍ厚のチタニウム（Ｔｉ）、その上に４０ｎｍ厚の白金（Ｐｔ）を成膜した後、フォトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターンニングして形成した。   The element electrode 2 in contact with the X-direction wiring (upper wiring) 10 and the element electrode 3 in contact with the Y-direction wiring 8 (lower wiring) are first formed on the substrate 1 by sputtering to form a 5 nm thick titanium (Ti ), Platinum (Pt) having a thickness of 40 nm was formed thereon, a photoresist was applied, and patterning was performed by a series of photolithography methods of exposure, development, and etching.

〔Ｙ方向配線の形成〕
共通配線として用いられるＹ方向配線８は、材料としてノリタケカンパニー製の銀（Ａｇ）ペーストを用い、スクリーン印刷法で素子電極３に接する状態で印刷し、その後５８０℃で８分焼成することで形成した。Ｙ方向配線８の形状は、複数の素子電極３を連結するようにライン状のパターンで形成した。Ｙ方向配線８の厚さは約１０μｍ、線幅は５０μｍである。 [Formation of Y-direction wiring]
The Y-direction wiring 8 used as the common wiring is formed by using a silver (Ag) paste manufactured by Noritake Co. as a material, printed in a state in contact with the element electrode 3 by a screen printing method, and then baked at 580 ° C. for 8 minutes. did. The Y-direction wiring 8 was formed in a line pattern so as to connect a plurality of element electrodes 3. The Y-direction wiring 8 has a thickness of about 10 μm and a line width of 50 μm.

〔絶縁層の形成〕
次に、Ｙ方向配線８と、これと交差する方向に設けられるＸ方向配線１０間を絶縁するために絶縁層９を形成した。絶縁層９は、構成材料として、ＰｄＯを主成分としてガラスバインダーを混合したペーストを使用し、スクリーン印刷法で印刷し、５８０℃で８分焼成することを２回繰り返すことで形成した。絶縁層９の厚みは約３０μｍ、線幅は１５０μｍとした。また、Ｘ方向配線１０と素子電極２の電気的接続が可能なように、両者の接続部となる位置の絶縁層９にコンタクトホールを形成した。 (Formation of insulating layer)
Next, an insulating layer 9 was formed in order to insulate between the Y-direction wiring 8 and the X-direction wiring 10 provided in a direction intersecting therewith. The insulating layer 9 was formed by using a paste in which PdO as a main component and a glass binder were mixed as a constituent material, printing by screen printing, and baking at 580 ° C. for 8 minutes twice. The insulating layer 9 had a thickness of about 30 μm and a line width of 150 μm. In addition, a contact hole was formed in the insulating layer 9 at a position to be a connection portion between the X-directional wiring 10 and the element electrode 2 so as to be electrically connected.

〔Ｘ方向配線の形成〕
絶縁層９の形成後、Ｘ方向配線１０を形成した。Ｘ方向配線１０は、先に形成した絶縁層９の上に、銀（Ａｇ）ペーストをスクリーン印刷法で印刷し、４８０℃で１０分焼成することで形成した。また、絶縁層９のコンタクトホール部分で素子電極２と接続した。Ｘ方向配線１０は、Ｙ方向配線８と交差方向に設けられたライン状で、厚さは約１５μｍである。 [Formation of X direction wiring]
After the formation of the insulating layer 9, the X direction wiring 10 was formed. The X-direction wiring 10 was formed by printing a silver (Ag) paste on the previously formed insulating layer 9 by screen printing and baking at 480 ° C. for 10 minutes. Further, the device electrode 2 was connected at the contact hole portion of the insulating layer 9. The X-direction wiring 10 is a line provided in a direction intersecting with the Y-direction wiring 8 and has a thickness of about 15 μm.

図示していないが、外部駆動回路への引き出し端子もこれと同様の方法で形成した。   Although not shown, the lead terminal to the external drive circuit was also formed by the same method.

〔導電性薄膜の形成〕
各素子電極２，３の間に、インクジェット塗布方法により導電性膜４を形成し、図８に示されるように、フォーミングによる電子放出部５（図１、図２、図５参照）の形成前の基板１を得た。 [Formation of conductive thin film]
A conductive film 4 is formed between the device electrodes 2 and 3 by an ink jet coating method, and as shown in FIG. 8, before forming the electron emission portion 5 (see FIGS. 1, 2 and 5) by forming. Substrate 1 was obtained.

インクジェット塗布に際しては、基板１上における個々の素子電極２，３の平面的ばらつきを補償するために、基板１上の数箇所においてパターンの配置ずれを観測し、観測点間のポイントのずれ量を直線近似して位置補完することによって、全画素の位置ずれをなくして、対応した位置に的確に塗付するようにした。   At the time of inkjet coating, in order to compensate for the planar variation of the individual element electrodes 2 and 3 on the substrate 1, pattern displacement is observed at several locations on the substrate 1, and the amount of point displacement between the observation points is determined. By linearly approximating and complementing the position, the position shift of all pixels is eliminated, and the corresponding position is applied accurately.

塗布材量としては、パラジウム膜の導電性薄膜４を得るために、先ず水とイソプロピルアルコール（ＩＰＡ）からなる溶媒にパラジウム錯体を他若干の添加剤を加えて溶解し、有機パラジウム含有溶液を得た。この溶液の液滴を、液滴付与手段としてピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が６０μｍとなるように調整して基板１上の素子電極２，３間に付与した。その後この基板１を空気中にて、３５０℃で１０分間の加熱焼成処理をして、酸化パラジウム（ＰｄＯ）の薄膜を形成した。ＰｄＯ薄膜の直径は約６０μｍ、厚みは最大で１０ｎｍであった。   As for the amount of coating material, in order to obtain the conductive thin film 4 of palladium film, first, a palladium complex was added to a solvent composed of water and isopropyl alcohol (IPA) and some other additives were dissolved to obtain an organic palladium-containing solution. It was. A droplet of this solution was applied between the device electrodes 2 and 3 on the substrate 1 by adjusting the dot diameter to 60 μm using an ink jet ejecting apparatus using a piezoelectric element as a droplet applying means. Thereafter, the substrate 1 was heated and fired at 350 ° C. for 10 minutes in the air to form a palladium oxide (PdO) thin film. The PdO thin film had a diameter of about 60 μm and a maximum thickness of 10 nm.

実施例１
上述した素子電極２，３の形成から導電性薄膜４の形成までを経た図８に示される基板１について、以下に述べる帯電防止膜６の形成と、フォーミングと、活性化を施してから特性の評価を行った。 Example 1
The substrate 1 shown in FIG. 8 after the formation of the element electrodes 2 and 3 to the formation of the conductive thin film 4 is subjected to the formation, formation, and activation of the antistatic film 6 described below, and the characteristics of the substrate 1 shown in FIG. Evaluation was performed.

〔帯電防止膜の形成〕
図９は、上述した素子電極２，３の形成から導電性薄膜４の形成までを経た図８に示される基板１における一対の素子電極２，３周りの基本構成を示す平面模式図である。この図９の状態の基板１の表面全面に感光性レジスト液を塗布し、図１０に示すように、導電性薄膜４をほぼ二分して一方の素子電極２又は３側（図１０では素子電極３側）だけにレジスト膜１００が残るようにパターニングした。レジスト液の塗布は、通常用いるスピンナー法、デイッピング法あるいはスプレー塗布法等で行うことができる。 [Formation of antistatic film]
FIG. 9 is a schematic plan view showing a basic configuration around the pair of element electrodes 2 and 3 in the substrate 1 shown in FIG. 8 after the formation of the element electrodes 2 and 3 to the formation of the conductive thin film 4 described above. A photosensitive resist solution is applied to the entire surface of the substrate 1 in the state shown in FIG. 9, and as shown in FIG. 10, the conductive thin film 4 is substantially divided into two parts on one element electrode 2 or 3 side (in FIG. 10, the element electrode). Patterning was performed so that the resist film 100 remained only on the (3 side). The resist solution can be applied by a spinner method, a dipping method, a spray coating method, or the like that is usually used.

次に、基板１の表面全面に、上記レジスト膜１００の上から帯電防止膜６（図１、図２参照）の構成材料を含む塗布液を塗布した。塗布液としては、酸化スズの微粒子を分散させた分散液を用い、これをスプレーにより全面に均一に塗布し、基板１の表面が塗膜１１０で覆われた図１１の状態とした。   Next, a coating solution containing the constituent material of the antistatic film 6 (see FIGS. 1 and 2) was applied on the entire surface of the substrate 1 from above the resist film 100. As a coating liquid, a dispersion liquid in which fine particles of tin oxide were dispersed was applied uniformly on the entire surface by spraying, and the state of FIG. 11 in which the surface of the substrate 1 was covered with the coating film 110 was obtained.

レジスト膜１００（図１０参照）を剥離液を用いて剥離することで、レジスト膜１００上の塗膜１１０を除去し、３５０℃〜４００℃で１０分〜３０分程度大気焼成炉の中で焼成し、図１２に示されるように、導電性薄膜４をほぼ二分して一方の素子電極２又は３側（図１２では素子電極２側）のみに帯電防止膜６を形成した。   The resist film 100 (see FIG. 10) is removed using a remover to remove the coating film 110 on the resist film 100 and baked in an air baking furnace at 350 to 400 ° C. for about 10 to 30 minutes. Then, as shown in FIG. 12, the conductive thin film 4 was substantially divided into two, and the antistatic film 6 was formed only on one of the element electrodes 2 or 3 side (in FIG. 12, the element electrode 2 side).

次に、再度基板１の表面に感光性レジスト液を全面塗布し、図１３に示すように、先に形成した帯電防止膜６側にレジスト膜１３０が残るようにパターニングした。このレジスト膜１３０は、帯電防止膜６を覆うと共に、素子電極３側が帯電防止膜６よりｄだけ大きくなるようにパターニングした。   Next, the entire surface of the substrate 1 was again coated with a photosensitive resist solution, and was patterned so that the resist film 130 remained on the antistatic film 6 side previously formed as shown in FIG. The resist film 130 was patterned so as to cover the antistatic film 6 and to have the element electrode 3 side larger than the antistatic film 6 by d.

上記レジスト膜１３０の形成後、再度基板１の表面に前記と同じ塗布液を全面塗布し、基板１の表面が塗膜１４０で覆われた図１４の状態とした。   After the formation of the resist film 130, the same coating solution as described above was applied again to the surface of the substrate 1, so that the surface of the substrate 1 was covered with the coating film 140 as shown in FIG.

レジスト膜１３０（図１３参照）を剥離液を用いて剥離することで、レジスト膜１３０上の塗膜１４０を除去し、３５０℃〜４００℃で１０分〜３０分程度大気焼成炉の中で焼成し、図１５に示されるように、導電性薄膜４のほぼ中央部を通る間隔ｄの不連続部であるハイインピーダンス部７で素子電極２側と素子電極３側に分けられた帯電防止膜６，６を形成した。   The coating film 140 on the resist film 130 is removed by peeling off the resist film 130 (see FIG. 13) using a peeling solution, and baking is performed in an air baking furnace at 350 to 400 ° C. for about 10 to 30 minutes. As shown in FIG. 15, the antistatic film 6 divided into the element electrode 2 side and the element electrode 3 side at the high impedance part 7, which is a discontinuous part of the distance d passing through the substantially central part of the conductive thin film 4. , 6 were formed.

このときの間隔ｄの不連続部はマスクパターン精度から２〜３μｍ程度とした。この分断された帯電防止膜６，６の間に介在するハイインピーダンス部（不連続部）７のシート抵抗は、その後の測定で１×１０12Ω／□より大きいことを確認した。 At this time, the discontinuous portion of the interval d is set to about 2 to 3 μm from the mask pattern accuracy. It was confirmed that the sheet resistance of the high impedance part (discontinuous part) 7 interposed between the divided antistatic films 6 and 6 was larger than 1 × 10 12 Ω / □ in the subsequent measurement.

〔フォーミング〕
続いて、フォーミング工程を実施した。 [Forming]
Subsequently, a forming process was performed.

図７に示される基板１の周囲に、Ｙ方向配線８とＸ方向配線１０の端部を取り出し電極として露出させた状態で、基板１全体を覆うようにフード状の蓋をかぶせて真空ポンプで排気することにより基板１との間で内部に真空空間を作り、内部の圧力が２×１０-3Ｐａに到達するまで排気した。さらに、２％の水素を混合した窒素ガスを導入し、外部電源より取り出し電極部からＸ方向配線１０及びＹ方向配線８間に電圧を印加し、素子電極２，３間に通電することによって、導電性薄膜４に、電気的に高抵抗な状態の間隙５を形成した。フォーミングの電圧波形は、図３（ａ）に示した波形とし、本実施例では、パルス幅Ｔ１を０．１ｍｓｅｃ、パルス間隔Ｔ２を１０ｍｓｅｃ、波高値を１０Ｖとした。 A hood-like lid is placed around the substrate 1 shown in FIG. 7 so as to cover the entire substrate 1 with the ends of the Y-direction wiring 8 and the X-direction wiring 10 exposed as extraction electrodes. By evacuating, a vacuum space was created inside the substrate 1 and evacuated until the internal pressure reached 2 × 10 −3 Pa. Further, by introducing nitrogen gas mixed with 2% hydrogen, taking out from the external power source, applying a voltage between the X direction wiring 10 and the Y direction wiring 8 from the electrode portion, and energizing between the element electrodes 2 and 3, A gap 5 in an electrically high resistance state was formed in the conductive thin film 4. The forming voltage waveform is the waveform shown in FIG. 3A. In this embodiment, the pulse width T1 is 0.1 msec, the pulse interval T2 is 10 msec, and the peak value is 10V.

〔活性化〕
次に、活性化と呼ばれる処理を行った。 〔activation〕
Next, a process called activation was performed.

前記のフォーミングと同様に真空空間を作り、外部からＸ方向配線１０及びＹ方向配線８を通じてパルス電圧を素子電極２，３に繰り返し印加した。   A vacuum space was created in the same manner as the above forming, and a pulse voltage was repeatedly applied to the device electrodes 2 and 3 from the outside through the X direction wiring 10 and the Y direction wiring 8.

本工程では、カーボン源としてトリニトリルを用い、スローリークバルブを通して前記フード状の蓋と基板１間の真空空間内に導入し、１．３×１０-4Ｐａを維持した。 In this step, trinitrile was used as a carbon source, and was introduced into the vacuum space between the hood-like lid and the substrate 1 through a slow leak valve to maintain 1.3 × 10 −4 Pa.

電圧印加は、図４（ａ）のような波形とし、パルス幅Ｔ１を１ｍｓｅｃ、パルス間隔Ｔ２を１０ｍｓｅｃ、波高値を１６Ｖとした。   The voltage is applied as shown in FIG. 4A, the pulse width T1 is 1 msec, the pulse interval T2 is 10 msec, and the peak value is 16V.

約６０分後に素子電流がほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。   Energization was stopped when the device current reached almost saturation after about 60 minutes, the slow leak valve was closed, and the activation process was completed.

以上の工程で、複数の電子放出素子を備えた、図８に示される電子源基板を作成することができた。尚、図８では、電子放出部５、帯電防止膜６、ハイインピーダンス部７を省略しており、これについては、上述とおり図１、２、５を参照されたい。   Through the above steps, the electron source substrate shown in FIG. 8 provided with a plurality of electron-emitting devices could be produced. In FIG. 8, the electron emission portion 5, the antistatic film 6, and the high impedance portion 7 are omitted. For this, refer to FIGS.

〔特性の評価〕
まず、特性の測定評価装置について図１６で説明する。 [Evaluation of properties]
First, a characteristic measurement evaluation apparatus will be described with reference to FIG.

図１６は、電子源基板の特性を測定するための測定評価装置の説明図である。   FIG. 16 is an explanatory diagram of a measurement evaluation apparatus for measuring the characteristics of the electron source substrate.

図１６に示される測定評価装置は、電子放出素子の素子電極２，３間を流れる素子電流Ｉｆ及びアノード１６４への放出電流Ｉｅを測定するために、素子電極２，３に電源１６１と電流計１６０とを接続し、該電子放出素子の上方に電源１６３と電流計１６２とを接続したアノード電極１６４を配置したものとなっている。   16 measures the device current If flowing between the device electrodes 2 and 3 of the electron-emitting device and the emission current Ie to the anode 164, and supplies a power source 161 and an ammeter to the device electrodes 2 and 3. 160, and an anode electrode 164 connected to a power source 163 and an ammeter 162 is disposed above the electron-emitting device.

図１６において、１は基板、２，３は素子電極、４は導電性薄膜、５は電子放出部である。また、１６１は電子放出素子に素子電圧Ｖｆを印加するための電源、１６０は素子電極２，３間の電子放出部５を含む導電性薄膜４を流れる素子電流Ｉｆを測定するための電流計、１６４は電子放出素子の電子放出部５より放出される放出電流Ｉｅを捕捉するためのアノード電極、１６３はアノード電極１６４に電圧を印加するための高圧電源、１６２は電子放出素子の電子放出部５より放出される放出電流Ｉｅを測定するための電流計である。また、本電子放出素子及びアノード電極１６４は真空装置１６５内に設置され、その真空装置には排気ポンプ１６６及び真空計等の真空装置に必要な機器が具備されており、所望の真空下で電子放出素子の測定評価を行えるようになっている。なお、アノード電極１６４の電圧は１ｋＶ〜１０ｋＶ、アノード電極１６４と電子放出素子との距離Ｈは２ｍｍ〜８ｍｍの範囲で測定した。   In FIG. 16, 1 is a substrate, 2 and 3 are element electrodes, 4 is a conductive thin film, and 5 is an electron emission portion. 161 is a power source for applying the device voltage Vf to the electron-emitting device, 160 is an ammeter for measuring the device current If flowing through the conductive thin film 4 including the electron-emitting portion 5 between the device electrodes 2 and 3, 164 is an anode electrode for capturing the emission current Ie emitted from the electron emission portion 5 of the electron emission element, 163 is a high voltage power source for applying a voltage to the anode electrode 164, and 162 is the electron emission portion 5 of the electron emission element. It is an ammeter for measuring the emission current Ie emitted more. The electron-emitting device and the anode electrode 164 are installed in a vacuum device 165, and the vacuum device includes equipment necessary for the vacuum device such as an exhaust pump 166 and a vacuum gauge. Measurement and evaluation of the emitting element can be performed. Note that the voltage of the anode electrode 164 was 1 kV to 10 kV, and the distance H between the anode electrode 164 and the electron-emitting device was measured in the range of 2 mm to 8 mm.

本実施例１に従って作成された電子源基板の特性を上記測定評価装置を用いて測定し評価した。   The characteristics of the electron source substrate prepared according to Example 1 were measured and evaluated using the measurement evaluation apparatus.

素子電極２，３間に印加する電圧は１７Ｖを標準電圧として測定した。そのときのＸ方向配線１０側の走査線電圧は−１１Ｖとし、Ｙ方向配線８側の信号線電圧は＋６Ｖとした。アノード電極１６４と電子源基板との間に印加する電圧を１ｋＶとして測定した結果、Ｉｆ＝１ｍＡ、Ｉｅ＝１．２μＡ、効率＝０．１２％の値を得た。   The voltage applied between the device electrodes 2 and 3 was measured using 17 V as a standard voltage. At that time, the scanning line voltage on the X direction wiring 10 side was set to -11V, and the signal line voltage on the Y direction wiring 8 side was set to + 6V. As a result of measuring the voltage applied between the anode electrode 164 and the electron source substrate as 1 kV, values of If = 1 mA, Ie = 1.2 μA, and efficiency = 0.12% were obtained.

ところで、上記の条件下で選択されていない電子放出素子には、非選択電圧として６Ｖが印加され、駆動ＩＣにはこの非選択電流が非選択素子の数だけ流れることになるが、本実施例の電子源基板においては、非選択時の６Ｖが印加された場合のリーク電流は０．１μＡ以下と非常に微弱なものであった。   By the way, 6 V is applied as a non-selection voltage to the electron-emitting devices that are not selected under the above-described conditions, and this non-selective current flows through the drive IC by the number of the non-selected devices. In the electron source substrate, the leakage current when 6 V at the time of non-selection was applied was as very weak as 0.1 μA or less.

実施例２
実施例１と同様に、素子電極２，３の形成から導電性薄膜４の形成までを経た図８に示される基板１について、素子電極２，３等を形成した面全面に、実施例１と同様の帯電防止膜の塗布液を実施例１と同様なスプレー塗布方法により塗布（ただし、レジスト膜１００，１３０は設けない）し、３５０℃から４００℃で１０分〜３０分大気焼成炉の中で焼成して帯電防止膜６（図１及び図２参照）を形成した。 Example 2
As in the first embodiment, the substrate 1 shown in FIG. 8 after the formation of the device electrodes 2 and 3 to the formation of the conductive thin film 4 is formed on the entire surface on which the device electrodes 2 and 3 are formed. The same antistatic film coating solution is applied by the same spray coating method as in Example 1 (however, the resist films 100 and 130 are not provided), and is heated at 350 to 400 ° C. for 10 to 30 minutes in an atmospheric baking furnace. And an antistatic film 6 (see FIGS. 1 and 2) was formed.

しかる後に、レーザー加工機を用いて、幅２〜３μｍで帯電防止膜６を図１７に示すように分断し、素子電極２に繋がる第１の帯電防止膜６のエリアと素子電極３に繋がる第２の帯電防止膜エリア６に、分断部であるハイインピーダンス部７を介して区分した。分断された帯電防止膜６，６の間のシート抵抗はその後の測定で１×１０12Ω／□より大きいことを確認した。 Thereafter, using a laser processing machine, the antistatic film 6 having a width of 2 to 3 μm is divided as shown in FIG. 17, and the first antistatic film 6 area connected to the element electrode 2 and the element electrode 3 are connected. The antistatic film area 6 is divided into two through a high impedance portion 7 which is a dividing portion. It was confirmed by subsequent measurements that the sheet resistance between the divided antistatic films 6 and 6 was greater than 1 × 10 12 Ω / □.

実施例１と同様にフォーミングと活性化を施し、実施例１と同様の測定評価装置を用いて得られた電子源基板の特性について測定と評価を行った。   Forming and activation were performed in the same manner as in Example 1, and the characteristics of the electron source substrate obtained using the same measurement evaluation apparatus as in Example 1 were measured and evaluated.

図５に示される素子電極２，３間に印加する電圧は１７Ｖを標準電圧とし、そのときのＸ方向配線１０側の走査線電圧は−１１Ｖとし、Ｙ方向配線８側の信号線電圧は＋６Ｖとした。アノード電極１６４と電子源基板との間に印加する電圧を１ｋＶとして測定した結果、Ｉｆ＝１．２ｍＡ、Ｉｅ＝１．２μＡ、効率＝０．１０％の値を得た。このとき選択されていない電子素子には非選択電圧として６Ｖが印加されることになるが、測定の結果、非選択時のもれ電流は実施例１とほぼ同じ０．１μＡ以下であった。   The voltage applied between the device electrodes 2 and 3 shown in FIG. 5 is 17V as the standard voltage, the scanning line voltage on the X direction wiring 10 side at that time is −11V, and the signal line voltage on the Y direction wiring 8 side is + 6V. It was. As a result of measuring the voltage applied between the anode electrode 164 and the electron source substrate at 1 kV, values of If = 1.2 mA, Ie = 1.2 μA, and efficiency = 0.10% were obtained. At this time, 6 V was applied as the non-selection voltage to the electronic elements that were not selected. As a result of the measurement, the leakage current at the time of non-selection was 0.1 μA or less, which was almost the same as in Example 1.

実施例３
素子電極２，３の形成からＸ方向配線１０の形成までを経た図７に示される基板１について、アルミスパッタリングでアルミ膜を５００ｎｍ程度膜付けした。しかる後にスプレー法で感光性レジスト液を塗布し、パターンニングし、現像し、その上からアルミのエッチャントにより、図１８に示される下地パターン１８０を形成した。しかる後に、前記〔導電性薄膜の形成〕の項で述べたように、有機パラジウム含有溶液をインクジェット法で素子電極２と素子電極３の間に塗布し、３５０℃で３０分間焼成することで、図１９に示される導電性薄膜４を形成した。 Example 3
For the substrate 1 shown in FIG. 7 after the formation of the device electrodes 2 and 3 to the formation of the X-direction wiring 10, an aluminum film was formed to a thickness of about 500 nm by aluminum sputtering. Thereafter, a photosensitive resist solution was applied by a spray method, patterned, developed, and an underlying pattern 180 shown in FIG. 18 was formed thereon by an aluminum etchant. Thereafter, as described in the section of [Conductive thin film formation], an organic palladium-containing solution is applied between the element electrode 2 and the element electrode 3 by an ink jet method and baked at 350 ° C. for 30 minutes. The conductive thin film 4 shown in FIG. 19 was formed.

その上から全面に実施例２と同様な塗布液を同様にして塗布し、２００℃で２０分大気焼成を行って、図２０に示されるように帯電防止膜６を形成した。   A coating solution similar to that of Example 2 was applied over the entire surface in the same manner, followed by baking at 200 ° C. for 20 minutes to form an antistatic film 6 as shown in FIG.

しかる後に、先に形成した下地パターン１８０を剥離液により完全に除去し、素子電極２側のエリアと素子電極３側のエリアを分断するように、アルミ膜１８０上に設けられた導電性薄膜４の一部と帯電防止膜６を同時に除去し、図２１に示されるハイインピーダンス部７を形成した。このハイインピーダンス部７のシート抵抗は１×１０12Ω／□よりも大きいことを確認した。 After that, the conductive thin film 4 provided on the aluminum film 180 so that the previously formed base pattern 180 is completely removed with a stripping solution and the area on the element electrode 2 side and the area on the element electrode 3 side are divided. A part of the film and the antistatic film 6 were removed at the same time to form a high impedance portion 7 shown in FIG. It was confirmed that the sheet resistance of the high impedance portion 7 is larger than 1 × 10 12 Ω / □.

後は実施例１と同様な方法で、フォーミングと活性化を行った。   Thereafter, forming and activation were performed in the same manner as in Example 1.

本実施例３に従って作成された電子源基板を用いて実施例１に示した特性評価装置を用いて特性評価を行った結果、実施例１及び２と同じように非選択時のもれ電流は０．１μＡ以下で非常に微弱なもれ電流しか駆動用ドライバＩＣに流れこまないことが確認できた。   As a result of performing characteristic evaluation using the characteristic evaluation apparatus shown in Example 1 using the electron source substrate prepared according to Example 3, the leakage current at the time of non-selection is the same as in Examples 1 and 2. It was confirmed that only a very weak leakage current of 0.1 μA or less flows into the driver IC for driving.

比較例
比較例として、帯電防止膜６にハイインピーダンス部７を形成しなかった点を除いて実施例１と同様の構成の電子源基板について、実施例１で示した特性評価装置を用いて特性の測定と評価を行ったところ、非選択時に流れる漏れ電流は１ｍＡに達し、駆動と共にさらに上昇する現象が生じた。 Comparative Example As a comparative example, the characteristics of the electron source substrate having the same configuration as in Example 1 except that the high impedance portion 7 was not formed in the antistatic film 6 were measured using the characteristic evaluation apparatus shown in Example 1. As a result of measurement and evaluation, the leakage current flowing when not selected reached 1 mA, and a phenomenon of further increasing with driving occurred.

実施例４
本実施例は、フォーミングプロセスの改良によって、ハイインピーダンス部となる亀裂を帯電防止膜に形成する形態である。以下に本実施例４の電子源基板の作成方法を順に説明する。 Example 4
In this embodiment, a crack that becomes a high impedance portion is formed in the antistatic film by improving the forming process. Hereinafter, a method for producing the electron source substrate of Example 4 will be described in order.

（基板１と素子電極２，３の形成）
図５に示す電子源基板として、基板１としてアルカリ成分が少ない「ＰＤ−２００」（旭硝子（株）社製）の２．８ｍｍ厚ガラスの上にナトリウムブロック層として１００ｎｍ厚のＳｉＯ2膜を形成したものを用いた。素子電極２，３は、ガラス基板１上に、スパッタ法によって下引き層として５ｎｍ厚のＴｉ、その上に４０ｎｍ厚のＰｔを成膜した後、フォトリソグラフィー法によって形成した。素子電極２，３の間隔は１０μｍとした。 (Formation of substrate 1 and device electrodes 2 and 3)
As the electron source substrate shown in FIG. 5, a 100 nm thick SiO 2 film is formed as a sodium block layer on a 2.8 mm thick glass of “PD-200” (manufactured by Asahi Glass Co., Ltd.) having a small alkali component as the substrate 1. What was done was used. The device electrodes 2 and 3 were formed on the glass substrate 1 by photolithography after depositing 5 nm thick Ti as an undercoat layer on the glass substrate 1 and 40 nm thick Pt thereon. The distance between the device electrodes 2 and 3 was 10 μm.

（Ｙ方向配線８の形成）
Ｙ方向配線（下配線）８は、素子電極２，３の一方に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀Ａｇフォトぺーストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後４８０℃の温度で焼成してＹ方向配線８を形成した。Ｙ方向配線８の厚さは約１０μｍ、幅６０μｍとした。 (Formation of Y-direction wiring 8)
The Y-direction wiring (lower wiring) 8 was formed in a line pattern so as to be in contact with one of the element electrodes 2 and 3 and to connect them. Silver Ag photo paste ink was used as a material, screen-printed, dried, exposed to a predetermined pattern and developed. Thereafter, the Y-directional wiring 8 was formed by baking at a temperature of 480 ° C. The Y-direction wiring 8 has a thickness of about 10 μm and a width of 60 μm.

（絶縁層９の形成）
次に、先に形成したＹ方向配線８と後述のＸ方向配線（上配線）１０の交差部を覆うように絶縁層９を配置した。このとき、Ｘ方向配線１０と一方の素子電極２の電気的接続が可能なように、接続部の絶縁層９にコンタクトホールを形成した。工程はＰｂＯを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光−現像した。これを４回繰り返し、最後に４８０℃の温度で焼成した。この絶縁層９の厚みは、全体で約３０μｍであり、幅は１５０μｍである。 (Formation of insulating layer 9)
Next, the insulating layer 9 was disposed so as to cover the intersection of the Y-direction wiring 8 formed earlier and the X-direction wiring (upper wiring) 10 described later. At this time, a contact hole was formed in the insulating layer 9 of the connecting portion so that the X-directional wiring 10 and one element electrode 2 could be electrically connected. In the process, a photosensitive glass paste mainly composed of PbO was screen-printed, and then exposed and developed. This was repeated four times and finally baked at a temperature of 480 ° C. The insulating layer 9 has a total thickness of about 30 μm and a width of 150 μm.

（Ｘ方向配線１０の形成）
Ｘ方向配線（上配線）１０は、先に形成した絶縁層９の上に、銀Ａｇぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い２度塗りしてから、４８０℃の温度で焼成することで形成した。絶縁層９のコンタクトホール部分で素子電極２と接続した。このＸ方向配線１０の厚さは、約１５μｍである。図示していないが、外部駆動回路への引き出し端子もこれと同様の方法で形成した。 (Formation of X direction wiring 10)
The X-direction wiring (upper wiring) 10 is screen-printed with silver Ag paste ink on the insulating layer 9 previously formed and then dried, and the same thing is applied again on this, and then applied twice. It was formed by firing at a temperature of 480 ° C. The device electrode 2 was connected at the contact hole portion of the insulating layer 9. The thickness of the X direction wiring 10 is about 15 μm. Although not shown, the lead terminal to the external drive circuit was also formed by the same method.

このようにしてＸＹマトリクス配線を有する印刷パターン付きの基板１を形成した。   In this way, a substrate 1 with a printed pattern having an XY matrix wiring was formed.

（導電性薄膜４の形成）
上記の基板１を洗浄した後、撥水剤を使用して表面を処理し、表面が疎水性になるようにした。その後、素子電極２，３間にインクジェット塗布方法により、導電性薄膜４を形成した。 (Formation of conductive thin film 4)
After the substrate 1 was washed, the surface was treated with a water repellent so that the surface became hydrophobic. Thereafter, the conductive thin film 4 was formed between the device electrodes 2 and 3 by an ink jet coating method.

本実施例では、導電性薄膜４をパラジウム膜で形成する目的で、先ず水とイソプロピルアルコール（ＩＰＡ）からなる溶媒にパラジウム錯体を他若干の添加剤を加えて溶解し、有機パラジウム含有溶液を得た。この溶液の液滴を、液滴付与手段としてピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が６０μｍとなるように調整して基板１上の素子電極２，３間に付与した。その後この基板１を空気中にて、３５０℃で１０分間の加熱焼成処理をして、酸化パラジウム（ＰｄＯ）の薄膜を形成した。ＰｄＯ薄膜の直径は約６０μｍ、厚みは最大で１０ｎｍであった。   In this embodiment, for the purpose of forming the conductive thin film 4 with a palladium film, first, a palladium complex is first dissolved in a solvent composed of water and isopropyl alcohol (IPA) to obtain an organic palladium-containing solution. It was. A droplet of this solution was applied between the device electrodes 2 and 3 on the substrate 1 by adjusting the dot diameter to 60 μm using an ink jet ejecting apparatus using a piezoelectric element as a droplet applying means. Thereafter, the substrate 1 was heated and fired at 350 ° C. for 10 minutes in the air to form a palladium oxide (PdO) thin film. The PdO thin film had a diameter of about 60 μm and a maximum thickness of 10 nm.

以上の工程により、各素子電極２，３間に跨って、導電性薄膜４として酸化パラジウム膜（ＰｄＯ膜）が形成された。   Through the above steps, a palladium oxide film (PdO film) was formed as the conductive thin film 4 across the element electrodes 2 and 3.

（帯電防止膜６の形成）
続いて、スプレー噴霧装置により酸化スズを主成分とする超微粒子を有機溶媒（イソプロピルアルコールとエチルアルコールの混合液）に分散させた溶液を基板１の全面に噴霧し、その後３８０℃で１０分の熱処理を行い、帯電防止膜６（図２３参照）を形成した。帯電防止膜６の厚さは平均で３０ｎｍ、シート抵抗値は１×１０10Ω／□になるように調整した。尚、図２３はハイインピーダンス部である亀裂７が示されているが、これは後述の工程にて作成されたものである。 (Formation of antistatic film 6)
Subsequently, a solution in which ultrafine particles mainly composed of tin oxide are dispersed in an organic solvent (a mixed solution of isopropyl alcohol and ethyl alcohol) is sprayed on the entire surface of the substrate 1 by a spray spraying apparatus, and then at 380 ° C. for 10 minutes. Heat treatment was performed to form an antistatic film 6 (see FIG. 23). The antistatic film 6 was adjusted to have an average thickness of 30 nm and a sheet resistance value of 1 × 10 10 Ω / □. Note that FIG. 23 shows a crack 7 which is a high impedance part, which was created in a process described later.

（フォーミング工程）
続いて、フォーミング工程を実施した。 (Forming process)
Subsequently, a forming process was performed.

上記基板１の周囲に、Ｙ方向配線８とＸ方向配線１０の端部を取り出し電極として露出させた状態で、基板１全体を覆うようにフード状の蓋をかぶせて真空ポンプで排気することにより基板１との間で内部に真空空間を作り、内部の圧力が２×１０-3Ｐａに到達するまで排気した。さらに、２％の水素を混合した窒素ガスを導入し、外部電源より取り出し電極部からＸ方向配線１０及びＹ方向配線８間に電圧を印加し、素子電極２，３間に通電することによって、導電性薄膜４に、電気的に高抵抗な状態の間隙５を形成した。フォーミングの電圧波形は、図３（ａ）に示した波形とし、本実施例では、パルス幅Ｔ１を０．１ｍｓｅｃ、パルス間隔Ｔ２を１０ｍｓｅｃ、波高値を１０Ｖとし、約２０分間処理した。 By covering the substrate 1 with the ends of the Y-direction wiring 8 and the X-direction wiring 10 exposed as extraction electrodes, covering the entire substrate 1 with a hood-like lid and exhausting with a vacuum pump A vacuum space was created inside the substrate 1 and evacuated until the internal pressure reached 2 × 10 −3 Pa. Further, by introducing nitrogen gas mixed with 2% hydrogen, taking out from the external power source, applying a voltage between the X direction wiring 10 and the Y direction wiring 8 from the electrode portion, and energizing between the element electrodes 2 and 3, A gap 5 in an electrically high resistance state was formed in the conductive thin film 4. The forming voltage waveform is the waveform shown in FIG. 3A. In this example, the pulse width T1 was set to 0.1 msec, the pulse interval T2 was set to 10 msec, the peak value was set to 10 V, and the processing was performed for about 20 minutes.

本実施例においては、上記の工程を１度行なった後さらに、より高電圧の条件である波高値１２Ｖで追加フォーミングを行なった。この追加フォーミング処理によって、先のフォーミング終了時点の導電性薄膜４の間隙５を、導電性薄膜４の端部（帯電防止膜６との接触部分）まで到達させた。尚、このときの導電性薄膜の端部における間隙間隔は約５０ｎｍ程度であった。   In this example, after the above process was performed once, additional forming was performed at a peak value of 12 V, which is a higher voltage condition. By this additional forming process, the gap 5 of the conductive thin film 4 at the end of the previous forming was made to reach the end of the conductive thin film 4 (contact portion with the antistatic film 6). In addition, the gap | interval space | interval in the edge part of the electroconductive thin film at this time was about 50 nm.

追加フォーミングの条件としては、より高パワーの条件にすることが重要で、より高電圧にする以外にも、よりパルス幅を広げる、よりパルス間隔を短くする等の手段をとることも可能である。また、追加フォーミング終了時点のサンプルを抜き取って、導電性薄膜４の間隙５を走査電子顕微鏡で観察すると、導電性薄膜４の端部（帯電防止膜６との接触部分）まで間隙５が到達していた。   As a condition for additional forming, it is important to use a higher power condition. In addition to using a higher voltage, it is also possible to take measures such as increasing the pulse width or shortening the pulse interval. . Further, when the sample at the end of the additional forming is taken out and the gap 5 of the conductive thin film 4 is observed with a scanning electron microscope, the gap 5 reaches the end of the conductive thin film 4 (contact portion with the antistatic film 6). It was.

（活性化工程）
上記電子放出素子に活性化と呼ばれる処理を行った。 (Activation process)
The electron-emitting device was subjected to a process called activation.

前記のフォーミングと同様に真空空間を作り、外部からＸ方向配線１０及びＹ方向配線８を通じてパルス電圧を素子電極２，３に繰り返し印加した。   A vacuum space was created in the same manner as the above forming, and a pulse voltage was repeatedly applied to the device electrodes 2 and 3 from the outside through the X direction wiring 10 and the Y direction wiring 8.

本工程では、カーボン源としてトリニトリルを用い、スローリークバルブを通して前記フード状の蓋と基板１間の真空空間内に導入し、１．３×１０-4Ｐａを維持した。導入するトリニトリルの圧力は、真空装置の形状や真空装置に使用している部材等によって若干影響されるが、１×１０-5Ｐａ〜１×１０-2Ｐａ程度が好適である。 In this step, trinitrile was used as a carbon source, and was introduced into the vacuum space between the hood-like lid and the substrate 1 through a slow leak valve to maintain 1.3 × 10 −4 Pa. The pressure of the trinitrile to be introduced is slightly affected by the shape of the vacuum device, the members used in the vacuum device, and the like, but is preferably about 1 × 10 −5 Pa to 1 × 10 −2 Pa.

電圧印加は、図４（ａ）のような波形とし、パルス幅Ｔ１を１ｍｓｅｃ、パルス間隔Ｔ２を１０ｍｓｅｃ、波高値を１６Ｖとした。   The voltage is applied as shown in FIG. 4A, the pulse width T1 is 1 msec, the pulse interval T2 is 10 msec, and the peak value is 16V.

約６０分後に素子電流Ｉｆがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。活性化終了時点の導電性薄膜４の間隙５を観察しても、導電性薄膜４に隣接する帯電防止膜６（図２３参照）領域まで間隙５が到達し、亀裂７を形成していることが確認できた。   About 60 minutes later, when the element current If reached almost saturation, the energization was stopped, the slow leak valve was closed, and the activation process was completed. Even when the gap 5 of the conductive thin film 4 at the end of activation is observed, the gap 5 reaches the region of the antistatic film 6 (see FIG. 23) adjacent to the conductive thin film 4 and the crack 7 is formed. Was confirmed.

以上の工程で、複数の電子放出素子を備えた電子源基板を作成することができた。   Through the above steps, an electron source substrate provided with a plurality of electron-emitting devices could be produced.

本実施例においては、追加フォーミング工程をフォーミング工程時に実施するため、導電性薄膜４領域の端部まで間隙５を形成することができ、そのため活性化時には、導電性薄膜４領域の外側に隣接する帯電防止膜６（図２３参照）に確実に亀裂７を形成することができる。尚、帯電防止膜６に形成された亀裂７の長さは約２５０ｎｍであった。   In this embodiment, since the additional forming process is performed at the time of the forming process, the gap 5 can be formed up to the end of the conductive thin film 4 region, and therefore, when activated, it is adjacent to the outside of the conductive thin film 4 region. The crack 7 can be reliably formed in the antistatic film 6 (see FIG. 23). The length of the crack 7 formed in the antistatic film 6 was about 250 nm.

上述のような製造方法によって作成された電子放出素子について、図１６に示した測定評価装置により放出電流Ｉｅ及び素子電流Ｉｆの測定を行なった。本実施例で作製した電子放出素子については、素子電極２，３間の印加電圧Ｖｆ＝１２Ｖにおける放出電流Ｉｅを測定した結果平均０．６μＡ、電子放出効率は平均０．１５％で、非選択時（非駆動時）に素子電極２，３間に流れる電流に相当する、素子電極２，３間の印加電圧Ｖｆが５Ｖの場合の素子電流Ｉｆは０．０１μＡであった。   With respect to the electron-emitting device produced by the manufacturing method as described above, the emission current Ie and the device current If were measured by the measurement and evaluation apparatus shown in FIG. As for the electron-emitting device fabricated in this example, the emission current Ie at the applied voltage Vf = 12 V between the device electrodes 2 and 3 was measured. The device current If when the applied voltage Vf between the device electrodes 2 and 3 was 5 V, corresponding to the current flowing between the device electrodes 2 and 3 at the time (during non-driving), was 0.01 μA.

一方、従来の、間隙５が導電性薄膜４中のみに形成されていて、導電性薄膜４に隣接する帯電防止膜６（図２２参照）領域まで到達していない電子放出素子について測定したところ、非選択時に素子電極２，３間に流れる電流に相当する、素子電極２，３間の印加電圧Ｖｆが５Ｖの場合の素子電流Ｉｆは０．０２μＡであった。   On the other hand, when measuring the conventional electron-emitting device in which the gap 5 is formed only in the conductive thin film 4 and does not reach the region of the antistatic film 6 (see FIG. 22) adjacent to the conductive thin film 4, The device current If when the applied voltage Vf between the device electrodes 2 and 3 is 5 V, corresponding to the current flowing between the device electrodes 2 and 3 when not selected, was 0.02 μA.

本実施形態による電子源基板は、素子電極２，３間に電圧を印加することにより、間隙５の近傍より電子が放出されるが、間隙５は、導電性薄膜４中のみでなく、導電性薄膜４に隣接する帯電防止膜６の領域まで亀裂７として到達しているため、図２３に矢印で示すように、導電性薄膜４に隣接する帯電防止膜６を流れる電流パスは亀裂７を迂回しなければならなくなって、図２２に示す従来の電子源基板におけるパス経路に比してその距離が長くなる。しかも、帯電防止膜６の抵抗値は導電性薄膜４の抵抗値と比較して数桁以上高いため、導電性薄膜４に隣接する帯電防止膜６を流れるリーク電流は、従来の電子源基板と比較して著しく低減される。   The electron source substrate according to the present embodiment emits electrons from the vicinity of the gap 5 by applying a voltage between the device electrodes 2 and 3, but the gap 5 is not only in the conductive thin film 4 but also conductive. Since it reaches the region of the antistatic film 6 adjacent to the thin film 4 as a crack 7, the current path flowing through the antistatic film 6 adjacent to the conductive thin film 4 bypasses the crack 7 as indicated by an arrow in FIG. Therefore, the distance becomes longer than the path path in the conventional electron source substrate shown in FIG. Moreover, since the resistance value of the antistatic film 6 is several orders of magnitude higher than the resistance value of the conductive thin film 4, the leakage current flowing through the antistatic film 6 adjacent to the conductive thin film 4 is different from that of the conventional electron source substrate. Compared to a significant reduction.

尚、上記では、間隙５が帯電防止膜６まで到達して亀裂７を形成している場合を説明したが、亀裂７は間隙５の延長として間隙５とほぼ同じ幅及び深さで形成されていなくても良い。亀裂７は、例えば、帯電防止膜６の表面のみ、換言すれば、基板１の表面まで到達していない深さで形成されていたり、間隙５よりも狭い幅又は広い幅で形成されていても良い。本実施形態の特徴は、帯電防止膜６に、導電性薄膜４の間隙５につながるハイインピーダンスな部分が形成され、間隙５に隣接する部分の帯電防止膜６でのリーク電流を低減する状態が達成されることであり、高抵抗な部分の形成は、必ずしも間隙５の延長として形成されなければいけないわけではない。   In the above description, the case where the gap 5 reaches the antistatic film 6 to form the crack 7 has been described. However, the crack 7 is formed with the same width and depth as the gap 5 as an extension of the gap 5. It is not necessary. For example, the crack 7 may be formed only at the surface of the antistatic film 6, in other words, at a depth not reaching the surface of the substrate 1, or at a width narrower or wider than the gap 5. good. A feature of this embodiment is that a high impedance portion connected to the gap 5 of the conductive thin film 4 is formed in the antistatic film 6, and the leakage current in the antistatic film 6 in the portion adjacent to the gap 5 is reduced. It is achieved that the formation of the high resistance part does not necessarily have to be formed as an extension of the gap 5.

また、上記亀裂７の長さは、前記間隙５の端部における間隔の５倍以上であることが好ましい。これによって、帯電防止膜６を流れる電流値を、亀裂７がない場合に比較して１／１０以下に低減することができる。   Moreover, it is preferable that the length of the crack 7 is not less than 5 times the interval at the end of the gap 5. As a result, the value of the current flowing through the antistatic film 6 can be reduced to 1/10 or less compared to the case where there is no crack 7.

以下、上述他の実施例と同様に作成した、本発明の画像形成装置は、電子放出素子にＹ方向配線８とＸ方向配線１０を介して電圧を印加することにより電子放出させ、高圧端子４６からアノード電極であるメタルバック４３に高圧を印加し、発生した電子ビームを加速し、蛍光膜４２に衝突させることによって、画像を表示することができる。   Hereinafter, the image forming apparatus of the present invention produced in the same manner as in the other embodiments described above causes electrons to be emitted by applying a voltage to the electron-emitting devices via the Y-direction wiring 8 and the X-direction wiring 10, and the high-voltage terminal 46. An image can be displayed by applying a high voltage to the metal back 43, which is an anode electrode, accelerating the generated electron beam and causing it to collide with the fluorescent film.

上記の画像形成装置は良好な表示品位をもつものであった。   The above image forming apparatus has a good display quality.

本発明に係る電子源基板における１つの電子放出素子周りの基本構成を示す断面模式図である。It is a cross-sectional schematic diagram which shows the basic composition around one electron emission element in the electron source substrate which concerns on this invention. 本発明に係る電子源基板における１つの電子放出素子周りの基本構成を示す平面模式図である。FIG. 2 is a schematic plan view showing a basic configuration around one electron-emitting device in the electron source substrate according to the present invention. フォーミングに用いる印加電圧波形の例を示す図である。It is a figure which shows the example of the applied voltage waveform used for forming. 活性化に用いる印加電圧波形の例を示す図である。It is a figure which shows the example of the applied voltage waveform used for activation. 複数の電子放出素子を備えた電子源基板の平面模式図（但し、帯電防止膜は省略）である。FIG. 3 is a schematic plan view of an electron source substrate having a plurality of electron-emitting devices (however, an antistatic film is omitted). 図５に示される電子源基板を用いた画像形成装置の一部を切欠した模式的斜視図である。FIG. 6 is a schematic perspective view in which a part of the image forming apparatus using the electron source substrate shown in FIG. 5 is cut away. 複数の電子放出素子を備えた電子源基板の製造工程中、導電性薄膜形成前の状態を示す平面模式図である。It is a plane schematic diagram which shows the state before electroconductive thin film formation in the manufacturing process of the electron source board | substrate provided with the several electron emission element. 複数の電子放出素子を備えた電子源基板の製造工程中、フォーミング前の状態を示す平面模式図である。It is a plane schematic diagram which shows the state before forming in the manufacturing process of the electron source board | substrate provided with the several electron emission element. 実施例１の電子源基板におけるハイインピーダンス部の形成手順の説明図で、素子電極の形成から導電性薄膜の形成までを経た図８の基板における一対の素子電極周りの基本構成を示す平面模式図である。FIG. 9 is an explanatory diagram of a procedure for forming a high impedance portion in the electron source substrate of Example 1, and is a schematic plan view showing a basic configuration around a pair of device electrodes in the substrate of FIG. 8 from formation of device electrodes to formation of conductive thin films It is. 実施例１の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図９の基板上にレジスト膜を形成した状態を示す平面模式図である。FIG. 10 is an explanatory diagram of a procedure for forming a high impedance portion in the electron source substrate of Example 1, and is a schematic plan view showing a state in which a resist film is formed on the substrate of FIG. 9. 実施例１の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図１０の基板上に帯電防止膜を形成した状態を示す平面模式図である。FIG. 11 is an explanatory diagram of a procedure for forming a high impedance part in the electron source substrate of Example 1, and is a schematic plan view showing a state in which an antistatic film is formed on the substrate of FIG. 10. 実施例１の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図１１の基板上からレジスト膜を形成した状態を示す平面模式図である。FIG. 12 is an explanatory diagram of a procedure for forming a high impedance portion in the electron source substrate of Example 1, and is a schematic plan view showing a state in which a resist film is formed on the substrate of FIG. 11. 実施例１の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図１２の基板上に再びレジスト膜を形成した状態を示す平面模式図である。FIG. 13 is an explanatory diagram of a procedure for forming a high impedance part in the electron source substrate of Example 1, and is a schematic plan view showing a state in which a resist film is formed again on the substrate of FIG. 12. 実施例１の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図１３の基板上に再び帯電防止膜を形成した状態を示す平面模式図である。FIG. 14 is an explanatory diagram of a procedure for forming a high impedance portion in the electron source substrate of Example 1, and is a schematic plan view showing a state in which an antistatic film is formed again on the substrate of FIG. 13. 実施例１の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図１４の基板上からレジスト膜を剥離した状態を示す平面模式図である。FIG. 15 is an explanatory diagram of a procedure for forming a high impedance portion in the electron source substrate of Example 1, and is a schematic plan view showing a state where a resist film is peeled off from the substrate of FIG. 14. 電子源基板の特性の測定評価装置の説明図である。It is explanatory drawing of the measurement evaluation apparatus of the characteristic of an electron source board | substrate. レーザー照射によってハイインピーダンス部を形成した実施例２の電子源基板における１つの電子放出素子周りの基本構成を示す平面模式図である。It is a schematic plan view showing a basic configuration around one electron-emitting device in the electron source substrate of Example 2 in which a high impedance part is formed by laser irradiation. 実施例３の電子源基板におけるハイインピーダンス部の形成手順の説明図で、Ｘ方向配線の形成までを経た図７に示される基板に下地パターンを形成した状態の、一対の素子電極周りの基本構成を示す平面模式図である。7 is an explanatory diagram of a procedure for forming a high-impedance portion in the electron source substrate of Example 3, and shows a basic configuration around a pair of element electrodes in a state in which a base pattern is formed on the substrate shown in FIG. It is a plane schematic diagram which shows. 実施例３の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図１８の基板上の素子電極間に導電性薄膜を形成した状態を示す平面模式図である。It is explanatory drawing of the formation procedure of the high impedance part in the electron source board | substrate of Example 3, and is a plane schematic diagram which shows the state which formed the electroconductive thin film between the element electrodes on the board | substrate of FIG. 実施例３の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図１９の基板上に帯電防止膜を形成した状態の平面模式図である。FIG. 20 is an explanatory diagram of a procedure for forming a high impedance portion in the electron source substrate of Example 3, and is a schematic plan view of a state in which an antistatic film is formed on the substrate of FIG. 19. 実施例３の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図２０の基板上から下地パターンを剥離した状態を示す平面模式図である。FIG. 21 is an explanatory diagram of a procedure for forming a high impedance portion in the electron source substrate of Example 3 and is a schematic plan view showing a state in which a base pattern is peeled off from the substrate of FIG. 20. 従来の電子源基板の説明図である。It is explanatory drawing of the conventional electron source board | substrate. 実施例４の電子源基板の基本構成を示す平面模式図である。6 is a schematic plan view showing a basic configuration of an electron source substrate of Example 4. FIG.

符号の説明Explanation of symbols

１ 基板
２ 素子電極
３ 素子電極
４ 導電性薄膜
５ 電子放出部
６ 帯電防止膜
７ ハイインピーダンス部
８ Ｙ方向配線（下配線）
９ 絶縁層
１０ Ｘ方向配線（上配線）
６０ リアプレート
６１ 基板
６２ 蛍光膜
６３ メタルバック
６４ フェースプレート
６５ 支持枠
１００ レジスト膜
１１０ 塗膜
１３０ レジスト膜
１４０ 塗膜
１６０ 電流計
１６１ 電源
１６２ 電流計
１６３ 高圧電源
１６４ アノード電極
１６５ 真空装置
１６６ 排気ポンプ
１８０ 下地パターン DESCRIPTION OF SYMBOLS 1 Board | substrate 2 Element electrode 3 Element electrode 4 Conductive thin film 5 Electron emission part 6 Antistatic film 7 High impedance part 8 Y direction wiring (lower wiring)
9 Insulating layer 10 X direction wiring (upper wiring)
60 rear plate 61 substrate 62 fluorescent film 63 metal back 64 face plate 65 support frame 100 resist film 110 paint film 130 resist film 140 paint film 160 ammeter 161 power supply 162 ammeter 163 high voltage power supply 164 anode electrode 165 vacuum device 166 exhaust pump 180 Ground pattern

Claims (7)

基板と、該基板上に位置する一対の素子電極、及び該素子電極間に設けられ、電子放出部となる間隙を有する導電性薄膜を備えた電子放出素子と、少なくとも前記一対の素子電極と接触して前記基板の露出面上を覆う帯電防止膜とを有する電子源基板であって、前記帯電防止膜に、当該帯電防止膜を介して前記一対の素子電極間に生じる電流を妨げるハイインピーダンス部が形成されていることを特徴とする電子源基板。   A substrate, a pair of device electrodes located on the substrate, an electron-emitting device provided between the device electrodes and having a conductive thin film having a gap serving as an electron-emitting portion, and at least a contact with the pair of device electrodes And an anti-static film covering the exposed surface of the substrate, wherein the anti-impedance film prevents a current generated between the pair of element electrodes through the anti-static film. An electron source substrate characterized in that is formed. 前記帯電防止膜のハイインピーダンス部が、ハイインピーダンス部に隣接する帯電防止膜のシート抵抗値の１００倍以上のシート抵抗値を有することを特徴とする請求項１に記載の電子源基板。   2. The electron source substrate according to claim 1, wherein the high impedance portion of the antistatic film has a sheet resistance value that is 100 times or more of the sheet resistance value of the antistatic film adjacent to the high impedance portion. 前記帯電防止膜は前記導電性薄膜の外縁と接触しており、前記ハイインピーダンス部は、前記導電性薄膜が有する間隙とつながる亀裂であることを特徴とする請求項２に記載の電子源基板。   The electron source substrate according to claim 2, wherein the antistatic film is in contact with an outer edge of the conductive thin film, and the high impedance portion is a crack connected to a gap of the conductive thin film. 前記帯電防止膜のハイインピーダンス部が、１０12Ω／□より大きいシート抵抗値を有することを特徴とする請求項２に記載の電子源基板。 The electron source substrate according to claim 2, wherein the high impedance portion of the antistatic film has a sheet resistance value greater than 10 12 Ω / □. 前記帯電防止膜のハイインピーダンス部が、帯電防止膜の薄膜化部又は不連続部として形成されていることを特徴とする請求項２に記載の電子源基板。   3. The electron source substrate according to claim 2, wherein the high impedance portion of the antistatic film is formed as a thinned portion or a discontinuous portion of the antistatic film. 複数の前記電子放出素子と、各電子放出素子に接続されて、互いに交差する向に形成されたＸ方向配線及びＹ方向配線とを有することを特徴とする請求項２に記載の電子源基板。   3. The electron source substrate according to claim 2, comprising a plurality of the electron-emitting devices, and X-direction wirings and Y-direction wirings connected to the electron-emitting devices and formed in directions intersecting with each other. 請求項６に記載の電子源基板と、該電子源基板からの電子線の照射によって画像を表示する画像形成部材を有する基板とが対向して配置されていることを特徴とする画像形成装置。   7. An image forming apparatus comprising: an electron source substrate according to claim 6; and a substrate having an image forming member that displays an image by irradiation of an electron beam from the electron source substrate.
JP2005057094A 2004-03-10 2005-03-02 Electron source substrate and image forming device Withdrawn JP2005294253A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005057094A JP2005294253A (en) 2004-03-10 2005-03-02 Electron source substrate and image forming device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004066554 2004-03-10
JP2004068376 2004-03-11
JP2005057094A JP2005294253A (en) 2004-03-10 2005-03-02 Electron source substrate and image forming device

Publications (1)

Publication Number Publication Date
JP2005294253A true JP2005294253A (en) 2005-10-20

Family

ID=35326911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005057094A Withdrawn JP2005294253A (en) 2004-03-10 2005-03-02 Electron source substrate and image forming device

Country Status (1)

Country Link
JP (1) JP2005294253A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623278A (en) * 2012-04-21 2012-08-01 福州大学 Manufacturing method of surface conduction field emission electron source based on contact printing transfer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623278A (en) * 2012-04-21 2012-08-01 福州大学 Manufacturing method of surface conduction field emission electron source based on contact printing transfer

Similar Documents

Publication Publication Date Title
KR100270497B1 (en) Method of manufacturing electron-emitting device,electron source and image-forming apparatus
US7442406B2 (en) Electron-emitting device, electron source substrate, electron beam apparatus, display apparatus, and manufacturing method thereof
KR100374273B1 (en) Manufacture method for electron-emitting device, electron source, and image-forming apparatus
JP2008309939A (en) Electron source and image display device
KR100676810B1 (en) Method of manufacturing electron-emitting device, electron source, and image display device
US6902455B2 (en) Method of manufacturing member pattern, electron source, and image display device
JP2005294253A (en) Electron source substrate and image forming device
JP3397569B2 (en) Surface conduction electron-emitting device, method of manufacturing the same, electron source equipped with the electron-emitting device, and image forming apparatus
US7482742B2 (en) Electron source substrate with high-impedance portion, and image-forming apparatus
JP3840164B2 (en) Manufacturing method of electron source
JP2004192812A (en) Manufacturing method of electron emission element
JPH0765708A (en) Manufacture of electron emission element and image formng device
JP2003045321A (en) Manufacturing method of electron emission element, electron source and image formation equipment
US8125134B2 (en) Electron-emitting device, method of manufacturing the same, electron source, and image display apparatus
JP4147072B2 (en) Electron source substrate, manufacturing method thereof, and image display apparatus using the electron source substrate
JP3880551B2 (en) Wiring structure manufacturing method, electron source manufacturing method, and image display device manufacturing method
JP2006134592A (en) Electron emitting element, electron source, and manufacturing method of image-forming device
JP2005353463A (en) Electron emitting element, electron source, and image forming apparatus
JP2005228658A (en) Manufacturing method of electron emitting element, electron source, and image forming apparatus
JP2005222931A (en) Manufacturing method of electron emitting element, electron source, and picture display device
JP2003178670A (en) Method of manufacturing member pattern, method of manufacturing electron source, and method of manufacturing image display device
JP2003157759A (en) Manufacturing method of electron emitting element substrate and electron emitting element
JP2004079394A (en) Electron source substrate for forming the same, and image forming device
JP2003036781A (en) Electron releasing element, electron source, and manufacturing method for image forming device
JP2005259552A (en) Manufacturing method of electron source, and manufacturing method of image display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513