JP2005287237A - 電圧変換装置 - Google Patents

電圧変換装置 Download PDF

Info

Publication number
JP2005287237A
JP2005287237A JP2004099918A JP2004099918A JP2005287237A JP 2005287237 A JP2005287237 A JP 2005287237A JP 2004099918 A JP2004099918 A JP 2004099918A JP 2004099918 A JP2004099918 A JP 2004099918A JP 2005287237 A JP2005287237 A JP 2005287237A
Authority
JP
Japan
Prior art keywords
voltage
output
conversion circuit
circuit
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004099918A
Other languages
English (en)
Other versions
JP4415730B2 (ja
Inventor
Yasuhiro Murai
康弘 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004099918A priority Critical patent/JP4415730B2/ja
Publication of JP2005287237A publication Critical patent/JP2005287237A/ja
Application granted granted Critical
Publication of JP4415730B2 publication Critical patent/JP4415730B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】 適切な運転状態を常に確保することができる電圧変換装置を提供する。
【解決手段】 第1の制御回路3は、主変換回路1および副変換回路2の出力電流の和が基準電流を越えた状態では主変換回路1および副変換回路2の双方を動作させる一方、出力電流の和が基準電流以下の状態では副変換回路2に対して停止制御を行う。第2の制御回路4は、出力電圧検出回路5の検出結果のみならず過電流検出回路6の検出結果をも考慮して主変換回路1が故障状態にあるか否かを判断する。これにより、主変換回路1の故障判定が正確に行われる。主変換回路1の故障と判断したときには、第1の制御回路3による副変換回路2に対する停止制御を無効にする。この結果、主変換回路1が故障した場合においても、副変換回路2によって電圧変換動作を継続することができる。
【選択図】 図1

Description

本発明は、例えば車載用途に好適に用いられる電圧変換装置に係わり、特に、入力電圧を異なる出力電圧に変換する複数の電圧変換回路を並列に接続して動作させるようにした電圧変換装置に関する。
電気自動車や、エンジンとモータとを組み合わせて動力源としたハイブリッド型自動車が知られている。これらの自動車は、通常、モータに接続された高圧バッテリと、トランスを介して低圧側に配置される低圧バッテリとを備える2バッテリ型車両として構成されることが多い。例えばハイブリッド型自動車の場合、高圧バッテリは、車両加速時においてモータを駆動してエンジンをアシストする一方、車両減速時においてはモータの回生作用(発電機として機能させること)によって充電されるようになっている。他方、低圧バッテリは、車両の補機(各種の計器、駆動回路、制御回路等)の電源として利用されるようになっている。
上記のような2バッテリ型車両においては、高圧バッテリから低圧バッテリへの電力供給は、DC−DCコンバータを用いて行われる。このDC−DCコンバータは、直流の入力電圧をスイッチング素子よりなるスイッチング回路によってパルス電圧に変換したのち、このパルス電圧をトランスによって降圧し、このトランスの出力電圧を整流回路および平滑化回路等によって再び直流電圧に変換するという機能を有するものである。
この種のDC−DCコンバータは燃料電池車にも適用され得る。この燃料電池車では、必要とする電力量が大きいことから、DC−DCコンバータを複数設けて、これらを並列運転することが考えられる。燃料電池車の場合、いわゆる10・15モードにおいては、DC−DCコンバータが20〜30%程度の低い負荷率(最大出力電力に対する出力電力の比)で動作する場合が多い。このため、DC−DCコンバータの並列運転を常時行うようにした場合には、上記のような軽負荷運転時には、各DC−DCコンバータにおける変換回路部分の効率が低下して損失が大きくなる。この結果、燃費が低下し、航続距離が短くなる。
そこで、本出願人は、例えば特許文献1において、マスタとスレーブの2つの充電器を設けて各充電器の出力端を共通接続すると共に、高出力電力領域ではマスタおよびスレーブの双方を動作させる一方、低出力電力領域ではスレーブを停止させマスタのみを動作させるようにしたバッテリ充電装置を提案している。この装置によれば、軽負荷時においても高効率の運転が可能である。
特開2000−299136号公報
上記したバッテリ充電装置では、マスタは全出力電力領域にわたって常時動作するようになっていることから、たとえスレーブが故障したとしても、マスタが単独で動作すればよいので問題はない。一方、スレーブは単独で動作するようになっていないため、万一、何らかの原因でマスタが故障した場合には、本来正常に動作可能であるはずのスレーブまでもが停止してしまうおそれがあり、不合理である。すなわち、従来の並列運転型のバッテリ充電装置では、マスタが故障した場合に適切な運転状態を確保することが困難であり、改善の余地があった。
本発明はかかる問題に鑑みてなされたもので、その目的は、適切な運転状態を常に確保することができる電圧変換装置を提供することにある。
本発明の電圧変換装置は、入力端子および出力端子と、入力端子と出力端子との間に接続され、入力端子から入力された電圧を異なる電圧に変換する主変換回路と、入力端子と出力端子との間に主変換回路と並列に接続され、入力端子に入力された電圧を異なる電圧に変換する副変換回路と、主変換回路および副変換回路の出力電流の和が基準電流を越えた状態では主変換回路および副変換回路の双方を動作させる一方、出力電流の和が基準電流以下の状態では副変換回路に対して停止制御を行う第1の制御回路と、出力端子における出力電圧を検出する出力電圧検出回路と、主変換回路が出力過電流垂下状態にあるか否かを検出する過電流検出手段と、出力電圧検出回路および過電流検出手段の検出結果に基づいて主変換回路が故障状態にあるか否かを判断し、故障と判断したときに、第1の制御回路による副変換回路に対する停止制御を無効にする第2の制御回路とを備えている。
本発明の電圧変換装置では、主変換回路および副変換回路の出力電流の和(すなわち、総合出力電流)が基準電流を越えた状態(高出力領域)では、主変換回路および副変換回路の双方が動作し、出力電流の和が基準電流以下の状態(低出力領域)では副変換回路が動作を停止し、主変換回路のみが動作する。一方、出力電圧の状態を調べると共に出力過電流垂下状態にあるか否かを調べ、これらの結果に基づいて、主変換回路が真に故障状態にあるか否かが判断される。故障と判断された場合には、出力電流の和の大きさにかかわらず、副変換回路の停止動作が抑止され、副変換回路が動作可能になる。
ここで、「出力過電流垂下状態」とは、負荷が最大出力電流を越えるものである場合に出力電圧が急激に減少して出力電流が頭打ちになる状態をいう。この出力過電流垂下状態は装置故障状態とは異なり、負荷が軽減すれば再び正常な出力電圧に復帰するというものであり、装置としては正常な状態である。
本発明の電圧変換装置において、第2の制御回路は、出力電圧検出回路により検出された出力電圧が基準電圧を下回っており、かつ、過電流検出手段によって主変換回路の出力過電流垂下状態が検出されない場合に、主変換回路が故障状態にあると判断するように構成することが可能である。過電流検出手段は、入力端子に接続された一次側巻線とこの一次側巻線と磁気結合する二次側巻線とを有する電流検出トランスと、検出トランスの二次側巻線に接続された電流電圧変換回路と、電流電圧変換回路の出力側に設けられた比較器とを含むように構成することが可能である。主変換回路は、入力端子から入力された電圧を利用して主変換回路の駆動用電源として動作する主補助電源を有することが好ましい。副変換回路は、入力端子から入力された電圧を利用して第1および第2の制御回路ならびに出力電圧検出回路の電源として動作する副補助電源を有することが好ましい。この副補助電源により、たとえ主変換回路がまったく動作しなくなったとしても、第1および第2の制御回路ならびに出力電圧検出回路の動作が確保される。
本発明の電圧変換装置によれば、高出力領域では主変換回路および副変換回路の双方を動作させ、低出力領域では副変換回路が動作を停止させて主変換回路のみを動作させる制御を行う一方において、出力電圧の状態を調べると共に出力過電流垂下状態にあるか否かを調べ、これらの結果に基づいて主変換回路が故障状態にあると判断したときには、出力領域の如何にかかわらず副変換回路の停止動作を抑止するようにしたので、主変換回路の故障という事態が生じた場合であっても、副変換回路による運転が可能になる。
以下、本発明を実施するための最良の形態(以下、単に実施の形態という。)について、図面を参照して詳細に説明する。
図1は本発明の一実施の形態に係る電圧変換装置の構成を表すものである。本実施の形態の電圧変換装置は、高圧バッテリ10から出力される入力直流電圧Vinを、より低い出力直流電圧Vout に変換して低圧バッテリ11に供給するセンタタップ型カソードコモン接続のDC−DCコンバータとして機能するものであり、例えば燃料電池車等の車両に搭載されて好適なものである。
この電圧変換装置は、入力端子T1,T2と出力端子T3,T4との間に並列接続された主変換回路1および副変換回路2と、副変換回路2に接続された第1の制御回路3および第2の制御回路4と、第2の制御回路4に接続された出力電圧検出回路5および過電流検出回路6とを備えている。入力端子T1,T2は高圧バッテリ10に接続され、出力端子T3,T4は負荷13が接続された低圧バッテリ11に接続されている。
主変換回路1はマスタとして機能するもので、それ自体で、入力端子T1,T2から入力された入力直流電圧Vinを異なる電圧(出力電圧Vout )に変換するDC−DCコンバータとして機能するようになっている。副変換回路2はスレーブとして機能するもので、それ自体で、主変換回路1と同様の電圧変換を行うDC−DCコンバータとして機能するようになっている。主変換回路1は負荷13の消費電力の大小にかかわらず、高出力電力領域から低出力電力領域にわたって、常に動作するようになっている。一方、副変換回路2は、高出力電力領域においてのみ動作するようになっている。このような回路選択制御は、後述するように、第1の制御回路3によって行われる。以下、主変換回路1および副変換回路2について詳細に説明する。
まず、主変換回路1について説明する。
主変換回路1は、1次側高圧ラインH1と1次側低圧ラインL1との間に設けられたスイッチング回路101と、1次側巻線CA1およびこれと磁気結合する2次側巻線CB1,CC1を有するトランス102とを備えている。1次側高圧ラインH1の入力端子T1と1次側低圧ラインL1の入力端子T2との間には、高圧バッテリ10から出力される入力直流電圧Vinが印加されるようになっている。主変換回路1はまた、トランス102の2次側に設けられた整流回路103と、この整流回路103に接続された平滑化回路104とを備えている。主変換回路1はさらに、スイッチング制御回路106と、1次側低圧ラインL1に設けられた電流検出トランス107と、この電流検出トランス107に接続された電流電圧変換回路108と、1次側高圧ラインH1に設けられた主補助電源109とを備えている。
スイッチング回路101は、高圧バッテリ10からの入力直流電圧Vinをほぼ矩形波状のパルス電圧に変換する単相スイッチング回路である。このスイッチング回路101は、スイッチング制御回路106から供給されるスイッチング信号SG11〜SG14によってそれぞれ駆動される4つのスイッチング素子S11,S12,S13,S14をフルブリッジ接続してなるスイッチング回路である。スイッチング素子S11,S12,S13,S14としては、例えばMOS-FET(Metal Oxide Semiconductor - Field Effect Transistor) やIGBT(Insulated Gate Bipolor Transistor) 等が用いられる。スイッ チング制御回路106は、主補助電源109から電流供給を受けて動作するようになっている。
スイッチング素子S11はトランス102の1次側巻線CA1の一端と1次側高圧ラインH1との間に設けられ、スイッチング素子S12は1次側巻線CA1の他端と1次側低圧ラインL1との間に設けられている。スイッチング素子S13は1次側巻線CA1の上記他端と1次側高圧ラインH1との間に設けられ、スイッチング素子S14は1次側巻線CA1の上記一端と1次側低圧ラインL1との間に設けられている。
スイッチング回路101では、スイッチング素子S11,S12がオンすることにより、1次側高圧ラインH1から順にスイッチング素子S11、1次側巻線CA1およびスイッチング素子S12を通って1次側低圧ラインL1に至る第1の電流経路に電流が流れる一方、スイッチング素子S13,S14がオンすることにより1次側高圧ラインH1から順にスイッチング素子S13、1次側巻線CA1およびスイッチング素子S14を通って1次側低圧ラインL1に至る第2の電流経路に電流が流れるようになっている。
トランス102の一対の2次側巻線CB1,CC1はセンタタップCで互いに接続され、このセンタタップCが接地ラインLG1を介して出力端子T4に導かれている。つまり、このDC−DCコンバータはセンタタップ型である。トランス102は、スイッチング回路101によって変換されたパルス電圧を降圧し、一対の2次側巻線CB1,CC1の各端部から、互いに180度位相が異なるパルス電圧を出力するようになっている。この場合の降圧の度合いは、1次側巻線CA1と2次側巻線CB1,CC1との巻数比によって定まる。
整流回路103は、一対のダイオードD11、D12からなる単相全波整流回路である。ダイオードD11のアノードはトランス102の2次側巻線CB1の一端に接続され、ダイオードD12のアノードは2次側巻線CC1の一端に接続されている。ダイオードD11、D12の各カソード同士は出力ラインLO1に共通に接続されている。つまり、この整流回路103はカソードコモン接続の構造を有しており、トランス102の交流出力電圧の各半波期間をそれぞれダイオードD11、D12によって個別に整流して整流電圧を得るようになっている。出力端子T3からは、出力電圧検出回路5に対して出力電圧Va(すなわち、出力直流電圧Vout)が入力されるようになっている。
平滑化回路104は、出力ラインLO1に挿入配置されたチョークコイル104Lと、出力ラインLO1(具体的にはチョークコイル104Lの一端)と接地ラインLG1との間に接続された平滑コンデンサ104Cとを含んで構成されている。接地ラインLG1の端部には出力端子T4が設けられている。このような構成の平滑化回路104では、整流回路103で整流された直流電圧を平滑化して出力直流電圧Vout を生成し、これを出力端子T3,T4から低圧バッテリ11に給電するようになっている。
電流検出トランス107は、1次側低圧ラインL1に挿入接続された1次側巻線CD1と、一端が接地接続されて1次側巻線CD1と磁気結合する2次側巻線CE1とを有する。この電流検出トランス107は、1次側低圧ラインL1に流れる電流に対応した電流I1を2次側巻線CE1で検出するようになっている。
電流電圧変換回路108は、電流検出トランス107の2次側巻線CE1の一端(接地側とは反対側)にアノードが接続された整流ダイオード108Dと、2次側巻線CE1の他端(接地側)と整流ダイオード108Dのカソードとの間に並列接続された抵抗器108Rおよびコンデンサ108Cとを有する。この電流電圧変換回路108は、電流検出トランス107で検出した電流I1を整流ダイオード108Dによって半波整流した上でコンデンサ108Cによりピークホールドし、これにより得られた直流の電流検出電圧Vs1を出力するようになっている。
主補助電源109は、入力端子T1,T2に入力される入力直流電圧Vinを変換して直流電圧Vcc1を生成する電源回路であり、例えばフライバックコンバータ回路によって構成される。このフライバックコンバータ回路は高出力電力を得るには不向きだが、小型で回路構成も比較的簡易であり、制御回路など低消費電力な回路の駆動電源として適している。なお、主補助電源109により生成された直流電圧Vcc1は、スイッチング制御回路106の動作電源として利用されるようになっている。
次に、副変換回路2について説明する。なお、図1において、副変換回路2の構成要素には、主変換回路1における対応する構成要素の符号に「100」または「10」を加えた符号を付し、適宜説明を省略する。
副変換回路2の回路構成は、主変換回路1と同様であり、1次側高圧ラインH2と1次側低圧ラインL2との間に設けられたスイッチング回路201と、1次側巻線CA2およびこれと磁気結合する2次側巻線CB2,CC2を有するトランス202と、トランス202の2次側に設けられた整流回路203と、この整流回路203に接続された平滑化回路204とを備えている。副変換回路2はさらに、スイッチング制御回路206と、1次側低圧ラインL2に設けられた電流検出トランス207と、この電流検出トランス207に接続された電流電圧変換回路208と、1次側高圧ラインH2に設けられた副補助電源209とを備えている。
スイッチング回路201、トランス202、整流回路203、平滑化回路204、スイッチング制御回路206、電流検出トランス207、電流電圧変換回路208および副補助電源209は、それぞれ、主変換回路1におけるスイッチング回路101、トランス102、整流回路103、平滑化回路104、スイッチング制御回路106、電流検出トランス107、電流電圧変換回路108および主補助電源109と同様の構成および機能を有している。例えば、電流電圧変換回路208は、電流検出トランス207で検出した電流I2を整流ダイオード208Dによって半波整流した上でコンデンサ208Cによりピークホールドし、これにより得られた直流の電流検出電圧Vs2を出力するようになっている。また、副補助電源209は、入力端子T1,T2に入力される入力直流電圧Vinを変換して直流電圧Vcc2を生成するようになっている。この直流電圧Vcc2は、スイッチング制御回路206の動作電源として利用されるほか、第1の制御回路3、第2の制御回路4および出力電圧検出回路5の電源としても利用されるようになっている。
次に、第1の制御回路3、第2の制御回路4、出力電圧検出回路5および過電流検出回路6について詳細に説明する。
第1の制御回路3は、反転論理比較器31と、抵抗器32と、抵抗器30R1,30R2とを有する。反転論理比較器31のプラス側入力端には基準電圧Ref1が入力されている。反転論理比較器31のマイナス側入力端には、主変換回路1の電流電圧変換回路108から出力された電流検出電圧Vs1が抵抗器30R1を介して入力されると共に、副変換回路2の電流電圧変換回路208から出力された電流検出電圧Vs2が抵抗器30R2を介して入力されるようになっている。すなわち、反転論理比較器31のマイナス側入力端には、電流検出電圧Vs1と電流検出電圧Vs2との和を抵抗器30R1,30R2の抵抗比率に応じて分圧した電圧が入力されるようになっている。反転論理比較器31は、この分圧電圧を基準電圧Ref1と比較するためのものである。反転論理比較器31の出力端は、抵抗器32を介して、副補助電源209による直流電圧Vcc2にプルアップされている。結局、第1の制御回路3は、この電圧変換装置の総合出力電流(主変換回路1および副変換回路2の出力電流の和I)が、ある基準電流I0を越えた状態では主変換回路1および副変換回路2の双方を動作させる一方、出力電流の和Iが基準電流I0以下の状態では副変換回路2に対して停止制御を行うようになっている。なお、上記の基準電流I0は、この電圧変換装置の総出力領域を低出力領域と高出力領域とに区分けする際の境界値であり、例えば50アンペアに設定される。上記の基準電圧Ref1としては、基準電流I0に対応する値が設定される。
第2の制御回路4は、比較器40と、抵抗器42,43と、NPNトランジスタ44と、ダイオード45と、抵抗器46とを有する。比較器40のマイナス側入力端には基準電圧Ref2が入力され、プラス側入力端は、抵抗器46を介して出力電圧検出回路5の出力端および過電流検出回路6の出力端に接続されている。比較器40の出力端は、抵抗器43を介して、エミッタが接地されたNPNトランジスタ44のベースに接続されると共に、ダイオード45のアノードに接続されている。このダイオード45は、そのカソードが比較器40のプラス側入力端に接続されており、抵抗器46と協働して比較器40の出力をラッチする役割を果たすようになっている。比較器40の出力端はまた、抵抗器42を介して、副補助電源209による直流電圧Vcc2にプルアップされている。抵抗器46は、抵抗器42に比べて十分大きな抵抗値(抵抗器42,46による直流電圧Vcc2の分圧電圧が基準電圧Ref2よりも大きくなるような抵抗値)を有する。NPNトランジスタ44のコレクタは、第1の制御回路3の出力端と共に、副変換回路2のスイッチング制御回路206における制御入力端子(図示せず)に接続されている。この第2の制御回路4は、出力電圧検出回路5および過電流検出回路6の各出力(検出結果)に基づいて主変換回路1が故障状態にあるか否かを判断し、故障と判断したときに、第1の制御回路3による副変換回路2に対する停止制御を無効にする機能を有する。その詳細な動作は後述する。
出力電圧検出回路5は、出力端が第2の制御回路4における比較器40のプラス側入力端に接続された反転論理比較器51と、一端が反転論理比較器51のマイナス側入力端に接続され他端が主変換回路1の出力端子T3に接続された抵抗器52と、反転論理比較器51のマイナス側入力端と接地ラインとの間に接続された抵抗器53とを備えている。反転論理比較器51のプラス側入力端には基準電圧Ref3が印加されている。反転論理比較器51の出力端は、抵抗器54を介して、副補助電源209による直流電圧Vcc2にプルアップされている。このような構成の出力電圧検出回路5は、主変換回路1の出力電圧Va(=出力直流電圧Vout)を監視し、その出力電圧Vaが基準電圧Ref3以上であるか否かを検出するようになっている。
過電流検出回路6は、出力端が第2の制御回路4における比較器40のプラス側入力端に接続された反転論理比較器61と、出力端が反転論理比較器61のマイナス側入力端に接続された比較器62とを備えている。反転論理比較器61のプラス側入力端には基準電圧Ref4が入力されている。反転論理比較器61の出力端は、上記した抵抗器54を介して直流電圧Vcc2にプルアップされている。比較器62のプラス側入力端には主変換回路1の電流電圧変換回路108から電流検出電圧Vs1が入力され、マイナス側入力端には基準電圧Ref5が入力されている。比較器62の出力端は抵抗器63を介して主補助電源109による直流電圧Vcc1にプルアップされている。この過電流検出回路6は、主変換回路1の電流検出トランス107および電流電圧変換回路108と協働して、本発明における「過電流検出手段」の具体例として機能するようになっている。このような構成の過電流検出回路6は、主変換回路1の電流検出電圧Vs1を監視することにより、主変換回路1が出力過電流垂下状態(以下、単に過電流状態という。)にあるか否かを検出するようになっている。以下、この過電流状態について簡単に説明する。
図3は、主変換回路1の出力電圧対出力電流特性(以下、VI出力特性という。)を模式的に表すものである。この図で、横軸は出力電流I、縦軸は出力電圧Vを表す。この図に示したように、主変換回路1は、出力電流の大きさ(すなわち、負荷の大きさ)にかかわらず、ほぼ一定の電圧Vrを出力するように構成されているが、回路保護のため、最大出力電流Imax が設けられている。負荷が最大出力電流Imax を越えるものである場合には、出力電圧を急激に減少させて過電流状態に移行させ、出力電流がそれ以上増加しないようになっている。したがって、この過電流状態では、出力電流Iexに対する出力電圧Vexが著しく小さくなってしまうが、これは装置故障状態にあるわけではなく、負荷が軽減すれば再び正常な出力電圧に復帰するというものであり、装置としては正常な状態である。
次に、以上のような構成の電圧変換装置の動作を説明する。まず、その基本動作(電圧変換動作)を説明する。
スイッチング回路101は、入力端子T1,T2から供給される入力直流電圧Vinをスイッチングしてパルス電圧を作り出し、これをトランス102の1次側巻線CA1に供給する。トランス102の2次側巻線CB1,CC1からは、変圧(ここでは、降圧)されたパルス電圧が取り出される。
整流回路103は、このパルス電圧をダイオードD11,D12によって全波整流する。これにより、センタタップC(接地ラインLG1)とダイオードD11,D12の接続点(出力ラインLO1)との間に整流出力が発生する。
平滑化回路104は、接地ラインLG1と出力ラインLO1との間に生じる整流出力を平滑化して、出力端子T3,T4から出力直流電圧Vout として出力する。この出力直流電圧Vout は低圧バッテリ11に給電され、その充電に供される。
次に、図2を参照して、本実施の形態の電圧変換装置における特徴的な動作について説明する。なお、図2は、この電圧変換装置の要部の波形を、主変換回路1の正常状態期間T1(過電流状態Pexおよび非過電流状態Pnex )と故障状態期間T2とに分けて図示したものである。図2において、(A)は主変換回路1の出力電圧Vaを示し、(B)は過電流検出回路6における比較器62の過電流検出電圧Vbを示し、(C)は第2の制御回路4への入力電圧、すなわち、出力電圧検出回路5および過電流検出回路6の共通出力電圧Vcを示す。(D)は第2の制御回路4の比較器40の出力電圧である判定電圧Vdを示し、(E)は第1の制御回路3の出力電圧、すなわち、反転論理比較器31の出力電圧である停止制御電圧Veを示す。なお、図中の符号Gは接地レベル(0V)を表す。
主変換回路1の電流検出トランス107は、1次側低圧ラインL1を流れるパルス電流を検出し、それに見合った大きさのパルス状の電流I1を出力する。電流電圧変換回路108は、電流検出トランス107から出力された電流I1を整流ダイオード108Dにより半波整流すると共に抵抗器108Rおよびコンデンサ108Cにより直流電圧に変換することにより電流検出電圧Vs1を生成し、これを第1の制御回路3における反転論理比較器31のマイナス側入力端子に接続された抵抗器30R1に供給する。この電流検出電圧Vs1は、主変換回路1の出力電流の大きさに比例するものと言える。
同様に、副変換回路2の電流検出トランス207は、1次側低圧ラインL2を流れるパルス電流を検出し、それに見合った大きさのパルス状の電流I2を出力する。電流電圧変換回路208は、電流検出トランス207から出力された電流I2を整流ダイオード208Dにより半波整流すると共に抵抗器208Rおよびコンデンサ208Cにより直流電圧に変換することにより電流検出電圧Vs2を生成し、これもまた、第1の制御回路3における反転論理比較器31のマイナス側入力端子に接続された抵抗器30R2に供給する。この電流検出電圧Vs2は、副変換回路2の出力電流の大きさに比例するものと言える。
こうして、第1の制御回路3の反転論理比較器31のマイナス側入力端子には、電流検出電圧Vs1と電流検出電圧Vs2との和を抵抗器30R1,30R2の抵抗比率に応じて分圧した電圧が入力される。反転論理比較器31は、マイナス側入力端子に入力された分圧電圧を基準電圧Ref1と比較する。基準電圧Ref1は、この電圧変換装置の総出力を高出力領域と低出力領域とに区画するための境界値である。例えば、その境界値に対応する出力電流値I0を50アンペアとした場合、基準電圧Ref1は、この50アンペアという電流を電圧に換算した値に設定される。
第1の制御回路3の反転論理比較器31は、上記の分圧電圧が基準電圧Ref1を越えているときは、ローレベルLo(=0ボルト)の停止制御電圧Veを出力する一方、上記の分圧電圧が基準電圧Ref1以下のときは、ハイレベルHi(=Vcc2=例えば5ボルト)の停止制御電圧Veを出力する。ここで、ローレベルの停止制御電圧Veは、電圧変換装置の出力状態が高出力領域にあり、主変換回路1および副変換回路2の双方を動作させることを意味する。これに対して、ハイレベルの停止制御電圧Veは、電圧変換装置の出力状態が低出力領域にあり、副変換回路2を停止させて主変換回路1のみを動作させることを意味する。
図2(E)に示したように、正常運転時(主変換回路1が故障していない状態)においては、第1の制御回路3の出力電圧がそのまま停止制御電圧Veとして副変換回路2のスイッチング制御回路206に入力される。スイッチング制御回路206は、停止制御電圧Veのレベル(ここでは、第1の制御回路3の出力レベル)に応じて、副変換回路2を停止させるか否かの選択的制御を行う。具体的には、停止制御電圧Veがハイレベルの場合(低出力領域の場合)には、スイッチング回路201に対するスイッチング信号SG21〜SG24の供給を停止して副変換回路2を停止させる。これに対して、停止制御電圧Veがローレベルの場合(高出力領域の場合)には、スイッチング回路201に対するスイッチング信号SG21〜SG24の供給を続行し、副変換回路2の運転を継続させる。
一方、出力電圧検出回路5では、反転論理比較器51が、主変換回路1の出力電圧Vaを抵抗器52,53によって分圧して得られる分圧電圧を基準電圧Ref3と比較し、その比較結果に応じた電圧を出力する。具体的には、図2(A)に示したように出力電圧Vaが正常(例えば14ボルト)の場合には、ローレベルLo(=0ボルト)の電圧を出力し、出力電圧Vaが低下している場合(例えば9ボルト)の場合には、ハイレベルHi(=Vcc2=例えば5ボルト)の電圧を出力する。主変換回路1の出力電圧Vaが正常時よりも低下する場合としては、主変換回路1が故障している場合のほかに、上記のように主変換回路1が正常運転中ではあるが過電流状態にあるがために出力電圧Vaが垂下している場合もある。但し、出力端子T3,T4には低圧バッテリ11が接続されているので、いずれの場合であっても出力電圧Vaが直ちに0ボルトまで低下することはなく、図2(A)に示したように、例えば9ボルト程度までの低下に停まることになる。
過電流検出回路6では、比較器62が、主変換回路1の電流電圧変換回路108からの電流検出電圧Vs1を基準電圧Ref5と比較し、その比較結果である過電流検出電圧Vbを出力する。ここで、基準電圧Ref5は、定格出力電流(最大出力電流Imax )よりも数%(例えば5%程度)大きい電流値に相当する電圧値に設定される。比較器62は、電流検出電圧Vs1が基準電圧Ref5を越えない場合(すなわち、通常状態(=非過電流状態)Pnex の場合)には、図2(B)に示したように、ローレベルLo(=0ボルト)の過電流検出電圧Vbを出力する一方、電流検出電圧Vs1が基準電圧Ref5を越えた状態(すなわち、過電流状態Pexの場合)では、ハイレベルHi(=Vcc1=例えば5ボルト)の過電流検出電圧Vbを出力する。
なお、図1に示した例では、比較器62の出力端を主変換回路1の主補助電源109による直流電圧Vcc1でプルアップしているが、仮に、この主補助電源109が故障したとしても、比較器62からの過電流検出電圧VbはローレベルLoになり、結果的に、通常状態(=非過電流状態)Pnex と同じ論理レベルになる。このため、主補助電源109の故障は、主変換回路1が故障か否かを最終的に判定する際の支障にはならない。
比較器62から出力された過電流検出電圧Vbは、さらに、反転論理比較器61のマイナス側入力端子に入力される。この反転論理比較器61は、過電流検出電圧Vbの論理を反転した電圧を出力する。すなわち、通常状態(=非過電流状態)Pnex においてはハイレベルHi(=Vcc1=例えば5ボルト)の電圧を出力する一方、過電流状態PexにおいてはローレベルLo(=0ボルト)の電圧を出力する。
こうして、出力電圧検出回路5および過電流検出回路6の共通出力電圧Vcは、図2(C)に示したように、出力電圧Vaが例えば14ボルトから9ボルトに低下し、かつ、過電流検出電圧Vbがローレベルになった場合(すなわち、主変換回路1の出力が低下し、かつ、過電流状態ではない場合)にのみ、ハイレベルHi(=Vcc2=例えば5ボルト)となる。結局、過電流に伴う出力垂下以外の要因で主変換回路1の出力が低下したときにのみ、主変換回路1が故障状態にあることを示すハイレベルHiの共通出力電圧Vcが第2の制御回路4における比較器40のプラス側入力端子に入力されることになる。すなわち、共通出力電圧Vcがローレベルの場合には主変換回路1が正常動作していることが分かり、共通出力電圧Vcがハイレベルの場合には主変換回路1が故障していることが分かる。
第2の制御回路4の比較器40は、そのプラス側入力端子に入力された共通出力電圧Vcを基準電圧Ref2と比較し、共通出力電圧Vcが基準電圧Ref2を超えているときは、図2(D)に示したように、ハイレベルHi(=Vcc2=例えば5ボルト)の判定電圧Vdを出力する。これに対して、共通出力電圧Vcが基準電圧Ref2を超えていないときは、ローレベルLo(=0ボルト)の判定電圧Vdを出力する。すなわち、判定電圧Vdのレベルが意味するところは共通出力電圧Vcと同じであり、ローレベルLoが装置正常状態、ハイレベルHiが装置故障状態を示す。この判定電圧VdがハイレベルHiのときは、ダイオード45を介して比較器40のプラス側入力端にフィードバックがかかる。この結果、図2(D)に示したように、判定電圧Vdは、出力電圧検出回路5および過電流検出回路6の共通出力電圧VcのレベルがローレベルLoに変化したとしても、その変化前の値にラッチされ、NPNトランジスタ44のベースに印加される。以下、このラッチ動作について、より詳細に説明する。初期状態では、比較器40の出力はローレベルLoなので、その出力によるプラス側入力端へのフィードバックはかからない。このため、この状態で出力電圧検出回路5および過電流検出回路6の共通出力電圧VcがローレベルLoになると、その電圧Vcが抵抗器46を介して比較器40のプラス側入力端に入力され、その結果、比較器40の出力はローレベルLoとなる。したがって、この場合も、ダイオード45によるフィードバックはかからない。次に、共通出力電圧VcがハイレベルHiに変位すると、その電位が抵抗器46を介して比較器40のプラス側入力端に入力され、その結果、比較器40の出力はハイレベルHiに変化する。この状態では、ダイオード45によってフィードバックがかかり、比較器40のプラス側入力端にハイレベルHiの電位が入力される。この状態で、共通出力電圧Vcが再びローレベルLoに変わると、比較器40のプラス側入力端には、抵抗器42,46による直流電圧Vcc2の分圧電圧が入力される。この場合、抵抗器46の抵抗値は、上記の分圧電圧が基準電圧Ref2よりも大きくなるように、抵抗器42よりも十分大きく設定されているので、比較器40のプラス側入力端への入力はハイレベルHiとなり、その結果、比較器40の出力がハイレベルHiに維持される。
NPNトランジスタ44は、ベースに印加される判定電圧VdがローレベルLoの場合(すなわち、主変換回路1が正常動作している場合)には、オフ状態を保つ。この結果、第1の制御回路3の反転論理比較器31の出力電圧がそのまま停止制御電圧Veとしてスイッチング制御回路206に供給される。したがって、図2(E)に示したように、反転論理比較器31のマイナス側入力端への入力電圧(すなわち、電流検出電圧Vs1と電流検出電圧Vs2との和を抵抗器30R1,30R2の抵抗比率に応じて分圧した電圧)が基準電圧Ref1を越えているとき(電圧変換装置の出力状態が高出力領域にあるとき)には、停止制御電圧VeがローレベルLo(=0ボルト)となり、主変換回路1および副変換回路2の双方が動作する。これに対して、反転論理比較器31のマイナス側入力端への入力電圧が基準電圧Ref1以下のとき(電圧変換装置の出力状態が低出力領域にあるとき)には、停止制御電圧VeがハイレベルHi(=Vcc2=例えば5ボルト)となり、副変換回路2が停止して主変換回路1のみが動作することになる。
一方、NPNトランジスタ44は、ベースに印加される判定電圧VdがハイレベルHiの場合(すなわち、主変換回路1が故障している場合)には、オン状態となる。この結果、第1の制御回路3の出力端の電位は、反転論理比較器31の出力レベルの如何にかかわらず、強制的にローレベル(=0ボルト)に引き下げられる。このため、スイッチング制御回路206には、ローレベルの停止制御電圧Veが供給される。すなわち、反転論理比較器31の出力レベルが無視されて、第1の制御回路3による副変換回路2の停止制御が無効にされる。したがって、電流検出電圧Vs1,Vs2の和の値の如何にかかわらず(電圧変換装置の出力状態が高出力領域にあるか低出力領域にあるかを問わず)、副変換回路2は常に動作することになる。すなわち、主変換回路1が故障した場合においても、副変換回路2によって電圧変換動作を継続することができる。
ここで、図2を参照して、主変換回路1に故障が発生した場合および過電流状態になった場合の動作を時系列に沿って説明する。
主変換回路1は、正常運転時においては、出力電圧Vaとして、例えば14ボルトを出力している。ところが、主変換回路1に故障(例えば、スイッチング回路101やスイッチング制御回路106の故障等)が発生すると、出力電圧Vaは、図2(A)に示したように、低圧バッテリ11の出力電圧(例えば9ボルト程度)にまで低下する(図2の時刻t1)。
すると、図2(C),(D)に示したように、共通出力電圧Vcと共に判定電圧VdがローレベルLoからハイレベルHiに変化して停止制御電圧Veが強制的にローレベルLoに引き下げられるので、副変換回路2は動作可能な状態となる。副変換回路2は、この時刻t1から極めて短い時間Tが経過した時刻t2において動作を開始し、例えば14ボルトの電圧を出力する。これに伴い、出力直流電圧Vout (=出力電圧Va)が14ボルトに復帰するので(図2(A))、共通出力電圧VcはローレベルLoに戻ってしまう(図2(C))。
ところが、判定電圧Vdは、第2の制御回路4における比較器40のラッチ機能により、共通出力電圧Vcの変化前の値(ハイレベルHi)に保たれているので(図2(D))、停止制御電圧VeはローレベルLoを維持する。このため、主変換回路1の故障発生後に副変換回路2が動作を開始して出力電圧Vaが正常電圧に復帰した後においても、副変換回路2の動作可能な状態が保たれ、電圧変換装置の運転続行が保証される。
主変換回路1の出力が過電流による垂下状態になると、出力電圧Vaは低圧バッテリ11の出力電圧(例えば9ボルト程度)にまで低下する(図2の時刻t3)。一方、過電流検出電圧Vbは、ローレベルLoからハイレベルHiへと変化するので、反転論理比較器61の出力はローレベルLoとなる。このため、反転論理比較器51の出力レベルの如何にかかわらず、共通出力電圧VcはローレベルLoを保つので(図2(C))、判定電圧VdもまたローレベルLoを保つ(図2(D))。すなわち、主変換回路1が出力過電流垂下状態になって出力が低下した場合には、主変換回路1の故障であるとの判定がなされることはない。したがって、この場合の停止制御電圧Veは、電流検出電圧Vs1,Vs2の和の分圧電圧に基づいて定まる電圧(反転論理比較器31の出力電圧)にのみ依存して決まる。すなわち、副変換回路2が動作するか否かは、電圧変換装置の出力が高出力領域にあるか否かにのみ依存する。
このように、本実施の形態の電圧変換装置によれば、第1の制御回路3が、主変換回路1および副変換回路2の出力電流の和Iが基準電流I0を越えた状態では主変換回路1および副変換回路2の双方を動作させる一方、出力電流の和Iが基準電流I0以下の状態では副変換回路2に対して停止制御を行うようにすると共に、第2の制御回路4が、出力電圧検出回路5および過電流検出回路6の検出結果に基づいて主変換回路1が故障状態にあるか否かを判断し、故障と判断したときに、第1の制御回路3による副変換回路2に対する停止制御を無効にするようにしたので、主変換回路1が故障した場合においても、副変換回路2によって電圧変換動作を継続することができる。
特に、単に出力電圧の低下だけで主変換回路1の故障と判定した場合には、過電流に伴う出力垂下の場合にまで故障と誤判定してしまう虞があるところ、本実施の形態では、過電流による出力垂下の場合は故障判定の対象から除外するようにしたので、より正確な故障判定が可能である。
また、本実施の形態の電圧変換装置によれば、副変換回路2、第1の制御回路3、第2の制御回路4および出力電圧検出回路5の動作に必要な電圧(直流電圧Vcc2)を副変換回路2の副補助電源209から供給するようにしたので、たとえ、主補助電源109までもが故障したとしても、副変換回路2、第2の制御回路4および出力電圧検出回路5は正常に動作することができる。
また、過電流検出回路6は、主補助電源109からの直流電圧Vcc1によって駆動されるようにはなっているものの、上記したように、主補助電源109が故障したとしても主変換回路1の故障判定に支障が生じないように論理構成がされている。このため、たとえ、主補助電源109を含めて主変換回路1がまったく動作しなくなった場合でも、第2の制御回路4により、第1の制御回路3による副変換回路2に対する停止制御を無効にして、副変換回路2による電圧変換動作を確保することができる。
以上、実施の形態を挙げて本発明を説明したが、本発明はこれに限定されず、種々の変形が可能である。例えば、上記実施の形態では、1次側低圧ラインL1(L2)に電流検出トランス107(207)を設けるようにしたが、これに代えて、1次側高圧ラインH1(H2)に電流検出トランス107(207)を設けるようにしてもよい。
また、上記実施の形態および変形例では、反転論理比較器31のマイナス側入力端に、
電流検出電圧Vs1と電流検出電圧Vs2との和を抵抗器30R1,30R2の抵抗比率に応じて分圧した電圧が入力されるようにしたが、これに代えて、例えば、電流電圧変換回路108のコンデンサ108C(図1)の他端を、接地ラインではなく電流電圧変換回路208の出力端(コンデンサ208Cの接地側と反対側)に接続すると共に、第1の制御回路3のオペアンプ31のマイナス側入力端に電流電圧変換回路108の出力端を接続するようにしてもよい。この場合、第1の制御回路3の反転論理比較器31のマイナス側入力端には、電流検出電圧Vs1と電流検出電圧Vs2との和がそのまま入力されることとなるので、基準電圧Ref1として、基準電流I0に対応した電圧を採用すればよい。
また、上記実施の形態および変形例では、過電流検出回路6における比較器62の出力端を主補助電源109による直流電圧Vcc1にプルアップするようにしたが、これに代えて、副補助電源209による直流電圧Vcc2にプルアップするようにしてもよい。
また、上記実施の形態および変形例では、スイッチング回路101,102が4つのスイッチング素子を用いたフルブリッジ型である場合について説明したが、これに代えて、例えば、単一のスイッチング素子を用いたフォワード型や、2つのスイッチング素子を用いたハーフブリッジ型としてもよい。
また、上記実施の形態および変形例では、副変換回路2が1つの場合について説明したが、副変換回路を2以上設けるようにしてもよい。この場合には、例えば、次のようにして並列駆動型の電圧変換装置を構成することができる。すなわち、主変換回路1のほかに2つの副変換回路2A,2B(図示せず)を設けると共に、出力領域を高出力領域、中出力領域および低出力領域の3つに区分する。そして、図1に示した第1の制御回路3と同様の並列駆動制御回路を設け、これにより、高出力領域では主変換回路1および2つの副変換回路2A,2Bの3つを並列動作させ、中出力領域では主変換回路1および副変換回路2Aの2つを並列動作させ、低出力領域では主変換回路1のみを動作させるようにする。さらに、2つの副変換回路2A,2Bの少なくとも一方に、図1に示した出力電圧検出回路5、過電流検出回路6および第2の制御回路4と同様の出力電圧検出回路、過電流検出回路および制御回路を設ける。この制御回路により、主変換回路1が故障した場合には並列駆動制御回路による副変換回路2A,2Bの少なくとも一方に対する停止制御を無効にする。この結果、主変換回路1が故障した場合においても、副変換回路2A,2Bの少なくとも一方によって電圧変換動作を継続することができる。副変換回路が3以上の場合も同様に本発明を適用可能である。
本発明の一実施の形態に係る電圧変換装置の構成を表す回路図である。 図1の電圧変換装置の各部の動作を説明するためのタイミング波形図である。 出力過電流垂下状態を説明するための出力電圧対出力電流の特性図である。
符号の説明
1…主変換回路、2…副変換回路、3…第1の制御回路、4…第2の制御回路、5…出力電圧検出回路、6…過電流検出回路、10…高圧バッテリ、11…低圧バッテリ、13…負荷、101,201…スイッチング回路、102,202…トランス、103,203…整流回路、104,204…平滑化回路、106,206…スイッチング制御回路、108,208…電流電圧変換回路、109…主補助電源,209…副補助電源、T1,T2…入力端子、T3,T4…出力端子、I0…基準電流、Imax …最大出力電流、Vs1,Vs2…電流検出電圧、Va…出力電圧、Vb…過電流検出電圧、Vc…共通出力電圧、Vd…判定電圧、Ve…停止制御電圧。

Claims (5)

  1. 入力端子および出力端子と、
    前記入力端子と前記出力端子との間に接続され、前記入力端子から入力された電圧を異なる電圧に変換する主変換回路と、
    前記入力端子と前記出力端子との間に前記主変換回路と並列に接続され、前記入力端子に入力された電圧を異なる電圧に変換する副変換回路と、
    前記主変換回路および前記副変換回路の出力電流の和が基準電流を越えた状態では前記主変換回路および前記副変換回路の双方を動作させる一方、前記出力電流の和が前記基準電流以下の状態では前記副変換回路に対して停止制御を行う第1の制御回路と、
    前記出力端子における出力電圧を検出する出力電圧検出回路と、
    前記主変換回路が出力過電流垂下状態にあるか否かを検出する過電流検出手段と、
    前記出力電圧検出回路および前記過電流検出手段の検出結果に基づいて前記主変換回路が故障状態にあるか否かを判断し、故障と判断したときに、前記第1の制御回路による前記副変換回路に対する停止制御を無効にする第2の制御回路と
    を備えたことを特徴とする電圧変換装置。
  2. 前記第2の制御回路は、前記出力電圧検出回路により検出された出力電圧が基準電圧を下回っており、かつ、前記過電流検出手段によって前記主変換回路の出力過電流垂下状態が検出されない場合に、前記主変換回路が故障状態にあると判断する
    ことを特徴とする請求項1に記載の電圧変換装置。
  3. 前記過電流検出手段は、
    前記入力端子に接続された一次側巻線と、この一次側巻線と磁気結合する二次側巻線とを有する電流検出トランスと、
    前記検出トランスの前記二次側巻線に接続された電流電圧変換回路と、
    電流電圧変換回路の出力側に設けられた比較器と
    を含むことを特徴とする請求項1または請求項2に記載の電圧変換装置。
  4. 前記主変換回路は、前記入力端子から入力された電圧を利用して前記主変換回路の駆動用電源として動作する主補助電源を有する
    ことを特徴とする請求項1ないし請求項3のいずれか1項に記載の電圧変換装置。
  5. 前記副変換回路は、前記入力端子から入力された電圧を利用して前記第1および第2の制御回路ならびに前記出力電圧検出回路の電源として動作する副補助電源を有する
    ことを特徴とする請求項1ないし請求項4のいずれか1項に記載の電圧変換装置。

JP2004099918A 2004-03-30 2004-03-30 電圧変換装置 Expired - Lifetime JP4415730B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004099918A JP4415730B2 (ja) 2004-03-30 2004-03-30 電圧変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004099918A JP4415730B2 (ja) 2004-03-30 2004-03-30 電圧変換装置

Publications (2)

Publication Number Publication Date
JP2005287237A true JP2005287237A (ja) 2005-10-13
JP4415730B2 JP4415730B2 (ja) 2010-02-17

Family

ID=35185033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004099918A Expired - Lifetime JP4415730B2 (ja) 2004-03-30 2004-03-30 電圧変換装置

Country Status (1)

Country Link
JP (1) JP4415730B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173077A (ja) * 2005-12-22 2007-07-05 Sharp Corp バックライト駆動装置、液晶表示装置、テレビ受像機、及びバックライト駆動装置の制御方法
JP2007244149A (ja) * 2006-03-10 2007-09-20 Omron Corp ピーク負荷対応スイッチング電源およびそのピーク負荷対応方法
JP2007329019A (ja) * 2006-06-08 2007-12-20 Nippon Telegr & Teleph Corp <Ntt> 電池システム
KR101404450B1 (ko) * 2012-07-17 2014-06-10 쿠쿠전자주식회사 전압을 제어하는 전기 분해 살균 장치
JP2015149850A (ja) * 2014-02-07 2015-08-20 株式会社デンソー 電力変換装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173077A (ja) * 2005-12-22 2007-07-05 Sharp Corp バックライト駆動装置、液晶表示装置、テレビ受像機、及びバックライト駆動装置の制御方法
JP2007244149A (ja) * 2006-03-10 2007-09-20 Omron Corp ピーク負荷対応スイッチング電源およびそのピーク負荷対応方法
JP4595842B2 (ja) * 2006-03-10 2010-12-08 オムロン株式会社 ピーク負荷対応スイッチング電源およびそのピーク負荷対応方法
JP2007329019A (ja) * 2006-06-08 2007-12-20 Nippon Telegr & Teleph Corp <Ntt> 電池システム
KR101404450B1 (ko) * 2012-07-17 2014-06-10 쿠쿠전자주식회사 전압을 제어하는 전기 분해 살균 장치
JP2015149850A (ja) * 2014-02-07 2015-08-20 株式会社デンソー 電力変換装置

Also Published As

Publication number Publication date
JP4415730B2 (ja) 2010-02-17

Similar Documents

Publication Publication Date Title
JP6184529B2 (ja) 車載充電器、車載充電器におけるサージ抑制方法
US7221128B2 (en) Converter with start-up circuit
US6788557B2 (en) Single conversion power converter with hold-up time
US7787261B2 (en) Intermediate bus architecture with a quasi-regulated bus converter
US7466565B2 (en) Switching power supply unit and voltage detection circuit
US20100148587A1 (en) Multiple-input dc-dc converter
US8289731B2 (en) Converter controller
JP4466866B2 (ja) スイッチング電源装置
JP2009153234A (ja) スイッチング電源装置
JP2015204639A (ja) 電力変換装置及びその制御方法
JP4321467B2 (ja) パワースイッチング装置
JP2002252983A (ja) 交流直流変換回路
JPWO2015174331A1 (ja) 電力変換装置
JP3191097B2 (ja) 無停電電源装置及びその充電制御方法
JP4415730B2 (ja) 電圧変換装置
CN111313729B (zh) 一种功率变换器及其供电方法
JP4885155B2 (ja) Dc/dc電力変換装置
JP4271673B2 (ja) スイッチング電源装置
JP4415722B2 (ja) 電圧変換装置
JP2015201999A (ja) 電力変換装置及びその制御方法
JP2010172146A (ja) スイッチング電源および電源制御用半導体集積回路
JP2005168090A (ja) 並列駆動型電源装置
JP3622906B2 (ja) バッテリ充電用dc−dcコンバータ装置
JP2001095256A (ja) 電源回路
JP3188258B2 (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 4415730

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

EXPY Cancellation because of completion of term