JP2005286121A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005286121A
JP2005286121A JP2004098296A JP2004098296A JP2005286121A JP 2005286121 A JP2005286121 A JP 2005286121A JP 2004098296 A JP2004098296 A JP 2004098296A JP 2004098296 A JP2004098296 A JP 2004098296A JP 2005286121 A JP2005286121 A JP 2005286121A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
frame
connector
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004098296A
Other languages
English (en)
Inventor
Mitsuru Watanabe
充 渡辺
Naomasa Sugita
尚正 杉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004098296A priority Critical patent/JP2005286121A/ja
Publication of JP2005286121A publication Critical patent/JP2005286121A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 特性、信頼性を劣化させることなく、量産工程においてＰｂフリー化を図ることの可能な半導体装置とその製造方法を提供する。
【解決手段】 フレーム１と、裏面において前記フレーム１と高融点接合材料２により共晶接合される半導体チップ３と、前記半導体チップ３表面に、硬化させた導電性ペースト４を介して接続されるコネクタ５を備える。
【選択図】 図１

Description

本発明は、半導体装置とその製造方法に係り、特にＰｂフリー化を図ることの可能な半導体装置の製造方法に関する。
一般に、半導体チップの裏面電極とフレームの接続（内部マウント）にはＰｂ系ろう材が用いられている。Ｐｂ系ろう材は、加工性、価格性、安定性、供給性、信頼性等のいずれにおいても優れているものの、環境への配慮からＰｂフリー化が種々検討されている（例えば特許文献１参照）。しかしながら、外部端子等においてはＰｂフリー材料への代替が進んでいるのに対し、内部マウントにおいては進められていないのが現状である。
一方、近年、半導体チップの接続において、図９に示すような半導体チップ１３の表面電極を板状、帯状の導電性金属からなるコネクタ１５に接続するコネクタ方式が用いられている。
このようなコネクタ方式の半導体装置は、一般に、図１０に示すように、予め半導体チップ１３の表裏面にＮｉ−Ａｕメタル膜１３ａ、１３ｂを蒸着又はメッキにより形成し、これを、Ｐｂ系高融点半田材１７a、１７ｂにより、３５０〜４００℃程度でコネクタ１５、フレーム１１と表裏一括でマウントした後、モールド樹脂１６により封止して形成される。そして、客先での実装時に、例えば面実装型のものは、リフロー炉において２００〜２６０℃で加熱され、自立型のものは、半田フロー装置において３６０℃で５秒程度加熱され、プリント基板等に接続される。
このようなコネクタ方式の半導体装置においても、Ｐｂフリー化が検討されている。しかしながら、コネクタ方式の半導体装置においては、裏面（フレーム）側は熱がこもり易く、表面（コネクタ）側は熱がこもりにくいだけでなく、面接触であり、従来のボンディングワイヤより高い放熱性が得られるため、特に熱歪が大きくなる。このような熱歪は、柔軟で耐熱歪性に優れたＰｂ系高融点半田材においては、接合性の劣化や信頼性に影響するものではないが、代替Ｐｂフリー材料においては問題が多い。
例えば、代替Ｐｂフリー材料として一般的なＳｎ系半田材は、客先における３６０℃、５秒程度の熱履歴では、溶融するほど熱は伝わらないものの、Ｐｂ系高融点半田材に比べ硬いため、熱歪による特性劣化や、温度サイクル評価等における信頼性の低下を生じてしまうという問題がある。
また、マウント材として広く用いられているＡｇペーストは、特に熱のこもり易い裏面側に使用すると、急熱、急冷により割れ易く、最終の客先での繰り返しでの実使用段階においてＶＦの変動等の特性変動を引き起こす可能性が有り、電流がチップ裏面に抜けるパワーデバイスにおいては通常使用されていない。
一方、共晶接合法は接合部の機械的強度や導電性に優れた接合方法であるが、共晶温度が高く、放熱性の高い表面側においては、約４２０℃以上のマウント温度となるため、熱のこもり易い裏面側接合部に異常が発生するとともに、表面接合部の特性変動、再シンターや、パッシベーション膜の割れ等を生じてしまうという問題がある。
特開２００２−１８４７９２号公報
このように、コネクタ方式の半導体装置において、代替Ｐｂフリー材料においては、Ｐｂ系ろう材と同等の接合特性、信頼性を得ることができず、Ｐｂフリー化を図ることが困難であった。さらに、量産工程において適用するためには、Ｐｂ系ろう材による工程からの転換が容易である必要があった。
そこで、本発明は、従来の問題を取り除き、特性、信頼性を劣化させることなく、量産工程においてＰｂフリー化を図ることの可能な半導体装置とその製造方法を提供することを目的とするものである。
本発明の一態様によれば、フレームと、裏面において前記フレームと高融点接合材料により共晶接合される半導体チップと、前記半導体チップ表面に、硬化させた導電性ペーストを介して接続されるコネクタを備えることを特徴とする半導体装置が提供される。
また、本発明の一態様によれば、フレーム上に高融点接合材料を蒸着した半導体チップを載置し、加熱・接合する工程と、前記半導体チップ上に導電性ペーストを塗布する工程と、前記導電性ペースト上にコネクタを載置し、前記導電性ペーストを硬化させ接合する工程を備えることを特徴とする半導体装置の製造方法が提供される。
本発明の一実施態様によれば、特性、信頼性を劣化させることなく、量産工程においてＰｂフリー化を図ることが可能となる。
以下本発明の実施形態について、図を参照して説明する。
本実施形態の半導体装置である上面コネクタ１本構造タイプの２端子面実装型外囲器の断面図を図１に、上面図を図２に示す。尚、図１は図２のA−A’断面図である。図に示すように、パッケージの下側フレーム１上に、Ａｕ共晶接合層２介して接続をされた半導体チップ（ダイオード）３が搭載されており、その上面において硬化させたＡｇペースト４等を介してコネクタ５が接続されている。そしてこれらは外部端子を除いてモールド樹脂６により封止されている。
このような半導体装置は以下のように形成される。図３に示すように、先ず、半導体チップ３の裏面にＡｕ合金等の高融点接合材料２’を、表面にＮｉ−Ａｕ、Ａｌ等を蒸着（蒸着層３ａ）する。そして、図４に示すように、フレーム１上に、半導体チップ３を載置し、例えば３８０〜４００℃で高融点接合材料を溶融させて電気的に接続する。
次いで、図５に示すように、半導体チップ３の表面上に、Ａｇ粒子と硬化性樹脂からなるＡｇペースト４’を塗布し、Ａｇペースト４’上にコネクタ５を載置した状態で１７０〜２００℃のオーブン乾燥により硬化させて電気的に接続する。さらにモールド樹脂６により封止され、図１、２に示すような半導体装置が形成される。
このように、本実施形態のコネクタ方式の半導体装置において、フレーム上に半導体チップ裏面を共晶接合により接続し、半導体チップ表面とコネクタを導電性ペーストにより接続するという組合せを採用することにより、従来比で全く接合性に問題のない半導体装置を形成することができる。また、導電性ペーストを放熱性の高い半導体チップ表面のみに用いているため、熱歪による割れ等の発生は抑えられ、特性、信頼性とも特に問題のなくＰｂフリー化を図ることが可能となる。
さらに、熱のこもり易い半導体チップ裏面のみを高温マウントとし、半導体チップ表面のみを素子の特性に全く影響することなく、且つ導入が容易な２００℃以下のオーブン乾燥とすることができ、量産工程においても容易にＰｂフリー工程に転換することが可能となる。
本実施形態において、高融点接合材料としてＡｕ合金を用いてフレームと半導体チップを共晶接合しているが、ＡｕＧｅ、ＡｕＳｂ、ＡｕＳｉ、ＡｕＳｎ等を主材とするＡｕ合金の他、Ｓｎ−Ｓｂ系の高融点接合材料を用いることができる。このとき、客先でのリフローにおいて良好な接合を維持するために、高融点接合材料の固相線温度は２４０℃以上で液相線温度が２７０℃以上であることが好ましい。また、液相線温度を上昇させるために、少なくともＣｕ、Ｔｅ、Ｔｌのいずれかを含む元素を含有していても良い。このとき、あまり液相線温度が上昇し過ぎ、安定的に接合するために４００℃を越えるマウントが必要となると、素子の特性変動を引き起こす可能性があるので、これら液相線温度を上昇させるための元素は５％以下であることが好ましい。
そして、これら高融点接合材料は、予め半導体チップの裏面に蒸着により形成しておくことにより、組み立て時に接合材を新たに供給することなく接合することが可能となる。
また、本実施形態において、導電性ペーストとしてＡｇペーストを用いているが、一般的な、体積抵抗率が１×１０−４Ωｃｍ程度以下で、熱伝導率が５Ｗ／ｍＫ程度以上の導電性ペーストを用いることができる。
本実施形態において、外囲器を裏フレーム非露出構造品としたが、図６に示すような裏フレーム露出構造品においても適用することができる。また、上面コネクタ１本構造タイプの２端子面実装型としたが、これに限定されるものではなく、図７に示すような上面コネクタ２本分割の２端子面実装型、図８に示すような上面コネクタ２本分割の３端子面実装型としても良い。
また、半導体チップとしてダイオードを用いているが、その他ＭＯＳ−ＦＥＴ、バイポーラトランジスタ、ＳＣＲ等種々のディスクリート半導体を用いることが可能である。
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
本発明の一実施態様における半導体装置の断面を示す図。 本発明の一実施態様における半導体装置の上面を示す図。 本発明の一実施態様における半導体装置の製造工程を示す図。 本発明の一実施態様における半導体装置の製造工程を示す図。 本発明の一実施態様における半導体装置の製造工程を示す図。 本発明の一実施態様における半導体装置の断面を示す図。 本発明の一実施態様における半導体装置の上面を示す図。 本発明の一実施態様における半導体装置の上面を示す図。 従来の半導体装置の断面を示す図。 従来の半導体装置チップの断面を示す図。
符号の説明
１、１１ フレーム
２ 共晶接合層
３、１３ 半導体チップ
４、４’ Ａｇペースト
５、１５ コネクタ
６、１６ モールド樹脂
１７ Ｐｂ系高融点半田材

Claims (3)

  1. フレームと、
    裏面において前記フレームと高融点接合材料により共晶接合される半導体チップと、
    前記半導体チップ表面に、硬化させた導電性ペーストを介して接続されるコネクタを備えることを特徴とする半導体装置。
  2. 前記共晶接合に、少なくともＳｎ、Ａｕのいずれかを含む高融点接合材料が用いられることを特徴とする請求項１に記載の半導体装置。
  3. フレーム上に高融点接合材料を蒸着した半導体チップを載置し、加熱・接合する工程と、
    前記半導体チップ上に導電性ペーストを塗布する工程と、
    前記導電性ペースト上にコネクタを載置し、前記導電性ペーストを硬化させ接合する工程を備えることを特徴とする半導体装置の製造方法。
JP2004098296A 2004-03-30 2004-03-30 半導体装置及びその製造方法 Pending JP2005286121A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004098296A JP2005286121A (ja) 2004-03-30 2004-03-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004098296A JP2005286121A (ja) 2004-03-30 2004-03-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005286121A true JP2005286121A (ja) 2005-10-13

Family

ID=35184153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004098296A Pending JP2005286121A (ja) 2004-03-30 2004-03-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005286121A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150051884A (ko) * 2013-11-05 2015-05-13 에스에프아이 일렉트로닉스 테크날러지 인코어퍼레이티드 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정
JP2017168553A (ja) * 2016-03-15 2017-09-21 ローム株式会社 半導体装置およびその製造方法
JP2018148169A (ja) * 2017-03-09 2018-09-20 トヨタ自動車株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150051884A (ko) * 2013-11-05 2015-05-13 에스에프아이 일렉트로닉스 테크날러지 인코어퍼레이티드 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정
KR101650895B1 (ko) * 2013-11-05 2016-08-24 에스에프아이 일렉트로닉스 테크날러지 인코어퍼레이티드 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정
JP2017168553A (ja) * 2016-03-15 2017-09-21 ローム株式会社 半導体装置およびその製造方法
JP2018148169A (ja) * 2017-03-09 2018-09-20 トヨタ自動車株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP4609296B2 (ja) 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
US8643185B2 (en) Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material
JP2002307188A (ja) Ｚｎ−Ａｌ系はんだを用いた製品
JP5578326B2 (ja) リード部品及びその製造方法、並びに半導体パッケージ
JP2006035310A (ja) 無鉛はんだ合金
JPWO2009157130A1 (ja) 接合構造および電子部品
JP2018517302A (ja) クリップシフトを低減させつつ半導体ダイを取り付けるための導電性クリップを具備するリードフレーム
JP4228926B2 (ja) 半導体装置
JP2005340268A (ja) トランジスタパッケージ
CN100467191C (zh) 一种新型高温无铅软钎料
JP6972174B2 (ja) 半導体装置および半導体装置の製造方法
US7973412B2 (en) Semiconductor device using lead-free solder as die bonding material and die bonding material not containing lead
JP2005286121A (ja) 半導体装置及びその製造方法
JP2009147123A (ja) 半導体装置及びその製造方法
JP2019188456A (ja) はんだ合金、ソルダペースト、成形はんだ、及びはんだ合金を用いた半導体装置
JP2020518461A (ja) はんだ材及びダイアタッチメント方法
JP2005236019A (ja) 半導体装置の製造方法
JP2005286274A (ja) はんだ付け方法
JP2001244622A (ja) 電子回路装置
JP2008270846A (ja) 半導体装置の製造方法
JP3552704B2 (ja) 熱電変換モジュール
JP2005177842A (ja) ろう材、これを用いた半導体装置の製造方法並びに半導体装置
JP3446829B2 (ja) 半導体装置
JP3705779B2 (ja) パワーデバイスとその製造方法ならびに錫基はんだ材料
US10714450B2 (en) Method of bonding terminal of semiconductor chip using solder bump and semiconductor package using the same