JP2006035310A - 無鉛はんだ合金 - Google Patents
無鉛はんだ合金 Download PDFInfo
- Publication number
- JP2006035310A JP2006035310A JP2005182429A JP2005182429A JP2006035310A JP 2006035310 A JP2006035310 A JP 2006035310A JP 2005182429 A JP2005182429 A JP 2005182429A JP 2005182429 A JP2005182429 A JP 2005182429A JP 2006035310 A JP2006035310 A JP 2006035310A
- Authority
- JP
- Japan
- Prior art keywords
- mass
- lead
- solder
- free solder
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】 Cuを10質量%を超えて24.9質量%以下、Sbを5質量%以上含有し、残部がSnからなり、かつ、Snの含有量が70質量%を超える無鉛はんだ合金とする。Cuとともに、Ag、AuおよびPdからなる群から選択された1種以上の元素を所定量含有させてもよい。また、Teを添加することが好ましく、PまたはGeを添加することも好ましい。
【選択図】 図1
Description
必要なSnの含有量は、70質量%を超える量である。前述したように、Snの含有量が70質量%以下になると、Sn−SbやSn−Cu等の硬くてもろい金属間化合物の割合が多くなり、はんだとしての応力緩和性がなくなり、接合後にチップクラック等が生じる。なお、必要なSnの含有量の上限値は、本発明において必要な他の必須添加元素であるSb、Cu、および添加することが好ましい元素であるTe、P、Ge、Ag、Au、Pdの必要最低添加量に応じて決まる。
必要なSbの含有量は、5質量%以上である。5質量%未満であると、固相線低下による耐熱性の低下が発生し、はんだ接合後の初期の形状が変化してしまう。なお、必要なSbの含有量の上限値は、本発明において必要な他の必須添加元素であるSn、Cu、および添加することが好ましい元素であるTe、P、Ag、Au、Pdの必要最低添加量に応じて決まる。
Cu、Ag、Au、Pdは、液相線温度を上昇させることに効果がある。本発明に係る第1の態様の合金に必要なCuの含有量は、10質量%を超えて24.9質量%以下である。Cuの含有量が10質量%以下であると、はんだ接合後のリフロー時(260℃)にはんだの溶融が起こった場合、溶融量が多くなりすぎ、はんだ接合後の初期の形状が変化してしまい、接合材としての役割が果たせなくなる。また、Cuの含有量が24.9質量%を超えると、硬くて脆い特性になってしまうため、接合後にチップクラック等の不良が発生する場合が多くなる。
Teは凝固組織を微細化することに効果がある。Teを添加することによりこのような効果が得られる理由は、TeはSn−Sb合金の液相線温度より高い温度で晶出する元素であり、添加したTeがSn−Sb合金の液相線温度より高い温度で晶出して、包晶合金の初晶生成の核となり、凝固組織の微細化に寄与するためと考えられる。初晶生成の核を多く存在させることにより、β’相の微細化を実現することができると考えられる。
PおよびGeは、はんだの濡れ性を改善し、接合時のボイド発生を低減させることに効果がある。Pおよび/またはGeを添加することによりこのような効果が得られる理由は、P、Geが優先的に酸化され、はんだの表面の酸化が抑制されるためであると考えられる。必要なPおよび/またはGeの合計添加量は0.001〜0.5質量%である。合計添加量が0.5質量%を超えると、Pおよび/またはGeが多くの酸化物を形成することになり、濡れ性が悪くなる。また、合計添加量が0.001質量%を下回ると、Pおよび/またはGeを添加する効果が不十分になる。
純度99.99質量%のSn、Sb、Cuを用いて、表1に示す組成のSn合金を大気溶解炉を用いて溶製し、1mmφに押し出し加工を行い、ワイヤー形状のはんだ合金を作製した。
純度99.99質量%のSn、Sb、Cu、Te、Pを用いて、表2に示す組成のSn合金を大気溶解炉を用いて溶製し、1mmφに押し出し加工を行い、ワイヤー形状のはんだ合金を作製した。
純度99.99質量%のSn、Sb、Cu、Agを用いて、表3に示す組成のSn合金を大気溶解炉を用いて溶製し、1mmφに押し出し加工を行いワイヤー形状のはんだ合金を作製した。
純度99.99質量%のSn、Sb、Cu、Ag、Te、Pを用いて、表4に示す組成のSn合金を大気溶解炉を用いて溶製し、1mmφに押し出し加工を行い、ワイヤー形状のはんだ合金を作製した。
図1は、本発明に係るはんだ合金を用いた半導体パッケージの一例を示す断面図である。本発明に係るはんだ合金3を用いて、半導体チップ1がリードフレームアイランド部4にはんだ付けされている。半導体チップ1上の電極2は、ボンディングワイヤ6を介してリードフレーム5に接続されている。そして、それらの全体がリードフレーム5の外周部を除きモールド樹脂7で覆われている。
2 電極
3 はんだ合金
4 リードフレームアイランド部
5 リードフレーム
6 ボンディングワイヤ
7 モールド樹脂
Claims (8)
- Cuを10質量%を超えて24.9質量%以下、Sbを5質量%以上含有し、残部がSnからなり、かつ、Snの含有量が70質量%を超えることを特徴とする無鉛はんだ合金。
- Cuを10質量%を超えて24.9質量%以下、Sbを5質量%以上、Teを0.01質量%以上5質量%以下含有し、残部がSnからなり、かつ、Snの含有量が70質量%を超えることを特徴とする無鉛はんだ合金。
- Cuを10質量%を超えて24.9質量%以下、Sbを5質量%以上、PおよびGeからなる群から選択された1種以上の元素を合計で0.001質量%以上0.5質量%以下含有し、残部がSnからなり、かつ、Snの含有量が70質量%を超えることを特徴とする無鉛はんだ合金。
- Cuを10質量%を超えて24.9質量%以下、Sbを5質量%以上、Teを0.01質量%以上5質量%以下、PおよびGeからなる群から選択された1種以上の元素を合計で0.001質量%以上0.5質量%以下含有し、残部がSnからなり、かつ、Snの含有量が70質量%を超えることを特徴とする無鉛はんだ合金。
- Sbを5質量%以上、Cuを5質量%以上、Ag、AuおよびPdからなる群から選択された1種以上の元素を合計で0.1質量%以上含有し、Cu、Ag、AuおよびPdの合計含有量が10質量%を超えて24.9質量%以下であり、残部がSnからなり、かつ、Snの含有量が70質量%を超えることを特徴とする無鉛はんだ合金。
- Sbを5質量%以上、Cuを5質量%以上、Teを0.01質量%以上5質量%以下、Ag、AuおよびPdからなる群から選択された1種以上の元素を合計で0.1質量%以上含有し、Cu、Ag、AuおよびPdの合計含有量が10質量%を超えて24.9質量%以下であり、残部がSnからなり、かつ、Snの含有量が70質量%を超えることを特徴とする無鉛はんだ合金。
- Sbを5質量%以上、Cuを5質量%以上、PおよびGeからなる群から選択された1種以上の元素を合計で0.001質量%以上0.5質量%以下、Ag、AuおよびPdからなる群から選択された1種以上の元素を合計で0.1質量%以上含有し、Cu、Ag、AuおよびPdの合計含有量が10質量%を超えて24.9質量%以下であり、残部がSnからなり、かつ、Snの含有量が70質量%を超えることを特徴とする無鉛はんだ合金。
- Sbを5質量%以上、Cuを5質量%以上、Teを0.01質量%以上5質量%以下、PおよびGeからなる群から選択された1種以上の元素を合計で0.001質量%以上0.5質量%以下、Ag、AuおよびPdからなる群から選択された1種以上の元素を合計で0.1質量%以上含有し、Cu、Ag、AuおよびPdの合計含有量が10質量%を超えて24.9質量%以下であり、残部がSnからなり、かつ、Snの含有量が70質量%を超えることを特徴とする無鉛はんだ合金。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005182429A JP4453612B2 (ja) | 2004-06-24 | 2005-06-22 | 無鉛はんだ合金 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004186388 | 2004-06-24 | ||
JP2005182429A JP4453612B2 (ja) | 2004-06-24 | 2005-06-22 | 無鉛はんだ合金 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006035310A true JP2006035310A (ja) | 2006-02-09 |
JP4453612B2 JP4453612B2 (ja) | 2010-04-21 |
Family
ID=35900850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005182429A Expired - Fee Related JP4453612B2 (ja) | 2004-06-24 | 2005-06-22 | 無鉛はんだ合金 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4453612B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009084798A1 (en) * | 2007-12-31 | 2009-07-09 | Duksan Hi-Metal Co., Ltd. | Lead free solder alloy and manufacturing method thereof |
CN101587870A (zh) * | 2008-05-23 | 2009-11-25 | 富士电机电子技术株式会社 | 半导体器件 |
JP2011086768A (ja) * | 2009-10-15 | 2011-04-28 | Mitsubishi Electric Corp | 電力半導体装置とその製造方法 |
JP2011187782A (ja) * | 2010-03-10 | 2011-09-22 | Mitsubishi Electric Corp | 半導体素子とこれを用いた半導体装置、および半導体装置の製造方法 |
US8046911B2 (en) | 2006-10-27 | 2011-11-01 | Shinko Electric Industries Co., Ltd. | Method for mounting electronic component on substrate and method for forming solder surface |
JP2012522382A (ja) * | 2009-03-26 | 2012-09-20 | ケメット エレクトロニクス コーポレーション | 低いeslおよびesrを有するリード付き多層セラミックキャパシタ |
JP2013115282A (ja) * | 2011-11-30 | 2013-06-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2013233577A (ja) * | 2012-05-10 | 2013-11-21 | Sumitomo Metal Mining Co Ltd | PbフリーIn系はんだ合金 |
WO2015075788A1 (ja) * | 2013-11-20 | 2015-05-28 | 株式会社日立製作所 | 鉛フリーはんだ合金および半導体装置 |
WO2017047289A1 (ja) * | 2015-09-17 | 2017-03-23 | 富士電機株式会社 | 半導体装置用はんだ材 |
JP6355092B1 (ja) * | 2017-05-11 | 2018-07-11 | パナソニックIpマネジメント株式会社 | はんだ合金およびそれを用いた接合構造体 |
JP2018144082A (ja) * | 2017-03-07 | 2018-09-20 | パナソニックIpマネジメント株式会社 | はんだ合金およびそれを用いた接合構造体 |
CN113166851A (zh) * | 2018-12-14 | 2021-07-23 | 千住金属工业株式会社 | 软钎料合金、焊膏、软钎料预成型坯和钎焊接头 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110819847B (zh) * | 2019-11-22 | 2021-04-16 | 四川朗峰电子材料有限公司 | 一种高锑锡基巴氏合金材料及其制备方法 |
-
2005
- 2005-06-22 JP JP2005182429A patent/JP4453612B2/ja not_active Expired - Fee Related
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8046911B2 (en) | 2006-10-27 | 2011-11-01 | Shinko Electric Industries Co., Ltd. | Method for mounting electronic component on substrate and method for forming solder surface |
WO2009084798A1 (en) * | 2007-12-31 | 2009-07-09 | Duksan Hi-Metal Co., Ltd. | Lead free solder alloy and manufacturing method thereof |
US8221560B2 (en) | 2007-12-31 | 2012-07-17 | Duksan Hi-Metal Co., Ltd. | Lead free solder alloy |
CN101587870A (zh) * | 2008-05-23 | 2009-11-25 | 富士电机电子技术株式会社 | 半导体器件 |
JP2012522382A (ja) * | 2009-03-26 | 2012-09-20 | ケメット エレクトロニクス コーポレーション | 低いeslおよびesrを有するリード付き多層セラミックキャパシタ |
JP2011086768A (ja) * | 2009-10-15 | 2011-04-28 | Mitsubishi Electric Corp | 電力半導体装置とその製造方法 |
JP2011187782A (ja) * | 2010-03-10 | 2011-09-22 | Mitsubishi Electric Corp | 半導体素子とこれを用いた半導体装置、および半導体装置の製造方法 |
JP2013115282A (ja) * | 2011-11-30 | 2013-06-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
US9184115B2 (en) | 2011-11-30 | 2015-11-10 | Hitachi, Ltd. | Semiconductor device and method for manufacturing same |
JP2013233577A (ja) * | 2012-05-10 | 2013-11-21 | Sumitomo Metal Mining Co Ltd | PbフリーIn系はんだ合金 |
WO2015075788A1 (ja) * | 2013-11-20 | 2015-05-28 | 株式会社日立製作所 | 鉛フリーはんだ合金および半導体装置 |
JPWO2015075788A1 (ja) * | 2013-11-20 | 2017-03-16 | 株式会社日立製作所 | 鉛フリーはんだ合金および半導体装置 |
JPWO2017047289A1 (ja) * | 2015-09-17 | 2018-01-25 | 富士電機株式会社 | 半導体装置用はんだ材 |
JP2019150879A (ja) * | 2015-09-17 | 2019-09-12 | 富士電機株式会社 | 半導体装置用はんだ材 |
WO2017047289A1 (ja) * | 2015-09-17 | 2017-03-23 | 富士電機株式会社 | 半導体装置用はんだ材 |
JP7115591B2 (ja) | 2015-09-17 | 2022-08-09 | 富士電機株式会社 | 半導体装置用はんだ材 |
US11145615B2 (en) | 2015-09-17 | 2021-10-12 | Fuji Electric Co., Ltd. | Solder material for semiconductor device |
CN107427968A (zh) * | 2015-09-17 | 2017-12-01 | 富士电机株式会社 | 半导体装置用软钎焊材料 |
JP2021142568A (ja) * | 2015-09-17 | 2021-09-24 | 富士電機株式会社 | 半導体装置用はんだ材 |
CN112338387A (zh) * | 2015-09-17 | 2021-02-09 | 富士电机株式会社 | 半导体装置用软钎焊材料 |
US10727194B2 (en) | 2015-09-17 | 2020-07-28 | Fuji Electric Co., Ltd. | Solder material for semiconductor device |
CN108568613A (zh) * | 2017-03-07 | 2018-09-25 | 松下知识产权经营株式会社 | 焊料合金及接合结构体 |
JP2018144082A (ja) * | 2017-03-07 | 2018-09-20 | パナソニックIpマネジメント株式会社 | はんだ合金およびそれを用いた接合構造体 |
US10493567B2 (en) | 2017-05-11 | 2019-12-03 | Panasonic Intellectual Property Management Co., Ltd. | Solder alloy and bonded structure using the same |
JP2018187670A (ja) * | 2017-05-11 | 2018-11-29 | パナソニックIpマネジメント株式会社 | はんだ合金およびそれを用いた接合構造体 |
CN108857136A (zh) * | 2017-05-11 | 2018-11-23 | 松下知识产权经营株式会社 | 焊料合金和使用其的接合结构体 |
EP3401053A1 (en) * | 2017-05-11 | 2018-11-14 | Panasonic Intellectual Property Management Co., Ltd. | Solder alloy and bonded structure using the same |
JP6355092B1 (ja) * | 2017-05-11 | 2018-07-11 | パナソニックIpマネジメント株式会社 | はんだ合金およびそれを用いた接合構造体 |
CN113166851A (zh) * | 2018-12-14 | 2021-07-23 | 千住金属工业株式会社 | 软钎料合金、焊膏、软钎料预成型坯和钎焊接头 |
EP3878990A4 (en) * | 2018-12-14 | 2021-12-29 | Senju Metal Industry Co., Ltd. | Solder alloy, solder paste, solder preform and solder joint |
US11911854B2 (en) | 2018-12-14 | 2024-02-27 | Senju Metal Industry Co., Ltd. | Solder alloy, solder paste, solder preform and solder joint |
Also Published As
Publication number | Publication date |
---|---|
JP4453612B2 (ja) | 2010-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4453612B2 (ja) | 無鉛はんだ合金 | |
JP5585746B2 (ja) | 高温鉛フリーはんだ合金 | |
JP6477965B1 (ja) | はんだ合金、はんだペースト、はんだボール、やに入りはんだおよびはんだ継手 | |
KR101738841B1 (ko) | Bi-Sn계 고온 땜납 합금으로 이루어진 고온 땜납 이음 | |
KR102240216B1 (ko) | 면 실장 부품의 솔더링 방법 및 면 실장 부품 | |
JP2020157349A (ja) | はんだ合金、はんだボール、はんだプリフォーム、はんだペースト及びはんだ継手 | |
JP3796181B2 (ja) | 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材 | |
KR101042031B1 (ko) | 무연 솔더 합금 | |
JP6349615B1 (ja) | はんだ合金、はんだ接合材料及び電子回路基板 | |
JP5169871B2 (ja) | はんだ、はんだ付け方法及び半導体装置 | |
JPWO2018168858A1 (ja) | はんだ材 | |
JP2018047500A (ja) | Bi基はんだ合金及びその製造方法、並びに、そのはんだ合金を用いた電子部品及び電子部品実装基板 | |
JP6136878B2 (ja) | Bi基はんだ合金とその製造方法、並びにそれを用いた電子部品のボンディング方法および電子部品実装基板 | |
JP2005052869A (ja) | 高温はんだ付用ろう材とそれを用いた半導体装置 | |
JP2008221330A (ja) | はんだ合金 | |
JP6038187B2 (ja) | ダイボンド接合用はんだ合金 | |
JP2019188456A (ja) | はんだ合金、ソルダペースト、成形はんだ、及びはんだ合金を用いた半導体装置 | |
JP2018047499A (ja) | Bi基はんだ合金及びその製造方法、並びに、そのはんだ合金を用いた電子部品及び電子部品実装基板 | |
JP2002321084A (ja) | 電子部品接合用はんだ合金 | |
JP2910527B2 (ja) | 高温はんだ | |
JP7032687B1 (ja) | はんだ合金、はんだペースト、はんだボール、はんだプリフォーム、およびはんだ継手 | |
JP6543890B2 (ja) | 高温はんだ合金 | |
JP5941036B2 (ja) | 面実装部品のはんだ付け方法および面実装部品 | |
KR101092616B1 (ko) | 전자 부품용 금속 프레임 | |
JP6136853B2 (ja) | Bi基はんだ合金とその製造方法、並びにそれを用いた電子部品のボンディング方法および電子部品実装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4453612 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |